KR20070005967A

KR20070005967A - 액정표시장치와, 이의 구동 장치 및 방법

Info

Publication number: KR20070005967A
Application number: KR1020050060051A
Authority: KR
Inventors: 맹호석; 최필모; 박태형; 김철호; 송석천; 이상훈; 김웅식; 박근우
Original assignee: 삼성전자주식회사
Priority date: 2005-07-05
Filing date: 2005-07-05
Publication date: 2007-01-11
Also published as: CN1892316A; CN1892316B; US20070008271A1

Abstract

데이터신호에 적응적인 프리 챠지(Pre-Charge) 방식을 구현하기 위한 액정표시장치와, 이의 구동 장치 및 방법가 개시된다. 액정표시패널은 스위칭 소자와, 스위칭 소자에 연결된 액정 캐패시터를 포함한다. 소스 구동부는 입력되는 데이터신호들을 아날로그 형태의 데이터전압들로 변환하여 출력한다. 연산부는 데이터신호들의 평균데이터신호를 결정한다. 평균전압발생부는 평균데이터신호를 아날로그 형태의 평균데이터전압으로 변환하여 출력한다. 프리 챠지부는 데이터전압들과 평균데이터전압들을 선택적으로 소스 배선들에 출력한다. 이에 따라, 가변하는 데이터신호에 적응적으로 액정표시패널을 미리 충전시킴으로써 표시 품질을 향상시킬 수 있다.

평균데이터전압, 프리 챠지 방식, 충전율

Description

액정표시장치와, 이의 구동 장치 및 방법{LIQUID CRYSTAL DISPLAY AND DRIVING APPARATUS AND METHOD DRIVING THEREOF}

도 1은 본 발명의 실시예에 따른 액정표시장치의 개략적인 평면도이다.

도 2는 도 1에 도시된 메인 구동부에 대한 상세한 블록도이다.

도 3은 도 1에 도시된 액정표시장치의 프리 챠지 방식을 설명하기 위한 블록도이다.

도 4는 도 2에 도시된 소스 구동부의 다른 실시예에 따른 프리 챠지 방식을 설명하기 위한 블록도이다.

도 5는 본 발명의 다른 실시예에 따른 액정표시장치의 개략적인 평면도이다.

도 6은 도 5에 도시된 메인 구동부에 대한 상세한 블록도이다.

도 7은 도 5에 도시된 액정표시장치의 프리 챠지 방식을 설명하기 위한 블록도이다.

도 8은 도 6에 도시된 소스 구동부의 다른 실시예에 따른 프리 챠지 방식을 설명하기 위한 블록도이다.

도 9는 본 발명의 또 다른 실시예에 따른 액정표시장치의 개략적인 평면도이다.

도 10은 도 9에 도시된 메인 구동부에 대한 상세한 블록도이다.

도 11은 도 9에 도시된 액정표시장치의 프리 챠지 방식을 설명하기 위한 블록도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 액정표시패널 200 : 구동 장치

210 : 메인 구동부 220 : 프리 챠지부

230 : 게이트 회로부 300 : 연성인쇄회로기판

211 : 제어부 212 : 메모리

213 : 연산부 214 : 평균전압발생부

215 : 전압발생부 216 : 게이트 제어부

217 : 소스 구동부

본 발명은 액정표시장치와, 이의 구동 장치 및 방법에 관한 것으로, 보다 상세하게는 데이터신호에 적응적인 프리 챠지(Pre-Charge) 방식을 구현하기 위한 액정표시장치와, 이의 구동 장치 및 방법에 관한 것이다.

일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널에 구동신호를 인가하는 구동회로부를 포함한다. 상기 액정표시패널은 게이트 배선들과 소스 배선들에 의해 정의된 복수의 화소부들이 구성되며, 각각의 화소부에는 스위칭 소자, 액정 캐패시터 및 스토리지 캐패시터가 형성된다.

상기 화소부의 게이트 배선에 게이트 신호가 인가되면 상기 스위칭 소자는 턴-온 되어 소스 배선으로부터 인가된 데이터 신호가 상기 액정 캐패시터에 전달한다. 상기 액정 캐패시터는 스위칭 소자를 경유한 데이터 신호에 대응하는 데이터 전압을 충전하고, 상기 스토리지 캐패시터 역시 상기 데이터 전압을 충전한다. 상기 액정 캐패시터에 데이터 신호에 대응하는 데이터 전압이 충전됨으로써 영상의 계조가 표시된다.

결과적으로, 각 화소부는 원하는 레벨의 데이터 전압으로 충전시켜 주어야 원하는 영상의 계조가 표시된다. 이를 위해 충전 시간에 대한 마진을 확보해야 하면, 이의 대응 방안으로 게이트 신호의 비구동 시간에 소스 배선에 일정 레벨의 전압을 인가하여 액정표시패널을 미리 충전시켜 주는 프리 챠지 방식을 사용되고 있다.

종래의 프리 챠지 방식은 일정한 전압, 예컨대, 중간 계조의 전압 또는, 화이트 및 블랙 계조의 전압을 고정하여 사용하고 있다. 이와 같은 경우, 현재 데이터 전압과 고정된 전압의 계조 차이가 크면 프리 챠지 효과를 기대할 수 없는 문제점을 갖는다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 데이터 신호에 적응적인 프리 챠지 방식을 갖는 액정표시장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 액정표시장치의 구동 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 상기 액정표시장치의 구동 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 액정표시장치는 액정표시패널, 소스 구동부, 연산부, 평균전압발생부 및 프리 챠지부를 포함한다. 상기 액정표시패널은 복수의 게이트 배선들과 복수의 소스 배선들에 의해 정의되는 영역에 형성된 스위칭 소자와, 상기 스위칭 소자에 연결된 액정 캐패시터를 포함한다. 상기 소스 구동부는 입력되는 데이터신호들을 아날로그 형태의 데이터전압들로 변환하여 출력한다. 상기 연산부는 상기 데이터신호들의 평균데이터신호를 결정한다. 상기 평균전압발생부는 상기 평균데이터신호를 아날로그형태의 평균데이터전압으로 변환하여 출력한다. 상기 프리 챠지부는 상기 데이터전압들과 상기 평균데이터전압들을 선택적으로 상기 소스 배선들에 출력한다.

상기 프리 챠지부는 n번째 게이트 배선이 비활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터신호들의 평균데이터전압을 상기 소스 배선들에 출력하고, n+1번째 게이트 배선이 활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터전압들을 상기 소스 배선들에 출력한다.

상기 연산부는 상기 n+1번째 게이트 배선에 해당하는 데이터신호들 중 가장 많은 데이터신호들의 평균값을 상기 평균데이터신호로 결정한다.

상기 입력되는 데이터신호들을 소정 단위로 저장하는 메모리를 더 포함하며, 상기 연산부는 상기 메모리에 저장된 상기 n+1번째 게이트 배선에 해당하는 데이터 신호들을 이용하여 상기 평균데이터신호를 결정한다.

상기 소스 구동부는 상기 데이터신호들을 일시 저장하는 래치부를 포함하며, 상기 연산부는 상기 래치부에 저장된 상기 n+1번째 게이트 배선에 해당하는 데이터신호들을 이용하여 상기 평균데이터신호를 결정한다.

바람직하게 상기 소스 구동부는 출력되는 상기 데이터전압들을 소정개의 그룹들로 분리하고, 분리된 그룹별로 각각 출력한다.

상기 프리 챠지부는 n번째 게이트 배선이 비활성화되는 구간에 상기 n번째 게이트 배선에 해당하는 데이터신호들의 평균데이터전압을 상기 소스 배선들에 출력하고, n+1번째 게이트 배선이 활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터전압들을 상기 소스 배선들에 출력한다.

상기 연산부는 상기 n번째 게이트 배선에 해당하는 데이터신호들 중 가장 많은 데이터신호들의 평균값을 상기 평균데이터신호로 결정한다.

상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 복수의 게이트 배선들과 복수의 소스 배선들에 의해 정의된 복수의 화소부가 형성된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진 액정표시패널을 포함하는 액정표시장치의 구동 장치는 소스 구동부, 연산부, 평균전압발생부 및 프리 챠지부를 포함한다. 상기 소스 구동부는 입력되는 데이터신호들을 아날로그 형태의 데이터전압들로 변환하여 출력한다. 상기 연산부는 상기 데이터신호들의 평균데이터신호를 결정한다. 상기 평균전압발생부는 상기 평균데이터신호를 아날로그형태의 평균데이터전압으로 변환하여 출력한다. 상기 프리 챠지부는 상기 데이터전압들과 상기 평 균데이터전압들을 선택적으로 상기 소스 배선들에 출력한다.

상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 복수의 게이트 배선들과 복수의 소스 배선들이 형성된 액정표시패널을 포함하는 액정표시장치의 구동 방법은 n+1번째 데이터신호들에 대응하는 평균데이터전압을 생성하는 단계와, n번째 게이트 배선이 비활성화되는 구간에 상기 평균데이터전압을 상기 소스 배선들에 출력하는 단계 및 n+1번째 게이트 배선이 활성화되는 구간에 상기 n+1번째 데이터신호들에 해당하는 데이터전압들을 상기 소스 배선들에 출력하는 단계를 포함한다.

상기 평균데이터전압을 생성하는 단계는 기저장된 상기 n+1번째 데이터신호들을 이용하여 상기 평균데이터신호를 결정하는 단계와, 상기 평균데이터신호를 아날로그 형태의 상기 평균데이터전압으로 변환하는 단계를 포함한다.

이러한 액정표시장치와, 이의 구동 장치 및 방법에 의하면, 가변하는 데이터신호에 적응적으로 액정표시패널을 미리 충전시킴으로써 표시 품질을 향상시킬 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1을 참조하면, 상기 액정표시장치는 액정표시패널(100), 구동 장치(200) 및 연성인쇄회로기판(300)을 포함한다. 상기 연성인쇄회로기판(Flexible Printed Circuit Board; 이하, FPC)(300)은 외부장치(미도시)와 상기 구동 장치(200)를 전기적으로 연결한다.

상기 액정표시패널(100)은 하부기판(110)과 상부기판(120) 및 상기 하부 및 상부기판(110, 120) 사이에 개재된 액정층(미도시)을 포함하고, 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)으로 이루어진다.

상기 표시 영역(DA)에는 복수의 소스 배선들(DL)과 상기 소스 배선들(DL)과 교차하는 복수의 게이트 배선(GL)이 형성된다. 상기 소스 배선들(DL)과 게이트 배선들(GL)에 의해 복수의 화소부들(P)이 정의되고, 각각의 화소부(P)에는 스위칭 소자(TFT)와 상기 스위칭 소자(TFT)에 전기적으로 연결된 액정 캐패시터(CLC) 및 스토리지 캐패시터(CST)가 형성된다.

상기 구동 장치(200)는 메인 구동부(210), 프리 챠지부(220) 및 게이트 회로부(230)를 포함한다.

상기 메인 구동부(210)는 상기 주변 영역(PA)에 실장되는 단일 칩으로, 상기 연성인쇄회로기판(300)으로부터 전달된 제어신호 및 데이터신호를 이용하여 상기 화소부들(P)을 구동시키는 구동신호들을 출력한다.

상기 메인 구동부(210)는 소스 배선들(DL)에 출력되는 n+1 번째 데이터신호(D_n+1)에 대응하는 n+1 번째 평균데이터전압(A_D_n+1)을 얻어 상기 프리 챠지부(220)에 제공한다.

상기 프리 챠지부(220)는 복수의 스위치들(SW)을 포함하고, 데이터전압들 및 평균데이터전압들을 선택적으로 출력한다. 구체적으로 상기 프리 챠지부(200)는 n 번째 게이트 배선이 비활성화되는 구간에 n+1 번째 평균데이터전압(A_D_n+1)을 상기 소스 배선들(DL)에 출력하고, n+1 번째 게이트 배선이 활성화되는 구간에 n+1 번째 데이터신호들(D_n+1)을 상기 소스 배선들(DL)에 출력한다.

이에 따라, 상기 액정표시패널(100)은 상기 n+1 번째 평균데이터전압(A_D_n+1)에 의해 미리 충전된다. 결과적으로 n+1 번째 데이터신호들(D_n+1)이 충전되는 화소부들(P_n+1)을 상기 n+1 번째 평균데이터전압(A_D_n+1)으로 미리 충전시킴으로써 상기 화소부들(P_n+1)의 충전율을 향상시킨다.

상기 게이트 회로부(230)는 상기 주변 영역에 집적되거나, 별도의 칩 형태로 실장된다. 상기 게이트 회로부(230)는 상기 메인 구동부(210)로부터 제공되는 구동신호에 기초하여 상기 게이트 배선들(GL)에 게이트 신호들을 출력한다.

도 1 및 도 2를 참조하면, 상기 메인 구동부(210)는 제어부(211), 메모리(212), 연산부(213), 평균전압발생부(214), 전압발생부(215), 게이트 제어부(216) 및 소스 구동부(217)를 포함한다.

상기 제어부(211)는 메인 구동부(210)를 전반적으로 제어하고, 상기 프리 챠지부(220)의 구동을 제어한다.

구체적인 일 예로서, 외부장치로부터 제공된 제어신호에 기초하여 상기 데이터신호를 상기 메모리(212)에 저장한다. 상기 제어부(211)는 상기 메모리(212)에 저장된 데이터신호 중 소스 배선들(DL)에 현재 출력되는 n 번째 데이터신호(D_n) 다음에 출력되는 n+1 번째 데이터신호(D_n+1)를 독출하여 상기 연산부(213)에 제공한다.

여기서, 상기 n 번째 데이터신호(DATA)는 n 번째 게이트 배선에 연결된 스위 칭 소자(TFT)들을 포함하는 화소부들에 인가되는 1H 구간에 대응하는 데이터신호이다.

상기 연산부(213)는 상기 제어부(211)로부터 제공된 n+1 번째 데이터신호를 근거로 상기 n+1 번째 데이터신호들(D_n+1)의 n+1 번째 평균데이터신호(A_D_n+1)를 얻는다. 상기 n+1 번째 평균데이터신호(A_D_n+1)는 상기 n+1 번째 데이터신호들(D_n+1) 중 가장 많은 데이터신호의 평균데이터신호이다.

구체적으로 상기 평균데이터신호는 다음의 표 1 및 표 2를 참조하여 선별된다.

데이터신호		평균데이터신호
MSB	LSB	평균데이터신호
00	XXXX	001000 (8gray)
01	XXXX	011000(24gray)
10	XXXX	101000(40gray)
11	XXXX	111000(56gray)

먼저, 표 1을 참조하면, n+1 번째 데이터신호들(D_n+1) 중 가장 많은 데이터신호가 상위(MSB) 2비트가 '00'이 가장 많은 경우에 상기 n+1 번째 평균데이터신호(A_D_n+1)는 '000000' 내지 '001111'의 중간 계조인 '001000', 즉 8 계조의 데이터신호가 된다.

상기 표 1에 나타낸 바와 같이, 18비트의 데이터신호들(DATA)을 4 영역으로 구분하고, 각각의 영역에서의 중간 계조를 해당하는 영역의 평균데이터신호(A_DATA)로 결정한다.

데이터신호		평균데이터신호
MSB	LSB	평균데이터신호
000	XXX	000100(4gray)
001	XXX	001100(12gray)
010	XXX	010100(20gray)
011	XXX	011100(28gray)
100	XXX	100100(36gray)
101	XXX	101100(44gray)
110	XXX	110100(52gray)
111	XXX	111100(60gray)

다음, 표 2를 참조하면, n+1 번째 데이터신호들(D_n+1) 중 가장 많은 데이터신호가 상위(MSB) 3비트가 '001'이 가장 많은 경우에 상기 n+1 번째 평균데이터신호(A_D_n+1)는 '001000' 내지 '001111'의 중간 계조인 '001100', 즉 12 계조의 데이터신호가 된다.

상기 표 2에 나타낸 바와 같이, 18비트의 데이터신호들(DATA)을 8 영역으로 구분하고, 각각의 영역에서의 중간 계조를 해당하는 영역의 평균데이터신호(A_DATA)로 결정한다.

상기 평균전압발생부(214)는 디지털 아날로그 변환기로서, 상기 연산부(213)에서 제공된 평균데이터신호(A_DATA)를 아날로그 형태의 평균데이터전압으로 출력한다. 예컨대, 상기 연산부(213)로부터 n+1 번째 데이터신호들(D_n+1)에 해당하는 상기 n+1 번째 평균데이터신호(A_D_n+1)가 '001100' 인 경우, 상기 평균전압발생부(214)는 상기 '001100'에 해당하는 평균데이터전압을 출력한다.

이와 같이, 평균전압발생부(214)에서 출력되는 평균데이터전압은 상기 프리 챠지부(220)에 제공된다.

상기 프리 챠지부(220)는 상기 제어부(211)의 제어에 따라서, n 번째 게이트 배선의 비활성화 구간 동안에 상기 n+1 번째 평균데이터신호(A_D_n+1)를 상기 소스 배선들(DL)에 출력하여 상기 액정표시패널(100)에 미리 충전시킨다. 이후, n+1 번째 게이트 배선이 활성화되는 구간 동안에 상기 n+1 번째 데이터신호(D_n+1)가 상기 화소부들(P_n+1)에 충전된다. 이에 의해 상기 화소부들(P_n+1)의 충전율을 향상시킨다.

상기 전압 발생부(215)는 외부로부터 인가된 외부전원을 이용하여 구동전압들을 생성한다. 상기 구동전압들은 상기 평균전압발생부(214)에 제공하는 아날로그 구동전압(AVDD)와, 상기 게이트 제어부(216)에 제공되는 게이트 전압들(VSS, VDD)과, 상기 소스 구동부(217)에 제공하는 기준감마전압들(VREF)과, 상기 액정표시패널(100)의 액정 캐패시터(CLC)에 제공되는 공통전압(VCOM)을 포함한다.

상기 게이트 구동부(216)는 상기 제어부(211)로부터 제공되는 게이트 제어신호들과, 상기 게이트 전압들(VSS, VDD)을 상기 게이트 회로부(230)에 출력한다. 상기 게이트 제어신호들은 수직개시신호(STV), 제1 클럭신호(CK), 제2 클럭신호(CKB)를 포함한다.

상기 소스 구동부(217)는 상기 감마기준전압(VREF)에 기초하여 상기 메모리(213)로부터 독출된 데이터신호들을 아날로그의 데이터 전압들(D1, ..Dm)로 변환하여 소스 배선들(DL)에 출력한다.

도 1 내지 도 3을 참조하면, 상기 소스 구동부(217)는 상기 제어부(211)로부터 제공받은 데이터신호들(R1, G1, B2, ..., Rk, Gk, Bk)를 디지털-아날로그 변환기들(DAC)를 이용하여 아날로그 형태의 데이터전압들로 변환하여 출력한다.

각각의 디지털-아날로그 변환기(DAC)는 입력된 데이터신호(R1)를 상기 전압 발생부(215)로부터 제공받은 기준감마전압들(VREF)을 이용하여 아날로그 데이터전압으로 변환하여 출력한다.

상기 프리 챠지부(220)는 상기 소스 구동부(217)로부터 출력되는 데이터전압들과, 상기 평균전압발생부(214)에서 출력되는 평균데이터전압들(214a)을 선택적으로 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

구체적으로, 상기 제어부(211)로부터 제공되는 제어신호(211b)에 따라서, 상기 프리 챠지부(220)는 n 번째 게이트 배선이 비활성화되는 구간 동안에는 상기 n+1 번째 평균데이터전압(A_D_n)을 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

한편, 상기 프리 챠지부(220)는 n+1 번째 게이트 배선이 활성화되는 구간동안 에는 n+1 번째 게이트 배선에 대응하는 n+1 번째 데이터신호(D_n+1)를 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

도 2 및 도 4를 참조하면, 제어부(211)는 소스 구동부(217-1)에 1H 구간에 대응하는 데이터신호들을 제공할 때, 상기 데이터신호들을 복수의 그룹으로 묶어서 제공한다.

구체적으로, 도시된 바와 같이 데이터신호들(R1, G1, B1, .., Rk, Gk, Bk)을 레드 데이터 그룹, 그린 데이터 그룹 및 블루 데이터 그룹으로 묶어 순차적으로 제공한다.

먼저, 레드 데이터신호들(R1, ..Rk)을 상기 소스 구동부(217-1)에 제공하고, 다음 그린 데이터신호들(G1, ..Gk)을 상기 소스 구동부(217-1)에 제공하고, 이어 블루 데이터신호들(B1, ..Bk)을 상기 소스 구동부(217-1)에 제공한다. 이에 소스 구동부(217-1)의 DAC부(217a)는 도 3에 비해 1/3로 줄어들게 된다.

상기 DAC부(217a)는 상기 레드 데이터신호들(R1, .., Rk)을 먼저 아날로그 형태의 데이터전압으로 변환하여 디먹스부(217b)에 출력한다. 상기 디먹스부(217b)는 입력된 레드 데이터전압들을 제1 출력단들로 출력시킨다.

다음, 상기 DAC부(217a)는 그린 데이터신호(G1, ..., Gk)을 아날로그 형태의 데이터전압으로 변환하여 디먹스부(217b)에 출력한다. 상기 디먹스부(217b)는 입력된 그린 데이터전압들을 제2 출력단들로 출력시킨다.

같은 방식으로 블루 데이터신호(B1, ..Bk)로 상기 DAC부(217a)를 거쳐 디먹스부(217b)의 제3 출력단들로 출력된다.

상기 디먹스부(217b)로부터 출력된 데이터전압들은 상기 프리 챠지부(220)에 입력된다.

상기 프리 챠지부(220)는 상기 소스 구동부(217-1)로부터 출력된 데이터전압들과 상기 평균전압발생부(214)로부터 출력된 평균데이터전압들을 선택적으로 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

상기 소스 배선들(DL1, DL2, ..DLm)에 출력되는 데이터전압들은, 상기 소스 구동부(217-1)로부터 출력되는 출력방식에 대응하여 레드 데이터전압들 먼저 해당하는 소스 배선들(DL1, ..DLm-2)에 출력되고, 다음 그린 데이터전압들이 해당하는 소스 배선들(DL2, ..DLm-1)에 출력되고, 이어 블루 데이터전압들이 소스 배선들(DL3, ..DLm)에 출력된다.

이상에서는 3 멀티플렉싱 출력 방식을 갖는 소스 구동부(217-1)를 예로 설명하였으나, 6 멀티플렉싱 출력 방식을 갖는 소스 구동부 역시 적용될 수 있음은 당연하다.

도 5를 참조하면, 상기 액정표시장치는 액정표시패널(400), 구동 장치(500) 및 상기 구동 장치(500)의 메인 구동부(510)가 실장된 연성인쇄회로기판(600)을 포함한다.

상기 액정표시패널(400)은 하부기판(410)과 상부기판(420) 및 상기 하부 및 상부기판(410, 420) 사이에 개재된 액정층(미도시)을 포함하고, 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)으로 이루어진다.

상기 구동 장치(500)는 메인 구동부(510), 소스 구동부(520), 프리 챠지부(530) 및 게이트 회로부(540)를 포함한다.

상기 메인 구동부(510)는 상기 연성인쇄회로기판(600)에 실장된 단일 칩이며, 외부장치로부터 전달된 제어신호들 및 데이터신호들을 이용하여 상기 화소부들(P)을 구동시키는 구동신호들을 출력한다.

상기 메인 구동부(510)는 소스 배선들(DL)에 출력되는 n+1 번째 데이터신호(D_n+1)에 대응하는 n+1 번째 평균데이터전압(A_D_n+1)을 얻어, 상기 프리 챠지부(530)에 제공한다.

상기 소스 구동부(520)는 상기 주변 영역(PA)에 집적되거나, 별도의 칩으로 실장된다. 이하에서는 상기 주변 영역(PA)에 집적되는 것을 예로서 설명한다. 상기 소스 구동부(520)는 상기 메인 구동부(510)로부터 제공되는 구동신호에 기초하여 상기 데이터신호들을 아날로그 형태의 데이터전압들로 변환하여 상기 소스 배선들(DL)에 출력한다.

상기 프리 챠지부(530)는 복수의 스위치들(SW)을 포함하고, 데이터전압들 및 평균데이터전압들을 선택적으로 출력한다. 구체적으로 상기 프리 챠지부(530)는 n 번째 게이트 배선이 비활성화되는 구간에 n+1 번째 평균데이터전압(A_D_n+1)을 상기 소스 배선들(DL)에 출력하고, n+1 번째 게이트 배선이 활성화되는 구간에 n+1 번째 데이터신호들(D_n+1)을 상기 소스 배선들(DL)에 출력한다.

이에 따라, 상기 액정표시패널(400)을 상기 n+1 번째 평균데이터전압(A_D_n+1)으로 미리 충전된다. 결과적으로 n+1번째 게이트 배선에 연결된 화소부들(P_n+1)은 상기 n+1 번째 평균데이터전압(A_D_n+1)으로 미리 충전됨에 따라 충전율이 향상된다.

상기 게이트 회로부(540)는 상기 주변 영역에 집적되거나, 별도의 칩 형태로 실장된다. 상기 게이트 회로부(540)는 상기 메인 구동부(510)로부터 제공되는 구동신호에 기초하여 상기 게이트 배선들(GL)에 게이트 신호들을 출력한다.

도 5 및 도 6을 참조하면, 상기 메인 구동부(510)는 제어부(511), 연산부(513), 평균전압발생부(514), 전압 발생부(515) 및 게이트 제어부(516)를 포함한다.

상기 제어부(511)는 메인 구동부(510)를 전반적으로 제어하고, 상기 프리 챠지부(530)의 구동을 제어한다.

구체적인 일 예로서, 외부장치로부터 제공된 제어신호들에 기초하여 상기 데이터신호들(511d)을 상기 소스 구동부(520)에 출력한다. 상기 제어부(511)는 상기 소스 구동부(520)에 일시 저장된 n+1 번째 데이터신호(D_n+1)를 독출하여(520a) 상기 연산부(513)에 제공한다. 여기서, 상기 n+1 번째 데이터신호(D_n+1)는 n+1 번째 게이트 배선에 연결된 화소부들(P_n+1)에 인가되는 데이터신호들이다.

상기 연산부(513)는 상기 제어부(511)로부터 제공된 n+1 번째 데이터신호를 근거로 상기 n+1 번째 데이터신호들(D_n+1)의 평균데이터신호(A_D_n+1)를 얻는다. n+1 번째 평균데이터신호(A_D_n+1)는 상기 n+1 번째 데이터신호들(D_n+1) 중 가장 많은 데이터신호들의 평균데이터신호이다.

상기 평균데이터신호는 앞서 설명된 표 1 및 표 2에 나타낸 바와 같은 방식으로 얻어진다.

상기 평균전압발생부(514)는 디지털 아날로그 변환기로서, 상기 연산부(513)에서 제공된 평균데이터신호(A_DATA)를 아날로그 형태의 평균데이터전압으로 출력한다. 상기 평균전압발생부(514)에서 출력되는 평균데이터전압은 상기 프리 챠지부(530)에 제공된다.

상기 프리 챠지부(530)는 상기 제어부(511)의 제어에 따라서, n 번째 게이트 배선이 활성화된 이후, 잔여 1H 구간 동안 상기 n+1 번째 평균데이터전압(A_D_n+1)을 상기 소스 배선들(DL)에 출력하여 상기 n+1 번째 게이트 배선에 연결된 화소부들(P_n+1)을 미리 충전시킨다. 이후, n+1 번째 게이트 배선이 활성화됨에 따라 상기 n+1 번째 데이터신호(D_n+1)가 상기 화소부들(P_n+1)에 충전된다.

상기 전압 발생부(515)는 외부로부터 인가된 외부전원을 이용하여 구동전압들을 생성한다. 상기 구동전압들은 상기 평균전압발생부(514)에 제공하는 아날로그 구동전압(AVDD)과, 상기 게이트 제어부(516)에 제공되는 게이트 전압들(VSS, VDD)과, 상기 소스 구동부(520)에 제공하는 기준감마전압들(VREF)과, 상기 액정 캐패시터(CLC)에 제공되는 공통전압(VCOM)을 포함한다.

상기 게이트 구동부(516)는 상기 제어부(511)로부터 제공되는 게이트 제어신호들과, 상기 게이트 전압들(VSS, VDD)을 상기 게이트 회로부(540)에 출력한다. 상기 게이트 제어신호들은 수직개시신호(STV), 제1 클럭신호(CK), 제2 클럭신호(CKB)를 포함한다.

도 5 내지 도 7을 참조하면, 소스 구동부(520)는 샘플링 래치부(521), 레벨 쉬프터부(522), 홀딩 래치부(523), DAC부(524) 및 출력 버퍼부(252)를 포함한다.

상기 샘플링 래치부(521)는 복수의 샘플링 래치들(SL)을 포함하고, 상기 제어부(511)로부터 제공된 1H 구간에 대응하는 데이터신호들(R1, G1, B1, ..., Rk, Gk, Bk)이 순차적으로 래치시킨다.

상기 레벨 쉬프터부(522)는 복수의 레벨 쉬프터들(LS)을 포함하고, 상기 쉬프트 레지스터부(521)로부터 출력된 데이터신호들의 레벨을 소정 레벨로 쉬프팅시킨다.

상기 홀딩 래치부(523)는 복수의 홀딩 래치들(HL)를 포함하고, 상기 레벨 쉬프터부(522)로부터 출력된 데이터신호들을 순차적으로 래치하고, 상기 제어부(511)로부터 제공되는 제어신호(511b)에 기초하여 로딩시킨다. 한편, 상기 제어부(511)는 상기 홀딩 래치부(523)에 래치된 데이터신호들을 독출하여(520a) 상기 연산부(513)에 제공한다. 즉, 상기 연산부(513)는 홀딩 래치부(523)에 래치된 데이터신호들에 기초하여 평균데이터신호를 얻게 된다.

상기 DAC 부는 복수의 디지털-아날로그 변환기들(DAC)을 포함하며, 상기 홀딩 래치부(523)로부터 로딩된 데이터신호들을 상기 기준감마전압들(VREF)를 이용하여 아날로그 형태의 데이터전압들로 변환하여 출력한다.

상기 출력 버퍼부(524)는 복수의 증폭기들(A)을 포함하며, 상기 DAC부(523)로부터 출력된 데이터전압들을 소정 레벨로 증폭하여 상기 프리 챠지부(530)에 출력한다.

상기 프리 챠지부(530)는 상기 소스 구동부(520)로부터 출력되는 데이터전압들과, 상기 평균전압발생부(514)에서 출력되는 평균데이터전압들(514a)을 선택적으로 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

구체적으로, 상기 제어부(511)로부터 제공되는 제어신호(511c)에 따라서, 상기 프리 챠지부(530)는 n 번째 게이트 배선이 비활성화되는 구간 동안에는 상기 n+1 번째 평균데이터전압(A_D_n+1)을 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

한편, 상기 프리 챠지부(530)는 n+1 번째 게이트 배선이 활성화되는 구간 동안에는 n+1 번째 게이트 배선에 대응하는 n+1 번째 데이터신호(D_n+1)를 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

도 6 및 도 8을 참조하면, 소스 구동부(520-1)는 샘플링 래치부(521), 레벨 쉬프터부(522), 홀딩 래치부(523), 먹스부(526), DAC부(527) 및 디먹스부(528)를 포함한다. 상기 샘플링 래치부(521), 레벨 쉬프터부(522), 홀딩 래치부(523)는 도 7에서 설명된 바와 동일하므로 상세한 설명은 생략한다.

상기 먹스부(526)는 상기 홀딩 래치부(523)로부터 출력되는 데이터신호들을 복수의 그룹으로 묶어, 각각의 그룹에 포함된 데이터신호들의 출력을 제어한다.

구체적으로, 도시된 바와 같이 홀딩 래치부(523)로부터 출력되는 데이터신호들(R1, G1, B1, .., Rk, Gk, Bk)을 레드 데이터 그룹, 그린 데이터 그룹 및 블루 데이터 그룹으로 묶고, 각 그룹내의 레드, 그린 및 블루 데이터신호들의 출력을 제어한다.

먼저, 레드 데이터신호들(R1, ..Rk)을 상기 DAC부(527)에 출력하고, 다음 그린 데이터신호들(G1, ..Gk)을 DAC부(527)에 출력하고, 이어 블루 데이터신호들(B1, ..Bk)을 DAC부(527)에 출력한다. 이에 상기 DAC부(527)는 도 7에 비해 1/3로 줄어들게 된다.

상기 DAC부(527)는 상기 레드 데이터신호들(R1, .., Rk)을 먼저 아날로그 형태의 데이터전압으로 변환하여 디먹스부(528)에 출력한다. 상기 디먹스부(528)는 입력된 레드 데이터전압들을 제1 출력단들로 출력시킨다.

다음, 상기 DAC부(527)는 그린 데이터신호(G1, ..., Gk)을 아날로그 형태의 데이터전압으로 변환하여 디먹스부(528)에 출력한다. 상기 디먹스부(528)는 입력된 그린 데이터전압들을 제2 출력단들로 출력시킨다.

같은 방식으로 블루 데이터신호(B1, ..Bk)로 상기 DAC부(527)를 거쳐 디먹스부(528)의 제3 출력단들로 출력된다.

상기 디먹스부(528)로부터 출력된 데이터전압들은 상기 프리 챠지부(530)에 입력된다.

상기 프리 챠지부(530)는 상기 소스 구동부(520a)로부터 출력된 데이터전압들과 상기 평균전압발생부(514)로부터 출력된 평균데이터전압들을 선택적으로 상기 소스 배선들(DL1, DL2, ..DLm)에 출력한다.

상기 소스 배선들(DL1, DL2, ..DLm)에 출력되는 데이터전압들은, 상기 소스 구동부(520a)로부터 출력되는 출력방식에 대응하여 레드 데이터전압들 먼저 해당하는 소스 배선들(DL1, ..DLm-2)에 출력되고, 다음 그린 데이터전압들이 해당하는 소스 배선들(DL2, ..DLm-1)에 출력되고, 이어 블루 데이터전압들이 소스 배선들(DL3, ..DLm)에 출력된다.

도 9를 참조하면, 상기 액정표시장치는 액정표시패널(700), 구동 장치(800) 및 상기 구동 장치(800)의 메인 구동부(810)가 실장된 연성인쇄회로기판(900)을 포함한다.

상기 액정표시패널(700)은 하부기판(710)과 상부기판(720) 및 상기 하부 및 상부기판(710, 720) 사이에 개재된 액정층(미도시)을 포함하고, 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)으로 이루어진다.

상기 구동 장치(800)는 메인 구동부(810), 쉬프트레지스터부(820), 프리 챠지부(830) 및 게이트 회로부(840)를 포함한다.

상기 메인 구동부(810)는 상기 연성인쇄회로기판(900)에 실장된 단일 칩며, 외부장치로부터 전달된 제어신호들 및 데이터신호들을 이용하여 상기 화소부들(P)을 구동시키는 구동신호들을 출력한다.

상기 메인 구동부(810)는 현재 소스 배선들(DL)에 출력되는 n 번째 데이터신호(D_n)에 대응하는 평균데이터신호(A_D_n)를 검출하여 상기 프리 챠지부(830)에 제공한다. 상기 평균데이터신호(A_D_n)는 n+1 번째 데이터신호(D_n+1)가 상기 소스 배선들에 출력되기 전, 상기 액정표시패널(100)을 미리 충전시키는 프리 충전용 데이터전압으로 사용된다.

상기 쉬프트 레지스터부(820)는 상기 주변 영역(PA)에 집적되거나, 별도의 칩으로 실장된다. 상기 쉬프트 레지스터부(820)는 상기 메인 구동부(810)로부터 제공되는 소정개의 데이터신호들을 순차적으로 입력받아 1H 구간에 대응하는 데이터신호들을 일시 저장한다.

예컨대, 메인 구동부(810)로부터 3개의 배선들을 이용하여 레드, 그린 및 블루 데이터신호가 입력되는 경우, 상기 쉬프트 레지스터부(820)는 입력되는 레드, 그린 및 블루 데이터신호를 순차적으로 쉬프팅시켜 1H 구간에 대응하는 데이터신호들을 입력받는다.

상기 프리 챠지부(830)는 복수의 스위치들(SW)을 포함하고, 데이터전압들 및 평균데이터전압들을 선택적으로 출력한다. 구체적으로 상기 프리 챠지부(830)는 n 번째 게이트 배선이 비활성화되는 구간 동안에 상기 n 번째 데이터신호들(D_n)의 평균데이터신호(A_D_n)를 출력하고, n+1 번째 게이트 배선이 활성화되는 구간 동안에 n+1 번째 데이터신호들(D_n+1)을 상기 소스 배선들(DL)에 출력한다.

결과적으로 상기 액정표시패널(700)을 상기 n 번째 평균데이터전압(A_D_n)으로 미리 충전시킴에 따라서, n+1 번째 데이터신호(D_n+1)의 충전율을 향상시킨다.

상기 게이트 회로부(840)는 상기 주변 영역에 집적되거나, 별도의 칩 형태로 실장된다. 상기 게이트 회로부(840)는 상기 메인 구동부(810)로부터 제공되는 구동신호에 기초하여 상기 게이트 배선들(GL)에 게이트 신호들을 출력한다.

도 9 및 도 10을 참조하면, 상기 메인 구동부(810)는 제어부(811), 연산부(813), 평균전압발생부(814), 전압 발생부(815), 게이트 제어부(816) 및 소스 구동부(817)를 포함한다.

상기 제어부(811)는 메인 구동부(810)를 전반적으로 제어하고, 상기 프리 챠지부(830)의 구동을 제어한다.

구체적인 일 예로서, 외부장치로부터 제공된 제어신호들에 기초하여 상기 데이터신호들(811d)을 상기 소스 구동부(817)에 출력한다. 상기 제어부(811)는 상기 소스 구동부(817)로부터 n 번째 데이터신호(D_n)의 정보를 검출하여(818a) 상기 연산부(813)에 제공한다. 여기서, 상기 n 번째 데이터신호(D_n)는 n 번째 게이트 배선에 연결된 화소부들(P_n)에 인가되는 데이터신호들이다.

상기 연산부(813)는 상기 제어부(811)로부터 제공된 n 번째 데이터신호를 근거로 상기 n 번째 데이터신호들(D_n)의 평균데이터신호(A_D_n)를 얻는다. n 번째 평균데이터신호(A_D_n)는 상기 n 번째 데이터신호들(D_n) 중 가장 많은 데이터신호들의 평균데이터신호이다.

상기 평균전압발생부(814)는 디지털 아날로그 변환기로서, 상기 연산부(813)에서 제공된 평균데이터신호를 아날로그 형태의 평균데이터전압으로 출력한다. 상기 평균전압발생부(814)에서 출력되는 평균데이터전압은 상기 프리 챠지부(830)에 제공된다.

상기 프리 챠지부(830)는 상기 제어부(811)의 제어신호(811b)에 따라서, n 번째 게이트 배선의 비활성화 구간 동안에 상기 n 번째 평균데이터전압(A_D_n)을 상기 소스 배선들(DL)에 출력하여 상기 액정표시패널(700)을 미리 충전시킨다. 이후, n+1 번째 게이트 배선이 활성화됨에 따라 상기 n+1번째 데이터신호들(D_n+1)이 상기 화소부들(P_n+1)에 충전된다.

결과적으로 상기 화소부들(P_n+1)에는 n째 데이터신호들(D_n)의 평균데이터전압(A_D_n)이 미리 충전됨에 따라 상기 n+1 번째 데이터신호들(D_n+1)의 충전율을 향상시킨다.

상기 전압 발생부(815)는 외부로부터 인가된 외부전원을 이용하여 구동전압들을 생성한다. 상기 구동전압들은 상기 평균전압발생부(814)에 제공하는 아날로그 구동전압(AVDD)과, 상기 게이트 제어부(816)에 제공되는 게이트 전압들(VSS, VDD)과, 상기 소스 구동부(817)에 제공하는 기준감마전압들(VREF)과, 상기 액정 캐패시터(CLC)에 제공되는 공통전압(VCOM)을 포함한다.

상기 게이트 구동부(816)는 상기 제어부(811)로부터 제공되는 게이트 제어신호들과, 상기 게이트 전압들(VSS, VDD)을 상기 게이트 회로부(540)에 출력한다. 상기 게이트 제어신호들은 수직개시신호(STV), 제1 클럭신호(CK), 제2 클럭신호(CKB)를 포함한다.

도 9 내지 도 11을 참조하면, 소스 구동부(817)는 입력부(818) 및 DAC부(819)를 포함한다. 상기 입력부(818)는 상기 제어부(811)로부터 제공되는 데이터신호들을 입력받아서 상기 DAC부(819)에 출력한다.

상기 DAC부(819)는 소정개의 디지털-아날로그 변환기(DAC)를 포함하며, 입력된 소정개의 데이터신호들을 아날로그 형태의 데이터전압들로 변환하여 출력한다. 도시된 바와 같이, 레드, 그린 및 블루 데이터신호들(R, G, B)을 하나의 단위로 입력받아 아날로그 데이터전압들로 변환하여 상기 쉬프트 레지스터부(820)에 출력한다.

상기 쉬프트 레지스터부(820)는 복수의 쉬프트 레지스터들(SL1, .., SRm)을 포함하고, 상기 DAC부(819)로부터 출력되는 데이터전압들을 순차적으로 쉬프트시켜 저장한다.

구체적으로, 상기 DAC부(819)에서 제1 출력된 R1, G1, B1 데이터전압들은 제1 내지 제3 쉬프트 레지스터들(SL1, SL2, SL3)에 입력되고, 제2 출력된 R2, G2, B2 데이터전압들은 상기 제1 내지 제3 쉬프트 레지스터들(SL1, SL2, SL3)을 통해 제4 내지 제6 쉬프트 레지스터들(SL4, SL5, SL6)에 순차적으로 입력된다.

같은 방식으로 제k 출력된 Rk, Gk, Bk 데이터전압들은 제m-2 내지 제m 쉬프트 레지스터들(SLm-2, SLm-1, SLm)에 입력된다.

상기 쉬프트 레지스터부(820)에 데이터전압들이 채워지면 상기 쉬프트 레지스터부(820)에 저장된 데이터전압들은 상기 프리 챠지부(830)에 출력된다.

상기 프리 챠지부(830)는 상기 쉬프트 레지스터부(820)로부터 출력되는 데이터전압들과, 상기 평균전압발생부(814)에서 출력되는 평균데이터전압들(814a)을 선택적으로 상기 소스 배선들(DL1, DL2,.., DLm)에 출력한다.

구체적으로, 상기 제어부(211)로부터 제공되는 제어신호(811b)에 따라서, 상기 프리 챠지부(830)는 1H 구간 중 n 번째 게이트 배선의 비활성화 구간 동안에 상기 n 번째 평균데이터전압(A_D_n)을 상기 소스 배선들(DL1, DL2,.., DLm)에 출력한다.

한편, 상기 프리 챠지부(830)는 n+1 번째 게이트 배선이 활성화되는 구간 동안에 n+1 번째 게이트 배선에 대응하는 n+1 번째 데이터신호(D_n+1)를 상기 소스 배선들(DL1, DL2,.., DLm)에 출력한다.

결과적으로 상기 화소부들(P_n+1)에는 상기 n 번째 평균데이터전압(A_D_n)으로 미리 충전되어 상기 n+1 번째 데이터신호들(D_n+1)의 충전율을 향상시킨다.

이상에서 설명한 바와 같이, 본 발명에 따르면 첫째, n 번째 게이트 배선들의 비활성화 시간동안 n+1 번째 게이트 배선들에 해당하는 n+1 번째 데이터전압들 의 평균데이터전압으로 액정표시패널을 미리 충전시킴으로써 충전율을 향상시킬 수 있다.

둘째, n 번째 게이트 배선의 비활성화 시간동안 n 번째 게이트 배선들에 해당하는 n 번째 데이터전압들의 평균데이터전압으로 상기 액정표시패널을 미리 충전시킴으로써 충전율을 향상시킬 수 있다.

결과적으로, 가변하는 데이터신호들에 적응적인 프리 챠징 전압을 적용함으로써 액정표시장치의 표시 품질을 향상시킬 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

복수의 게이트 배선들과 복수의 소스 배선들에 의해 정의되는 영역에 형성된 스위칭 소자와, 상기 스위칭 소자에 연결된 액정 캐패시터를 포함하는 액정표시패널;

입력되는 데이터신호들을 아날로그 형태의 데이터전압들로 변환하여 출력하는 소스 구동부;

상기 데이터신호들의 평균데이터신호를 결정하는 연산부;

상기 평균데이터신호를 아날로그 형태의 평균데이터전압으로 변환하여 출력하는 평균전압발생부; 및

상기 데이터전압들과 상기 평균데이터전압들을 선택적으로 상기 소스 배선들에 출력하는 프리 챠지부를 포함하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 프리 챠지부는

n번째 게이트 배선이 비활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터신호들의 평균데이터전압을 상기 소스 배선들에 출력하고,

n+1번째 게이트 배선이 활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터전압들을 상기 소스 배선들에 출력하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 연산부는 상기 n+1번째 게이트 배선에 해당하는 데이 터신호들 중 가장 많은 데이터신호들의 평균값을 상기 평균데이터신호로 결정하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 입력되는 데이터신호들을 소정 단위로 저장하는 메모리를 더 포함하며,

상기 연산부는 상기 메모리에 저장된 상기 n+1번째 게이트 배선에 해당하는 데이터신호들을 이용하여 상기 평균데이터신호를 결정하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 소스 구동부는 상기 데이터신호들을 일시 저장하는 래치부를 포함하며,

상기 연산부는 상기 래치부에 저장된 상기 n+1번째 게이트 배선에 해당하는 데이터신호들을 이용하여 상기 평균데이터신호를 결정하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 소스 구동부는 출력되는 상기 데이터전압들을 소정개의 그룹들로 분리하고, 분리된 그룹별로 각각 출력하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 프리 챠지부는

n번째 게이트 배선이 비활성화되는 구간에 상기 n번째 게이트 배선에 해당하는 데이터신호들의 평균데이터전압을 상기 소스 배선들에 출력하고,

n+1번째 게이트 배선이 활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터전압들을 상기 소스 배선들에 출력하는 것을 특징으로 하는 액정표시장치.
제7항에 있어서, 상기 연산부는 상기 n번째 게이트 배선에 해당하는 데이터신호들 중 가장 많은 데이터신호들의 평균값을 상기 평균데이터신호로 결정하는 것을 특징으로 하는 액정표시장치.
복수의 게이트 배선들과 복수의 소스 배선들에 의해 정의된 복수의 화소부가 형성된 표시 영역과 상기 표시 영역을 둘러싸는 주변 영역으로 이루어진 액정표시패널을 포함하는 액정표시장치의 구동 장치에서,

입력되는 데이터신호들을 아날로그 형태의 데이터전압들로 변환하여 출력하는 소스 구동부;

상기 데이터신호들의 평균데이터신호를 결정하는 연산부;

상기 평균데이터신호를 아날로그형태의 평균데이터전압으로 변환하여 출력하는 평균전압발생부; 및

상기 데이터전압들과 상기 평균데이터전압들을 선택적으로 상기 소스 배선들에 출력하는 프리 챠지부를 포함하는 것을 특징으로 하는 액정표시장치의 구동 장치.
제9항에 있어서, 상기 게이트 배선들에 게이트 신호들을 출력하는 게이트 회로부를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동 장치.
제10항에 있어서, 상기 게이트 회로부는 상기 주변 영역에 집적되는 것을 특징으로 하는 액정표시장치의 구동 장치.
제9항에 있어서, 상기 프리 챠지부는

n번째 게이트 배선이 비활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터신호들의 평균데이터전압을 상기 소스 배선들에 출력하고,

n+1번째 게이트 배선이 활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터전압들을 상기 소스 배선들에 출력하는 것을 특징으로 하는 액정표시장치의 구동 장치.
제12항에 있어서, 상기 연산부는 상기 n+1번째 게이트 배선에 해당하는 데이터신호들 중 가장 많은 데이터신호들의 평균값을 상기 평균데이터신호로 결정하는 것을 특징으로 하는 액정표시장치의 구동 장치.
제12항에 있어서, 상기 입력되는 데이터신호들을 소정 단위로 저장하는 메모리를 더 포함하며,

상기 연산부는 상기 메모리에 저장된 상기 n+1번째 게이트 배선에 해당하는 데이터신호들을 이용하여 상기 평균데이터신호를 결정하는 것을 특징으로 하는 액정표시장치의 구동 장치.
제12항에 있어서, 상기 소스 구동부는 상기 데이터신호들을 일시 저장하는 래치부를 포함하며,

상기 연산부는 상기 래치부에 저장된 상기 n+1번째 게이트 배선에 해당하는 데이터신호들을 이용하여 상기 평균데이터신호를 결정하는 것을 특징으로 하는 액정표시장치의 구동 장치.
제9항에 있어서, 상기 프리 챠지부는

n번째 게이트 배선이 비활성화되는 구간에 상기 n번째 게이트 배선에 해당하는 데이터신호들의 평균데이터전압을 상기 소스 배선들에 출력하고,

n+1번째 게이트 배선이 활성화되는 구간에 n+1번째 게이트 배선에 해당하는 데이터전압들을 상기 소스 배선들에 출력하는 것을 특징으로 하는 액정표시장치의 구동 장치.
복수의 게이트 배선들과 복수의 소스 배선들이 형성된 액정표시패널을 포함하는 액정표시장치의 구동 방법에서,

n+1번째 데이터신호들에 대응하는 평균데이터전압을 생성하는 단계;

n번째 게이트 배선이 비활성화되는 구간에 상기 평균데이터전압을 상기 소스 배선들에 출력하는 단계; 및

n+1번째 게이트 배선이 활성화되는 구간에 상기 n+1번째 데이터신호들에 해당하는 데이터전압들을 상기 소스 배선들에 출력하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법.
제17항에 있어서, 상기 평균데이터전압을 생성하는 단계는

기저장된 상기 n+1번째 데이터신호들을 이용하여 상기 평균데이터신호를 결정하는 단계; 및

상기 평균데이터신호를 아날로그 형태의 평균데이터전압으로 변환하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동 방법.
제18항에 있어서, 상기 평균데이터전압은

상기 n+1번째 데이터신호들 중 가장 많은 데이터신호들의 평균값에 대응하는 것을 특징으로 하는 액정표시장치의 구동 방법.
제17항에 있어서, 상기 평균데이터전압은

상기 n번째 데이터신호들 중 가장 많은 데이터신호들의 평균값에 대응하는 것을 특징으로 하는 액정표시장치의 구동 방법.