KR20020003276A - 액정 디스플레이 장치의 구동 회로와 이 회로에 의해구동되는 액정 디스플레이 장치 - Google Patents
액정 디스플레이 장치의 구동 회로와 이 회로에 의해구동되는 액정 디스플레이 장치 Download PDFInfo
- Publication number
- KR20020003276A KR20020003276A KR1020010027979A KR20010027979A KR20020003276A KR 20020003276 A KR20020003276 A KR 20020003276A KR 1020010027979 A KR1020010027979 A KR 1020010027979A KR 20010027979 A KR20010027979 A KR 20010027979A KR 20020003276 A KR20020003276 A KR 20020003276A
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- analog
- substrate
- shift register
- liquid crystal
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 69
- 230000004044 response Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 60
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 22
- 239000011159 matrix material Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 8
- 210000002858 crystal cell Anatomy 0.000 claims description 7
- 229920005994 diacetyl cellulose Polymers 0.000 abstract 5
- 238000010586 diagram Methods 0.000 description 15
- HIHOWBSBBDRPDW-PTHRTHQKSA-N [(3s,8s,9s,10r,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl] n-[2-(dimethylamino)ethyl]carbamate Chemical compound C1C=C2C[C@@H](OC(=O)NCCN(C)C)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HIHOWBSBBDRPDW-PTHRTHQKSA-N 0.000 description 12
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 4
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
액정 표시 장치를 구동하는 구동 회로는, 화상 데이터을 기억하는 프레임 메모리와 프레임 메모리로부터의 디지털 데이터를 아날로그 신호로 변환하는 DAC와, DAC의 출력을 전류 증폭하여 출력하는 버퍼 회로와, 외부로부터의 논리 신호에 응답하여 프레임 메모리, DAC 및 외부 회로를 제어하는 논리 제어기를 구비하고, 프레임 메모리에 기억된 화상 데이터는, 패러렐-시리얼 변환 없이 DAC에 출력되고, 또한 액정 표시 장치를 구동할 때에 사용되는 구동 회로 내의 DAC 및 버퍼 회로의 총 갯수가 각각 데이터 버스선의 갯수보다도 적다.
Description
발명의 배경
발명의 분야
본 발명은 액정 디스플레이(LCD) 장치의 구동 회로와 이 회로에 의해 구동되는 액정 디스플레이 장치에 관한 것으로, 특히 매트릭스 형태로 정렬된 액정 픽셀에 의해 화상을 디스플레이하는 액정 디스플레이 장치의 구동 회로와 이 구동 회로에 의해 구동되는 액정 디스플레이 장치에 관한 것이다.
관련 기술의 설명
액정 디스플레이 장치를 구동하기 위한 종래의 데이터 드라이버 IC는 도 9에 도시된 구조를 갖는 데이터 드라이버 IC를 포함한다. 도 9에 도시된 데이터 드라이버 IC(510)는 능동 소자가 배치되지 않은 단순한 매트릭스 형태의 LCD용으로 사용되는 것으로, IC 칩에 집적된 화상 데이터용 프레임 메모리(520)로부터 화상 데이터를 판독함으로써 매트릭스 형상의 액정 픽셀부에 소비 전력을 절감한다.
이 데이터 드라이버 IC(510)는 논리 제어기(570)로부터의 신호에 따라 소정수 비트(예를 들면, 160×240×2)의 화상 데이터를 각각 래치하기 위한 160개의 데이터 래치(530)와 160개의 데이터 래치(540)와, 상기 데이터 래치로부터의 화상 데이터를 디코딩하기 위한 160개의 디코더(550), 및 상기 디코더(550)로부터의 화상 데이터를 160개의 데이터 버스선에 제공하기 위한 160개의 액정 구동 회로(560)를 포함한다. 프레임 메모리(520)는 240개의 게이트 버스선과 160개의 데이터 버스선을 포함하는 공간에 대한 디스플레이에 대응하는 160×240×2 비트의 저장 용량을 갖는 RAM을 포함한다.
예를 들면, 데이터 드라이버 IC 외부에 프레임 메모리를 제공하는 구조에 있어서, 프레임 메모리를 데이터 드라이버 IC에 연결하는 연결 케이블의 수를 감소하기 위해서 화상 데이터는 일단 시리얼 데이터로 변환되어 데이터 드라이버 IC에 전송되고, 그 다음 이 데이터 드라이버 IC에 의해 다시 패러렐 데이터로 전개된다. 이 전개부는 신호 라인의 수가 감소되기 때문에 빠른 동작을 필요로 하며, 따라서소비 전력을 증가시키게 된다. 또한, 디스플레이 변화에 관계없이 전압이 액정에 인가되기 때문에, 데이터를 전송하기 위한 상기 빠른 속도도 항상 요구된다.
한편, 상기 데이터 드라이버 IC(510)에 대한 액세스는 그 안에 집적된 프레임 메모리(520)에 대한 액세스를 의미하며, 데이터가 그 자체로 프레임 메모리(520)로부터 전송될 수 있기 때문에, 소비 전력을 증가시키는 시리얼 전송 유닛이 불필요하다.
정지 화상의 경우, 화상 데이터가 프레임 메모리(520)에서만 순차적으로 전송되기 때문에, 외부로부터의 액세스는 불필요하다. 따라서, 소비 전력이 이 데이터 드라이버 IC(510)에서 감소될 수 있다.
그러나, 간단한 매트릭스 LCD는 디코더(550)에 의해 다수의 전압원으로부터 소정의 전압을 선택하는 방법을 채용하여, 계조(image tone)를 디스플레이한다. 따라서, 계조 수의 증가에 따라 전압원의 수가 증가하는 문제가 있다.
상기 문제점을 해결하기 위해서, 도 10에 도시된 구조를 갖는 데이터 드라이버 IC가 널리 공지되어 있다. 이 데이터 드라이버 IC(610)는 픽셀부에 능동 소자가 배치된 능동 매트릭스 형식의 LCD용으로 사용된다. 이 LCD는 대향하는 기판의 적어도 하나 상에서 배치되며 서로 직각으로 교차하는 방식으로 연장하는 다수의 데이터 버스선과 게이트 버스선, 상기 데이터 버스선과 게이트 버스선의 각 교차부에 마련된 다수의 픽셀 전극, 및 각각의 픽셀 전극으로의 신호 제공을 제어하기 위한 다수의 능동 소자(스위칭 소자)를 포함한다.
300개의 데이터 버스선을 활성화시키는 데이터 드라이버 IC(610)는 50비트용의 시프트 레지스터(620), 상기 시프트 레지스터(620)의 출력과 6비트의 디지털 패러렐 데이터 수신하기 위한 데이터 레지스터(630), 상기 데이터 레지스터(630)의 출력을 래치하기 위한 6비트의 래치 회로(640), 상기 래치 회로(640)로부터의 출력을 수신하여 300개의 출력을 DAC로 전송하기 위한 레벨 시프트(650), 상기 레벨 시프트(650)로부터의 각 출력에 대응하는 300개의 디지털 아날로그 변환기(DAC; 660), 및 DAC(660)로부터의 각 출력에 대응하는 300개의 전압 폴로워 회로(670)(버퍼 회로)를 포함한다.
전압 폴로워 회로(670)의 각 출력은 300개의 데이터 버스선으로 제공된다. 따라서, 화상의 디지털 데이터는 다계조화(multi-tone)에 따라 데이터 드라이버 IC(610)에 의해 아날로그 데이터로 변환된다.
데이터 드라이버 IC(610)의 출력단용의 전압 폴로워 회로(67)와 DAC(660)는 도 9의 데이터 드라이버 IC(510)의 출력단에 배치되어, 다계조 디스플레이가 가능한 데이터 드라이버 IC의 구조를 구현하게 된다.
그러나, 출력단에 전압 폴로워 회로(670) 등을 제공함으로써 다계조 디스플레이가 가능하게 된 데이터 드라이버 IC에 있어서는, 전류 공급 능력이나 동적 범위(dynamic range)를 고려하여 전압 폴로워 회로(670)로서 연산 증폭기가 일반적으로 사용된다. 이 연산 증폭기는 입력 신호의 존재에 상관 없이 회로 내에 정전류(아이들링 전류(idling current))를 흘림으로써 동작된다. LCD를 구동하는데 필요한 연산 증폭기의 수는 어떠한 경우에도 데이터 버스선의 수와 동일하게 된다. 따라서, 데이터 버스선 수의 증가에 따라, DAC(660)와 전압 폴로워 회로(670)의 수가증가하게 되어, 전체 아이들링 전류의 양이 증가하게 되고 또한 소비 전력을 증가시키게 된다.
본 발명은 상기의 상황을 고려하여 이루어진 것으로, 본 발명의 목적은 종래보다 낮은 소비 전력으로 액정 디스플레이 장치를 구동할 수 있는 구동 회로, 및 이 구동 회로에 의해 구동되는 액정 디스플레이 장치를 제공하는 것이다.
본 발명의 하나의 양상에 따르면, 직각으로 서로 교차하는 다수의 게이트 버스선과 데이터 버스선, 및 상기 게이트 버스선과 상기 데이터 버스선 각각의 교점에서 스위칭 소자를 통해 매트릭스 형상으로 배치 및 접속된 다수의 픽셀 전극을 구비한 제 1의 기판과, 상기 제 1의 기판의 픽셀 전극과 대향하도록 제공된 제 2의 기판, 및 상기 제 1의 기판과 상기 제 2의 기판 사이에 유지된 액정 셀을 구비한 액정 디스플레이 장치를 구동하는 구동 회로에 있어서, 상기 구동회로는,
화상 데이터를 기억하는 프레임 메모리와, 상기 프레임 메모리로부터의 디지털 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기와, 상기 디지털-아날로그 변환기의 출력에 대한 전류 증폭을 실행하는 버퍼 회로와, 상기 프레임 메모리를 제어하는 제어기와, 외부로부터의 논리 신호에 응답하여 상기 프레임 메모리, 상기 디지털-아날로그 변환기 및 상기 외부 회로를 제어하는 제어기를 포함하고,
상기 액정 디스플레이 장치를 구동할 때에 사용하는 상기 구동 회로 내의 상기 디지털-아날로그 변환기 및 상기 버퍼 회로의 총 갯수는 각 데이터 버스선의 갯수보다 적다.
본 발명의 액정 디스플레이 장치의 구동 회로에서, 상기 액정 디스플레이 장치를 구동할 때에 사용하는 상기 구동 회로 내의 상기 디지털-아날로그 변환기 및 상기 버퍼 회로의 총 갯수는 각 데이터 버스선의 갯수보다 훨씬 더 적을 수 있고, 그에 따라, 버퍼 회로를 통과하는 총 아이들링 전류을 감소시키고 그에 의해 전력 소모를 감소시킨다.
상기의 구성에서, 상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환기에 공급된다.
상기의 구성에서, 상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로 및 상기 제어기는 동일한 웨이퍼 상에 형성된다.
상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 내에 형성될 수 있고, 그에 따라 구동 회로를 소형으로 제조할 수 있고 회로 각각 사이의 배선에 의해 야기된 기생 용량을 매우 감소시킬 수 있다. 따라서, 구동 회로의 총 전력 소모를 감소시킬 수 있다.
상기의 구성에서, 상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환기에 공급되고, 상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 상에 형성된다.
본 발명의 다른 양상에 따르면, 직각으로 서로 교차하는 다수의 게이트 버스선과 데이터 버스선, 및 상기 게이트 버스선과 상기 데이터 버스선 각각의 교점에서 스위칭 소자를 통해 매트릭스 형상으로 배치 및 접속된 다수의 픽셀 전극을 구비한 제 1의 기판과, 상기 제 1의 기판의 픽셀 전극을 대향하도록 제공된 제 2의 기판, 및 상기 제 1의 기판과 상기 제 2의 기판 사이에 유지된 액정 셀을 구비한 액정 디스플레이 장치에 있어서, 상기 액정 디스플레이 장치는,
화상 데이터를 기억하는 프레임 메모리와, 상기 프레임 메모리로부터의 디지털 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기와, 상기 디지털-아날로그 변환기의 출력에 대한 전류 증폭을 실행하는 버퍼 회로, 외부로부터의 논리 신호에 응답하여 상기 프레임 메모리, 상기 디지털-아날로그 변환기, 및 상기 외부 회로를 제어하는 제어기를 구비하는 구동 회로를 포함하고,
상기 액정 디스플레이 장치를 구동할 때 사용하는 상기 구동 회로 내의 상기 디지털-아날로그 변환기 및 상기 버퍼 회로의 총 갯수는 각 데이터 버스선의 갯수보다 적다.
상기의 구성에서, 상기 구동 회로의 상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환기에 공급된다.
상기의 구성에서, 상기 구동 회로의 상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 상에 형성된다.
상기의 구성에서, 상기 구동 회로의 상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환됨이 없이 상기 디지털-아날로그 변환기에 공급되고, 상기 구동 회로의 상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 상에 형성된다.
상기의 구성에서, 게이트 버스선 구동용의 제 1의 시프트 레지스터와, 데이터 버스선 구동용의 제 2의 시프트 레지스터와, 상기 데이터 버스선에 각각 접속된 다수의 아날로그 스위치를 구비한다.
본 발명의 액정 디스플레이 장치는 시분할로 데이터 버스선에 구동 회로의 출력을 순차적으로 공급함으로써 양호한 액정 디스플레이 동작을 달성할 수 있다.
상기의 구성에서, 상기 제 1의 시프트 레지스터의 출력은 각각의 상기 게이트 버스선에 접속되고, 상기 아날로그 스위치의 제어 단자는 m개 씩(m은 자연수)의 다발로 상기 제 2의 시프트 레지스터의 출력에 접속되고, 상기 제 1 및 제 2의 시프트 레지스터는 상기 제어기로부터의 신호에 의해 각각 제어되고, 상기 버퍼 회로의 출력은 상기 아날로그 스위치에 접속된다.
상기의 구성에서, 상기 제 1의 시프트 레지스터, 상기 제 2의 시프트 레지스터, 및 상기 아날로그 스위치는 상기 제 1의 기판과 상기 제 2의 기판 중의 적어도 어느 한쪽의 상부에서 폴리실리콘 박막 전계 효과 트랜지스터에 의해 형성된다.
상기의 구성에서, 상기 제 1의 시프트 레지스터, 상기 제 2의 시프트 레지스터 및 상기 아날로그 스위치는 상기 제 1의 기판과 상기 제 2의 기판 중의 적어도 어느 한쪽의 상부에서 폴리실리콘 박막 전계 효과 트랜지스터에 의해 형성된다. 이 경우에, 액정 디스플레이 장치는 크기가 작아지고, 외부 회로는 기판 상에 즉, 유리 기판상에 일부의 회로를 형성함으로써 그 크기가 줄어들 수 있다.
상기의 구성에서, 상기 제 1의 시프트 레지스터, 상기 제 2의 시프트 레지스터, 및 상기 아날로그 스위치는 상기 제 1의 기판과 상기 제 2의 기판 중의 적어도어느 한쪽의 상부에서 폴리실리콘 박막 전계 효과 트랜지스터에 의해 형성되고 상기 제 1의 시프트 레지스터의 출력은 상기 게이트 버스선에 접속되고, 상기 아날로그 스위치의 제어 단자는 m개씩(m은 자연수)의 다발로 상기 제 2의 시프트 레지스터의 출력에 접속되고, 상기 제 1 및 제 2의 시프트 레지스터는 상기 제어기로부터의 신호에 의해 각각 제어되고, 상기 버퍼 회로의 출력은 상기 아날로그 스위치에 접속된다.
본 발명의 다른 목적, 특징 및 이점은 하기의 상세한 설명으로부터 더욱 명확해질 것이다.
본 발명은 하기의 상세한 설명과 본 발명의 양호한 실시예로부터 더욱 명확하게 이해될 수 있을 것이지만, 이들은 본 발명을 제한하려는 것이 아니라 예증적인 것으로 이해되어져야 한다.
도 1은 본 발명의 일 실시예에 따른 구동 회로와 액정 디스플레이 장치의 전체 구조를 도시하는 블록도.
도 2는 도 1의 자세한 구조를 도시하는 블록도.
도 3은 상기 실시예에 따른 제 1의 시프트 레지스터 측의 각 신호를 도시하는 타이밍도.
도 4는 상기 실시예에 따른 제 2의 시프트 레지스터 측의 각 신호를 도시하는 타이밍도.
도 5는 본 발명의 구체적인 실시예의 액정 디스플레이 장치와 구동 회로의 전체 구조를 도시하는 블록도.
도 6은 상기 구체적인 실시예에 따른 제 1의 시프트 레지스터 측의 각 신호를 도시하는 타이밍도.
도 7은 상기 구체적인 실시예에 따른 제 2의 시프트 레지스터 측의 각 신호를 도시하는 타이밍도.
도 8은 상기 구체적인 실시예에 따라 구동 시간에서 데이터 버스선과 픽셀전극에서의 전압의 변화 상태를 도시하는 도면.
도 9는 종래의 액정 디스플레이 장치를 구동하는 데이터 드라이버 IC를 도시하는 블록도.
도 10은 종래의 다른 데이터 드라이버 IC를 도시하는 블록도.
♠도면의 주요 부분에 대한 부호의 설명♠
10 : 구동 회로 20 : 프레임 메모리
30 : DAC 40 : 버퍼 회로
50 : 논리 제어기 60 : 액정 패널
70 : 제 1의 기판 80 : 제 2의 기판
90 : 제 1의 시프트 레지스터 100 : 제 2의 시프트 레지스터
110 : 아날로그 스위치 200 : 디스플레이 유닛
본 발명의 양호한 실시예가 첨부된 도면을 참조하여 하기에 상세히 설명될 것이다. 하기의 설명에 있어서, 본 발명의 완전한 이해를 돕기 위해 여러 가지 특정예가 나타난다. 그러나, 이들 특정예를 통하지 않고도 본 발명이 당업자에 의해 실시될 수 있음은 명확하다. 또한, 본 발명을 명확하게 하기 위해 널리 공지된 구조는 자세히 설명되지 않을 것이다.
도 1은 본 발명의 일 실시예에 따른 구동 회로와 이 구동 회로에 의해 구동되는 액정 디스플레이 장치의 전체 구조를 도시하는 블록도이다.
도 1에 있어서, 도면 부호 10은 구동 회로(데이터 드라이버 IC)를 나타낸다.이 구동 회로(10)는 프레임 메모리(20), DAC(30), 버퍼 회로(전압 폴로워 회로; 40), 및 논리 제어기(50)를 포함한다. 이들 소자는 동일한 웨이퍼에 형성되며, 단일 IC 칩으로서 조밀하게 형성된다.
프레임 메모리(20)는 외부로부터 전송된 패러렐 화상 데이터를 저장하고 패러렐 데이터를 시리얼로 변환하지 않고 이 화상 데이터를 DAC(30)로 제공한다. DAC(30)는 프레임 메모리(20)로부터 제공된 디지털 데이터(화상 데이터)를 아날로그 전압(신호)로 변환하는데, 본 실시예는 m개의(여기서 m은 자연수이다) DAC를 구비한다. 버퍼 회로(40)는 DAC(30)로부터의 아날로그 전압에 대해 전류 증폭을 수행하고(전압 증폭율, 1배) 이것을 아날로그 스위치(11)를 통해 데이터 버스선(130)으로 제공하는데, 각 DAC(30)에 대응하여 m개가 제공된다. 외부로부터 들어오는 제어 신호(논리 신호)에 응답하여, 논리 제어기(50)는 구동 회로(10) 내의 DAC(30)와 프레임 메모리(20), 및 액정 패널(60) 측의 회로(외부 회로)를 각각 제어한다.
상기 상술된 바와 같이, m개의 DAC(30)와 m개의 버퍼 회로(40)가 각각 제공되기 때문에, m개의 아날로그 전압(V1 내지 Vm)이 구동 회로(10)로부터 외부로 동시에 제공된다. 다수의 제어 신호(GST, GCLK, DST, DCLK)는 논리 제어기(50)로부터 제공된다.
도 1의 도면 부호 60은 기판 상에 제공된 액정 패널(액정 디스플레이 장치)을 나타낸다. 액정 디스플레이 장치(60)는 게이트 버스선을 구동하기 위한 제 1의 시프트 레지스터(90), 데이터 버스선을 구동하기 위한 제 2의 시프트 레지스터(100), 아날로그 스위치(110), 및 디스플레이 유닛(200)을 포함한다.
제 1의 시프트 레지스터(90)는 k단으로 형성되고 제 2의 시프트 레지스터(100)는 n단으로 형성된다. 디스플레이 유닛(200)은 k×m×n 도트의 액정 셀을 구비한다. 아날로그 스위치(110)는 m개의 아날로그 스위치로 각각 구성된 n 블록으로 분할된다. 모든 블록의 m개의 아날로그 스위치(110)는 제 2의 시프트 레지스터(100)의 대응하는 단으로부터 제공되는 구동 신호(DOUT)에 응답하여 모두 온 상태로 된다. 여기서, k와 n은 m과 같이 자연수이다.
디스플레이 유닛(200)에 있어서, 액정은 대향하는 제 1의 기판(70)과 제 2의 기판(80) 사이에 삽입되고, 서로 직각으로 교차하는 데이터 버스선 및 게이트 버스선과, 상기 데이터 버스선과 게이트 버스선의 각 교차부에 접속된 다수의 픽셀 전극, 및 각 픽셀 전극으로의 신호의 공급을 제어하기 위한 다수의 스위칭 소자는 상기 기판(70 및 80)의 적어도 하나에 배치된다. 각 스위칭 소자는 폴리실리콘 박막 전계 효과 트랜지스터(이하, 폴리실리콘 TFT로 칭함)에 의해 형성된다.
제 1의 시프트 레지스터(90)는 게이트 버스선을 구동하기 위해 폴리실리콘 TFT를 사용하여 제 1의 기판(70) 상에 형성되고, 제 2의 시프트 레지스터(100)는 아날로그 스위치(110)를 구동하기 위해 폴리실리콘 TFT를 사용하여 제 1의 기판(70) 상에 형성된다. 아날로그 스위치(110)는 버퍼 회로(40)로부터 출력되는 아날로그 전압(기록 전압)을 데이터 버스선에 선택적으로 제공한다.
도 2는 도 1의 상세 구조를 도시하는 블록도이다. 디스플레이 유닛(200)은 기판 상에서 매트릭스 형태로 각각 연장하는 다수의 게이트 버스선(120)과 데이터 버스선(130)을 구비한다. 상기 버스선(120 및 130)의 각 교차부는 두 개의 전극을구비하는 픽셀 전극(전극 용량; 140)과 게이트가 게이트 버스선(120)에 접속되고, 드레인이 데이터 버스선(130)에 접속되며, 소스 전극이 픽셀 전극(140)에 연결된 TFT(150)를 구비하며, 액정에 구동 전압을 인가한다.
픽셀 전극(140)에는 또한 공통 전극(160)이 연결된다. 대응하는 게이트 버스선(120)이 선택되면, TFT(150)는 데이터 버스선(130)에 인가된 전압을 픽셀 전극(140)으로 공급한다.
도 2의 GST와 GCLK는 각각 제 1의 시프트 레지스터(90)의동작을 개시하기 위한 시작 펄스와 그 동작 속도를 정의하기 위한 클록 신호를 나타내며, DST와 DCLK는 각각 제 2의 시프트 레지스터(100)의 동작을 개시하기 위한 시작 펄스와 그 동작 속도를 정의하기 위한 클록 신호를 나타낸다. GOUT1 내지 GOUTk는 제 1의 시프트 레지스터(90)의 각 단(91 내지 9k)으로부터 제공되는 선택 신호를 나타내고, DOUT1 내지 DOUTn은 각각 제 2의 시프트 레지스터(100)의 각 단(100-1 내지 100-n)으로부터 제공되는 구동 신호를 나타낸다.
도 2에서는, 편의상 한 세트의 게이트 버스선(120)과 데이터 버스선(130)이 도시되었지만, 실제 각 게이트 버스선(120)은 선택 신호(GOUT1) 뿐만 아니라 각각의 선택 신호(GOUT2 내지 GOUTk)에 연결되고, 각 데이터 버스선(130)은 각 아날로그 스위치(110)의 출력에 연결되며, 각 교차부는 각각의 픽셀 전극(140)과 TFT(150)를 구비한다.
본 실시예에 관련된 구동 회로에 따른 액정 디스플레이 장치의 동작이 도 2를 참조하여 설명될 것이다. 도 3은 제 1의 시프트 레지스터(90) 측의 각 신호의타이밍도를 도시하고, 도 4는 제 2의 시프트 레지스터(100) 측의 각 신호의 타이밍도를 도시한다.
도 3에 도시된 바와 같이, 구동 회로(10)(도 1)의 논리 제어기(50)로부터의 시작 펄스(GST)가 제 1의 시프트 레지스터(90)에 제공되면, 클록 신호(GCLK)의 공급이 시작된다. 제 1의 클록 신호(GCLK)의 상승 에지와 동기하여, 선택 신호(GOUT1)가 제 1의 시프트 레지스터의 제 1의 단(91)으로부터 제 1의 게이트 버스선(120)으로 제공되고, 이 게이트 버스선(120)에 연결된 TFT(150)는 모두 온 상태로 된다(선택된다). 선택 신호(GOUT1)는 제 2의 클록 신호(GCLK)의 상승 에지와 동기하여 하강한다.
또한, 제 2의 클록 신호(GCLK)의 상승 에지와 동기하여, 동일 펄스폭의 선택 신호(GOUT2)가 제 1의 시프트 레지스터의 제 2의 단(92)으로부터 다음 번 게이트 버스선(120)으로 제공되고, 유사하게 이 게이트 버스선(120)에 연결된 TFT(150)가 모두 선택된다. 그 후, 선택 신호(GOUT3 내지 GOUTk)는 제 1의 시프트 레지스터(90)의 제 3의 단(93) 내지 k번째 단으로부터 대응하는 게이트 버스선(120)으로 각각 제공된다. 선택 신호(GOUTk)가 제공되며 제 1의 기록이 완료된다. 그 후, 시작 펄스(GST)가 소정의 타이밍에서 다시 상승하고 선택 신호(GOUT1 내지 GOUTk)의 출력이 반복될 것이다.
제 1의 시프트 레지스터(90)의 각 출력 기간을 T1으로 가정하자. 예를 들면, 선택 신호(GOUT1)가 제공되는 기간(T1)에서, 대응하는 게이트 버스선(120)에 연결된 각각의 TFT(150)는 모두 온 상태로 된다. 이 때, 도 4에 도시된 바와 같이, 시작 펄스(DST)는 선택 신호(GOUT1)의 상승 시간 바로 직후에 논리 제어기(50)(도 1)로부터 제공되기 때문에, 출력 기간(T2)의 구동 신호(DOUT1)는 도 3의 제 1의 시작 펄스(GST)에 응답하여 제공되는 클록 신호(DCLK)와 동기하여 제 2의 시프트 레지스터(100)의 제 1의 단(100-1)으로부터 제공된다.
이 때, 구동 신호(DOUT1)는 제 1의 블록의 m개의 아날로그 스위치(110)로 제공되고, 이 블록의 m개의 아날로그 스위치(110) 모두가 온 상태로 된다(선택된다). 버퍼 회로(40)로부터의 아날로그 전압(V1 내지 Vm)은 구동 신호(DOUT1)에 응답하여 제 1의 블록의 각 아날로그 스위치(110)를 통해 m개의 데이터 버스선(130)으로 제공된다. 각 데이터 버스선(130)에 인가되는 아날로그 전압(V1 내지 Vm)은 TFT(150)를 통해 각 픽셀 전극(140)으로 제공되어 액정을 활성화시킨다.
유사하게, 제 2의 시작 펄스(DST)가 상승할 때까지의 기간(출력 기간(T1))에서, 구동 신호(DOUT2 내지 DOUTn)는 제 2의 시프트 레지스터(100)의 제 2의 단(100-2 내지 n번째 단)으로부터 순차적으로 제공된다. 이 경우, 구동 신호(DOUT2)는 제 2의 블록의 모든 아날로그 스위치(110)를 온 시키고, 아날로그 전압(V1 내지 Vm)은 각 아날로그 스위치(110)를 통해 대응하는 데이터 버스선(130)으로 제공된다.
동일한 처리가 계속 수행되어, 제 3의 블록, …제 n번째 블록의 모든 m개의 아날로그 스위치(110)가 순차적으로 온 될 때마다. 아날로그 전압(V1 내지 Vm)은 m개의 데이터 버스선(130)으로 제공된다. 따라서, 선택 신호(GOUT1)에 의해 선택된 제 1의 게이트 버스선(120)에 대응하는 각 픽셀 전극(140)으로의 기록이 완료된다.
디스플레이 유닛(200)의 모든 픽셀 전극(140)으로의 제 1의 기록은 GOUT2, …, GOUTk에 대해 동일한 처리를 반복함으로써 완료될 것이다.
본 실시예에서, 구동 회로(10)는 화상 데이터를 저장하기 위한 프레임 메모리(20)와, 상기 프레임 메모리(20)로부터의 디지털 데이터를 아날로그 신호로 변환하기 위한 DAC(30)와, 상기 DAC(30)의 출력에 대해 전류 증폭을 수행하여 제공하기 위한 버퍼 회로(40), 및 외부로부터의 논리 신호에 응답하여 상기 프레임 메모리(2), DAC(30), 및 액정 패널(60) 측의 회로(외부 회로)를 제어하기 위한 논리 제어기(50)(제어 회로)를 포함한다. 프레임 메모리(20)에 저장된 화상 데이터는 데이터가 패러렐에서 시리얼로 변환되지 않고 DAC(30)로 제공되며, 액정 디스플레이 장치(60)를 구동하는데 사용되는 구동 회로(10) 내의 DAC(30)와 버퍼 회로(40)의 수는 데이터 버스선(130)의 수보다 더 적다.
구동 회로(10)의 전체 소비전력의 큰 부분을 차지하는 출력단의 버퍼 회로(40)와 DAC(30)의 전체 수가 데이터 버스선(130)의 수보다 훨씬 적고 전압 기록이 시분할 방식으로 각 데이터 버스선(130)으로의 순차 접속에 의해 수행되도록 본 실시예가 설계되었기 때문에, 버퍼 회로(40)에 흐르는 전체 아이들링 전류를 감소하여 전체 소비 전력을 감소할 수 있고, 능동 매트릭스형의 액정 디스플레이 장치(60)의 소비 전력을 감소할 수 있다.
제 1 및 제 2의 시프트 레지스터(90 및 100)와 매 블록에 대해 m개로 분할된 아날로그 스위치(11)를 제 1의 기판(70) 상에 폴리실리콘 TFT를 사용하여 직접적으로 형성하는 것과 같은 예를 통해 본 실시예가 설명되었지만, 본 발명은 이 실시예에 제한되지 않는다. 즉, 단결정 실리콘에 의해 동일한 동작을 수행하는 회로가 제 1의 기판(70) 상에 형성될 수도 있고, 또는, 별도의 동일한 동작을 수행하는 IC가 게이트 버스선 및 데이터 버스선에 각각 접속될 수도 있다. 이러한 구조에서도 본 발명의 특징인 저소비 전력의 특성을 잃지 않고 동일한 동작을 수행할 수 있다.
프레임 메모리(20)를 DAC(30)에 직접 연결하는 예를 사용하여 본 실시예가 설명되었지만, 본 발명은 이에 제한되지 않는다. 프레임 메모리(20)와 DAC(30) 사이에 버퍼 회로를 삽입 접속하고, 이 버퍼 회로에 일단 화상 데이터를 일시적으로 저장한 후, DAC(30)에 데이터를 공급하는 구성으로 할 수도 있다. 이 경우에도, 상기와 동일한 효과를 얻을 수 있다.
다음에, 본 실시예의 구체예에 관해 상세히 설명한다. 도 5는 본 발명을 160×120×3(RGB) 도트의 능동 매트릭스형 LCD에 채택한 경우의 블록도로서, 도면 부호 60은 유리 기판 상에 정렬된 액정 패널(액정 디스플레이 장치)이다.
액정 디스플레이 장치(60)를 구동하는 구동 회로(10)는 화상 데이터을 저장하는 적어도 120×160×3×6비트의 용량을 갖는 프레임 메모리(250)와, 프레임 메모리(250)로부터의 디지털 데이터를 아날로그 전압으로 변환하는 6개의 DAC(270)를 포함한다. 구동 회로(10)는 프레임 메모리(250), DAC(270), 시프트 레지스터(220 및 240), DAC(270)로부터의 아날로그 전압을 아날로그 스위치(SW)를 통해 데이터 버스선(190)으로 제공할 때 전류 증폭기로서 동작하는 6개의 버퍼 회로(전압 폴로워 회로)(280), 및 게이트의 온-전압(on-voltage)을 생성하기 위한 DC-DC 변환기(290)를 각각 제어하기 위한 논리 제어기(260)를 더 포함한다.
또한, 액정 디스플레이 장치(60)의 디스플레이 유닛(40)은 매트릭스 형태로 연장하는 다수의 게이트 버스선(180)과 데이터 버스선(190)을 갖는다. 디스플레이 유닛(400)에서는, 게이트 버스선(180) 및 데이터 버스선(190)의 각 교차 부에, 액정을 통해 2개의 전극이 형성된 픽셀 전극(전극 용량)(201)과, 게이트 버스선(180)이 선택되었을 때 데이터 버스선(190)에 인가된 아날로그 전압을 전극 용량(201)에 공급하는 TFT(210)가 제공된다.
유리 기판 상에는, 160개의 게이트 버스선(180)을 순차적으로 선택하기 위한 160단의 제 1의 시프트 레지스터(220)와, 6개 블록마다 60 세트의 총 360(120×3)개로로 이루어진 아날로그 스위치(SW1 내지 SW360)와, 아날로그 스위치(SW)의 각 블록에 구동 신호를 각각 제공하기 위한 60단(360/6)의 제 2의 시프트 레지스터(240)가 제공된다.
다음에, 본 구체예의 구동 회로에 따른 액정 디스플레이 장치의 동작을 도 5 내지 도 7을 참조하여 설명한다. 도 6은 제 1의 시프트 레지스터(220) 측의 각 신호의 타이밍도이고, 도 7은 주로 제 2의 시프트 레지스터(240) 측의 각 신호의 타이밍도를 도시한다. 본 구체예에서는, 디스플레이의 프레임 주파수를 40Hz로 하고, 유리 기판 상의 트랜지스터에 대해 n-채널의 이동도가 40(cm2/V·s), p-채널의 이동도가 20(cm2/V·s)인 폴리실리콘 TFT를 사용한다.
도 6에 도시하는 바와 같이, 시작 펄스(GST)가 구동 회로(10)에 공급되면, 주기 156㎲의 클록 신호(GCLK)에 동기하여 제 1의 시프트 레지스터(220)의 각 단으로부터 선택 신호(GOUT1, GOUT2, ……, GOUT160)가 차례로 공급된다. 이 때, 제 1의 선택 신호(GOUT1)의 펄스가 출력되는 156㎲의 기간에서는, 도 7에 도시된 바와 같이, 제 2의 시프트 레지스터(240)로부터의 출력(구동 신호)이 클록 신호(DCLK)와 동기하여 2.6㎲의 주기로 DOUT1, DOUT2, …, DOUT59, 및 DOUT60의 순서로 순차적으로 제공된다. 이 때문에, 소정의 타이밍으로 차례로 제공되는 각 구동 신호(DOUT)는 각 블록마다 6개의 스위치로 구성된 아날로그 스위치(SW)를 모두 온 시킨다.
예를 들면, 구동 신호(DOUT1)가 제공될 때, DOUT1에 의해 연결된 블록의 아날로그 스위치(SW1 내지 SW6)는 도통되어, 버퍼 회로(280)로부터의 출력(아날로그 전압(V1 내지 V6))을 로우의 방향으로 순차적으로 연장하는 각 데이터 버스선(190)으로 공급한다. 구동 신호(DOUT2)가 제공되면, DOUT2에 의해 연결된 블록의 아날로그 스위치(SW7 내지 SW12)는 도통되어, 버퍼 히로(280)로부터의 출력을 데이터 버스선(190)으로 제공한다.
계속해서, 선택 신호(GOUT1)의 156㎲의 출력 동안, 제 2의 시프트 레지스터(240)의 DOUT60을 통해 출력에 의해 연결된 아날로그 스위치(SW8 내지 SW360)은 6개로 구성된 매 블록에서 순차적으로 온되고, 아날로그 전압(V1 내지 V6)은 매 블록을 통해 6개로 구성된 대응하는 데이터 버스선(190)에 순차적으로 제공된다. 따라서, 360개의 데이터 버스선 모두가 활성화된다.
이하, 선택 신호(GOUT2 내지 GOUT160)에 의해 선택된 기간에서도 동일한 동작이 수행되고, 이 반복에 의해, 디스플레이 유닛(400) 상의 일련의 디스플레이가 수행된다.
도 8은 아날로그 전압이 인가되는 픽셀 전극(201)의 TFT(210) 측의 각 전극의 전압과 시간 사이의 관계를 도시하는 타이밍도이다. 게이트 버스선(180)을 선택함에 있어서, 게이트 버스선(180)에 대응하는 데이터 버스선(190)으로부터의 아날로그 전압이 버스선(180)에 접속된 TFT(210)에 인가될 때, TFT(210) 측의 전극의 각 전압(Vp)은, 아날로그 스위치(SW)가 오프 상태로 되기 전에, 데이터 버스선(190)의 각 전압과 실질적으로 동일하게 된다. 따라서, 아날로그 스위치가 오프 상태로 되는 경우에도, 데이터 버스선의 픽셀 용량과 기생 용량 사이의 전하의 재분포는 거의 발생하지 않으며 따라서 픽셀 용량의 전압은 절대 변동하지 않는다.
본 실시예에 있어서, 프레임 메모리(250), DAC(270), 버퍼 회로(280), 및 논리 제어기(260)는 단일 IC 칩에 조밀하게 내장되고, 각 회로 사이의 배선의 기생 용량은 각 칩에 별개로 형성한 경우와 비교하여 상당히 감소된다. 따라서, 이에 기인하는 소비 전력은 감소될 수 있다.
상기 상술된 바와 같이, 본 발명이 양호한 실시예를 통해 설명되었지만, 본 발명의 액정 디스플레이 장치의 구동 회로와 이 회로에 의해 구동되는 액정 디스플레이 장치는 상기 실시예의 구조에 제한되지 않으며, 그 수정예 및 변형예는 본 발명의 범위 내에 포함된다.
상기 상술된 바와 같이, 본 발명은 종래보다 낮은 소비 전력으로 액정을 구동할 수 있는 구동 회로와 이 구동 회로에 의해 구동되는 액정 디스플레이 장치를얻을 수 있다.
본 발명의 그 예증적인 실시예를 통해 설명되었지만, 본 기술 분야의 당업자에게는 상기 실시예 및 여러 다른 변형예, 상기 실시예에 대한 첨가와 삭제가 본 발명의 취지와 영역 및 범위를 벗어나지 않으면서 수행될 수 있음이 자명할 것이다. 따라서, 본 발명은 상기 특정예에 제한되는 것이 아니라 첨부된 특허청구범위에 의해 설정된 특징에 의해 포괄되는 범위 내에서 구현될 수 있는 모든 가능한 실시예와 그 동등물을 포괄하는 것으로 이해되어져야 한다.
Claims (24)
- 직각으로 서로 교차하는 다수의 게이트 버스선과 데이터 버스선, 및 상기 게이트 버스선과 상기 데이터 버스선 각각의 교점에서 스위칭 소자를 통해 매트릭스 형상으로 배치 및 접속된 다수의 픽셀 전극을 구비한 제 1의 기판과, 상기 제 1의 기판의 픽셀 전극과 대향하도록 제공된 제 2의 기판, 및 상기 제 1의 기판과 상기 제 2의 기판 사이에 유지된 액정 셀을 구비하는 액정 디스플레이 장치를 구동하기 위한 구동 회로에 있어서, 상기 구동회로는,화상 데이터를 기억하는 프레임 메모리와; 상기 프레임 메모리로부터의 디지털 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기와; 상기 디지털-아날로그 변환기의 출력에 대한 전류 증폭을 실행하는 버퍼 회로; 및 외부로부터의 논리 신호에 응답하여 상기 프레임 메모리와, 상기 디지털-아날로그 변환기, 및 외부 회로를 제어하는 제어기를 포함하고,상기 액정 디스플레이 장치를 구동할 때에 사용하는 상기 구동 회로 내의 상기 디지털-아날로그 변환기 및 상기 버퍼 회로의 총 갯수는 각 데이터 버스선의 갯수보다 적은 것을 특징으로 하는 구동 회로.
- 제 1항에 있어서,상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환기에 공급되는 것을 특징으로 하는 구동 회로.
- 제 1항에 있어서,상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 상에 형성되는 것을 특징으로 하는 구동 회로.
- 제 1항에 있어서,상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환기에 공급되고,상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 상에 형성되는 것을 특징으로 하는 구동 회로.
- 직각으로 서로 교차하는 다수의 게이트 버스선과 데이터 버스선, 및 상기 게이트 버스선과 상기 데이터 버스선 각각의 교점에서 스위칭 소자를 통해 매트릭스 형상으로 배치 및 접속된 다수의 픽셀 전극을 구비한 제 1의 기판과, 상기 제 1의 기판의 픽셀 전극과 대향하도록 제공된 제 2의 기판, 및 상기 제 1의 기판과 상기 제 2의 기판 사이에 유지된 액정 셀을 구비하는 액정 디스플레이 장치에 있어서, 상기 액정 디스플레이 장치는,화상 데이터를 기억하는 프레임 메모리와; 상기 프레임 메모리로부터의 디지털 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환기와; 상기 디지털-아날로그 변환기의 출력에 대한 전류 증폭을 실행하는 버퍼 회로; 및 외부로부터의논리 신호에 응답하여 상기 프레임 메모리와, 상기 디지털-아날로그 변환기, 및 외부 회로를 제어하는 제어기를 구비하는 구동 회로를 포함하고,상기 액정 디스플레이 장치를 구동할 때 사용하는 상기 구동 회로 내의 상기 디지털-아날로그 변환기 및 상기 버퍼 회로의 총 갯수는 각 데이터 버스선의 갯수보다 적은 것을 특징으로 하는 액정 디스플레이 장치.
- 제 5항에 있어서,상기 구동 회로의 상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환기에 공급되는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 5항에 있어서,상기 구동 회로의 상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기 버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 상에 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 5항에 있어서,상기 구동 회로의 상기 프레임 메모리에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환기에 공급되고,상기 구동 회로의 상기 프레임 메모리, 상기 디지털-아날로그 변환기, 상기버퍼 회로, 및 상기 제어기는 동일한 웨이퍼 상에 형성되는 것을 특징을 하는 액정 디스플레이 장치.
- 제 5항에 있어서,게이트 버스선 구동용의 제 1의 시프트 레지스터와, 데이터 버스선 구동용의 제 2의 시프트 레지스터, 및 상기 데이터 버스선에 각각 접속된 다수의 아날로그 스위치를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 9항에 있어서,상기 제 1의 시프트 레지스터의 출력은 각각의 상기 게이트 버스선에 접속되고, 상기 아날로그 스위치의 제어 단자는 m개씩(m은 자연수)의 다발로 상기 제 2의 시프트 레지스터의 출력에 접속되고,상기 제 1 및 제 2의 시프트 레지스터는 상기 제어기로부터의 신호에 의해 각각 제어되고, 상기 버퍼 회로의 출력은 상기 아날로그 스위치에 접속되는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 9항에 있어서,상기 제 1의 시프트 레지스터, 상기 제 2의 시프트 레지스터 및 상기 아날로그 스위치는 상기 제 1의 기판과 상기 제 2의 기판 중의 적어도 어느 한쪽의 상부에서 폴리실리콘 박막 전계 효과 트랜지스터에 의해 형성되는 것을 특징으로 하는액정 디스플레이 장치.
- 제 9항에 있어서,상기 제 1의 시프트 레지스터, 상기 제 2의 시프트 레지스터 및 상기 아날로그 스위치는 상기 제 1의 기판과 상기 제 2의 기판 중의 적어도 어느 한쪽의 상부에서 폴리실리콘 박막 전계 효과 트랜지스터에 의해 형성되고,상기 제 1의 시프트 레지스터의 출력은 상기 게이트 버스선에 접속되고, 상기 아날로그 스위치의 제어 단자는 m개씩(m은 자연수)의 다발로 상기 제 2의 시프트 레지스터의 출력에 접속되고,상기 제 1 및 제 2의 시프트 레지스터는 상기 제어기로부터의 신호에 의해 각각 제어되고, 상기 버퍼 회로의 출력은 상기 아날로그 스위치에 접속되는 것을 특징으로 하는 액정 디스플레이 장치.
- 직각으로 서로 교차하는 다수의 게이트 버스선과 데이터 버스선, 및 상기 게이트 버스선과 상기 데이터 버스선 각각의 교점에서 스위칭 소자를 통해 매트릭스 형상으로 배치 및 접속된 다수의 픽셀 전극을 구비한 제 1의 기판과, 상기 제 1의 기판의 픽셀 전극과 대향하도록 제공된 제 2의 기판과, 상기 제 1의 기판과 상기 제 2의 기판 사이에 유지된 액정 셀을 구비하는 액정 디스플레이 장치를 구동하는 구동 회로에 있어서, 상기 구동회로는,화상 데이터를 기억하는 기억 수단과; 상기 기억 수단으로부터의 디지털 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환 수단과; 상기 디지털-아날로그 변환 수단의 출력에 대한 전류 증폭을 실행하는 버퍼 수단; 및 외부로부터의 논리 신호에 응답하여 상기 기억 수단과, 상기 디지털-아날로그 변환 수단, 및 상기 외부 회로를 제어하는 제어 수단을 포함하고,상기 액정 디스플레이 장치를 구동할 때에 사용하는 상기 구동 회로 내의 상기 디지털-아날로그 변환 수단 및 상기 버퍼 수단의 총 갯수는 각 데이터 버스선의 갯수보다 적은 것을 특징으로 하는 구동 회로.
- 제 13항에 있어서,상기 기억 수단에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환 수단에 공급되는 것을 특징으로 하는 구동 회로.
- 제 13항에 있어서,상기 기억 수단, 상기 디지털-아날로그 변환 수단, 상기 버퍼 수단, 및 상기 제어 수단은 동일한 웨이퍼 상에 형성되는 것을 특징으로 하는 구동 회로.
- 제 13항에 있어서,상기 기억 수단에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환 수단에 공급되고,상기 기억 수단, 상기 디지털-아날로그 변환 수단, 상기 버퍼 수단, 및 상기제어 수단은 동일한 웨이퍼 상에 형성되는 것을 특징으로 하는 구동 회로.
- 직각으로 서로 교차하는 다수의 게이트 버스선과 데이터 버스선, 및 상기 게이트 버스선과 상기 데이터 버스선 각각의 교점에서 스위칭 소자를 통해 매트릭스 형상으로 배치 및 접속된 다수의 픽셀 전극을 구비한 제 1의 기판과, 상기 제 1의 기판의 픽셀 전극을 대향하도록 제공된 제 2의 기판과, 상기 제 1의 기판과 상기 제 2의 기판 사이에 유지된 액정 셀을 구비한 액정 디스플레이 장치에 있어서, 상기 액정 디스플레이 장치는,화상 데이터를 기억하는 기억 수단과; 상기 기억 수단으로부터의 디지털 데이터를 아날로그 신호로 변환하는 디지털-아날로그 변환 수단과; 상기 디지털-아날로그 변환 수단의 출력에 대한 전류 증폭을 실행하는 버퍼 수단; 및 외부로부터의 논리 신호에 응답하여 상기 기억 수단과, 상기 디지털-아날로그 변환 수단, 및 상기 외부 회로를 제어하는 제어 수단을 구비하는 구동 회로를 포함하고,상기 액정 디스플레이 장치를 구동할 때 사용하는 상기 구동 회로 내의 상기 디지털-아날로그 변환 수단 및 상기 버퍼 수단의 총 갯수는 각 데이터 버스선의 갯수보다 적은 것을 특징으로 하는 액정 디스플레이 장치.
- 제 17항에 있어서,상기 구동 회로의 상기 기억 수단에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환 수단에 공급되는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 17항에 있어서,상기 구동 회로의 상기 기억 수단, 상기 디지털-아날로그 변환 수단, 상기 버퍼 수단, 및 상기 제어 수단은 동일한 웨이퍼 상에 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 17항에 있어서,상기 구동 회로의 상기 기억 수단에 기억된 상기 화상 데이터는 패러렐-시리얼 변환 없이 상기 디지털-아날로그 변환 수단에 공급되고,상기 구동 회로의 상기 기억 수단, 상기 디지털-아날로그 변환 수단, 상기 버퍼 수단, 및 상기 제어 수단은 동일한 웨이퍼 상에 형성되는 것을 특징을 하는 액정 디스플레이 장치.
- 제 17항에 있어서,게이트 버스선 구동용의 제 1의 시프트 레지스터 수단과, 데이터 버스선 구동용의 제 2의 시프트 레지스터 수단, 및 상기 데이터 버스선에 각각 접속된 다수의 아날로그 스위칭 수단을 구비하는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 21항에 있어서,상기 제 1의 시프트 레지스터 수단의 출력은 각각의 상기 게이트 버스선에 접속되고, 상기 아날로그 스위칭 수단의 제어 단자는 m개 씩(m은 자연수)의 다발로 상기 제 2의 시프트 레지스터 수단의 출력에 접속되고,상기 제 1 및 제 2의 시프트 레지스터 수단은 상기 제어 수단로부터의 신호에 의해 각각 제어되고, 상기 버퍼 수단의 출력은 상기 아날로그 스위칭 수단에 접속되는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 21항에 있어서,상기 제 1의 시프트 레지스터 수단, 상기 제 2의 시프트 레지스터 수단, 및 상기 아날로그 스위칭 수단은 상기 제 1의 기판과 상기 제 2의 기판 중의 적어도 어느 한쪽의 상부에서 폴리실리콘 박막 전계 효과 트랜지스터에 의해 형성되는 것을 특징으로 하는 액정 디스플레이 장치.
- 제 21항에 있어서,상기 제 1의 시프트 레지스터 수단, 상기 제 2의 시프트 레지스터 수단, 및 상기 아날로그 스위칭 수단은 상기 제 1의 기판과 상기 제 2의 기판 중의 적어도 어느 한쪽의 상부에서 폴리실리콘 박막 전계효과 트랜지스터에 의해 형성되고,상기 제 1의 시프트 레지스터 수단의 출력은 상기 게이트 버스선에 접속되고, 상기 아날로그 스위칭 수단의 제어 단자는 m개씩(m은 자연수)의 다발로 상기 제 2의 시프트 레지스터 수단의 출력에 접속되고,상기 제 1 및 제 2의 시프트 레지스터 수단은 상기 제어 수단로부터의 신호에 의해 각각 제어되고, 상기 버퍼 수단의 출력은 상기 아날로그 스위칭 수단에 접속되는 것을 특징으로 하는 액정 디스플레이 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP??2000-149243? | 2000-05-22 | ||
| JP2000149243A JP2001331152A (ja) | 2000-05-22 | 2000-05-22 | 液晶表示装置の駆動回路及び該回路で駆動される液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020003276A true KR20020003276A (ko) | 2002-01-12 |
| KR100430451B1 KR100430451B1 (ko) | 2004-05-10 |
Family
ID=18655130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0027979A KR100430451B1 (ko) | 2000-05-22 | 2001-05-22 | 액정 디스플레이 장치의 구동 회로와 이 회로에 의해구동되는 액정 디스플레이 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6795051B2 (ko) |
| JP (1) | JP2001331152A (ko) |
| KR (1) | KR100430451B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488969B1 (ko) * | 2002-07-16 | 2005-05-11 | 현대모비스 주식회사 | 디지털 아날로그변환기에 의하여 제어되는 박막트랜지스터 액정표시장치 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6967639B2 (en) * | 2001-09-26 | 2005-11-22 | International Business Machines Corporation | Image display device, scan line drive circuit and driver circuit for display device |
| US7116738B1 (en) * | 2001-10-12 | 2006-10-03 | Cisco Technology, Inc. | Data synchronization apparatus and method |
| KR100815897B1 (ko) * | 2001-10-13 | 2008-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
| KR100864917B1 (ko) * | 2001-11-03 | 2008-10-22 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 및 방법 |
| JP2004198928A (ja) * | 2002-12-20 | 2004-07-15 | Seiko Epson Corp | 液晶駆動用ドライバ及びそのドライブ方法 |
| TWI289821B (en) * | 2003-02-10 | 2007-11-11 | Himax Tech Ltd | Data driver for liquid crystal display panel |
| TWI311738B (en) * | 2003-04-04 | 2009-07-01 | Via Tech Inc | Display system and driving method thereof |
| KR100547450B1 (ko) * | 2003-06-23 | 2006-01-31 | 신코엠 주식회사 | 디스플레이 패널 구동용 메모리 장치 및 그 구동방법 |
| JP2005156766A (ja) * | 2003-11-25 | 2005-06-16 | Nec Corp | 表示システムおよびそれを用いた電子機器 |
| KR100598739B1 (ko) | 2003-12-11 | 2006-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP4275588B2 (ja) | 2004-07-26 | 2009-06-10 | シャープ株式会社 | 液晶表示装置 |
| KR100670136B1 (ko) * | 2004-10-08 | 2007-01-16 | 삼성에스디아이 주식회사 | 데이터 구동장치 및 이를 이용한 발광 표시 장치 |
| KR100611508B1 (ko) | 2005-01-31 | 2006-08-11 | 삼성전자주식회사 | 채널을 분리하여 출력하는 디스플레이 구동 회로,디스플레이 구동 방법 및 전류 샘플/홀드 회로 |
| CN101303490B (zh) * | 2007-05-09 | 2010-05-26 | 群康科技(深圳)有限公司 | 液晶显示器及其公共电压调整方法 |
| JP5100312B2 (ja) * | 2007-10-31 | 2012-12-19 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びｌｃｄドライバ |
| CN113593492B (zh) * | 2021-07-15 | 2022-10-04 | Tcl华星光电技术有限公司 | 显示面板的驱动系统及显示面板的驱动方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4346333A (en) * | 1979-10-29 | 1982-08-24 | Tektronix, Inc. | Position control circuit for a digital oscilloscope |
| JP2743683B2 (ja) * | 1991-04-26 | 1998-04-22 | 松下電器産業株式会社 | 液晶駆動装置 |
| JPH05204339A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | 液晶駆動装置 |
| JPH09230834A (ja) * | 1996-02-27 | 1997-09-05 | Sony Corp | アクティブマトリクス表示装置 |
| JPH1021332A (ja) | 1996-07-03 | 1998-01-23 | Tamura Electric Works Ltd | 非線形正規化方法 |
| KR100202171B1 (ko) * | 1996-09-16 | 1999-06-15 | 구본준 | 엘씨디 패널 구동 회로 |
| JP3385301B2 (ja) * | 1997-04-23 | 2003-03-10 | シャープ株式会社 | データ信号線駆動回路および画像表示装置 |
| JPH1140929A (ja) | 1997-07-18 | 1999-02-12 | Hitachi Chem Co Ltd | 回路板 |
| JPH1173164A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
| KR19990040929A (ko) * | 1997-11-20 | 1999-06-15 | 구본준 | 엘씨디 구동장치 |
| JPH11326932A (ja) * | 1998-05-19 | 1999-11-26 | Fujitsu Ltd | 液晶表示装置 |
| US6373478B1 (en) * | 1999-03-26 | 2002-04-16 | Rockwell Collins, Inc. | Liquid crystal display driver supporting a large number of gray-scale values |
| JP2001109436A (ja) * | 1999-10-08 | 2001-04-20 | Oki Electric Ind Co Ltd | マトリクス型表示装置 |
| TW586102B (en) * | 2000-02-23 | 2004-05-01 | Chi Mei Optoelectronics Corp | Flicker compensation device of LCD panel |
| JP4929431B2 (ja) * | 2000-11-10 | 2012-05-09 | Ｎｌｔテクノロジー株式会社 | パネル表示装置のデータ線駆動回路 |
| US6836232B2 (en) * | 2001-12-31 | 2004-12-28 | Himax Technologies, Inc. | Apparatus and method for gamma correction in a liquid crystal display |
-
2000
- 2000-05-22 JP JP2000149243A patent/JP2001331152A/ja active Pending
-
2001
- 2001-05-22 KR KR10-2001-0027979A patent/KR100430451B1/ko active IP Right Grant
- 2001-05-22 US US09/861,650 patent/US6795051B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100488969B1 (ko) * | 2002-07-16 | 2005-05-11 | 현대모비스 주식회사 | 디지털 아날로그변환기에 의하여 제어되는 박막트랜지스터 액정표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010043187A1 (en) | 2001-11-22 |
| JP2001331152A (ja) | 2001-11-30 |
| US6795051B2 (en) | 2004-09-21 |
| KR100430451B1 (ko) | 2004-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430451B1 (ko) | 액정 디스플레이 장치의 구동 회로와 이 회로에 의해구동되는 액정 디스플레이 장치 | |
| KR100426913B1 (ko) | 표시 장치, 화상 제어 반도체 장치, 및 표시 장치의 구동방법 | |
| US7911434B2 (en) | Level converter circuit, display device and portable terminal device | |
| US6791539B2 (en) | Display, method for driving the same, and portable terminal | |
| US6504522B2 (en) | Active-matrix-type image display device | |
| KR100468562B1 (ko) | 고선명 액정 표시 장치 | |
| US6958745B2 (en) | Display device, method for driving the same, and portable terminal apparatus using the same | |
| KR101236484B1 (ko) | 표시장치 및 휴대단말 | |
| US7193551B2 (en) | Reference voltage generator for use in display applications | |
| US8384650B2 (en) | Reference voltage generators for use in display applications | |
| US20070097063A1 (en) | D/A converter circuit, display unit with the D/A converter circuit, and mobile terminal having the display unit | |
| KR20070005967A (ko) | 액정표시장치와, 이의 구동 장치 및 방법 | |
| KR20060105490A (ko) | 샘플 홀드 회로 및 반도체 장치 | |
| KR101202981B1 (ko) | 액정표시장치용 소스 드라이버 구동회로 | |
| US20070159439A1 (en) | Liquid crystal display | |
| JPH04237091A (ja) | フラットディスプレイの階調駆動回路 | |
| JP3882642B2 (ja) | 表示装置及び表示用駆動回路 | |
| JP2002202759A (ja) | 液晶表示装置 | |
| JP3675113B2 (ja) | 表示装置 | |
| JP3481166B2 (ja) | 液晶駆動装置 | |
| KR20030063156A (ko) | 평면표시장치 | |
| KR100583317B1 (ko) | 액정표시장치의 구동장치 및 구동방법 | |
| JP2002108296A (ja) | 液晶表示装置 | |
| JP2009058977A (ja) | 液晶表示装置 | |
| JPH11183870A (ja) | 液晶パネルの駆動回路及び表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130404 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160418 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20190402 Year of fee payment: 16 |