JP2005201974A - 出力回路ならびに液晶駆動回路および液晶駆動方法 - Google Patents

出力回路ならびに液晶駆動回路および液晶駆動方法 Download PDF

Info

Publication number
JP2005201974A
JP2005201974A JP2004005739A JP2004005739A JP2005201974A JP 2005201974 A JP2005201974 A JP 2005201974A JP 2004005739 A JP2004005739 A JP 2004005739A JP 2004005739 A JP2004005739 A JP 2004005739A JP 2005201974 A JP2005201974 A JP 2005201974A
Authority
JP
Japan
Prior art keywords
output
output terminal
source
switch
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004005739A
Other languages
English (en)
Other versions
JP3942595B2 (ja
Inventor
Atsushi Hirama
厚志 平間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004005739A priority Critical patent/JP3942595B2/ja
Priority to US10/873,266 priority patent/US7362300B2/en
Publication of JP2005201974A publication Critical patent/JP2005201974A/ja
Application granted granted Critical
Publication of JP3942595B2 publication Critical patent/JP3942595B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】インピーダンス変換手段の信号出力を出力端子から切り離すことが可能であり、かつ上記信号出力を出力端子に高速かつ高精度に出力できる出力回路を提供して、低消費電力で高速かつ高精度な液晶駆動を実現する。
【解決手段】プリチャージ期間では、アナログスイッチＡｉ（ｉは１からｍまでのいずれかの整数）およびＢｉをＯＦＦし、アナログスイッチＣｉおよびＤｉをＯＮして、ソースラインＳｉを駆動する出力端子を、ソースドライバＳＤｉの信号出力から切り離して隣接する出力端子に接続し、プリチャージするとともに、上記出力端子をＳＤｉの反転入力から切り離して上記信号出力を上記反転入力に帰還させ、駆動期間では、ＡｉおよびＢｉをＯＮし、ＣｉおよびＤｉをＯＦＦして、上記出力端子を上記隣接する出力端子から切り離して上記信号出力に接続するとともに、上記信号出力を上記反転入力から切り離して上記出力端子の信号を上記反転入力に帰還させる。
【選択図】 図１

Description

本発明は、インピーダンス変換手段の信号出力を出力端子から出力する出力回路、ならびに上記出力回路によって液晶パネルを駆動する液晶駆動回路、および上記出力回路の出力方法によって液晶パネルを駆動する液晶駆動方法に関する。
液晶パネルのソースライン群を駆動する従来のソース駆動回路には、液晶を高速駆動するために、液晶駆動前に、あらかじめ出力端子（ソースライン）を所定の電源（例えばコモン電源や同じくドライバから切り離された他の出力端子）に短絡させて所定の電位にプリチャージするとともに、プリチャージ中においての消費電力を低減するために、上記プリチャージ期間に、上記出力端子（ソースライン）をソースドライバ（オペアンプ）の出力から切り離すものがった（例えば、特許文献１参照）。
図８はこのような従来の液晶ディスプレイの構成図である。この従来の液晶ディスプレイは、液晶パネル１と、ゲート駆動回路２と、ソース駆動回路３と、ソースライン群（ｍ本のソースラインＳ１〜Ｓｍ）と、ゲートライン群（ｎ本のゲートラインＧ１〜Ｇｎ）とを備えている。
図９は従来のソース駆動回路３の回路構成図である。図８および図９に示すように、従来のソース駆動回路３は、ソースドライバ群（ｍ（ｍは２以上の任意の整数）個のソースドライバＳＤ１〜ＳＤｍ）と、アナログスイッチ群Ａ（ｍ個のアナログスイッチＡ１〜Ａｍ）と、アナログスイッチ群Ｄ（ｍ−１個のアナログスイッチＤ１〜Ｄｍ−１）と、出力端子群（ｍ個の出力端子ＯＵＴ１〜ＯＵＴｍ）と、インバータＩとを備えている。
この従来のソース駆動回路３において、ソースドライバＳＤｉ（ｉは１からｍまでのいずれかの整数）と、アナログスイッチＡｉ，Ｄｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。ソースドライバＳＤｉは、その非反転入力にソース駆動信号ＳＳｉが入力され、その反転入力にはその出力が帰還されるオペアンプであって、入力されたソース駆動信号ＳＳｉに従ってソースラインＳｉを駆動するための信号を出力する。なお、ソースドライバＳＤｉとしては、バッファまたは増幅器を含めたインピーダンス変換手段を用いることが可能である。
この従来のソース駆動回路３では、スイッチ制御信号（インバータＩの入力信号）ＰＣが“０”で、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが“１”であるときには、アナログスイッチＡ１〜Ａｍは全てＯＦＦし、アナログスイッチＤ１〜Ｄｍ−１は全てＯＮしており、ソース駆動回路３の出力端子ＯＵＴ１〜ＯＵＴｍ（ソースラインＳ１〜Ｓｍ）はソースドライバＳＤ１〜ＳＤｍの出力にそれぞれ接続され、ソースドライバＳＤ１〜ＳＤｍの出力信号がソースラインＳ１〜Ｓｍにそれぞれ出力される。
そして、スイッチ信号ＰＣが“１”になり、スイッチ制御信号ＰＣＢが“０”になると、アナログスイッチ群Ａ１〜Ａｍは全てＯＮし、アナログスイッチＤ１〜Ｄｍ−１は全てＯＦＦして、ソース駆動回路３の出力端子ＯＵＴ１〜ＯＵＴｍ（ソースラインＳ１〜Ｓｍ）は、ソースドライバＳＤ１〜ＳＤｍの出力からそれぞれ切り離されて、隣接する出力端子に接続され、プリチャージがなされる。
また、スイッチ制御信号ＰＣが“０”に戻り、スイッチ信号ＰＣＢが“１”に戻ると、アナログスイッチＡ１〜Ａｍは全てＯＦＦし、アナログスイッチＤ１〜Ｄｍ−１は全てＯＮして、ソース駆動回路３の出力端子ＯＵＴ１〜ＯＵＴｍ（ソースラインＳ１〜Ｓｍ）は、隣接する出力端子から切り離され、再びソースドライバＳＤ１〜ＳＤｍの出力にそれぞれ接続される。
特開平１１−３０９７５号公報
しかしながら上記従来の技術では、プリチャージ中においての消費電力を低減するために、ソースドライバの信号出力と出力端子の間の出力経路を制御する（プリチャージのときに上記信号出力を上記出力端子から切り離し、液晶駆動時に上記信号出力を上記出力端子に接続する）アナログスイッチを上記出力経路に設けており、ソースドライバは出力の電位が入力されたソース駆動信号の電位と同じになるように動作するため、ソースドライバが液晶容量とともに上記アナログスイッチのオン抵抗を駆動する構成となっている。このため、ソースドライバの出力電位よりも上記オン抵抗での電圧降下分低い電位で液晶容量を駆動することとなるので、液晶の駆動時間が長くなり、高速な液晶駆動ができないという課題があった。また、上記オン抵抗のばらつきや上記出力経路の配線長が異なることによる配線抵抗のばらつきがあると、出力端子間（ソースライン間）で液晶容量の駆動電位にばらつきを生じるために、高精度な液晶駆動ができなくなり、画質が劣化するという課題があった。液晶パネルの高画素化が進み、書き込み周波数が高くなると、これら消費電力の低減および高速で高精度な駆動は、さらに重要な課題となる。
本発明は、このような従来の課題を解決するためになされたものであり、インピーダンス変換手段の信号出力を出力端子から切り離すことが可能であり、かつ上記信号出力を出力端子に高速かつ高精度に出力できる出力回路を提供し、このような出力回路またはその出力方法によって液晶パネルを駆動することにより、低消費電力で高速かつ高精度な液晶駆動ができる液晶駆動回路および液晶駆動方法を提供することを目的とする。
本発明の出力回路は、
インピーダンス変換手段の信号出力を出力端子から出力する出力経路に設けられ、出力期間には、上記信号出力を上記出力端子に接続し、非出力期間には、上記信号出力を上記出力端子から切り離す第１のスイッチと、
上記出力端子の信号を上記インピーダンス変換手段の帰還入力に帰還させる第１の帰還経路に設けられ、上記出力期間には、上記出力端子を上記帰還入力に接続し、上記非出力期間には、上記出力端子を上記帰還入力から切り離す第２のスイッチと、
上記信号出力を上記帰還入力に帰還させる第２の帰還経路に設けられ、上記非出力期間には、上記信号出力を上記帰還入力に接続し、上記出力期間には、上記信号出力を上記帰還入力から切り離す第３のスイッチと
を備えた
ことを特徴とする。
本発明によれば、出力期間では第１の帰還経路によって出力端子の信号をインピーダンス変換手段に帰還させ、非出力期間では第２の帰還経路によってインピーダンス変換手段の信号出力をインピーダンス変換手段に帰還させることにより、上記信号出力を出力端子から切り離すことが可能であり、かつ上記信号出力を出力端子に高速かつ高精度に出力することができるという効果がある。
実施の形態１
図１は本発明の実施の形態１の液晶ディスプレイの構成図である。図１において、実施の形態１の液晶ディスプレイは、液晶パネル１と、ゲート駆動回路２と、ソース駆動回路１０と、ソースライン群と、ゲートライン群とを備えている。また、図２はソース駆動回路１０の回路構成図である。
［マトリクスライン群（ソースライン群，ゲートライン群］
上記ソースライン群は、ｍ（ｍは２以上の任意の整数）本のソースラインＳ１，Ｓ２，…，Ｓｍによって構成されており、上記ゲートライン群は、ｎ（ｎは２以上の任意の整数）本のゲートラインＧ１，Ｇ２，…，Ｇｎによって構成されている。これらソースライン群およびゲートライン群は、マトリクス配置されたｍ×ｎ個の液晶セルのスイッチトランジスタを駆動するためのマトリクスライン群を構成している。
［液晶パネル１］
液晶パネル１は、ｍ×ｎ個のスイッチトランジスタＴＲ１１，ＴＲ２１，…，ＴＲｍ１，ＴＲ１２，ＴＲ２２，…，ＴＲｍ２，…，ＴＲ１ｎ，ＴＲ２ｎ，…，ＴＲｍｎと、ｍ×ｎ個の液晶セル容量ＣＸ１１，ＣＸ２１，…，ＣＸｍ１，ＣＸ１２，ＣＸ２２，…，ＣＸｍ２，…，ＣＸ１ｎ，ＣＸ２ｎ，…，ＣＸｍｎとを備えて構成されている。スイッチトランジスタＴＲｉｊ（ｉは１からｍまでのいずれかの整数、ｊは１からｎまでのいずれかの整数）と液晶セル容量ＣＸｉｊとは、１つの液晶セルを構成している。そして、液晶パネル１には、これらｍ×ｎ個の液晶セルがマトリクス配置されている。
スイッチトランジスタＴＲｉｊのソースおよびドレインは、ソースラインＳｉと液晶セル容量ＣＸｉｊのセル電極の間に接続されており、スイッチトランジスタＴＲｉｊのゲートは、ゲートラインＧｊに接続されている。また、液晶セル容量ＣＸｉｊのコモン電極は、コモン電源Ｖｃｏｍに接続されている。
［ゲート駆動回路２］
ゲート駆動回路２は、ｎ個のゲートドライバＧＤ１，ＧＤ２，…，ＧＤｎを備えている。このゲート駆動回路２は、ゲートドライバＧＤｊによって上記ゲートライン群のゲートラインＧｊを駆動する。
［ソース駆動回路１０］
図１および図２に示すように、実施の形態１のソース駆動回路１０は、ｍ個のソースドライバＳＤ１，ＳＤ２，…，ＳＤｍによって構成されたソースドライバ群と、出力経路を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｄと、ｍ個の出力端子ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｍによって構成された出力端子群と、インバータＩとを備えている。
［ソースドライバ群］
上記ソースドライバ群のソースドライバＳＤｉは、その非反転入力にソース駆動信号ＳＳｉが入力され、その反転入力にはその出力が帰還されるバッファとしてのオペアンプであって、入力されたソース駆動信号ＳＳｉに従って上記ソースライン群のソースラインＳｉを駆動するための信号を出力する。なお、ソースドライバＳＤｉとしては、バッファまたは増幅器を含めたインピーダンス変換手段を用いることが可能である。
［アナログスイッチ群Ａ］
アナログスイッチ群Ａは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ａ１，Ａ２，…，Ａｍによって構成されている。アナログスイッチＡｉは、ソースドライバＳＤｉの出力とソース駆動回路１０の出力端子ＯＵＴｉ（ソースラインＳｉ）の間に設けられている。アナログスイッチＡｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの入力信号）ＰＣが入力され、アナログスイッチＡｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが入力される。このアナログスイッチＡｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＦＦして、ソースドライバＳＤｉの出力を出力端子ＯＵＴｉ（ソースラインＳｉ）から切り離し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＮして、ソースドライバＳＤｉの出力を出力端子ＯＵＴｉ（ソースラインＳｉ）に接続する。なお、ここでは、論理“０”をＬレベル、論理“１”をＨレベルとしている。
［アナログスイッチ群Ｂ］
アナログスイッチ群Ｂは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｂ１，Ｂ２，…，Ｂｍによって構成されている。アナログスイッチＢｉは、ソース駆動回路１０の出力端子ＯＵＴｉ（ソースラインＳｉ）とソースドライバＳＤｉの反転入力の間に設けられている。アナログスイッチＢｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力され、アナログスイッチＢｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力される。このアナログスイッチＢｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＦＦして、ソースドライバＳＤｉの反転入力を出力端子ＯＵＴｉ（ソースラインＳｉ）から切り離し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＮして、ソースドライバＳＤｉの反転入力を出力端子ＯＵＴｉ（ソースラインＳｉ）に接続する。
［アナログスイッチ群Ｃ］
アナログスイッチ群Ｃは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｃ１，Ｃ２，…，Ｃｍによって構成されている。アナログスイッチＣｉは、ソースドライバＳＤｉの出力とソースドライバＳＤｉの反転入力の間に設けられている。アナログスイッチＣｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力され、アナログスイッチＢｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＣｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときに、ＯＮして、ソースドライバＳＤｉの出力をソースドライバＳＤｉの反転入力に接続し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）になると、ＯＦＦして、ソースドライバＳＤｉの出力をソースドライバＳＤｉの反転入力から切り離す。
［アナログスイッチ群Ｄ］
アナログスイッチ群Ｄは、ｍ−１個のアナログスイッチ（ＭＯＳスイッチ）Ｄ１，Ｄ２，…，Ｄｍ−１によって構成されている。アナログスイッチＤｉ（ただし、アナログスイッチＤｍはなし）は、ソース駆動回路２０の出力端子ＯＵＴｉ（ソースラインＳｉ）とソース駆動回路２０の出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）の間に設けられている。アナログスイッチＤｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力され、アナログスイッチＤｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＤｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、ソースラインＳｉ（ソース駆動回路の出力端子ＯＵＴｉ）とソースラインＳｉ＋１（ソース駆動回路の出力端子ＯＵＴｉ＋１）の間を短絡し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、上記ソースライン間（ソース駆動回路の出力端子間）の短絡を切り離す。なお、この実施の形態１では、ソースライン（ソース駆動回路の出力端子）を接続してプリチャージする電源を、他のソースライン（ソース駆動回路の他の出力端子）としている。
この実施の形態１のソース駆動回路１０において、ソースドライバＳＤｉと、アナログスイッチＡｉ，Ｂｉ，Ｃｉ，Ｄｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。
［実施の形態１の動作］
図３は本発明の実施の形態１のソース駆動回路２０の１ドット反転駆動においてのタイミングチャートである。図３において、（１）はソース駆動回路１０の出力信号ＯＵＴ（出力端子ＯＵＴｉからソースラインＳｉに出力される信号）、（２）はスイッチ制御信号ＰＣ、（３）はスイッチ制御信号ＰＣＢである。また、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。この図３を参照して、実施の形態１のソース駆動回路１０の動作について以下に説明する。
［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｄのアナログスイッチは全てＯＮしている。
アナログスイッチＡｉおよびＢｉがＯＦＦしており、アナログスイッチＤｉ−１およびＤｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＤｉ−１を介して隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）に接続されるとともに、アナログスイッチＤｉを介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）に接続されており、プリチャージされている。
また、アナログスイッチＢｉがＯＦＦしており、アナログスイッチＣｉがＯＮしているので、第１の帰還経路によって、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されている。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＣｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、ソースドライバＳＤｉの出力電位と同じになっている。ソースドライバＳＤｉは、反転入力の電位（＝ソースドライバＳＤｉの出力電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、ソースドライバＳＤｉの出力電位は、ソース駆動信号ＳＳｉと同じ電位になっている。
［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｄのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。
アナログスイッチＤｉ−１およびＤｉ＋１がＯＦＦするとともに、アナログスイッチ群ＡｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）およびＯＵＴｉ＋１（ソースラインＳｉ＋１）から切り離され、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されるようになる。
また、アナログスイッチＣｉがＯＦＦするとともに、アナログスイッチＢｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、アナログスイッチＡｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、アナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴｉ（ソースラインＳｉ）の電位と同じになる。ソースドライバＳＤｉは、反転入力の電位（＝出力端子ＯＵＴｉ（ソースラインＳｉ）の電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位は、速やかにソース駆動信号ＳＳｉと同じ電位となる。
このように、実施の形態１のソース駆動回路１０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡｉの前段から帰還する経路）から第１の帰還経路（アナログスイッチＡｉの後段から帰還する経路）に変更するので、アナログスイッチＡｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位を、速やかにソース駆動信号ＳＳｉと同じ電位（ソースドライバＳＤｉの出力と同じ電位）にすることができる。これにより、上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳｉを高速かつ高精度に駆動することができる。
さらに、ソースドライバＳＤｉの出力から出力端子ＯＵＴｉまでの出力経路の配線抵抗の内、ソースドライバＳＤｉの出力からアナログスイッチＡｉとＢｉの接続点までの配線抵抗による電圧降下も補償できる。このため、上記出力経路の配線抵抗（配線長）にばらつきがある場合には、アナログスイッチＡｉとＢｉの接続点を、出力端子ＯＵＴｉに設けるか、またはできるだけ出力端子ＯＵＴｉに近い位置に設けることにより、上記配線抵抗（配線長）のばらつきを補償できる。
［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｄのアナログスイッチは全てＯＦＦしている。
アナログスイッチＤｉ−１およびＤｉ＋１がＯＦＦしており、アナログスイッチＡｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）およびＯＵＴｉ＋１（ソースラインＳｉ＋１）から切り離されており、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されている。
また、アナログスイッチＣｉがＯＦＦしており、アナログスイッチＢｉがＯＮしているので、第２の帰還経路によって、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、アナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されており、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの非反転入力（ソース駆動信号ＳＳｉ）と同じ電位に保持されている。
［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｄのアナログスイッチが全てＯＮする。
アナログスイッチＡｉおよびＢｉがＯＦＦするとともに、アナログスイッチＤｉ−１およびＤｉ＋１がＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＤｉ−１を介して隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）に接続されるとともに、アナログスイッチＤｉを介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）に接続され、プリチャージされる。
また、アナログスイッチＢｉがＯＦＦするとともに、アナログスイッチＣｉがＯＮすることにより、帰還経路が第１の帰還経路から第２の帰還経路に変更され、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。
図４は本発明の実施の形態１のソース駆動回路１０の１ドット反転駆動においての出力シュミレーション波形および従来のソース駆動回路３（図９参照）の１ドット反転駆動においての出力シュミレーション波形を比較して示す図である。図４において、ＯＵＴＡは実施の形態１のソース駆動回路１０の出力シュミレーション波形、ＯＵＴＢは従来のソース駆動回路３の出力シュミレーション波形、ＰＣはスイッチ制御信号、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。なお、この図４に示すシュミレーションでは、プリチャージ動作をしない設定（アナログスイッチ群Ｄの全てのアナログスイッチをＯＦＦに固定する設定）とした。
図４から判るように、実施の形態１の出力シュミレーション波形ＯＵＴＡでは、従来の出力シュミレーション波形ＯＵＴＢと比較して、波形の立上がりを１０％近く高速化することができる。特に、中間電位（コモン電源Ｖｃｏｍの電位付近）において、立上がりの改善が顕著である。
以上のように実施の形態１によれば、駆動期間では出力経路に設けたアナログスイッチの後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では上記アナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記アナログスイッチのオン抵抗による電圧降下を補償し、さらには上記オン抵抗のばらつきおよび出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。また、ソースラインを隣接するソースラインに接続してプリチャージするので、プリチャージのための電源を新たに設ける必要がない。
実施の形態２
図５は本発明の実施の形態２のソース駆動回路の回路図であり、図２と同様のものには同じ符号を付してある。図５に示すように、実施の形態２のソース駆動回路２０は、ｍ個のソースドライバＳＤ１，ＳＤ２，…，ＳＤｍによって構成されたソースドライバ群と、出力を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｅと、保護抵抗群ａと、帰還抵抗群ｂと、ｍ個の出力端子ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｍによって構成された出力端子群と、インバータＩとを備えている。
このように、実施の形態２のソース駆動回路２０は、上記実施の形態１のソース駆動回路１０（図２参照）において、保護抵抗群ａおよび帰還抵抗群ｂを設け、アナログスイッチ群Ｄをアナログスイッチ群Ｅとしたものである。この実施の形態２のソース駆動回路２０では、駆動期間においての帰還経路を保護抵抗の後段に変更する。
［アナログスイッチ群Ｅ］
アナログスイッチ群Ｅは、ｍ／２（ただし、この実施の形態２ではｍは偶数とする）個のアナログスイッチ（ＭＯＳスイッチ）Ｅ１，Ｅ３，…，Ｅｍ−３，Ｅｍ−１によって構成されている。アナログスイッチＥｉ（ただし、この実施の形態２ではｉは奇数とする）は、ソースラインＳｉ（ソース駆動回路の出力端子ＯＵＴｉ）とソースラインＳｉ＋１（ソース駆動回路の出力端子ＯＵＴｉ＋１）の間（アナログスイッチＡｉとＡｉ＋１の間）にのみ設けられており、ソースラインＳｉ＋１とＳｉ＋２の間（アナログスイッチＡｉ＋１とＡｉ＋２の間）には設けられていない。つまり、アナログスイッチ群Ｅは、ソースラインの本数（ｍ本）の１／２の個数（ｍ／２個）のアナログスイッチを２本のソースラインに１つの割合で設けたものである。
アナログスイッチＥｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが入力され、アナログスイッチＥｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの入力信号）ＰＣが入力される。このアナログスイッチＥｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、ソースラインＳｉ（ソース駆動回路の出力端子ＯＵＴｉ）とソースラインＳｉ＋１（ソース駆動回路の出力端子ＯＵＴｉ＋１）の間を短絡し、ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、上記ソースライン間（ソース駆動回路の出力端子間）の短絡を切り離す。
［保護抵抗群ａ］
保護抵抗群ａは、ｍ個の保護抵抗ａ１，ａ２，…，ａｍによって構成されている。保護抵抗ａｉは、アナログスイッチＡｉとソース駆動回路３０の出力端子ＯＵＴｉ（ソースラインＳｉ）の間に設けられている。この保護抵抗ａｉは、アナログスイッチＡｉ、およびアナログスイッチＥｉまたはＥｉ−１、ならびにソースドライバＳＤｉ等を保護するために設けられた抵抗である。
［帰還抵抗群ｂ］
帰還抵抗群ｂは、ｍ個の帰還抵抗ｂ１，ｂ２，…，ｂｍによって構成されている。帰還抵抗ｂｉは、アナログスイッチＢｉとソース駆動回路３０の出力端子ＯＵＴｉ（ソースラインＳｉ）の間に設けられている。この帰還抵抗ｂｉは、アナログスイッチＢｉおよびソースドライバＳＤｉ等を保護するために設けられた抵抗である。
この実施の形態２のソース駆動回路２０において、ソースドライバＳＤｉと、アナログスイッチＡｉ，Ｂｉ，Ｃｉ，Ｅｉと、保護抵抗ａｉと、帰還抵抗ｂｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。
［実施の形態２の動作］
本発明の実施の形態２のソース駆動回路２０の１ドット反転駆動においてのタイミングチャートは、上記実施の形態１のソース駆動回路１０の１ドット反転駆動においてのタイミングチャート（図３参照）と同様である。上記図３を参照して、実施の形態２のソース駆動回路２０の動作について以下に説明する。
［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｅのアナログスイッチは全てＯＮしている。
アナログスイッチＡｉおよびＢｉがＯＦＦしており、アナログスイッチＥｉ（またはＥｉ＋１）がＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＥｉ（またはＥｉ＋１）を介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）（または出力端子ＯＵＴｉ−１（ソースラインＳｉ−１））に接続されており、プリチャージされている。
また、アナログスイッチＢｉがＯＦＦしており、アナログスイッチＣｉがＯＮしているので、第１の帰還経路によって、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されている。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＣｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、ソースドライバＳＤｉの出力電位と同じになっている。ソースドライバＳＤｉは、反転入力の電位（＝ソースドライバＳＤｉの出力電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、ソースドライバＳＤｉの出力電位は、ソース駆動信号ＳＳｉと同じ電位になっている。
［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｅのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。
アナログスイッチＥｉ（またはＥｉ−１）がＯＦＦするとともに、アナログスイッチ群ＡｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）（またはＯＵＴｉ−１（ソースラインＳｉ−１））から切り離され、アナログスイッチＡｉおよび保護抵抗ａｉを介してソースドライバＳＤｉの出力に接続されるようになる。
また、アナログスイッチＣｉがＯＦＦするとともに、アナログスイッチＢｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、保護抵抗ａｉおよびアナログスイッチＡｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、帰還抵抗ｂｉおよびアナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢｉにオン抵抗があり、帰還抵抗ｂｉが設けられていても、ソースドライバＳＤｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴｉ（ソースラインＳｉ）の電位と同じになる。ソースドライバＳＤｉは、反転入力の電位（＝出力端子ＯＵＴｉ（ソースラインＳｉ）の電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位は、速やかにソース駆動信号ＳＳｉと同じ電位となる。
このように、実施の形態２のソース駆動回路２０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡｉの前段から帰還する経路）から第１の帰還経路（保護抵抗ａｉの後段から帰還する経路）に変更するので、保護抵抗ａｉおよびアナログスイッチＡｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位を、速やかにソース駆動信号ＳＳｉと同じ電位（ソースドライバＳＤｉの出力と同じ電位）にすることができる。これにより、上記保護抵抗のばらつきによる電圧降下のばらつきおよび上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳｉを高速かつ高精度に駆動することができる。
さらに、ソースドライバＳＤｉの出力から出力端子ＯＵＴｉまでの出力経路の配線抵抗の内、ソースドライバＳＤｉの出力からアナログスイッチＡｉとＢｉの接続点までの配線抵抗による電圧降下も補償できる。このため、上記出力経路の配線抵抗（配線長）にばらつきがある場合には、アナログスイッチＡｉとＢｉの接続点を、出力端子ＯＵＴｉに設けるか、またはできるだけ出力端子ＯＵＴｉに近い位置に設けることにより、上記配線抵抗（配線長）のばらつきを補償できる。
［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｅのアナログスイッチは全てＯＦＦしている。
アナログスイッチＥｉ（またはＥｉ＋１）がＯＦＦしており、アナログスイッチＡｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）（またはＯＵＴｉ＋１（ソースラインＳｉ＋１））から切り離されており、保護抵抗ａｉおよびアナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されている。
また、アナログスイッチＣｉがＯＦＦしており、アナログスイッチＢｉがＯＮしているので、第２の帰還経路によって、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、帰還抵抗ｂｉおよびアナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されており、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの非反転入力（ソース駆動信号ＳＳｉ）と同じ電位に保持されている。
［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｅのアナログスイッチが全てＯＮする。
アナログスイッチＡｉおよびＢｉがＯＦＦするとともに、アナログスイッチＥｉ（またはＥｉ−１）がＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＥｉ（またはＥｉ＋１）を介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）（またはＯＵＴｉ−１（ソースラインＳｉ−１））に接続され、プリチャージされる。
また、アナログスイッチＢｉがＯＦＦするとともに、アナログスイッチＣｉがＯＮすることにより、帰還経路が第１の帰還経路から第２の帰還経路に変更され、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。
以上のように実施の形態２によれば、駆動期間では出力経路に設けた保護抵抗の後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では出力経路に設けたアナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記保護抵抗およびアナログスイッチのオン抵抗による電圧降下を補償し、さらには上記保護抵抗のばらつきおよびオン抵抗のばらつきならびに出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。また、プリチャージを制御するアナログスイッチを２本のソースラインに１つの割合で設けているので、上記実施の形態１よりも、プリチャージを制御するアナログスイッチの数を削減できる。
実施の形態３
図６は本発明の実施の形態３のソース駆動回路の回路図であり、図２と同様のものには同じ符号を付してある。図６に示すように、実施の形態３のソース駆動回路３０は、ｍ個のソースドライバＳＤ１，ＳＤ２，…，ＳＤｍによって構成されたソースドライバ群と、出力経路を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｆと、ｍ個の出力端子ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｍによって構成された出力端子群と、インバータＩとを備えている。
このように、実施の形態３のソース駆動回路３０は、上記実施の形態１のソース駆動回路１０（図１および図２参照）において、プリチャージを制御するアナログスイッチ群Ｄをアナログスイッチ群Ｆとしたものである。
［アナログスイッチ群Ｆ］
アナログスイッチ群Ｆは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｆ１，Ｆ２，…，Ｆｍによって構成されている。アナログスイッチＦｉは、ソース駆動回路４０の出力端子ＯＵＴｉ（ソースラインＳｉ）とコモン電源Ｖｃｏｍ（液晶セル容量のコモン電極の電位）の間に設けられている。アナログスイッチＦｉのＰＭＯＳトランジスタのゲート電極には、インバータＩの出力信号ＰＣＢが入力され、アナログスイッチＦｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＦｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、出力端子ＯＵＴｉ（ソースラインＳｉ）をコモン電源Ｖｃｏｍに短絡し、ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、出力端子ＯＵＴｉ（ソースラインＳｉ）をコモン電源Ｖｃｏｍから切り離す。なお、この実施の形態３では、ソースライン（ソース駆動回路の出力端子）を接続してプリチャージする電源を、コモン電源Ｖｃｏｍとしている。また、コモン電源Ｖｃｏｍの電位は、例えばソースドライバＳＤ１〜ＳＤｍに供給される電源ＶＤＳの１／２の電位であって、ソースドライバＳＤ１〜ＳＤｍの出力の中間電位である。
この実施の形態３のソース駆動回路３０において、ソースドライバＳＤｉと、アナログスイッチＡｉ，Ｂｉ，Ｃｉ，Ｆｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。
［実施の形態３の動作］
図７は本発明の実施の形態３のソース駆動回路３０の１ドット反転駆動においてのタイミングチャートである。図７において、（１）はソース駆動回路３０の出力信号ＯＵＴ（出力端子ＯＵＴｉからソースラインＳｉに出力される信号）、（２）はスイッチ制御信号ＰＣ、（３）はスイッチ制御信号ＰＣＢである。また、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。この図７を参照して、実施の形態３のソース駆動回路３０の動作について以下に説明する。
［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｆのアナログスイッチは全てＯＮしている。
アナログスイッチＡｉおよびＢｉがＯＦＦしており、アナログスイッチＦｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＦｉを介してコモン電源Ｖｃｏｍに短絡されており、コモン電源Ｖｃｏｍの電位にプリチャージされている。
また、アナログスイッチＢｉがＯＦＦしており、アナログスイッチＣｉがＯＮしているので、第１の帰還経路によって、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されている。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＣｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、ソースドライバＳＤｉの出力電位と同じになっている。ソースドライバＳＤｉは、反転入力の電位（＝ソースドライバＳＤｉの出力電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、ソースドライバＳＤｉの出力電位は、ソース駆動信号ＳＳｉと同じ電位になっている。
［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｆのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。
アナログスイッチＦｉがＯＦＦするとともに、アナログスイッチ群ＡｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、コモン電源Ｖｃｏｍから切り離され、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されるようになる。
また、アナログスイッチＣｉがＯＦＦするとともに、アナログスイッチＢｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、アナログスイッチＡｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、アナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴｉ（ソースラインＳｉ）の電位と同じになる。ソースドライバＳＤｉは、反転入力の電位（＝出力端子ＯＵＴｉ（ソースラインＳｉ）の電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位は、速やかにソース駆動信号ＳＳｉと同じ電位となる。
このように、実施の形態３のソース駆動回路３０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡｉの前段から帰還する経路）から第１の帰還経路（アナログスイッチＡｉの後段から帰還する経路）に変更するので、アナログスイッチＡｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位を、速やかにソース駆動信号ＳＳｉと同じ電位（ソースドライバＳＤｉの出力と同じ電位）にすることができる。これにより、上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳｉを高速かつ高精度に駆動することができる。
さらに、ソースドライバＳＤｉの出力から出力端子ＯＵＴｉまでの出力経路の配線抵抗の内、ソースドライバＳＤｉの出力からアナログスイッチＡｉとＢｉの接続点までの配線抵抗による電圧降下も補償できる。このため、上記出力経路の配線抵抗（配線長）にばらつきがある場合には、アナログスイッチＡｉとＢｉの接続点を、出力端子ＯＵＴｉに設けるか、またはできるだけ出力端子ＯＵＴｉに近い位置に設けることにより、上記配線抵抗（配線長）のばらつきを補償できる。
［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｆのアナログスイッチは全てＯＦＦしている。
アナログスイッチＦｉがＯＦＦしており、アナログスイッチＡｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、コモン電源Ｖｃｏｍから切り離されており、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されている。
また、アナログスイッチＣｉがＯＦＦしており、アナログスイッチＢｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位（＝ソースドライバＳＤｉの出力電位からアナログスイッチＡｉのオン抵抗の分だけ降下した電位）が、アナログスイッチＢｉを介して、ソースドライバＳＤｉの反転入力に帰還されており、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの非反転入力（ソース駆動信号）と同じ電位に保持されている。
［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｆのアナログスイッチが全てＯＮする。
アナログスイッチＡｉおよびＢｉがＯＦＦするとともに、アナログスイッチＦｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＦｉを介してソコモン電源Ｖｃｏｍに短絡され、コモン電源Ｖｃｏｍの電位にプリチャージされる。
また、アナログスイッチＢｉがＯＦＦするとともに、アナログスイッチＣｉがＯＮすることにより、帰還経路が第１の帰還経路から第２の帰還経路に変更され、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。
以上のように実施の形態３によれば、上記実施の形態１と同様に、駆動期間では出力経路に設けたアナログスイッチの後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では上記アナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記アナログスイッチのオン抵抗による電圧降下を補償し、さらには上記オン抵抗のばらつきおよび出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。
本発明の実施の形態１の液晶ディスプレイの構成図である。 本発明の実施の形態１のソース駆動回路の回路構成図である。 本発明の実施の形態１のソース駆動回路の１ドット反転駆動においてのタイミングチャートである。 本発明の実施の形態１のソース駆動回路の１ドット反転駆動においての出力シュミレーション波形および従来のソース駆動回路の１ドット反転駆動においての出力シュミレーション波形を比較して示す図である。 本発明の実施の形態２のソース駆動回路の回路構成図である。 本発明の実施の形態３のソース駆動回路の回路構成図である。 本発明の実施の形態３のソース駆動回路の１ドット反転駆動においてのタイミングチャートである。 従来の液晶ディスプレイの構成図である。 従来のソース駆動回路の回路構成図である。
符号の説明
１ 液晶パネル
２ ゲート駆動回路
１０，２０，３０ ソース駆動回路
１１ 出力回路
Ｉ インバータ
Ａ，Ｂ，Ｃ，Ｄ，Ｅ アナログスイッチ群
ａ 保護抵抗群
ｂ 帰還抵抗群
Ｇ ゲートライン
Ｓ ソースライン
ＧＤ ゲートドライバ
ＳＤ ソースドライバ
ＴＲ スイッチトランジスタ

Claims (7)

  1. インピーダンス変換手段の信号出力を出力端子から出力する出力経路に設けられ、出力期間には、上記信号出力を上記出力端子に接続し、非出力期間には、上記信号出力を上記出力端子から切り離す第１のスイッチと、
    上記出力端子の信号を上記インピーダンス変換手段の帰還入力に帰還させる第１の帰還経路に設けられ、上記出力期間には、上記出力端子を上記帰還入力に接続し、上記非出力期間には、上記出力端子を上記帰還入力から切り離す第２のスイッチと、
    上記信号出力を上記帰還入力に帰還させる第２の帰還経路に設けられ、上記非出力期間には、上記信号出力を上記帰還入力に接続し、上記出力期間には、上記信号出力を上記帰還入力から切り離す第３のスイッチと
    を備えた
    ことを特徴とする出力回路。
  2. 上記出力経路において上記第１のスイッチと上記出力端子の間に設けられた保護抵抗と、
    上記第１の帰還経路において上記第２のスイッチと上記出力端子の間に設けられた帰還抵抗と
    をさらに備えた
    ことを特徴とする請求項１に記載の出力回路。
  3. 上記非出力期間には、上記出力端子を所定の電源に接続し、上記出力期間には、上記出力端子を上記電源から切り離す第４のスイッチをさらに備えたことを特徴とする請求項１または２に記載の出力回路。
  4. 上記インピーダンス変換手段は、オペアンプであり、
    上記帰還入力は、上記オペアンプの反転入力である
    ことを特徴とする請求項１に記載の出力回路。
  5. 上記第１および第２のスイッチは、スイッチ制御信号が第１の論理値のときにＯＮし、上記スイッチ制御信号が第２の論理値のときにＯＦＦするアナログスイッチであり、
    上記第３のスイッチは、上記スイッチ制御信号が第１の論理値のときにＯＦＦし、上記スイッチ制御信号が第２の論理値のときにＯＮするアナログスイッチである
    ことを特徴とする請求項１に記載の出力回路。
  6. 液晶パネルを駆動する液晶駆動回路において、
    請求項１から５までのいずれか１つに記載の出力回路を複数備え、
    上記インピーダンス変換手段は、入力された駆動信号に従って、上記出力端子に接続される上記液晶パネルのマトリクスラインを駆動するドライバである
    ことを特徴とする液晶駆動回路。
  7. 液晶パネルを駆動する液晶駆動方法において、
    上記液晶パネルのマトリクスライン群に接続された出力端子群をドライバ群の信号出力から切り離して所定の電源に接続するとともに、上記出力端子群を上記ドライバ群の帰還入力から切り離して上記信号出力を上記帰還入力に帰還させるプリチャージ工程と、
    上記出力端子群を上記電源から切り離して上記信号出力に接続するとともに、上記信号出力を上記帰還入力から切り離して上記出力端子群の信号を上記帰還入力に帰還させる駆動工程と
    を含む
    ことを特徴とする液晶駆動方法。
JP2004005739A 2004-01-13 2004-01-13 液晶パネルの駆動回路 Expired - Fee Related JP3942595B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004005739A JP3942595B2 (ja) 2004-01-13 2004-01-13 液晶パネルの駆動回路
US10/873,266 US7362300B2 (en) 2004-01-13 2004-06-23 Output circuit, liquid crystal driving circuit, and liquid crystal driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004005739A JP3942595B2 (ja) 2004-01-13 2004-01-13 液晶パネルの駆動回路

Publications (2)

Publication Number Publication Date
JP2005201974A true JP2005201974A (ja) 2005-07-28
JP3942595B2 JP3942595B2 (ja) 2007-07-11

Family

ID=34737243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005739A Expired - Fee Related JP3942595B2 (ja) 2004-01-13 2004-01-13 液晶パネルの駆動回路

Country Status (2)

Country Link
US (1) US7362300B2 (ja)
JP (1) JP3942595B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006178432A (ja) * 2004-11-24 2006-07-06 Semiconductor Energy Lab Co Ltd 表示装置とその駆動方法
JP2007058177A (ja) * 2005-08-23 2007-03-08 Lg Philips Lcd Co Ltd 液晶表示装置、液晶表示装置の駆動方法及びチャージシェア回路
WO2008053612A1 (fr) * 2006-11-02 2008-05-08 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage doté du substrat
JP2008310141A (ja) * 2007-06-15 2008-12-25 Oki Electric Ind Co Ltd Ｌｃｄパネル駆動回路
JPWO2007055047A1 (ja) * 2005-11-10 2009-04-30 シャープ株式会社 表示装置およびそれを備える電子機器
JP2009198970A (ja) * 2008-02-25 2009-09-03 Oki Semiconductor Co Ltd 液晶表示パネルの駆動装置
JP2010226692A (ja) * 2009-02-26 2010-10-07 Oki Semiconductor Co Ltd 出力回路及び表示装置の駆動回路
JP2011501825A (ja) * 2007-10-18 2011-01-13 エムシー テクノロジー カンパニー リミテッド 電圧増幅出力回路およびこれを使用した表示装置の駆動装置
JP2011209632A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd 液晶パネルのソースドライバ
JP2012063527A (ja) * 2010-09-15 2012-03-29 Lapis Semiconductor Co Ltd 表示パネルの駆動装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI259992B (en) 2003-05-22 2006-08-11 Au Optronics Corp Liquid crystal display device driver and method thereof
KR100604912B1 (ko) * 2004-10-23 2006-07-28 삼성전자주식회사 소스 라인 구동 신호의 출력 타이밍을 조절할 수 있는액정 표시 장치의 소스 드라이버
KR20070005967A (ko) * 2005-07-05 2007-01-11 삼성전자주식회사 액정표시장치와, 이의 구동 장치 및 방법
JP2007052396A (ja) * 2005-07-21 2007-03-01 Nec Electronics Corp 駆動回路、表示装置及び表示装置の駆動方法
TWI293447B (en) * 2005-08-31 2008-02-11 Chunghwa Picture Tubes Ltd Apparatus for driving a thin-film transistor liquid crystal display
CN100498916C (zh) * 2006-02-13 2009-06-10 凌阳科技股份有限公司 液晶显示器的驱动电路
WO2008007480A1 (fr) * 2006-07-14 2008-01-17 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage utilisant celui-ci
EP2053458A4 (en) * 2006-08-02 2010-12-08 Sharp Kk ACTIVE MATRIX SUBSTRATE AND DISPLAY ARRANGEMENT THEREWITH
CN101512627A (zh) * 2006-09-06 2009-08-19 夏普株式会社 液晶显示装置及液晶显示装置的驱动方法
CN101467200B (zh) * 2006-09-28 2011-09-28 夏普株式会社 液晶显示装置及其驱动电路和驱动方法
TWI349251B (en) * 2006-10-05 2011-09-21 Au Optronics Corp Liquid crystal display for reducing residual image phenomenon and its related method
KR100883030B1 (ko) * 2007-02-28 2009-02-09 매그나칩 반도체 유한회사 평판 디스플레이의 구동 회로 및 방법
JP4367509B2 (ja) * 2007-03-14 2009-11-18 エプソンイメージングデバイス株式会社 電気光学装置、駆動回路および電子機器
JP4493681B2 (ja) * 2007-05-17 2010-06-30 Ｏｋｉセミコンダクタ株式会社 液晶駆動装置
JP2009008948A (ja) * 2007-06-28 2009-01-15 Nec Electronics Corp データ線の駆動回路と駆動方法
TW200905642A (en) * 2007-07-16 2009-02-01 Mstar Semiconductor Inc Liquid crystal driving device capable of self-adjusting driving force and its method
JP2010164844A (ja) * 2009-01-16 2010-07-29 Nec Lcd Technologies Ltd 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路
US8493308B2 (en) * 2009-05-18 2013-07-23 Himax Technologies Limited Source driver having charge sharing function for reducing power consumption and driving method thereof
JP5754845B2 (ja) * 2011-03-31 2015-07-29 ラピスセミコンダクタ株式会社 表示装置用駆動回路及びドライバセル
US8847862B2 (en) 2011-11-29 2014-09-30 Qualcomm Mems Technologies, Inc. Systems, devices, and methods for driving an interferometric modulator
US20130135325A1 (en) * 2011-11-29 2013-05-30 Qualcomm Mems Technologies, Inc. Systems, devices, and methods for driving an analog interferometric modulator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539935B2 (ja) 1972-11-08 1980-10-15
JPS5539617Y2 (ja) 1976-02-17 1980-09-17
GB2083723B (en) 1980-09-05 1984-06-27 Philips Electronic Associated Electronic analogue switching device
JPH077289A (ja) 1993-06-18 1995-01-10 Sharp Corp 手挿入指示装置
JPH10307564A (ja) * 1997-05-07 1998-11-17 Sony Corp 液晶表示装置のデータ線駆動回路
JPH1130975A (ja) 1997-05-13 1999-02-02 Oki Electric Ind Co Ltd 液晶表示装置の駆動回路及びその駆動方法
JP4089227B2 (ja) * 2000-02-10 2008-05-28 株式会社日立製作所 画像表示装置
JP4770001B2 (ja) * 2000-06-22 2011-09-07 日本テキサス・インスツルメンツ株式会社 駆動回路及び電圧ドライバ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006178432A (ja) * 2004-11-24 2006-07-06 Semiconductor Energy Lab Co Ltd 表示装置とその駆動方法
JP2007058177A (ja) * 2005-08-23 2007-03-08 Lg Philips Lcd Co Ltd 液晶表示装置、液晶表示装置の駆動方法及びチャージシェア回路
US7817126B2 (en) 2005-08-23 2010-10-19 Lg. Display Co., Ltd. Liquid crystal display device and method of driving the same
JPWO2007055047A1 (ja) * 2005-11-10 2009-04-30 シャープ株式会社 表示装置およびそれを備える電子機器
US8107032B2 (en) 2006-11-02 2012-01-31 Sharp Kabushiki Kaisha Active matrix substrate and display device having the same
WO2008053612A1 (fr) * 2006-11-02 2008-05-08 Sharp Kabushiki Kaisha Substrat à matrice active et dispositif d'affichage doté du substrat
JP2008310141A (ja) * 2007-06-15 2008-12-25 Oki Electric Ind Co Ltd Ｌｃｄパネル駆動回路
JP2011501825A (ja) * 2007-10-18 2011-01-13 エムシー テクノロジー カンパニー リミテッド 電圧増幅出力回路およびこれを使用した表示装置の駆動装置
JP2009198970A (ja) * 2008-02-25 2009-09-03 Oki Semiconductor Co Ltd 液晶表示パネルの駆動装置
JP2010226692A (ja) * 2009-02-26 2010-10-07 Oki Semiconductor Co Ltd 出力回路及び表示装置の駆動回路
JP2011209632A (ja) * 2010-03-30 2011-10-20 Oki Semiconductor Co Ltd 液晶パネルのソースドライバ
US8368635B2 (en) 2010-03-30 2013-02-05 Lapis Semiconductor Co., Ltd. Source driver for liquid crystal display panel
JP2012063527A (ja) * 2010-09-15 2012-03-29 Lapis Semiconductor Co Ltd 表示パネルの駆動装置

Also Published As

Publication number Publication date
US7362300B2 (en) 2008-04-22
US20050151714A1 (en) 2005-07-14
JP3942595B2 (ja) 2007-07-11

Similar Documents

Publication Publication Date Title
JP3942595B2 (ja) 液晶パネルの駆動回路
US8223099B2 (en) Display and circuit for driving a display
US6567327B2 (en) Driving circuit, charge/discharge circuit and the like
US7265602B2 (en) Voltage generating circuit with two resistor ladders
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
KR101101112B1 (ko) 소스 드라이버의 감마기준전압 출력 회로
US6157360A (en) System and method for driving columns of an active matrix display
US20050122303A1 (en) Display device, driver circuit therefor, and method of driving same
US7551111B2 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
CN108010478B (zh) 显示驱动装置
US7830351B2 (en) LCD gate driver circuitry having adjustable current driving capacity
JP2008134496A (ja) 階調電位発生回路、表示装置のデータドライバ、及びその表示装置
US8310428B2 (en) Display panel driving voltage output circuit
JP2007201879A (ja) 差動信号受信回路
US8294653B2 (en) Display panel driving voltage output circuit
US20200295775A1 (en) Digital-to-analog conversion circuit and data driver
US8384641B2 (en) Amplifier circuit and display device including same
US6897716B2 (en) Voltage generating apparatus including rapid amplifier and slow amplifier
JP4463014B2 (ja) 駆動回路
CN112927657A (zh) 显示驱动器以及显示装置
JP3109438B2 (ja) 半導体集積回路装置
US8368635B2 (en) Source driver for liquid crystal display panel
JP2000267064A (ja) 半導体集積回路装置
US20240144853A1 (en) Output buffer circuit, display driver, data driver, and display device
JP2008209696A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070403

R150 Certificate of patent or registration of utility model

Ref document number: 3942595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees