以下に発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施例の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
(実施の形態1)
図1は、本発明の表示装置に用いる線順次方式のソース線駆動回路のブロック図を示している。図5に示した従来の線順次方式のものと同様、シフトレジスタ101、第1のラッチ回路102、第2のラッチ回路103、第2のレベルシフタ回路108、バッファ回路109を有する。また図示していないが画素部にはM行N列の画素を有し、M本のゲート線と、N本のソース線とを有している。また図5に示したものと同様にシフトレジスタ、レベルシフタ、バッファを有するゲート線駆動回路も有している。また画素部においてゲート線とソース線の交差部にはTFTや画素電極、発光素子又は液晶素子が設けられている。
第2のラッチ回路103の出力端子は第2のレベルシフタ回路108との接続の他に、第3のラッチ回路104と排他的論理和(exclusive OR、XORともいう。以下、排他的論理和という)回路105と接続される。第3のラッチ回路104の出力端子は排他的論理和回路105と接続される。排他的論理和回路105の出力端子は第1のレベルシフタ回路107と接続される。第1のレベルシフタ回路107の出力端子は第2のトランスミッションゲート113のNchTFT側ゲート端子に接続される。バッファ回路109の出力端子は第1のトランスミッションゲート112を介しソース線114と電気的に接続される。すなわち第1のトランスミッションゲート112はソース線とバッファ回路を電気的に接続するスイッチの機能を有することになる。バッファ回路は外部の電源回路である正電源110と負電源111と接続されている。
第1のトランスミッションゲート112はSWE信号(ソース・ライト・イネーブル信号:バッファ回路とソース線との接続及び遮断を指示し、ソース線への信号入力の可・不可を制御する信号)に従ってバッファ回路109とソース線114を接続および遮断する。SWE信号は第1のトランスミッションゲート112のPchTFT側ゲート端子に入力される。それぞれのソース線114(S1,S2,S3,,,,,Sn−1,Sn)同士は第2のトランスミッションゲート113を介し電気的に接続される。すなわち第2のトランスミッションゲート113はソース線同士を電気的に接続するスイッチの機能を有することになる。
なおここでは、排他的論理和回路、トランスミッションゲートを用いたがこれに限定されるものではない。比較機能を有する回路、スイッチの機能を有する回路を用いることができる。
動作について説明する。まずは、図5に示した従来の線順次方式のものと同様の動作をするシフトレジスタ101、第1のラッチ回路102、第2のラッチ回路103、第2のレベルシフタ回路108、バッファ回路109について図1、2を用いて説明をする。シフトレジスタ101は、スタートパルス(SSP)にしたがって1段目から順次、最終段までサンプリングパルスを出力する。第1のラッチ回路102においては、前記サンプリングパルスが出力された段から順次、映像信号(Video)の取り込みを行う。ここで取り込まれた映像信号は、次にシフトレジスタ101から出力されるサンプリングパルスが入力されるまでの間、第1のラッチ回路102において保持される。第2のラッチ回路103においては、第1のラッチ回路102の1段目から最終段(ここではN段目)、つまり1行分全てに映像信号の取り込みが完了された後、ラッチパルス(LATa)が入力され、1行分全ての映像信号(LAT2−1,LAT2−2,LAT2−3,LAT2−4,,, ,,,LAT2−N)が出力される。図2においては、映像信号(LAT2−1,LAT2−2,LAT2−3、LAT2−4〜LAT2−N)が示す波形を出力した場合について記述してある。なお、図2の映像信号(LAT2−4〜LAT2−N)においては、いずれもHigh電位固定かLow電位固定のいずれかであったことを示している。第2のレベルシフタ回路108においては、第2のラッチ回路103から出力される映像信号を所望の振幅に変換する。バッファ回路109においては、ソース線114へ入力する2値のデータを出力する。
次に、本実施の形態において新たに追加した回路、第3のラッチ回路104、排他的論理和回路105、第1のレベルシフタ回路107、第1のトランスミッションゲート112、第2のトランスミッションゲート113について説明をする。
第3のラッチ回路104においては、第2のラッチ回路103にラッチパルス(LATa)が入力された後、ラッチパルス(LATb) が入力され、映像信号(LAT3−1,LAT3−2,LAT3−3,LAT3−4,,, ,,,LAT3−N)が出力される。第3のラッチ回路104の出力データは第2のラッチ回路103の出力データをラッチパルス(LATa)からラッチパルス(LATb)までの遅延時間とほぼ同じ時間だけ遅延したものと等しい。第2のラッチ回路103の出力を当行(m行)のデータとすると、ラッチパルス(LATa)の入力からラッチパルス(LATb)の入力までの期間では第3のラッチ回路104は前行(m−1行)のデータを出力することになる。
排他的論理和回路105においては、第2のラッチ回路103の出力信号と第3のラッチ回路104の出力信号を比較し、信号(Ex.OR−1, Ex.OR −2, Ex.OR −3, Ex.OR −4,,, ,,, Ex.OR −N)を出力する。信号(Ex.OR−1, Ex.OR −2, Ex.OR −3, Ex.OR −4,,, ,,, Ex.OR −N)は第2のラッチ回路103の出力信号と第3のラッチ回路104の出力信号がHigh電位とLow電位、あるいはLow電位とHigh電位のように異なる場合はHigh電位となり、High電位とHigh電位、あるいはLow電位とLow電位のように同じ場合はLow電位となる。
前行(m−1行)のデータと当行(m行)のデータを比較する回路106は、第3のラッチ回路104と排他的論理和回路105からなる。ラッチパルス(LATa)の入力からラッチパルス(LATb)の入力までの期間において、前行(m−1行)のデータと当行(m行)のデータを比較する回路106は、前行(m−1行)のデータから当行(m行)のデータがHigh電位からLow電位あるいは、Low電位からHigh電位のように変わった場合にはHigh電位を出力する。逆に、ラッチパルス(LATa)の入力からラッチパルス(LATb)の入力までの期間において、前行(m−1行)のデータから当行(m行)のデータがHigh電位からHigh電位あるいは、Low電位からLow電位のように変わらない場合にはLow電位を出力する。また、ラッチパルス(LATb)の入力から次のラッチパルス(LATa)の入力までの期間において、前行(m−1行)のデータと当行(m行)のデータを比較する排他的論理和回路105は、常にLow電位を出力することになる。
第1のレベルシフタ回路107においては、信号(Ex.OR−1, Ex.OR −2, Ex.OR −3, Ex.OR −4,,, ,,, Ex.OR −N)を所望の振幅に変換する。
第1のトランスミッションゲート112によるソース線114とバッファ回路109を遮断するタイミングについて説明する。全てのソース線114とバッファ回路109とは前行(m−1行)の書込みが終了した後、第1のトランスミッションゲート112によって、一端遮断する。これにより各ソース線は外部の正電源110、負電源111と遮断される。ソース線114とバッファ回路109を接続するタイミングについては後に述べる。
前記ソース線114とバッファ回路109との遮断タイミングの後、ラッチパルス(LATa)の入力からラッチパルス(LATb)の入力までの期間において、第2のトランスミッションゲート113は、前行(m−1行)のデータと当行(m行)のデータとが異なるソース線114(S1,S2,S3,,,,,SN−1,SN)同士を接続する。このとき、図2に示すS1のように前行(m−1行)のデータがHigh電位で当行(m行)のデータがLow電位となるソース線114と、S2のように前行(m−1行)のデータがLow電位で当行(m行)のデータがHigh電位となるソース線114とがある場合にはそれぞれの負荷容量115には、外部電源であるバッファ回路の正電源110とバッファ回路の負電源111を使用することなくある程度の中間電位がプリチャージされることになる。逆に、前行(m−1行)のデータと当行(m行)のデータとが同じ場合には、第2のトランスミッションゲート113は、ソース線114同士(S1,S2,S3,,,,,SN−1,SN)を接続しない。またラッチパルス(LATb)の入力から次のラッチパルス(LATa)の入力までの期間において、第2のトランスミッションゲート113は、接続されていたソース線114同士(S1,S2,S3,,,,,SN−1,SN)を遮断する。
前記プリチャージが行われた後に、第1のトランスミッションゲート112によって、ソース線114とバッファ回路109を接続する。これにより各ソース線は外部の正電源110、負電源111と電気的に接続される。この接続と同時にソース線114へ当行(m行)のデータを入力する。このとき、予めある程度の中間電位までプリチャージされているため、充電に消費する電力が従来の構成に比べて低減されることになる。
以上の動作を毎行ごと繰り返すことにより任意の画像を表示することができる。
上記のように構成された本発明の表示装置と駆動方法によれば、従来の表示装置では多くの消費電力がかかっていた自然画のように多くの階調数が必要な画像や1行ごとに論理が頻繁に逆転するような特殊なパターンであっても、中間電位までの充放電には外部電源の電力を消費しないので少ない電力で表示することが可能となる。
特殊パターンの例を図6に示す。601、604、607は画素部、602、605,608はソース線駆動回路、603,606,609はゲート線駆動回路を表している。
前記、1行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図6(A)に示す上下左右に隣接する画素の表示が反転する1dot格子においては、1行ごとに全てのソース線は前行(m−1行)のデータと当行(m行)のデータが異なり、全てのソース線のうち半数が前行(m−1行)でHigh電位であり、残りの半数のソース線が前行(m−1行)でLow電位である。このため、上記のように構成された本発明の表示装置と駆動方法によれば、1行ごとに中間電位までの充放電には外部電源の電力を消費しないので少ない電力で1dot格子のような特殊なパターンを表示することが可能となる。
前記、1行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図6(B)に示すゲート線と平行な直線のみで表示された横ストライプのような表示においては、前行(m−1行)のデータと当行(m行)のデータが異なるソース線は前行(m−1行)ですべて同一電位である。このため上記のように構成された本発明の表示装置と駆動方法であっても中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはないので問題ではない。
前記、図6(C)に示す自然画のように多くの階調数が必要な画像においては、前行(m−1行)のデータと当行(m行)のデータが異なるソース線が存在することが多い。また、自然画のように多くの階調数が必要な画像においては、前行(m−1行)のデータと当行(m行)のデータが異なるソース線のうち少なくとも1つのソース線が前行(m−1行)でHigh電位であり、かつ、少なくとも1つのソース線が前行(m−1行)でLow電位であることが多い。上記のように構成された本発明の表示装置と駆動方法によれば、前行(m−1行)のデータと当行(m行)のデータが異なるソース線のうち少なくとも1つのソース線が前行(m−1行)でHigh電位であり、かつ、少なくとも1つのソース線が前行(m−1行)でLow電位である場合には、中間電位までの充放電に外部電源の電力を消費しない。逆に、前行(m−1行)のデータと当行(m行)のデータが異なるソース線が存在しない場合や、前行(m−1行)のデータから当行(m行)のデータがHigh電位からLow電位へ変わるソース線のみしか存在しない場合や、前行(m−1行)のデータから当行(m行)のデータがLow電位からHigh電位へ変わるソース線のみしか存在しない場合は、中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはない。このため、上記のように構成された本発明の表示装置と駆動方法によれば、自然画のように多くの階調数が必要な画像においては少ない電力で表示することが可能となる。
(実施の形態2)
図3は、本発明の表示装置に用いる線順次方式のソース線駆動回路であって実施の形態1とは異なる構成としたブロック図を示している。図5に示した従来の線順次方式のものと同様、シフトレジスタ301、第1のラッチ回路302、第2のラッチ回路303、第2のレベルシフタ回路308、バッファ回路309を有する。また図示していないが画素部にはM行N列の画素を有し、M本のゲート線と、N本のソース線とを有している。また図5に示したものと同様にシフトレジスタ、レベルシフタ、バッファを有するゲート線駆動回路も有している。また画素部においてゲート線とソース線の交差部にはTFTや画素電極、発光素子又は液晶素子が設けられている。
第2のラッチ回路303の出力端子は第2のレベルシフタ回路308との接続の他に、第3のラッチ回路304と排他的論理和回路305と接続される。前行(m−1行)のデータと当行(m行)のデータを比較する回路306は、第3のラッチ回路304と排他的論理和回路305からなる。第3のラッチ回路304の出力端子は排他的論理和回路305と接続される。排他的論理和回路305の出力端子は第1のレベルシフタ回路307と接続される。第1のレベルシフタ回路307の出力端子は第1のトランスミッションゲート312のPchTFT側ゲート端子と、第2のトランスミッションゲート313のNchTFT側ゲート端子に接続される。バッファ回路309の出力端子は第1のトランスミッションゲート312を介しソース線314と電気的に接続される。それぞれのソース線314(S1,S2,S3,,,,,Sn−1,Sn)同士は第2のトランスミッションゲート313を介し電気的に接続することができる。
動作について説明する。シフトレジスタ301、第1のラッチ回路302、第2のラッチ回路303、第3のラッチ回路304、第1のレベルシフタ回路307、第2のレベルシフタ回路308、バッファ回路309、排他的論理和回路305、第2のトランスミッションゲート313については、実施の形態1と同様に動作をする。
なおここでは、排他的論理和回路、トランスミッションゲートを用いたがこれに限定されるものではない。任意の比較機能を有する回路、スイッチの機能を有する回路を用いることができる。
ラッチパルス(LATa)の入力からラッチパルス(LATb)の入力までの期間において、第1のトランスミッションゲート312は、前行(m−1行)のデータと当行(m行)のデータとが異なるソース線314とバッファ回路309のみを遮断する。これによりソース線は電源回路と遮断されることになる。これと同時に、ラッチパルス(LATa)の入力からラッチパルス(LATb)の入力までの期間において、第2のトランスミッションゲート313は、前行(m−1行)のデータと当行(m行)のデータとが異なるソース線314同士(S1,S2,S3,,,,,SN−1,SN)を接続する。このとき、図4に示すS1のように前行(m−1行)のデータがHigh電位で当行(m行)のデータがLow電位となるソース線314と、S2のように前行(m−1行)のデータがLow電位で当行(m行)のデータがHigh電位となるソース線314とがある場合、それぞれの負荷容量315には、外部電源であるバッファ回路の正電源310とバッファ回路の負電源311を使用することなくある程度の中間電位がプリチャージされることになる。逆に、前行(m−1行)のデータと当行(m行)のデータとが同じ場合には、第1のトランスミッションゲート312は、ソース線314とバッファ回路309とを接続し、第2のトランスミッションゲート313は、ソース線314同士(S1,S2,S3,,,,,SN−1,SN)を接続しない。ラッチパルス(LATb)の入力から次のラッチパルス(LATa)の入力までの期間において、第1のトランスミッションゲート312はソース線314とバッファ回路309とを接続した状態を保つ。これと同時に、ラッチパルス(LATb)の入力から次のラッチパルス(LATa)の入力までの期間において、第2のトランスミッションゲート313は、ソース線314同士(S1,S2,S3,,,,,SN−1,SN)を接続しない。
前記プリチャージが行われた後に、ソース線314へ当行(m行)のデータを入力する。このとき、予めある程度の中間電位までプリチャージされているため、外部電源が充電に消費する電力が従来の構成に比べて低減されることになる。
以上の動作を毎行ごと繰り返すことにより任意の画像を表示することができる。
本実施の形態では、前行(m−1行)のデータと当行(m行)のデータを比較する回路106の出力にしたがい、第1のトランスミッションゲート312を制御する構成を有している。このため、第1のトランスミッションゲート312を制御する信号を外部入力する必要がない。このため、パネルへの入力ピン数の減少に貢献できる。携帯情報端末等に用いられる表示装置においては、入力ピン数の減少はパネルサイズ縮小に大変有効である。
上記のように構成された本発明の表示装置と駆動方法によれば、従来の表示装置では多くの消費電力がかかっていた自然画のように多くの階調数が必要な画像や1行ごとに論理が頻繁に逆転するような特殊なパターンであっても、中間電位までの充放電には外部電源の電力を消費しないので少ない電力で表示することが可能となる。
前記、1行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図6(A)に示す上下左右に隣接する画素の表示が反転する1dot格子においては、1行ごとに全てのソース線は前行(m−1行)のデータと当行(m行)のデータが異なり、全てのソース線のうち半数が前行(m−1行)でHigh電位であり、残りの半数のソース線が前行(m−1行)でLow電位である。このため、上記のように構成された本発明の表示装置と駆動方法によれば、1行ごとに中間電位までの充放電には外部電源の電力を消費しないので少ない電力で1dot格子のような特殊なパターンを表示することが可能となる。
前記、1行ごとに論理が頻繁に逆転するような特殊なパターンのうち、図6(B)に示すゲート線と平行な直線のみで表示された横ストライプのような表示においては、前行(m−1行)のデータと当行(m行)のデータが異なるソース線は前行(m−1行)ですべて同一電位である。このため上記のように構成された本発明の表示装置と駆動方法であっても中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはないので問題ではない。
前記、図6(C)に示す自然画のように多くの階調数が必要な画像においては、前行(m−1行)のデータと当行(m行)のデータが異なるソース線が存在することが多い。また、自然画のように多くの階調数が必要な画像においては、前行(m−1行)のデータと当行(m行)のデータが異なるソース線のうち少なくとも1つのソース線が前行(m−1行)でHigh電位であり、かつ、少なくとも1つのソース線が前行(m−1行)でLow電位であることが多い。上記のように構成された本発明の表示装置と駆動方法によれば、前行(m−1行)のデータと当行(m行)のデータが異なるソース線のうち少なくとも1つのソース線が前行(m−1行)でHigh電位であり、かつ、少なくとも1つのソース線が前行(m−1行)でLow電位である場合には、中間電位までの充放電に外部電源の電力を消費しない。逆に、前行(m−1行)のデータと当行(m行)のデータが異なるソース線が存在しない場合や、前行(m−1行)のデータから当行(m行)のデータがHigh電位からLow電位へ変わるソース線のみしか存在しない場合や、前行(m−1行)のデータから当行(m行)のデータがLow電位からHigh電位へ変わるソース線のみしか存在しない場合は、中間電位までの充放電はおこなわれないが、従来の表示装置と消費する電力に変わりはない。このため、上記のように構成された本発明の表示装置と駆動方法によれば、自然画のように多くの階調数が必要な画像においては少ない電力で表示することが可能となる。
(実施の形態3)
本実施の形態では、本発明に用いることができる両面射出型表示装置を作製する例を示す。
まず図7(A)に示すように、基板1500上に下地膜1501を成膜する。基板1500には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
下地膜1501は基板1500中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる窒化珪素、窒素を含む酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマCVD法を用いて窒素を含む酸化珪素膜を10nm〜400nm(好ましくは50nm〜300nm)の膜厚になるように成膜する。
なお下地膜1501は窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜単層であっても、酸化珪素、窒化珪素、窒素を含む酸化珪素、酸素を含む窒化珪素などの絶縁膜を複数積層したものであっても良い。
次に下地膜1501上に半導体膜1502を形成する。半導体膜1502の膜厚は25nm〜100nm(好ましくは30nm〜60nm)とする。なお半導体膜1502は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体はシリコン(Si)だけではなくシリコンゲルマニウム(SiGe)も用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。
次に図7(B)に示すように、半導体膜1502に線状レーザ1499を照射し、結晶化を行なう。レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜1502の耐性を高めるために、500℃、1時間の加熱処理を該半導体膜1502に加えてもよい。
結晶化させる方法としては、レーザ光を照射する方法、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させた後、レーザ光を照射する方法を用いることができる。ここではレーザ光を照射して結晶化する。
レーザ結晶化は、連続発振のレーザ、または擬似CWレーザとして、発振周波数が10MHz以上、好ましくは80MHz以上のパルス発振レーザを用いることができる。
具体的には、連続発振のレーザとして、Arレーザ、Krレーザ、CO2レーザ、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、GdVO4レーザ、Y2O3レーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、ヘリウムカドミウムレーザなどが挙げられる。
また擬似CWレーザとして、発振周波数が10MHz以上、好ましくは80MHz以上のパルス発振させることができるのであれば、Arレーザ、Krレーザ、エキシマレーザ、CO2レーザ、YAGレーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、GdVO4レーザ、Y2O3レーザ、ルビーレーザのようなパルス発振レーザを用いることができる。
このようなパルス発振レーザは、発振周波数を増加させていくと、いずれは連続発振レーザと同等の効果を示すものである。
例えば連続発振が可能な固体レーザを用いる場合、第2高調波〜第4高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。代表的には、YAGレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。パワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)とすれば良い。
上述した半導体膜1502へのレーザ光の照射により、結晶性の高い結晶性半導体膜1504が形成される。
次に、図7(C)に示すように結晶性半導体膜1504をエッチングすることで、島状半導体膜1507〜1509が形成される。
次に、島状半導体膜1507〜1509にTFTのしきい値制御のための不純物を導入する。本実施の形態においてはジボラン(B2H6)をドープすることによってボロン(B)を島状半導体膜中に導入する。
次に島状半導体膜1507〜1509を覆うように絶縁膜1700を成膜する(図8(A))。絶縁膜1700には、例えば酸化珪素、窒化珪素、または窒素を含んだ酸化珪素等を用いることができる。また成膜方法は、プラズマCVD法、スパッタ法などを用いることができる。
次に、絶縁膜1700上に導電膜を成膜した後、導電膜をエッチングすることで、ゲート電極1707〜1709を形成する。
ゲート電極1707〜1709は、導電膜を単層または2層以上積層させた構造を用いて形成する。導電膜を2層以上積層させている場合は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)から選ばれた元素、または前記元素を主成分とする合金材料、若しくは化合物材料を積層させてゲート電極1707〜1709を形成してもよい。また、リン(P)等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてゲート電極を形成してもよい。
本実施の形態では、窒化タンタルとタングステン(W)をそれぞれ、30nm、370nm積層した積層膜を用いて、ゲート電極1707〜1709を形成する。本実施の形態では、タングステン(W)を用いて上層ゲート電極1701〜1703を形成し、窒化タンタルを用いて下層ゲート電極1704〜1706を形成する。
ゲート電極1707〜1709は、ゲート配線の一部として形成してもよいし、別にゲート配線を形成して、そのゲート配線にゲート電極1707〜1709を接続してもよい。
そして、ゲート電極1707〜1709や、あるいはレジストを成膜して選択的に露光したものをマスクとして用い、島状半導体膜1507〜1509にn型またはp型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらには低濃度不純物領域等を形成する。
まず、フォスフィン(PH3)を用いてリン(P)を、加速電圧を60〜120kV、ドーズ量を1×1013〜1×1015atoms・cm−2として島状半導体膜中に導入する。
またpチャネル型TFTを作製するために、ジボラン(B2H6)を印加電圧60〜100kV、例えば80kV、ドーズ量1×1013〜5×1015atoms・cm−2、例えば3×1015atoms・cm−2の条件で、島状半導体膜中にボロン(B)を導入する。これによりpチャネル型TFT1763のソース領域又はドレイン領域1717、また、チャネル形成領域1718が形成される(図8(B))。
次に絶縁膜1700をエッチングしてゲート絶縁膜1721〜1723を形成する。これにより半導体膜の一部が露出する。
nチャネル型TFT1761及び1762となる島状半導体膜1507及び1508に、フォスフィン(PH3)を用いて、印加電圧40〜80kV、例えば50kV、ドーズ量1.0×1015〜2.5×1016atoms・cm−2、例えば3.0×1015atoms・cm−2で、リン(P)を導入する。これによりnチャネル型TFT1761及び1762のチャネル形成領域1713及び1716、低濃度不純物領域1712及び1715、ソース領域又はドレイン領域1711及び1714が形成される(図8(B))。
本実施の形態においては、nチャネル型TFT1761及び1762のソース領域又はドレイン領域1711及び1714のそれぞれには、1×1019〜5×1021atoms・cm−3の濃度でリン(P)が含まれることとなる。またnチャネル型TFT1761及び1762の低濃度不純物領域1712及び1715のそれぞれには、1×1018〜5×1019atoms・cm−3の濃度でリン(P)が含まれる。さらに、pチャネル型TFT1763のソース領域又はドレイン領域1717には、1×1019〜5×1021atoms・cm−3の濃度でボロン(B)が含まれる。
本実施の形態においては、pチャネル型TFT1763は本両面射出型表示装置の画素TFTとして用いられる。またnチャネル型TFT1761及び1762は、画素TFT1763を駆動する駆動回路のTFTとして用いられる。ただし画素TFTは必ずしもpチャネル型TFTである必要はなく、nチャネル型TFTを用いてもよい。また駆動回路も複数のnチャネル型TFTを組み合わせた回路である必要はなく、nチャネル型TFTとpチャネル型TFTを相補的に組み合わせた回路、もしくは複数のpチャネル型TFTを組み合わせた回路であってもよい。
次に水素を含む絶縁膜1730を成膜する。水素を含む絶縁膜は、PCVD法により得られる窒素を含む酸化珪素膜を用いる。もしくは酸素を含む窒化珪素膜(SiNO膜)を用いてもよい。なお、水素を含む絶縁膜1730は、第1層間絶縁膜であり、酸化珪素を含んでいる透光性を有する絶縁膜である。
その後島状半導体膜に添加された不純物元素の活性化を行う。この不純物元素の活性化はレーザ光照射、RTA又は窒素雰囲気中550℃で4時間加熱して、不純物を活性化してもよい。また、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。
その後全体を410℃で1時間加熱することにより、島状半導体膜の水素化を行う。ただし上述のように窒素雰囲気中550℃で4時間などの加熱処理を行った場合には不要である。
次いで、第2層間絶縁膜1731となる平坦化膜を形成する。平坦化膜としては、透光性を有する無機材料(酸化珪素、窒化珪素、酸素を含む窒化珪素など)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むSiOx膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K1、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS−5PHが挙げられる。
次いで、透光性を有する第3層間絶縁膜1732を形成する。第3層間絶縁膜1732は、後の工程で透明電極1750をエッチングする際、第2層間絶縁膜1731である平坦化膜を保護するためのエッチングストッパー膜として設けるものである。ただし、透明電極1750をエッチングする際、第2層間絶縁膜1731がエッチングストッパー膜となるのであれば第3層間絶縁膜1732は不要である。
次いで、新たなマスクを用いて第1層間絶縁膜1730、第2層間絶縁膜1731及び第3層間絶縁膜1732にコンタクトホールを形成する。次いで、マスクを除去し、導電膜(窒化チタン、アルミニウム及び窒化チタンの積層膜)を形成した後、また別のマスクを用いてエッチング(BCl3とCl2との混合ガスでのドライエッチング)を行い、電極又は配線1741〜1745(TFTのソース配線及びドレイン配線や、電流供給配線など)を形成する(図8(C))。ただし、本実施の形態では電極と配線を一体形成するが、電極と配線を別々に形成して、電気的に接続させてもよい。なお、窒化チタンは、高耐熱性平坦化膜との密着性が良好な材料の一つである。加えて、TFTのソース領域またはドレイン領域と良好なオーミックコンタクトを取るために窒化チタンのN含有量は44atomic%より少なくすることが好ましい。
次いで、新たなマスクを用いて透明電極1750、即ち、有機発光素子の陽極を膜厚10nm〜800nmの範囲で形成する。透明電極1750としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物や酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたIZO(Indium Zinc Oxide)などの仕事関数の高い(仕事関数4.0eV以上)透明導電材料を用いることができる(図9(A))。
次いで、新たなマスクを用いて透明電極1750の端部を覆う絶縁物1733(隔壁、障壁などと呼ばれる)を形成する。絶縁物1733としては、塗布法により得られる感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはSOG膜(例えば、アルキル基を含むSiOx膜)を膜厚0.8μm〜1μmの範囲で用いる。
次いで、発光素子を形成する第1の層1751、第2の層1752、第3の層1753、第4の層1754及び第5の層1755を、蒸着法または塗布法を用いて形成する。なお、発光素子の信頼性を向上させるため、有機化合物を含む層1751の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200℃〜300℃の加熱処理を行うことが望ましい。なお、層間絶縁膜と隔壁とを高耐熱性を有するSiOx膜で形成した場合には、さらに高い加熱処理(例えば410℃)を加えることもできる。
蒸着マスクを用いて選択的に透明電極1750上にモリブデン酸化物(MoOx)と、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(α−NPD)と、ルブレンとを共蒸着して有機化合物を含む層(第1の層)1751を形成する。
なお、MoOxの他、銅フタロシアニン(CuPC)やバナジウム酸化物(VOx)、
ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)等の正孔注入性の高い材料を用いることができる。また、ポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)等の正孔注入性の高い高分子材料を塗布法によって成膜したものを第1の層1751として用いてもよい。
次いで、蒸着マスクを用いて選択的にα−NPDを蒸着し、第1の層1751の上に正孔輸送層(第2の層)1752を形成する。なお、α−NPDの他、4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)、4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)等の芳香族アミン系化合物に代表される正孔輸送性の高い材料を用いることができる。
次いで、選択的に発光層1753(第3の層)を形成する。フルカラー表示装置とするためには発光色(R、G、B)ごとに蒸着マスクのアライメントを行ってそれぞれ選択的に蒸着する。
赤色の発光を示す発光層1753Rとしては、Alq3:DCM、またはAlq3:ルブレン:BisDCJTMなどの材料を用いる。また、緑色の発光を示す発光層1753Gとしては、Alq3:DMQD(N,N’−ジメチルキナクリドン)、またはAlq3:クマリン6などの材料を用いる。また、青色の発光を示す発光層1753Bとしては、α―NPD、またはtBu−DNAなどの材料を用いる。
次いで、蒸着マスクを用いて選択的にAlq3(トリス(8−キノリノラト)アルミニウム)を蒸着し、発光層1753上に電子輸送層(第4の層)1754を形成する。なお、Alq3の他、トリス(5−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等に代表される電子輸送性の高い材料を用いることができる。また、この他ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)や、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)なども電子輸送性が高いため、電子輸送層1754として用いることができる。
次いで、4,4−ビス(5−メチルベンズオキサゾル−2−イル)スチルベン(略称:BzOs)とリチウム(Li)とを共蒸着し、電子輸送層および絶縁物を覆って全面に電子注入層(第5の層)1755を形成する。ベンゾオキサゾール誘導体(BzOS)を用いることで、後の工程に行われる透明電極1756形成時におけるスパッタ法に起因する損傷を抑制している。なお、BzOs:Li以外に、CaF2、フッ化リチウム(LiF)、フッ化セシウム(CsF)等のようなアルカリ金属又はアルカリ土類金属の化合物等の電子注入性の高い材料を用いることができる。また、この他、Alq3とマグネシウム(Mg)とを混合したものも用いることができる。
次に、電子注入層(第5の層)1755の上に透明電極1756、即ち、有機発光素子の陰極を膜厚10nm〜800nmの範囲で形成する。透明電極1756としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物や酸化インジウムに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたIZO(Indium Zinc Oxide)を用いることができる。
以上のようにして、発光素子が作製される。発光素子を構成する陽極、有機化合物を含む層(第1の層〜第5の層)、および陰極の各材料は適宜選択し、各膜厚も調整する。陽極と陰極とで同じ材料を用い、且つ、同程度の膜厚、好ましくは100nm程度の薄い膜厚とすることが望ましい。
また、必要であれば、発光素子を覆って、水分の侵入を防ぐ透明保護層1757を形成する。透明保護層1757としては、スパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜(SiNxOy膜(x>y>0))または窒素を含む酸化珪素膜(SiOxNy膜(x>y>0))、炭素を主成分とする薄膜(例えばDLC膜、CN膜)などを用いることができる(図9(B))。
次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第2の基板1770と基板1500とを貼り合わせる。第2の基板1770も、光透過性を有するガラス基板や石英基板を用いればよい。なお、一対の基板の間は、空隙(不活性気体)として乾燥剤を配置してもよいし、透明なシール材(紫外線硬化または熱硬化のエポキシ樹脂など)を一対の基板間に充填してもよい(図10)。
発光素子は、透明電極1750、1756が透光性材料で形成されるため、一つの発光素子から2方向、即ち両面側から採光することができる。
以上に示すパネル構成とすることで上面からの発光と、下面からの発光とでほぼ同一とすることができる。
最後に光学フィルム(偏光板、または円偏光板)1771、1772を設けてコントラストを向上させる(図10)。
図11に発光色(R、G、B)ごとの発光素子の断面図を示す。赤色(R)の発光素子は、画素TFT1763R、透明電極(陽極)1750R、第1の層1751R、第2の層(正孔輸送層)1752R、第3の層(発光層)1753R、第4の層(電子輸送層)1754R、第5の層(電子注入層)1755、透明電極(陰極)1756、透明保護層1757を有している。
また、緑色(G)の発光素子は、画素TFT1763G、透明電極(陽極)1750G、第1の層1751G、第2の層(正孔輸送層)1752G、第3の層(発光層)1753G、第4の層(電子輸送層)1754G、第5の層(電子注入層)1755、透明電極(陰極)1756、透明保護層1757を有している。
さらに、青色(B)の発光素子は、画素TFT1763B、透明電極(陽極)1750B、第1の層1751B、第2の層(正孔輸送層)1752B、第3の層(発光層)1753B、第4の層(電子輸送層)1754B、第5の層(電子注入層)1755、透明電極(陰極)1756、透明保護層1757を有している。
なお、本実施の形態では、TFTをトップゲート型TFTとしたが、この構造に限定されるものではなく、適宜ボトムゲート型(逆スタガ型)TFTや、スタガ型TFTを用いることが可能である。また、シングルゲート構造のTFTに限定されず、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
(実施の形態4)
本発明が適用される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を以下に示す。
図12は表示パネル5001と、回路基板5011を組み合わせた液晶モジュールもしくはELモジュールを示している。回路基板5011には、コントロール回路5012や信号分割回路5013などが形成されており、接続配線5014によって表示パネル5001と電気的に接続されている。
この表示パネル5001には、複数の画素が設けられた画素部5002と、走査線駆動回路5003、選択された画素にビデオ信号を供給する信号線駆動回路5004を備えている。なおELモジュールを作製する場合は上記実施形態を用いて表示パネル5001を作製すればよい。またELだけでなく、液晶モジュールを用いることも可能である。また、走査線駆動回路5003や信号線駆動回路5004等制御用駆動回路部を、上記実施の形態に記載したものを用いることが可能である。図12に示す液晶モジュールもしくはELモジュールにより液晶テレビ受像機又はELテレビ受像機を完成させることができる。
図13は、液晶テレビ受像機もしくはELテレビ受像機の主要な構成を示すブロック図である。チューナ5101は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路5102と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路5103と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路5012により処理される。コントロール回路5012は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路5013を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
チューナ5101で受信した信号のうち、音声信号は音声信号増幅回路5105に送られ、その出力は音声信号処理回路5106を経てスピーカー5107に供給される。制御回路5108は受信局(受信周波数)や音量の制御情報を入力部5109から受け、チューナ5101や音声信号処理回路5106に信号を送出する。
図14(A)に示すように、液晶モジュールもしくはELモジュールを筐体5201に組みこんで、テレビ受像機を完成させることができる。液晶モジュールもしくはELモジュールにより、表示画面5202が形成される。また、スピーカー5203、操作スイッチ5204などが適宜備えられている。
また図14(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体5212にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部5213やスピーカー部5217を駆動させる。バッテリーは充電器5210で繰り返し充電が可能となっている。また、充電器5210は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体5212は操作キー5216によって制御する。また、図14(B)に示す装置は、操作キー5216を操作することによって、筐体5212から充電器5210に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー5216を操作することによって、筐体5212から充電器5210に信号を送り、さらに充電器5210が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部5213及び制御用回路部等に適用することができる。
本発明を図12〜図14に示すテレビ受像器に使用することにより、低消費電力のテレビ受像器を作製することができる。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
図15(A)は表示パネル5301とプリント配線基板5302を組み合わせたモジュールを示している。表示パネル5301は、複数の画素が設けられた画素部5303と、第1の走査線駆動回路5304、第2の走査線駆動回路5305と、選択された画素にビデオ信号を供給する信号線駆動回路5306を備えている。信号線駆動回路は上記実施の形態に記載したものを用いることが可能である。
プリント配線基板5302には、コントローラ5307、中央処理装置(CPU)5308、メモリ5309、電源回路5310、音声処理回路5311及び送受信回路5312などが備えられている。プリント配線基板5302と表示パネル5301は、フレキシブル配線基板(FPC)5313により接続されている。プリント配線基板5302には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ5307、音声処理回路5311、メモリ5309、CPU5308、電源回路5310などは、COG(Chip On Glass)方式を用いて表示パネル5301に実装することもできる。COG方式により、プリント配線基板5302の規模を縮小することができる。
プリント配線基板5302に備えられたインターフェース(I/F)5314を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート5315が、プリント配線基板5302に設けられている。
図15(B)は、図15(A)に示したモジュールのブロック図を示す。このモジュールは、メモリ5309としてVRAM5316、DRAM5317、フラッシュメモリ5318などが含まれている。VRAM5316にはパネルに表示する画像のデータが、DRAM5317には画像データまたは音声データが、フラッシュメモリ5318には各種プログラムが記憶されている。
電源回路5310は、表示パネル5301、コントローラ5307、CPU5308、音声処理回路5311、メモリ5309、送受信回路5312を動作させる電力を供給するように接続されている。またパネルの仕様によっては、電源回路5310に電流源が備えられている場合もある。
CPU5308は、制御信号生成回路5320、デコーダ5321、レジスタ5322、演算回路5323、RAM5324、CPU5308用のインターフェース5319などを有している。インターフェース5319を介してCPU5308に入力された各種信号は、一旦レジスタ5322に保持された後、演算回路5323、デコーダ5321などに入力される。演算回路5323では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ5321に入力された信号はデコードされ、制御信号生成回路5320に入力される。制御信号生成回路5320は入力された信号に基づき、各種命令を含む信号を生成し、演算回路5323において指定された場所、具体的にはメモリ5309、送受信回路5312、音声処理回路5311、コントローラ5307などに送る。
メモリ5309、送受信回路5312、音声処理回路5311、コントローラ5307は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
ポインティングデバイスやキーボードなどの入力手段5325から入力された信号は、インターフェース(I/F)5314を介してプリント配線基板5302に実装されたCPU5308に送られる。制御信号生成回路5320は、ポインティングデバイスやキーボードなどの入力手段5325から送られてきた信号に従い、VRAM5316に格納してある画像データを所定のフォーマットに変換し、コントローラ5307に送付する。
コントローラ5307は、パネルの仕様に合わせてCPU5308から送られてきた画像データを含む信号にデータ処理を施し、表示パネル5301に供給する。またコントローラ5307は、電源回路5310から入力された電源電圧やCPU5308から入力された各種信号をもとに、Hsync信号(Horizontal Synchronizing signal)、Vsync信号(Vertical Synchronizing signal)、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、表示パネル5301に供給する。
送受信回路5312では、アンテナ5328において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路5312において送受信される信号のうち音声情報を含む信号が、CPU5308からの命令に従って、音声処理回路5311に送られる。
CPU5308の命令に従って送られてきた音声情報を含む信号は、音声処理回路5311において音声信号に復調され、スピーカー5327に送られる。またマイク5326から送られてきた音声信号は、音声処理回路5311において変調され、CPU5308からの命令に従って、送受信回路5312に送られる。
コントローラ5307、CPU5308、電源回路5310、音声処理回路5311、メモリ5309を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
図16は、図15(A)〜図15(B)に示すモジュールを含む携帯電話機の一態様を示している。表示パネル5301はハウジング5330に脱着自在に組み込まれる。ハウジング5330は表示パネル5301のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル5301を固定したハウジング5330はプリント基板5331に嵌着されモジュールとして組み立てられる。
表示パネル5301はFPC5313を介してプリント基板5331に接続される。プリント基板5331には、スピーカー5332、マイクロフォン5333、送受信回路5334、CPU及びコントローラなどを含む信号処理回路5335が形成されている。このようなモジュールと、入力手段5336、バッテリー5337、アンテナ5340を組み合わせ、筐体5339に収納する。表示パネル5301の画素部は筐体5339に形成された開口窓から視認できように配置する。
本実施の形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
本発明を図15に示すモジュール、図16に示す携帯電話に使用することにより、低消費電力の携帯電話等を作製することができる。
図17(A)は液晶ディスプレイもしくはOLEDディスプレイであり、筐体6001、支持台6002、表示部6003などによって構成されている。図12に示す液晶モジュールもしくはELモジュール、図15(A)に示す表示パネルの構成を用いて、表示部6003に適用が可能である。
本発明を使用することにより、低消費電力のディスプレイを作製することができる。
図17(B)はコンピュータであり、本体6101、筐体6102、表示部6103、キーボード6104、外部接続ポート6105、ポインティングマウス6106等を含む。図12に示す液晶モジュールもしくはELモジュール、図15(A)に示す表示パネルの構成を、表示部6103に適用することができる。
本発明を使用することにより、低消費電力のコンピュータを作製することができる。
図17(C)は携帯可能なコンピュータであり、本体6201、表示部6202、スイッチ6203、操作キー6204、赤外線ポート6205等を含む。図12に示す液晶モジュールもしくはELモジュール、図15(A)に示す表示パネルの構成を用いて、表示部6202に適用することができる。
本発明を使用することにより、低消費電力のコンピュータを作製することができる。
図17(D)は携帯型のゲーム機であり、筐体6301、表示部6302、スピーカー部6303、操作キー6304、記録媒体挿入部6305等を含む。図12に示す液晶モジュールもしくはELモジュール、図15(A)に示す表示パネルの構成を用いて、表示部6302に適用することができる。
本発明を使用することにより、低消費電力のゲーム機を作製することができる。
図17(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体6401、筐体6402、表示部A6403、表示部B6404、記録媒体(DVD等)読込部6405、操作キー6406、スピーカー部6407等を含む。表示部A6403は主として画像情報を表示し、表示部B6404は主として文字情報を表示する。図12に示す液晶モジュールもしくはELモジュール、図15(A)に示す表示パネルの構成を、表示部A6403、表示部B6404及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
本発明を使用することにより、低消費電力の画像再生装置を作製することができる。
これらの電子機器に使われる表示装置は、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによって軽量化を図ることができる。
なお、本実施の形態に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。
また本実施の形態は、上記実施の形態のいかなる記載とも自由に組み合せて実施することが可能である。