TW201436464A - 輸出緩衝電路以及具備該電路的源極驅動電路 - Google Patents

輸出緩衝電路以及具備該電路的源極驅動電路 Download PDF

Info

Publication number
TW201436464A
TW201436464A TW103107330A TW103107330A TW201436464A TW 201436464 A TW201436464 A TW 201436464A TW 103107330 A TW103107330 A TW 103107330A TW 103107330 A TW103107330 A TW 103107330A TW 201436464 A TW201436464 A TW 201436464A
Authority
TW
Taiwan
Prior art keywords
circuit
signal
voltage
control signal
output
Prior art date
Application number
TW103107330A
Other languages
English (en)
Other versions
TWI621334B (zh
Inventor
Jin-Han Kim
Jae-Wook Kwon
Seong-Jong Yoo
Ha-Jun Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201436464A publication Critical patent/TW201436464A/zh
Application granted granted Critical
Publication of TWI621334B publication Critical patent/TWI621334B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)

Abstract

一種源極驅動電路包含輸出緩衝電路，所述輸出緩衝電路補償用於驅動顯示裝置的信號的迴轉率。所述輸出緩衝電路包含偏壓電流控制信號產生電路以及通道放大電路。所述偏壓電流控制信號產生電路對參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生偏壓電流控制信號。所述通道放大電路回應於所述偏壓電流控制信號而調整多個輸出電壓信號的迴轉率。所述輸出信號接著用於控制所述顯示裝置。

Description

輸出緩衝電路以及具備該電路的源極驅動電路
本文所述的一個或多個實施例是關於顯示裝置。
平面面板(flat panel)裝置廣泛用以作為顯示裝置。每一平板裝置通常包含顯示面板、控制單元、閘極驅動器以及源極驅動器。源極驅動器使用對應於自控制單元接收的資料信號的電壓而驅動顯示面板的資料線。在一種類型的裝置中，源極驅動器接收自灰階(gray)電壓產生單元輸出的多個灰階電壓，且選擇多個灰階電壓中的一者以驅動資料線。
根據一個實施例，一種輸出緩衝電路包含偏壓電流控制信號產生電路以及通道放大電路。偏壓電流控制信號產生電路包含參考運算放大器，所述偏壓電流控制信號產生電路經組態以對所述參考運算放大器的輸入信號以及輸出信號執行互斥或(exculsive OR)運算以產生偏壓電流控制信號。通道放大電路經 組態以回應於所述偏壓電流控制信號而調整多個輸出電壓信號的迴轉率(slew rate)，且所述通道放大電路經組態以對多個輸入電壓信號執行緩衝以產生所述多個輸出電壓信號。
所述輸出緩衝電路可經組態以進一步回應於顯示裝置的源極驅動電路的格雷碼(gray code)而調整所述多個輸出電壓信號的所述迴轉率。所述多個輸出電壓信號的尾電流(tail current)的量值可經組態以根據所述格雷碼的位元的組合而調整。所述迴轉率可隨著所述尾電流的增大而增大。
所述偏壓電流控制信號產生電路可包含：互斥或電路，其對所述參考運算放大器的所述輸入信號以及所述輸出信號執行所述互斥或運算以產生所述偏壓電流控制信號。所述偏壓電流控制信號可經組態以在轉變週期期間啟動，在所述轉變週期中，所述參考運算放大器的所述輸出信號自最小值改變至最大值的一半。且，所述偏壓電流控制信號可經組態以在轉變週期期間啟動，在所述轉變週期中，所述參考運算放大器的所述輸出信號自接地電壓改變至供電電壓的一半。
所述偏壓電流控制信號產生電路可包含第一參考運算放大器、第一互斥或電路、第二參考運算放大器、第二互斥或電路以及或電路。第一參考運算放大器經組態以緩衝第一參考輸入信號以產生第一參考輸出信號。第一互斥或電路經組態以對所述第一參考輸入信號以及所述第一參考輸出信號執行所述互斥或運算。反相器經組態以將所述第一參考輸入信號的相位反相。第二 參考運算放大器經組態以緩衝所述反相器的輸出信號以產生第二參考輸出信號。第二互斥或電路經組態以對所述反相器的所述輸出信號以及所述第二參考輸出信號執行所述互斥或運算。或電路經組態以對所述第一互斥或電路的輸出信號以及所述第二互斥或電路的輸出信號執行或運算以產生所述偏壓電流控制信號。
所述第一參考運算放大器以及所述第二參考運算放大器可經組態以具有實質上相等的一個或多個電性特性。另外，或或者，所述偏壓電流控制信號可經組態以在信號的脈衝持續時間期間啟動，所述信號具有所述第一互斥或電路的所述輸出信號以及所述第二互斥或電路的所述輸出信號的較寬脈衝寬度。
所述偏壓電流控制信號經組態以在第一轉變週期或第二轉變週期的較長週期期間啟動。在第一轉變週期中，所述第一參考運算放大器的所述輸出信號自最小值改變至最大值的一半。在第二轉變週期中，所述第二參考運算放大器的所述輸出信號自所述最大值改變至所述最大值的一半。
所述偏壓電流控制信號可經組態以在第一轉變週期或第二轉變週期的較長週期期間啟動。在第一轉變週期中，所述第一參考運算放大器的所述輸出信號自接地電壓增大至供電電壓的一半。在第二轉變週期中，所述第二參考運算放大器的所述輸出信號自所述供電電壓減小至所述供電電壓的一半。
所述通道放大電路可包含經組態以產生所述多個輸出電壓信號的多個通道放大器，其中所述通道放大器中的每一者可包 含差動輸入單元、上偏壓單元、下偏壓單元、負載級以及輸出級。差動輸入單元經組態以包含P型差動輸入單元以及N型差動輸入單元，且在差動模式中接收輸入電壓信號以及輸出電壓信號。上偏壓單元電性連接至所述P型差動輸入單元，且經組態以將所述P型差動輸入單元連接至供電電壓，且回應於所述偏壓電流控制信號而調整供應至所述P型差動輸入單元的偏壓電流的量值。下偏壓單元電性連接至所述N型差動輸入單元，且經組態以將所述N型差動輸入單元連接至接地電壓，且回應於所述偏壓電流控制信號而調整供應至所述N型差動輸入單元的偏壓電流的量值。負載級電性連接至所述差動輸入單元，且經組態以作為所述差動輸入單元的負載而操作。輸出級電性連接至所述負載級，且經組態以將所述負載級的輸出端子連接至所述供電電壓或所述接地。
所述參考運算放大器以及所述通道放大器可經組態以具有實質上相等的一個或多個電性特性(electrical characteristic)。所述上偏壓單元可包含第一PMOS電晶體、第二PMOS電晶體以及開關。第一PMOS電晶體經組態以具有連接至所述供電電壓的源極、被施加第一偏壓電壓的閘極以及連接至所述P型差動輸入單元的汲極。第二PMOS電晶體經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極。開關經組態以耦接於所述第二PMOS電晶體的汲極與所述P型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷。所述第二PMOS電晶體的大小可實質上為所述第一PMOS電晶體的大小的 一半。
所述下偏壓單元可包含第一NMOS電晶體、第二NMOS電晶體以及開關。第一NMOS電晶體經組態以具有連接至所述接地電壓的源極、被施加第二偏壓電壓的閘極以及連接至所述N型差動輸入單元的汲極。第二NMOS電晶體經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極。開關經組態以耦接於所述第二NMOS電晶體的汲極與所述N型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷。所述第二NMOS電晶體的大小可實質上為所述第一NMOS電晶體的大小的一半。
所述上偏壓單元可包含第一PMOS電晶體、第二PMOS電晶體、第三PMOS電晶體、第四PMOS電晶體、第一開關、第二開關以及第三開關。第一PMOS電晶體經組態以具有連接至所述供電電壓的源極、被施加第一偏壓電壓的閘極以及連接至所述P型差動輸入單元的汲極。第二PMOS電晶體經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極。第三PMOS電晶體經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極。第四PMOS電晶體經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極。第一開關經組態以耦接於所述第二PMOS電晶體的汲極與所述P型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷。第二開關經組態以耦接於所述第三PMOS電晶體的汲極與 所述P型差動輸入單元之間，且回應於格雷碼的第一位元而接通或切斷。第三開關經組態以耦接於所述第四PMOS電晶體的汲極與所述P型差動輸入單元之間，且回應於所述格雷碼的第二位元而接通或切斷。
所述第二PMOS電晶體的大小可為所述第一PMOS電晶體的大小的大約一半，所述第三PMOS電晶體的大小可為所述第一PMOS電晶體的大小的大約四分之一，且所述第四PMOS電晶體的大小可為所述第一PMOS電晶體的大小的大約八分之一。
所述下偏壓單元可包含第一NMOS電晶體、第二NMOS電晶體、第三NMOS電晶體、第四NMOS電晶體、第一開關、第二開關以及第三開關。第一NMOS電晶體經組態以具有連接至所述接地電壓的源極、被施加第二偏壓電壓的閘極以及連接至所述N型差動輸入單元的汲極。第二NMOS電晶體經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極。第三NMOS電晶體經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極。第四NMOS電晶體，經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極。第一開關經組態以耦接於所述第二NMOS電晶體的汲極與所述N型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷。第二開關經組態以耦接於所述第三NMOS電晶體的汲極與所述N型差動輸入單元之間，且回應於格雷碼的第一位元而接通或切斷。第三開關經組態以耦接於所述第四NMOS電晶體的 汲極與所述N型差動輸入單元之間，且回應於所述格雷碼的第二位元而接通或切斷。
所述第二NMOS電晶體的大小可為所述第一NMOS電晶體的大小的大約一半，所述第三NMOS電晶體的大小可為所述第一NMOS電晶體的大小的大約四分之一，且所述第四NMOS電晶體的大小可為所述第一NMOS電晶體的大小的大約八分之一。
根據另一實施例，一種顯示裝置的源極驅動電路包含移位暫存器、資料鎖存電路、數位至類比轉換電路以及輸出緩衝電路。移位暫存器經組態以基於時脈信號以及輸入/輸出控制信號而產生脈衝信號。資料鎖存電路經組態以根據所述移位暫存器的移位序列而鎖存資料，且回應於負載信號而將所述資料作為數位輸入信號輸出。數位至類比轉換電路經組態以使用灰階電壓來產生對應於所述數位輸入信號的輸入電壓信號。輸出緩衝電路經組態以緩衝所述輸入電壓信號以產生源極信號，所述輸出緩衝電路包括偏壓電流控制信號產生電路以及通道放大電路。偏壓電流控制信號產生電路經組態以包含參考運算放大器，所述偏壓電流控制信號產生電路經組態以對所述參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生偏壓電流控制信號。通道放大電路經組態以回應於所述偏壓電流控制信號而調整多個輸出電壓信號的迴轉率，且所述通道放大電路經組態以對多個輸入電壓信號執行緩衝以產生所述多個輸出電壓信號。
根據另一實施例，一種操作顯示裝置的源極驅動電路的 方法包含下列步驟。使用移位暫存器而基於時脈信號以及輸入/輸出控制信號來產生脈衝信號。根據所述移位暫存器的移位序列而鎖存資料，且回應於負載信號而將所述資料作為數位輸入信號輸出。使用灰階電壓來產生對應於所述數位輸入信號的輸入電壓信號。對參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生偏壓電流控制信號。回應於所述偏壓電流控制信號而調整多個源極信號的迴轉率，且對所述輸入電壓信號執行緩衝以產生所述多個源極信號。且，所述方法可包含基於所述源極驅動電路的格雷碼而調整所述多個源極信號的所述迴轉率。
根據另一實施例，一種電路包含控制器以及信號產生器。控制器基於第一參考信號以及第二參考信號而產生控制信號。信號產生器基於來自所述控制器的所述控制信號而產生至少一個輸出信號，其中所述信號產生器回應於所述控制信號而調整輸入信號的電流，以改變所述輸出信號的迴轉率，其中所述輸出信號包含用於控制顯示裝置的資訊。所述輸入信號可包含伽瑪(gamma)電壓。
所述控制器可比較所述第一參考信號以及所述第二參考信號，且基於所述比較而產生所述控制信號。所述信號產生器可基於所述經調整的電流以及所述顯示裝置的格雷碼而改變所述迴轉率。另外，或或者，所述信號產生器可藉由將偏壓電流添加至所述輸入信號而調整所述輸入信號的所述電流。
100‧‧‧源極驅動電路
110‧‧‧移位暫存器
120‧‧‧資料鎖存電路
130‧‧‧數位至類比轉換器
132‧‧‧電阻器串
134‧‧‧切換電路
140‧‧‧輸出緩衝電路
140a‧‧‧輸出緩衝電路
141‧‧‧通道放大電路
141a‧‧‧通道放大電路
142‧‧‧上偏壓單元
142a‧‧‧上偏壓單元
143‧‧‧偏壓電流調整單元
144‧‧‧下偏壓單元
144a‧‧‧下偏壓單元
145‧‧‧偏壓電流調整單元
146‧‧‧差動輸入單元
147‧‧‧負載級
148‧‧‧輸出級
150‧‧‧偏壓電流控制信號產生電路
150a‧‧‧偏壓電流控制信號產生電路
152‧‧‧上偏壓單元
154‧‧‧下偏壓單元
156‧‧‧差動輸入單元
157‧‧‧負載級
158‧‧‧輸出級
200‧‧‧源極驅動電路
210‧‧‧通道放大電路
220‧‧‧通道放大電路
230‧‧‧偏壓電流控制信號產生電路
300‧‧‧源極驅動電路
310‧‧‧通道放大電路
320‧‧‧通道放大電路
330_1‧‧‧偏壓電流控制信號產生電路
330_2‧‧‧偏壓電流控制信號產生電路
1000‧‧‧液晶顯示器(LCD)裝置
1100‧‧‧控制器
1200‧‧‧閘極驅動電路
1300‧‧‧源極驅動電路
1400‧‧‧液晶面板
1500‧‧‧灰階電壓產生器
B‧‧‧RGB視訊信號
CLC‧‧‧液晶電容器
CLK‧‧‧時脈信號
CONT1‧‧‧源極控制信號
CONT2‧‧‧閘極控制信號
CST‧‧‧儲存電容器
D1~Dm‧‧‧源極線
D1~Dn‧‧‧輸出信號/數位輸入信號
D6‧‧‧格雷碼的第一位元
D7‧‧‧格雷碼的第二位元
DATA‧‧‧資料
DATA(R,G,B)‧‧‧視訊信號
DE‧‧‧資料啟用信號
DIO‧‧‧輸入/輸出控制信號
G‧‧‧RGB視訊信號
G1~Gn‧‧‧閘極線
GMA‧‧‧灰階電壓
Hsync‧‧‧水平同步信號
INV1‧‧‧反相器
Itail1‧‧‧尾電流
Itail2‧‧‧尾電流
Itail3‧‧‧尾電流
MCLK‧‧‧主要時脈信號
MN01‧‧‧NMOS電晶體
MN1‧‧‧NMOS電晶體
MN2‧‧‧NMOS電晶體
MN3‧‧‧第一NMOS電晶體
MN4‧‧‧第二NMOS電晶體
MN5‧‧‧第三NMOS電晶體
MN6‧‧‧第四NMOS電晶體
MP01‧‧‧PMOS電晶體
MP1‧‧‧PMOS電晶體
MP2‧‧‧PMOS電晶體
MP3‧‧‧第一PMOS電晶體
MP4‧‧‧第二PMOS電晶體
MP5‧‧‧第三PMOS電晶體
MP6‧‧‧第四PMOS電晶體
OP_CH1‧‧‧通道放大器
OP_CH1_a‧‧‧通道放大器
OP_CH2‧‧‧通道放大器
OP_CH2_a‧‧‧通道放大器
OP_CH3‧‧‧通道放大器
OP_CH3_a‧‧‧通道放大器
OP_REF‧‧‧參考運算放大器
OP_REF_1‧‧‧第一參考運算放大器
OP_REF_2‧‧‧第二參考運算放大器
OR1‧‧‧或電路
PW1‧‧‧脈衝寬度
PW2‧‧‧脈衝寬度
R‧‧‧RGB視訊信號
R1~R18‧‧‧電阻器
SW1‧‧‧第一開關
SW2‧‧‧第一開關
SW3‧‧‧第二開關
SW4‧‧‧第二開關
SW5‧‧‧第三開關
SW6‧‧‧第三開關
TP‧‧‧負載信號
VB1‧‧‧第一偏壓電壓
VB2‧‧‧第二偏壓電壓
VCOM‧‧‧共同電壓
VCON_IB‧‧‧偏壓電流控制信號
VDD‧‧‧供電電壓
VGMA1~VGMA18‧‧‧伽瑪電壓
VIN‧‧‧輸入電壓信號
VI_REF‧‧‧輸入信號
VIN1~VINn‧‧‧輸入電壓信號
VO_REF‧‧‧輸出信號
VO_REF_1‧‧‧第一參考輸出信號
VO_REF_2‧‧‧第二參考輸出信號
VOEX1‧‧‧輸出信號
VOEX2‧‧‧輸出信號
Voff‧‧‧切斷電壓
Von‧‧‧接通電壓
VOUT‧‧‧輸出電壓信號
VREF_L‧‧‧第二參考電壓
VREF_H‧‧‧第一參考電壓
Vsync‧‧‧垂直同步信號
XOR1‧‧‧第一互斥或電路
XOR2‧‧‧第二互斥或電路
Y1~Yn‧‧‧源極信號/輸出電壓信號
藉由參看附圖詳細描述例示性實施例，對於熟習此項技術者而言，特徵將變得顯而易見。
圖1繪示源極驅動電路的實施例。
圖2繪示圖1的源極驅動電路中的數位至類比轉換器的實施例。
圖3繪示圖1的源極驅動電路中的輸出緩衝電路的實施例。
圖4繪示圖3的輸出緩衝電路的通道放大電路的通道放大器的實施例。
圖5繪示圖3的輸出緩衝電路的偏壓電流控制信號產生電路中的參考運算放大器的實施例。
圖6繪示圖3的輸出緩衝電路的偏壓電流控制信號產生電路的操作的時序圖的範例。
圖7繪示圖3的輸出緩衝電路的通道放大器的操作的時序圖的範例。
圖8繪示圖3的輸出緩衝電路的偏壓電流控制信號產生電路的結構的實施例。
圖9繪示圖8的偏壓電流控制信號產生電路的操作的時序圖的範例。
圖10繪示圖1的源極驅動電路中的輸出緩衝電路的另一實施例。
圖11繪示圖10的輸出緩衝電路的通道放大電路中的通道放 大器的實施例。
圖12繪示關於格雷碼的位元值的尾電流以及關於圖11的通道放大器中的尾電流的量值的輸出電壓的迴轉率。
圖13及圖14繪示包含源極驅動電路的佈局的實施例。
圖15繪示包含源極驅動電路的前述實施例中的任一者的LCD裝置。
圖16繪示操作顯示裝置的源極驅動電路的方法的實施例。
圖17繪示操作顯示裝置的源極驅動電路的方法的另一實施例。
在下文關於附圖更全面描述範例實施例。然而，範例實施例可按照不同形式體現且不應解釋為限於本文中所闡述的實施例。實情為，提供此等實施例，以使得本揭露將為全面且完整的，且將向熟習此項技術者完全傳達例示性實施方案。相似參考數字在全文中指示相似元件。
圖1繪示源極(source)驅動電路100的實施例，其包含移位暫存器(register)110、資料鎖存(latch)電路120、數位至類比轉換器130以及輸出緩衝電路140。
移位暫存器110可基於時脈(clock)信號CLK以及輸入/輸出控制信號DIO而產生脈衝(pulse)信號。資料鎖存電路120可接收資料DATA以及負載信號TP。資料鎖存電路120可根據移 位暫存器110的移位序列而鎖存資料DATA，且在負載信號TP得以施加時輸出資料DATA。
數位至類比轉換器130可使用灰階(gray)電壓GMA而產生對應於資料鎖存電路120的輸出信號D1至Dn的輸入電壓信號VIN1至VINn，輸入電壓信號VIN1至VINn為類比信號。
輸出緩衝電路140可補償迴轉率，且緩衝輸入電壓信號VIN1至VINn以產生源極信號Y1至Yn。源極信號Y1至Yn可根據施加至資料鎖存電路120的資料DATA的序列而輸出至每一源極線。根據一個實施例，源極驅動電路100可具有如下所述的輸出緩衝電路的結構。
源極驅動電路100中所包含的輸出緩衝電路140可包含偏壓電流控制信號產生電路以及通道放大電路。偏壓電流控制信號產生電路可包含參考運算放大器，且對參考運算放大器的輸入信號以及輸出信號執行互斥或(exclusive OR)運算以產生偏壓電流控制信號。通道放大電路可回應於偏壓電流控制信號而補償迴轉率，且對多個輸入電壓信號執行緩衝以產生多個輸出電壓信號。輸出緩衝電路可進一步回應於顯示裝置的源極驅動電路的格雷碼而補償迴轉率。多個輸出信號的尾(tail)電流的量值可根據格雷碼的位元的組合而調整。迴轉率可根據尾電流的增大而增大。亦即，隨著輸出信號的尾電流的量值增大，輸出電壓信號的轉變時間變短。
圖2繪示圖1的源極驅動電路中的數位至類比轉換器130 的實施例。參看圖2，數位至類比轉換器130可包含電阻器串132以及切換電路134。
電阻器串132可耦接於第一參考電壓VREF_H與第二參考電壓VREF_L之間，且可包含彼此串聯連接的多個電阻器R1至R18。耦接至電阻器的節點可輸出伽瑪(gamma)電壓VGMA1至VGMA18。當數位輸入信號D1、D2、......、及Dn為18位元資料時，電阻器串132可包含18個電阻器且可輸出18個伽瑪電壓VGMA1至VGMA18。
切換電路134可輸出對應於數位輸入信號D1、D2、......、及Dn的伽瑪電壓VGMA1至VGMA18來作為輸入電壓信號VIN1至VINn。雖然展示了18個電阻器，但在其他實施例中，可使用不同數目的電阻器及/或可產生不同數目的伽瑪電壓。
圖3繪示圖1的源極驅動電路中的輸出緩衝電路140的實施例。參看圖3，輸出緩衝電路140可包含偏壓電流控制信號產生電路150以及通道放大電路141。
偏壓電流控制信號產生電路150可包含參考運算放大器OP_REF_1，且可對參考運算放大器OP_REF_1的輸入信號VI_REF以及輸出信號VO_REF執行互斥或運算。互斥或運算產生偏壓電流控制信號VCON_IB。通道放大電路141可回應於偏壓電流控制信號VCON_IB而補償迴轉率，且對輸入電壓信號VIN1至VINn執行緩衝以產生輸出電壓信號Y1至Yn。通道放大電路141可包含通道放大器OP_CH1、OP_CH2及OP_CH3。
更具體言之，偏壓電流控制信號產生電路150可包含參考運算放大器OP_REF_1以及互斥或(exclusive OR，XOR)電路XOR1。互斥或電路XOR1可對參考運算放大器OP_REF_1的輸入信號VI_REF以及輸出信號VO_REF執行互斥或運算以產生偏壓電流控制信號VCON_IB。
偏壓電流控制信號VCON_IB可在轉變(transition)週期期間啟動，在轉變週期中，參考運算放大器OP_REF_1的輸出信號自最小值改變至最大值的一半。在一個實施例中，偏壓電流控制信號VCON_IB可在轉變週期期間啟動，在轉變週期中，參考運算放大器OP_REF_1的輸出信號自接地電壓改變至供電電壓的一半。
圖4繪示圖3的輸出緩衝電路的通道放大電路141中的通道放大器OP_CH1的實施例。參看圖4，通道放大器OP_CH1可包含差動(differential)輸入單元146、上偏壓單元142、下偏壓單元144、負載級147以及輸出級148。
差動輸入單元146可包含P型差動輸入單元以及N型差動輸入單元，且可在差動模式中接收輸入電壓信號VIN以及輸出電壓信號VOUT。P型差動輸入單元可包含PMOS電晶體MP1及MP2，且N型差動輸入單元可包含NMOS電晶體MN1及MN2。
上偏壓單元142可電性連接至P型差動輸入單元，將P型差動輸入單元連接至供電電壓VDD，且回應於偏壓電流控制信號VCON_IB而調整供應至P型差動輸入單元的偏壓電流的量值。
下偏壓單元144可電性連接至N型差動輸入單元，將N型差動輸入單元連接至接地電壓，且回應於偏壓電流控制信號VCON_IB而調整供應至N型差動輸入單元的偏壓電流的量值。
負載級147可電性連接至差動輸入單元146，且作為差動輸入單元146的負載而操作。輸出級148可電性連接至負載級147，且將負載級147的輸出端子連接至供電電壓VDD或接地。在一個實施例中，參考運算放大器OP_REF_1以及通道放大器OP_CH1、OP_CH2及OP_CH3可具有相同電性特性。
上偏壓單元142可包含第一PMOS電晶體MP3、第二PMOS電晶體MP4以及開關SW1。第一PMOS電晶體MP3可具有連接至供電電壓VDD的源極(source)、被施加第一偏壓電壓VB1的閘(gate)極以及連接至P型差動輸入單元的汲極(drain)。第二PMOS電晶體MP4可具有連接至供電電壓VDD的源極以及被施加第一偏壓電壓VB1的閘極。開關SW1可耦接於第二PMOS電晶體MP4的汲極與P型差動輸入單元之間，且回應於偏壓電流控制信號VCON_IB而接通或切斷。第二PMOS電晶體的大小可為第一PMOS電晶體的大小的一半。
下偏壓單元144可包含第一NMOS電晶體MN3、第二NMOS電晶體MN4以及開關SW2。第一NMOS電晶體MN3可具有連接至接地電壓的源極、被施加第二偏壓電壓VB2的閘極以及連接至N型差動輸入單元的汲極。第二NMOS電晶體MN4可具有連接至接地電壓的源極以及被施加第二偏壓電壓VB2的閘極。 開關SW2可耦接於第二NMOS電晶體MN4的汲極與N型差動輸入單元之間，且回應於偏壓電流控制信號VCON_IB而接通或切斷。第二NMOS電晶體的大小可為第一NMOS電晶體的大小的一半。
通道放大器OP_CH1可回應於偏壓電流控制信號VCON_IB而藉由調整供應至差動輸入單元146的偏壓電流來補償輸出電壓的迴轉率。此可使用上偏壓單元142中所包含的偏壓電流調整單元143以及下偏壓單元144中所包含的偏壓電流調整單元145來實現。
偏壓電流調整單元143可包含第二PMOS電晶體MP4以及開關SW1。偏壓電流調整單元145可包含第二NMOS電晶體MN4以及開關SW2。通道放大器OP_CH1可回應於偏壓電流控制信號VCON_IB而在輸出信號的轉變週期期間將額外偏壓電流供應至差動輸入單元146。
圖5繪示圖3的輸出緩衝電路的偏壓電流控制信號產生電路150中的參考運算放大器OP_REF的實施例。參看圖5，參考運算放大器OP_REF可包含差動輸入單元156、上偏壓單元152、下偏壓單元154、負載級157以及輸出級158。圖5的參考運算放大器OP_REF的結構可與通道放大器OP_CH1的結構相同，不同之處在於偏壓電流調整單元143及145。因此，參考運算放大器OP_REF的電性特性可類似於通道放大器OP_CH1的電性特性。
圖6繪示圖3的輸出緩衝電路的偏壓電流控制信號產生 電路的操作的時序圖的範例，且圖7繪示圖3的輸出緩衝電路的通道放大器的操作的時序圖的範例。
參看圖6，當參考運算放大器OP_REF的輸入信號(亦即，參考輸入信號VI_REF)自「0」位準(level)改變至VDD位準時，參考運算放大器OP_REF的輸出信號(亦即，參考輸出信號VO_REF)可按照某個迴轉率而自「0」位準改變至VDD位準。在輸出緩衝電路中，由圖3的偏壓電流控制信號產生電路150產生的偏壓電流控制信號VCON_IB可在轉變週期期間啟動。轉變週期可包含參考運算放大器OP_REF的輸出信號自最小值(例如，0伏特)改變至最大值(例如，VDD)的一半的週期。亦即，偏壓電流控制信號VCON_IB可具有脈衝寬度PW1，且在脈衝寬度PW1的週期期間將額外偏壓電流提供至通道放大電路141的通道放大器。
參看圖7，當通道放大器的輸入信號VIN自最小伽瑪值VGMA1改變至最大伽瑪值VGMA18時，通道放大器的輸出信號VOUT可按照某個迴轉率而自最小伽瑪值VGMA1改變至最大伽瑪值VGMA18。
根據輸出緩衝電路的一個實施例，在通道放大器的輸出電壓信號VOUT的轉變週期期間，由偏壓電流控制信號產生電路150產生的偏壓電流控制信號VCON_IB可將額外偏壓電流提供至通道放大器。因此，可補償迴轉率。
因為輸出緩衝電路補償迴轉率，所以輸出緩衝電路可具 有增大的迴轉率，且與不具有迴轉率補償的輸出緩衝電路相比，電壓位準的轉變可在較短時間內實現。偏壓電流控制信號VCON_IB可在轉變週期期間啟動，在轉變週期中，參考運算放大器OP_REF的輸出信號自最小值(例如，0伏特)改變至最大值(例如，VDD)的一半。
圖8繪示圖3的輸出緩衝電路的偏壓電流控制信號產生電路的實施例。參考圖8，偏壓電流控制信號產生電路150a可包含第一參考運算放大器OP_REF_1、第一互斥或電路XOR1、反相器(inverter)INV1、第二參考運算放大器OP_REF_2、第二互斥或電路XOR2以及或(OR)電路OR1。
第一參考運算放大器OP_REF_1可緩衝第一參考輸入信號VI_REF以產生第一參考輸出信號VO_REF_1。第一互斥或電路XOR1可對第一參考輸入信號VI_REF以及第一參考輸出信號VO_REF_1執行互斥或運算。反相器INV1可將第一參考輸入信號VI_REF的相位反相。第二參考運算放大器OP_REF_2可緩衝反相器INV1的輸出信號以產生第二參考輸出信號VO_REF_2。第二互斥或電路XOR2可對反相器INV1的輸出信號以及第二參考輸出信號VO_REF_2執行互斥或運算。或電路OR1可對第一互斥或電路XOR1的輸出信號以及第二互斥或電路XOR2的輸出信號執行或運算以產生偏壓電流控制信號VCON_IB。
圖9繪示偏壓電流控制信號產生電路150a的操作的時序圖的範例。參看圖8及圖9，偏壓電流控制信號產生電路150a可 對第一互斥或電路XOR1的輸出信號VOEX1以及第二互斥或電路XOR2的輸出信號VOEX2執行或運算以產生偏壓電流控制信號VCON_IB。因此，偏壓電流控制信號VCON_IB的脈衝寬度可藉由一信號來判定，所述信號具有脈衝寬度PW1的VOEX1以及脈衝寬度PW2的VOEX2的較寬脈衝寬度。圖8的偏壓電流控制信號產生電路150a可供應足夠額外偏壓電流(即使參考輸出信號VO_REF_1及VO_REF_2的上升轉變時間以及下降轉變時間彼此不相等時亦可如此)，且接著執行迴轉率補償。
圖10繪示圖1的源極驅動電路中的輸出緩衝電路的另一實施例。參看圖10，輸出緩衝電路140a可包含偏壓電流控制信號產生電路150a以及通道放大電路141a。
偏壓電流控制信號產生電路150a可具有與圖3的偏壓電流控制信號產生電路150相同的結構。通道放大電路141a可回應於偏壓電流控制信號VCON_IB以及格雷碼而補償迴轉率，且對輸入電壓信號VIN1至VINn執行緩衝以產生輸出電壓信號Y1至Yn。通道放大電路141a可包含通道放大器OP_CH1_a、OP_CH2_a及OP_CH3_a。
圖10的偏壓電流控制信號產生電路150a可回應於格雷碼的位元D6及D7以及偏壓電流控制信號VCON_IB而調整偏壓電流。因此，可較精確地補償迴轉率。格雷碼的位元D6及圖7可為自圖1的資料鎖存電路120的輸出信號D1至Dn所挑選的碼。
圖11繪示圖10的輸出緩衝電路的通道放大電路中的通 道放大器的實施例。參看圖11，通道放大器OP_CH1_a可包含差動輸入單元146、上偏壓單元142a、下偏壓單元144a、負載級147以及輸出級148。
差動輸入單元146可包含P型差動輸入單元以及N型差動輸入單元，且可在差動模式中接收輸入電壓信號VIN以及輸出電壓信號VOUT。P型差動輸入單元可包含PMOS電晶體MP1及MP2，且N型差動輸入單元可包含NMOS電晶體MN1及MN2。
上偏壓單元142a可電性連接至P型差動輸入單元，將P型差動輸入單元連接至供電電壓VDD，且回應於偏壓電流控制信號VCON_IB以及格雷碼的位元D6及D7而調整供應至P型差動輸入單元的偏壓電流的量值。
下偏壓單元144a可電性連接至N型差動輸入單元，將N型差動輸入單元連接至接地電壓，且回應於偏壓電流控制信號VCON_IB以及格雷碼的位元D6及D7而調整供應至N型差動輸入單元的偏壓電流的量值。
負載級147可電性連接至差動輸入單元146，且作為差動輸入單元146的負載而操作。輸出級148可電性連接至負載級147，且將負載級147的輸出端子連接至供電電壓VDD或接地。
上偏壓單元142a可包含第一PMOS電晶體MP3、第二PMOS電晶體MP4、第三PMOS電晶體MP5、第四PMOS電晶體MP6、第一開關SW1、第二開關SW3以及第三開關SW5。
第一PMOS電晶體MP3可具有連接至供電電壓VDD的 源極、被施加第一偏壓電壓VB1的閘極以及連接至P型差動輸入單元的汲極。第二PMOS電晶體MP4可具有連接至供電電壓VDD的源極以及被施加第一偏壓電壓VB1的閘極。第三PMOS電晶體MP5可具有連接至供電電壓VDD的源極以及被施加第一偏壓電壓VB1的閘極。第四PMOS電晶體MP6可具有連接至供電電壓VDD的源極以及被施加第一偏壓電壓VB1的閘極。
第一開關SW1可耦接於第二PMOS電晶體MP4的汲極與P型差動輸入單元之間，且回應於偏壓電流控制信號VCON_IB而接通或切斷。第二開關SW3可耦接於第三PMOS電晶體MP5的汲極與P型差動輸入單元之間，且回應於格雷碼的第一位元D6而接通或切斷。第三開關SW5可耦接於第四PMOS電晶體MP6的汲極與P型差動輸入單元之間，且回應於格雷碼的第二位元D7而接通或切斷。
第二PMOS電晶體MP4的大小可小於第一PMOS電晶體MP3的大小(例如，為第一PMOS電晶體MP3的大小的一半)，第三PMOS電晶體MP5的大小可小於第一PMOS電晶體MP3的大小(例如，為第一PMOS電晶體MP3的大小的四分之一)，且第四PMOS電晶體MP6的大小可小於第一PMOS電晶體MP3的大小(例如，為第一PMOS電晶體MP3的大小的八分之一)。
下偏壓單元144a可包含第一NMOS電晶體MN3、第二NMOS電晶體MN4、第三NMOS電晶體MN5、第四NMOS電晶體MN6、第一開關SW2、第二開關SW4以及第三開關SW6。
第一NMOS電晶體MN3可具有連接至接地電壓的源極、被施加第二偏壓電壓VB2的閘極以及連接至N型差動輸入單元的汲極。第二NMOS電晶體MN4可具有連接至接地電壓的源極以及被施加第二偏壓電壓VB2的閘極。第三NMOS電晶體MN5可具有連接至接地電壓的源極以及被施加第二偏壓電壓VB2的閘極。第四NMOS電晶體MN6可具有連接至接地電壓的源極以及被施加第二偏壓電壓VB2的閘極。
第一開關SW2可耦接於第二NMOS電晶體MN4的汲極與N型差動輸入單元之間，且回應於偏壓電流控制信號VCON_IB而接通或切斷。第二開關SW4可耦接於第三NMOS電晶體MN5的汲極與N型差動輸入單元之間，且回應於格雷碼的第一位元D6而接通或切斷。第三開關SW6可耦接於第四NMOS電晶體MN6的汲極與N型差動輸入單元之間，且回應於格雷碼的第二位元D7而接通或切斷。
第二NMOS電晶體MN4的大小可小於第一NMOS電晶體MN3的大小(例如，為第一NMOS電晶體MN3的大小的一半)，第三NMOS電晶體MN5的大小可小於第一NMOS電晶體MN3的大小(例如，為第一NMOS電晶體MN3的大小的四分之一)，且第四NMOS電晶體MN6的大小可小於第一NMOS電晶體MN3的大小(例如，為第一NMOS電晶體MN3的大小的八分之一)。
圖12繪示關於格雷碼的位元值的尾電流以及關於圖11的通道放大器中的尾電流的量值的輸出電壓的迴轉率的圖。
參看圖12，輸出信號的尾電流的量值可經組態以根據格雷碼的位元的組合而調整。舉例而言，當D6=0且D7=0時，具有最低位準的額外電流可供應至通道放大器。當D6=1且D7=1時，具有最高位準的額外電流可供應至通道放大器。隨著尾電流Itail1、Itail2及Itail3的量值增大，通道放大器的輸出電壓的位準轉變可更快。亦即，隨著尾電流Itail1、Itail2及Itail3的量值增大，迴轉率可增大。
圖13及圖14繪示源極驅動電路的佈局(layout)的實施例。參看圖13，在源極驅動電路200中，偏壓電流控制信號產生電路230可位於通道放大電路210與220之間。參看圖14，在源極驅動電路300中，偏壓電流控制信號產生電路330_1及330_2可位於通道放大電路310及320的外部。亦即，偏壓電流控制信號產生電路330_1及330_2可位於源極驅動電路300的兩端。
圖15繪示可包含本文所述的源極驅動電路的實施例中的任一者的液晶顯示器(liquid crystal display，LCD)裝置1000的實施例。參看圖15，LCD裝置1000可包含控制器1100、閘極驅動電路1200、源極驅動電路1300、液晶面板1400以及灰階電壓(gray code)產生器1500。
液晶面板1400可包含位於矩陣的每一交叉點處的薄膜電晶體(Thin Film Transistors，TFT)。TFT可具有接收源極信號(亦稱為「資料信號(data signal)」)的源極以及接收閘極信號(亦稱為「掃描信號(scan signal)」)的閘極。儲存電容器CST與液晶電 容器CLC可連接於TFT的汲極與共同電壓(common voltage)VCOM之間。液晶面板1400可分別經由閘極線G1至Gn而接收閘極信號，且分別經由源極線D1至Dm而接收源極信號。閘極驅動電路1200可藉由組合接通電壓(on-voltage)Von以及切斷電壓(off-voltage)Voff而產生閘極信號，且將閘極信號施加至閘極線G1至Gn。
灰階電壓產生器1500可產生與LCD裝置1000的亮度相關聯的正及負灰階電壓GMA。
源極驅動電路1300可藉由使用自灰階電壓產生器1500輸出的灰階電壓GMA而對自控制器1100接收的資料DATA執行數位至類比(D/A)轉換，且將所轉換的資料施加至源極線D1至Dm。
控制器1100可接收RGB視訊信號R、G及B以及控制信號。控制信號可包含例如垂直同步信號Vsync、水平同步信號Hsync、主要時脈信號MCLK、資料啟用信號DE等。控制器1100可基於控制信號而產生源極控制信號CONT1以及閘極控制信號CONT2。控制器1100亦可適當地處理RGB視訊信號R、G及B，以便滿足液晶面板1400的操作條件。接著，控制器1100可將閘極控制信號CONT2傳輸至閘極驅動電路1200，且將源極控制信號CONT1以及視訊信號DATA(R,G,B)傳輸至源極驅動電路1300。
閘極驅動電路1200以及源極驅動電路1300可分別包含 多個閘極驅動積體電路(Integrated circuit，IC)以及多個源極驅動IC。資料DATA可判定關於每一像素的灰階。源極驅動電路1300可將源極信號施加至配置於液晶面板1400上的源極線，且閘極驅動電路1200可將閘極信號施加至配置於液晶面板1400上的閘極線。
圖15的LCD裝置1000中所包含的源極驅動電路1300可具有與圖1的源極驅動電路100相同的結構。因此，LCD裝置1000可包含根據本文所述的實施例中的任一者的輸出緩衝電路。
LCD裝置1000中所包含的輸出緩衝電路可包含偏壓電流控制信號產生電路以及通道放大電路。偏壓電流控制信號產生電路可包含參考運算放大器，且對參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生偏壓電流控制信號。通道放大電路可回應於偏壓電流控制信號而補償迴轉率，且對多個輸入電壓信號執行緩衝以產生多個輸出電壓信號。
輸出緩衝電路可進一步回應於顯示裝置的源極驅動電路的格雷碼而補償迴轉率。多個輸出信號的尾電流的量值可根據格雷碼的位元的組合而調整。迴轉率可根據尾電流的增大而增大。亦即，隨著輸出電壓信號的尾電流的量值增大，輸出電壓信號的轉變時間可變短。
圖16繪示操作顯示裝置的源極驅動電路的方法的實施例。參看圖16，操作顯示裝置的源極驅動電路的方法可包含以下步驟：
(1)使用移位暫存器而基於時脈信號以及輸入/輸出控制信號來產生脈衝信號(S1)；(2)根據所述移位暫存器的移位序列而鎖存資料，且回應於負載信號而將所述資料作為數位輸入信號來輸出(S2)；(3)使用灰階電壓來產生對應於所述數位輸入信號的輸入電壓信號(S3)；(4)對參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生偏壓電流控制信號(S4)。
(5)回應於所述偏壓電流控制信號而補償迴轉率(S5)。
(6)對所述輸入電壓信號執行緩衝以產生源極信號(S6)。
圖17繪示操作顯示裝置的源極驅動電路的方法的另一實施例。參看圖17，操作顯示裝置的源極驅動電路的方法可包含以下步驟：
(1)使用移位暫存器而基於時脈信號以及輸入/輸出控制信號來產生脈衝信號(S1)；(2)根據所述移位暫存器的移位序列而鎖存資料，且回應於負載信號而將所述資料作為數位輸入信號來輸出(S2)；(3)使用灰階電壓來產生對應於所述數位輸入信號的輸入電壓信號(S3)；(4)對參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生偏壓電流控制信號(S4)。
(5)回應於所述偏壓電流控制信號而補償迴轉率(S5)。
(6)回應於格雷碼而補償所述迴轉率(S7)。
(7)對所述輸入電壓信號執行緩衝以產生源極信號(S6)。
在上文中，已描述輸出緩衝電路、包含所述輸出緩衝電路的源極驅動電路以及具有所述源極驅動電路的LCD裝置。在其他實施例中，所述輸出緩衝電路以及包含所述輸出緩衝器的源極驅動電路可實施於其他類型的顯示裝置中，包含(但不限於)電漿顯示面板(plasma display panel，PDP)以及有機發光二極體(organic light emitting diode，OLED)。
藉由概括及回顧，一個或多個實施例旨在提供一種源極驅動電路，其改變輸出信號的迴轉率，以使得輸出緩衝電路可用於高解析度且大尺寸的面板，且具有低功率消耗。
本文中已揭示了範例實施例，且雖然使用了具體術語，但是所述術語是以通用且描述性的意義而非出於限制目的加以使用，且將如此作出解釋。在一些情況下，如一般熟習此項技術者將自本申請案的申請時起明白，關於特定實施例而描述的特徵、特性及/或元件可獨立使用或結合關於其他實施例而描述的特徵、特性及/或元件來使用，除非另有其他具體指示。因此，熟習此項技術者將理解，可進行形式及細節的各種改變，而不偏離如隨附申請專利範圍中所闡述的本發明的精神與範疇。
100‧‧‧源極驅動電路
110‧‧‧移位暫存器
120‧‧‧資料鎖存電路
130‧‧‧數位至類比轉換器
140‧‧‧輸出緩衝電路
CLK‧‧‧時脈信號
D1~Dn‧‧‧輸出信號/數位輸入信號
DATA(R,G,B)‧‧‧視訊信號
DIO‧‧‧輸入/輸出控制信號
GMA‧‧‧灰階電壓
TP‧‧‧負載信號
VIN1~VINn‧‧‧輸入電壓信號
Y1~Yn‧‧‧源極信號/輸出電壓信號

Claims (30)

  1. 一種輸出緩衝電路，包括：一偏壓電流控制信號產生電路，包含一參考運算放大器，所述偏壓電流控制信號產生電路經組態以對所述參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生一偏壓電流控制信號；以及一通道放大電路，經組態以回應於所述偏壓電流控制信號而調整多個輸出電壓信號的一迴轉率，且所述通道放大電路經組態以對多個輸入電壓信號執行緩衝以產生所述多個輸出電壓信號。
  2. 如申請專利範圍第1項所述的電路，其中所述輸出緩衝電路經組態以進一步回應於一顯示裝置的一源極驅動電路的一格雷碼而調整所述多個輸出電壓信號的所述迴轉率。
  3. 如申請專利範圍第2項所述的電路，其中所述多個輸出電壓信號的尾電流的量值經組態以根據所述格雷碼的位元的組合而調整。
  4. 如申請專利範圍第2項所述的電路，其中所述迴轉率隨著所述尾電流的增大而增大。
  5. 如申請專利範圍第1項所述的電路，其中所述偏壓電流控制信號產生電路包括：一互斥或電路，其對所述參考運算放大器的所述輸入信號以及所述輸出信號執行所述互斥或運算以產生所述偏壓電流控制信號。
  6. 如申請專利範圍第5項所述的電路，其中所述偏壓電流控制信號經組態以在轉變週期期間啟動，在所述轉變週期中，所述參考運算放大器的所述輸出信號自一最小值改變至一最大值的一半。
  7. 如申請專利範圍第5項所述的電路，其中所述偏壓電流控制信號經組態以在轉變週期期間啟動，在所述轉變週期中，所述參考運算放大器的所述輸出信號自一接地電壓改變至一供電電壓的一半。
  8. 如申請專利範圍第1項所述的電路，其中所述偏壓電流控制信號產生電路包括：一第一參考運算放大器，經組態以緩衝一第一參考輸入信號以產生一第一參考輸出信號；一第一互斥或電路，經組態以對所述第一參考輸入信號以及所述第一參考輸出信號執行所述互斥或運算；一反相器，經組態以將所述第一參考輸入信號的相位反相；一第二參考運算放大器，經組態以緩衝所述反相器的一輸出信號以產生一第二參考輸出信號；一第二互斥或電路，經組態以對所述反相器的所述輸出信號以及所述第二參考輸出信號執行所述互斥或運算；以及一或電路，經組態以對所述第一互斥或電路的輸出信號以及所述第二互斥或電路的輸出信號執行或運算以產生所述偏壓電流控制信號。
  9. 如申請專利範圍第8項所述的電路，其中所述第一參考運算放大器以及所述第二參考運算放大器經組態以具有實質上相等的一個或多個電性特性。
  10. 如申請專利範圍第8項所述的電路，其中所述偏壓電流控制信號經組態以在一信號的一脈衝持續時間期間啟動，所述信號具有所述第一互斥或電路的所述輸出信號以及所述第二互斥或電路的所述輸出信號的較寬脈衝寬度。
  11. 如申請專利範圍第8項所述的電路，其中所述偏壓電流控制信號經組態以在以下兩者的較長週期期間啟動：一第一轉變週期，其中所述第一參考運算放大器的所述輸出信號自一最小值改變至一最大值的一半，或一第二轉變週期，其中所述第二參考運算放大器的所述輸出信號自所述最大值改變至所述最大值的一半。
  12. 如申請專利範圍第8項所述的電路，其中所述偏壓電流控制信號經組態以在以下兩者的較長週期期間啟動：一第一轉變週期，其中所述第一參考運算放大器的所述輸出信號自一接地電壓增大至一供電電壓的一半，或一第二轉變週期，其中所述第二參考運算放大器的所述輸出信號自所述供電電壓減小至所述供電電壓的一半。
  13. 如申請專利範圍第1項所述的電路，其中所述通道放大電路包含經組態以產生所述多個輸出電壓信號的多個通道放大器，其中所述通道放大器中的每一者包括： 一差動輸入單元，經組態以包含一P型差動輸入單元以及N型差動輸入單元，且在一差動模式中接收一輸入電壓信號以及一輸出電壓信號；一上偏壓單元，電性連接至所述P型差動輸入單元，且經組態以將所述P型差動輸入單元連接至一供電電壓，且回應於所述偏壓電流控制信號而調整供應至所述P型差動輸入單元的偏壓電流的量值；一下偏壓單元，電性連接至所述N型差動輸入單元，且經組態以將所述N型差動輸入單元連接至一接地電壓，且回應於所述偏壓電流控制信號而調整供應至所述N型差動輸入單元的偏壓電流的量值；一負載級，電性連接至所述差動輸入單元，且經組態以作為所述差動輸入單元的負載而操作；以及一輸出級，電性連接至所述負載級，且經組態以將所述負載級的輸出端子連接至所述供電電壓或所述接地電壓。
  14. 如申請專利範圍第13項所述的電路，其中所述參考運算放大器以及所述通道放大器經組態以具有實質上相等的一個或多個電性特性。
  15. 如申請專利範圍第13項所述的電路，其中所述上偏壓單元包括：一第一PMOS電晶體，經組態以具有連接至所述供電電壓的源極、被施加一第一偏壓電壓的閘極以及連接至所述P型差動輸 入單元的汲極；一第二PMOS電晶體，經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極；以及一開關，經組態以耦接於所述第二PMOS電晶體的汲極與所述P型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷。
  16. 如申請專利範圍第15項所述的電路，其中所述第二PMOS電晶體的大小實質上為所述第一PMOS電晶體的大小的一半。
  17. 如申請專利範圍第13項所述的電路，其中所述下偏壓單元包括：一第一NMOS電晶體，經組態以具有連接至所述接地電壓的源極、被施加一第二偏壓電壓的閘極以及連接至所述N型差動輸入單元的汲極；一第二NMOS電晶體，經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極；以及一開關，經組態以耦接於所述第二NMOS電晶體的汲極與所述N型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷。
  18. 如申請專利範圍第17項所述的電路，其中所述第二NMOS電晶體的大小實質上為所述第一NMOS電晶體的大小的一半。
  19. 如申請專利範圍第13項所述的電路，其中所述上偏壓單元包括：一第一PMOS電晶體，經組態以具有連接至所述供電電壓的源極、被施加一第一偏壓電壓的閘極以及連接至所述P型差動輸入單元的汲極；一第二PMOS電晶體，經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極；一第三PMOS電晶體，經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極；一第四PMOS電晶體，經組態以具有連接至所述供電電壓的源極以及被施加所述第一偏壓電壓的閘極；一第一開關，經組態以耦接於所述第二PMOS電晶體的汲極與所述P型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷；一第二開關，經組態以耦接於所述第三PMOS電晶體的汲極與所述P型差動輸入單元之間，且回應於一格雷碼的第一位元而接通或切斷；以及一第三開關，經組態以耦接於所述第四PMOS電晶體的汲極與所述P型差動輸入單元之間，且回應於所述格雷碼的第二位元而接通或切斷。
  20. 如申請專利範圍第19項所述的電路，其中所述第二PMOS電晶體的大小為所述第一PMOS電晶體的大小的大約一 半，所述第三PMOS電晶體的大小為所述第一PMOS電晶體的大小的大約四分之一，且所述第四PMOS電晶體的大小為所述第一PMOS電晶體的大小的大約八分之一。
  21. 如申請專利範圍第13項所述的電路，其中所述下偏壓單元包括：一第一NMOS電晶體，經組態以具有連接至所述接地電壓的源極、被施加第二偏壓電壓的閘極以及連接至所述N型差動輸入單元的汲極；一第二NMOS電晶體，經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極；一第三NMOS電晶體，經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極；一第四NMOS電晶體，經組態以具有連接至所述接地電壓的源極以及被施加所述第二偏壓電壓的閘極；一第一開關，經組態以耦接於所述第二NMOS電晶體的汲極與所述N型差動輸入單元之間，且回應於所述偏壓電流控制信號而接通或切斷；一第二開關，經組態以耦接於所述第三NMOS電晶體的汲極與所述N型差動輸入單元之間，且回應於一格雷碼的第一位元而接通或切斷；以及一第三開關，經組態以耦接於所述第四NMOS電晶體的汲極與所述N型差動輸入單元之間，且回應於所述格雷碼的第二位元 而接通或切斷。
  22. 如申請專利範圍第21項所述的電路，其中所述第二NMOS電晶體的大小為所述第一NMOS電晶體的大小的大約一半，所述第三NMOS電晶體的大小為所述第一NMOS電晶體的大小的大約四分之一，且所述第四NMOS電晶體的大小為所述第一NMOS電晶體的大小的大約八分之一。
  23. 一種顯示裝置的源極驅動電路，包括：一移位暫存器，經組態以基於一時脈信號以及一輸入/輸出控制信號而產生一脈衝信號；一資料鎖存電路，經組態以根據所述移位暫存器的移位序列而鎖存一資料，且回應於一負載信號而將所述資料作為一數位輸入信號而輸出；以及一數位至類比轉換電路，經組態以使用一灰階電壓來產生對應於所述數位輸入信號的一輸入電壓信號；以及一輸出緩衝電路，經組態以緩衝所述輸入電壓信號以產生源極信號，所述輸出緩衝電路包括：一偏壓電流控制信號產生電路，經組態以包含一參考運算放大器，所述偏壓電流控制信號產生電路經組態以對所述參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生一偏壓電流控制信號；以及一通道放大電路，經組態以回應於所述偏壓電流控制信號而調整多個輸出電壓信號的迴轉率，且所述通道放大電路經組 態以對多個輸入電壓信號執行緩衝以產生所述多個輸出電壓信號。
  24. 一種操作一顯示裝置的一源極驅動電路的方法，所述方法包括：使用一移位暫存器而基於一時脈信號以及一輸入/輸出控制信號來產生一脈衝信號；根據所述移位暫存器的移位序列而鎖存一資料，且回應於一負載信號而將所述資料作為一數位輸入信號輸出；使用一灰階電壓來產生對應於所述數位輸入信號的輸入電壓信號；對一參考運算放大器的輸入信號以及輸出信號執行互斥或運算以產生一偏壓電流控制信號；以及回應於所述偏壓電流控制信號而調整多個源極信號的一迴轉率，且對所述輸入電壓信號執行緩衝以產生所述多個源極信號。
  25. 如申請專利範圍第24項所述的方法，更包括：基於所述源極驅動電路的一格雷碼而調整所述多個源極信號的所述迴轉率。
  26. 一種電路，包括：一控制器，基於一第一參考信號以及一第二參考信號而產生一控制信號；以及一信號產生器，基於來自所述控制器的所述控制信號而產生至少一個輸出信號，其中所述信號產生器回應於所述控制信號而 調整一輸入信號的電流，以改變所述輸出信號的迴轉率，其中所述輸出信號包含用於控制一顯示裝置的資訊。
  27. 如申請專利範圍第26項所述的電路，其中所述輸入信號包含一伽瑪電壓。
  28. 如申請專利範圍第26項所述的電路，其中所述控制器：比較所述第一參考信號以及所述第二參考信號，且基於所述比較而產生所述控制信號。
  29. 如申請專利範圍第26項所述的電路，其中所述信號產生器基於所述經調整的電流以及所述顯示裝置的一格雷碼而改變所述迴轉率。
  30. 如申請專利範圍第26項所述的電路，其中所述信號產生器藉由將一偏壓電流添加至所述輸入信號而調整所述輸入信號的所述電流。
TW103107330A 2013-03-05 2014-03-05 輸出緩衝電路以及具備該電路的源極驅動電路 TWI621334B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2013-0023462 2013-03-05
KR1020130023462A KR102055841B1 (ko) 2013-03-05 2013-03-05 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로

Publications (2)

Publication Number Publication Date
TW201436464A true TW201436464A (zh) 2014-09-16
TWI621334B TWI621334B (zh) 2018-04-11

Family

ID=51468822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107330A TWI621334B (zh) 2013-03-05 2014-03-05 輸出緩衝電路以及具備該電路的源極驅動電路

Country Status (4)

Country Link
US (1) US9275595B2 (zh)
KR (1) KR102055841B1 (zh)
CN (1) CN104038206B (zh)
TW (1) TWI621334B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573115B (zh) * 2016-03-11 2017-03-01 奕力科技股份有限公司 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路
TWI703549B (zh) * 2018-03-08 2020-09-01 瑞鼎科技股份有限公司 應用於顯示裝置之電壓校正電路及電壓校正方法
TWI734940B (zh) * 2017-11-28 2021-08-01 大陸商深圳通銳微電子技術有限公司 位準偏移電路及顯示裝置驅動器

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409048B (zh) * 2014-12-19 2018-01-02 二十一世纪（北京）微电子技术有限公司 源极驱动电路、灰度电压产生电路及显示装置
KR102456353B1 (ko) * 2015-04-29 2022-10-20 엘지디스플레이 주식회사 4원색 유기발광 표시장치와 그 구동방법
JP2018148304A (ja) * 2017-03-02 2018-09-20 東芝メモリ株式会社 増幅回路
US10902816B2 (en) * 2017-04-10 2021-01-26 Novatek Microelectronics Corp. Integrated circuit for driving display panel and fan-out compensation method thereof
KR102555210B1 (ko) * 2017-12-29 2023-07-12 엘지디스플레이 주식회사 발광 표시 장치
TWI655622B (zh) * 2018-04-20 2019-04-01 奇景光電股份有限公司 輸出緩衝器與源極驅動器
CN110473505B (zh) * 2018-05-09 2021-06-22 奇景光电股份有限公司 输出缓冲器与源极驱动器
KR102558562B1 (ko) * 2018-07-27 2023-07-24 매그나칩 반도체 유한회사 Emi를 감소시킬 수 있는 제어 버퍼 및 이를 포함하는 소스 드라이버
KR102574314B1 (ko) * 2018-08-09 2023-09-04 삼성전자주식회사 휘도에 기반하여 소스 드라이버의 전압 슬루율을 제어하는 전자 장치
US10902791B2 (en) * 2019-01-16 2021-01-26 Novatek Microelectronics Corp. Method of controlling source driver and related display system
CN110047451A (zh) * 2019-04-09 2019-07-23 深圳市华星光电半导体显示技术有限公司 源极驱动器、阵列基板以及液晶显示面板
TWM602715U (zh) 2019-05-03 2020-10-11 神盾股份有限公司 顯示面板驅動裝置
US11223358B2 (en) * 2020-01-17 2022-01-11 Nxp Usa, Inc. IO analog rail control circuit for power ramps
KR20210133358A (ko) 2020-04-28 2021-11-08 삼성디스플레이 주식회사 데이터 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US11081036B1 (en) * 2020-07-21 2021-08-03 Novatek Microelectronics Corp. Slew rate enhancement circuit
US11651819B2 (en) * 2020-07-24 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating the same
CN112669747B (zh) * 2020-12-14 2022-11-25 北京奕斯伟计算技术股份有限公司 显示处理方法、显示处理装置及显示面板
EP4276812A4 (en) * 2021-01-28 2024-01-10 Huawei Tech Co Ltd DRIVER CIRCUIT AND DISPLAY DEVICE
KR20220134850A (ko) * 2021-03-26 2022-10-06 삼성디스플레이 주식회사 앰프회로 및 이를 포함하는 표시 장치
CN113192452A (zh) * 2021-04-29 2021-07-30 惠州市华星光电技术有限公司 驱动电路、数据驱动方法以及显示面板
TWI793797B (zh) * 2021-10-13 2023-02-21 大陸商常州欣盛半導體技術股份有限公司 降低通道運算放大器電路內插誤差之源極驅動器
CN113628578B (zh) * 2021-10-13 2021-12-31 常州欣盛半导体技术股份有限公司 源极驱动器
KR20230060781A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 표시 장치 및 그의 구동 방법
CN114023234B (zh) * 2021-11-10 2023-07-04 Tcl华星光电技术有限公司 显示装置及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486254B1 (ko) * 2002-08-20 2005-05-03 삼성전자주식회사 액정 표시 장치를 저 전력으로 구동하는 회로 및 그 방법
KR100478341B1 (ko) * 2002-12-31 2005-03-28 엘지.필립스 엘시디 주식회사 액정 표시 장치용 구동 회로
US7429972B2 (en) * 2003-09-10 2008-09-30 Samsung Electronics Co., Ltd. High slew-rate amplifier circuit for TFT-LCD system
KR100532507B1 (ko) * 2004-03-05 2005-11-30 삼성전자주식회사 안정된 출력 스윙 폭과 안정된 지연 시간을 가지는 증폭회로
KR100717278B1 (ko) 2005-05-31 2007-05-15 삼성전자주식회사 슬루 레이트 조절이 가능한 소스 드라이버
KR100763843B1 (ko) * 2005-11-23 2007-10-05 삼성전자주식회사 소스 드라이버 및 상기 소스 드라이버를 구비하는디스플레이 장치
KR100742628B1 (ko) 2005-12-05 2007-07-26 한국과학기술원 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
KR20070070818A (ko) * 2005-12-29 2007-07-04 삼성전자주식회사 출력신호의 슬루 레이트를 조절할 수 있는 데이터 라인드라이버와 그 방법, 상기 데이터 라인 드라이버를구비하는 디스플레이 장치
KR101243814B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 출력 버퍼 및 그 구동 방법과 그를 이용한 표시장치
US8115755B2 (en) * 2006-09-28 2012-02-14 Intersil Americas Inc. Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays
US20080164945A1 (en) * 2007-01-08 2008-07-10 Ping Fong Yang Simple operational amplifiers circuit and alternative circuit of latch circuit
KR100800491B1 (ko) * 2007-01-27 2008-02-04 삼성전자주식회사 업 슬루 레이트와 다운 슬루 레이트의 매칭을 위한 출력버퍼 및 이를 포함하는 소스 드라이버
KR100817302B1 (ko) * 2007-04-24 2008-03-27 삼성전자주식회사 데이터 드라이버 및 이를 갖는 표시장치
KR100893392B1 (ko) 2007-10-18 2009-04-17 (주)엠씨테크놀로지 전압 증폭 출력 회로 및 이를 이용하는 액정 표시 장치의구동 장치
TWI408638B (zh) 2008-10-20 2013-09-11 Raydium Semiconductor Corp 驅動電路系統以及運算放大器迴轉率提高方法
US8188955B2 (en) * 2008-10-27 2012-05-29 Himax Technologies Limited Source driving circuit with output buffer
KR101532268B1 (ko) * 2008-12-18 2015-07-01 삼성전자주식회사 디지털-아날로그 변환기, 이를 포함하는 소스 구동회로, 및소스 구동회로를 포함하는 표시 장치
KR101147354B1 (ko) 2010-07-19 2012-05-23 매그나칩 반도체 유한회사 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
JP2012027127A (ja) 2010-07-21 2012-02-09 Renesas Electronics Corp 液晶表示装置のソースドライバ及びそれを用いた液晶表示装置
KR20120057214A (ko) 2010-11-26 2012-06-05 주식회사 실리콘웍스 평판 표시 장치의 소스 드라이버 출력 회로
JP5719269B2 (ja) 2010-11-29 2015-05-13 ルネサスエレクトロニクス株式会社 演算増幅回路、液晶パネル駆動装置
TWI430565B (zh) 2010-12-10 2014-03-11 Novatek Microelectronics Corp 可調適放大電路
TWI449327B (zh) 2010-12-27 2014-08-11 Novatek Microelectronics Corp 運算放大器之偏壓電流控制方法及驅動電路
TWI454057B (zh) * 2011-03-31 2014-09-21 Raydium Semiconductor Corp 源極驅動器之輸出緩衝器
TWI453725B (zh) * 2012-04-27 2014-09-21 Raydium Semiconductor Corp 驅動裝置、驅動裝置運作方法及自我判斷電壓轉換速率增強放大器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573115B (zh) * 2016-03-11 2017-03-01 奕力科技股份有限公司 具強化迴轉率的緩衝電路及具有該緩衝電路的源極驅動電路
TWI734940B (zh) * 2017-11-28 2021-08-01 大陸商深圳通銳微電子技術有限公司 位準偏移電路及顯示裝置驅動器
TWI703549B (zh) * 2018-03-08 2020-09-01 瑞鼎科技股份有限公司 應用於顯示裝置之電壓校正電路及電壓校正方法

Also Published As

Publication number Publication date
US9275595B2 (en) 2016-03-01
CN104038206B (zh) 2018-07-20
KR20140109135A (ko) 2014-09-15
US20140253534A1 (en) 2014-09-11
TWI621334B (zh) 2018-04-11
CN104038206A (zh) 2014-09-10
KR102055841B1 (ko) 2019-12-13

Similar Documents

Publication Publication Date Title
TWI621334B (zh) 輸出緩衝電路以及具備該電路的源極驅動電路
US8462145B2 (en) Digital-to-analog converter, source driving circuit and display device having the same
US9543912B2 (en) Buffer circuit having an enhanced slew-rate and source driving circuit including the same
US7071669B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
JP4472507B2 (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
JP4172471B2 (ja) 駆動回路、電気光学装置及び電子機器
KR102298849B1 (ko) 표시장치
US20090278868A1 (en) Driving circuit for display apparatus, and method for controlling same
CN107452354B (zh) 一种灰阶控制电路、显示驱动电路及显示装置
US9577619B2 (en) Buffer circuit having amplifier offset compensation and source driving circuit including the same
US7551111B2 (en) Decoder circuit, driving circuit for display apparatus and display apparatus
JP4328596B2 (ja) 差動増幅器
KR20170015749A (ko) 데이터 드라이버 및 이를 포함하는 표시 장치
KR20220050534A (ko) 증폭기 회로의 슬루율 개선 방법 및 이를 사용하는 디스플레이 장치
JP5017871B2 (ja) 差動増幅器及びデジタルアナログ変換器
US9633621B2 (en) Source driving circuit capable of compensating for amplifier offset, and display device including the same
US11799431B2 (en) Output buffer and data driver circuit including the same
US20070132699A1 (en) Output buffer for reducing EMI, source driver including the same, and display device including the same
US7391393B2 (en) Low power and high density source driver and current driven active matrix organic electroluminescent device having the same
Woo et al. High-speed 10-bit LCD column driver with a split DAC and a class-AB output buffer
JP2019028341A (ja) 表示ドライバ及び表示装置
US11322071B2 (en) Operational amplifier compensating for offset voltage, gamma circuit and source driver including same
JP4819921B2 (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
JP3969422B2 (ja) 基準電圧発生回路、表示駆動回路及び表示装置
JP5176689B2 (ja) データドライバ、集積回路装置及び電子機器