CN107578740B - 显示装置、源极驱动电路和显示系统 - Google Patents

Abstract

本发明实施例公开了一种显示装置、源极驱动电路和显示系统，源极驱动电路包括多个源极驱动单元，用于产生源极驱动信号；电源线用于提供电源电压，电源线上分布有多个供电节点，各源极驱动单元分别与对应的供电节点相连以接收电源电压；均衡线，其接收端接收均衡电压，各源极驱动单元与均衡线相连；以及串联在均衡线上的第一开关管，其控制端接收第一使能信号，当第一使能信号有效时，第一开关管导通，均衡线向各个源极驱动单元提供均衡电压，当第一使能信号无效时，第一开关管关断，均衡线停止接收均衡电压，至少部分均衡线与至少部分电源线并联。本发明通过在均衡线闲置时利用均衡线降低电源线上的寄生电阻，提高了源极驱动电路的驱动能力。

Description

显示装置、源极驱动电路和显示系统

技术领域

本发明涉及显示技术领域，具体地，涉及一种显示装置、源极驱动电路和显示系统。

背景技术

近年来，随着显示技术的不断进步，显示装置的市场需求越来越大，因此显示驱动芯片的市场需求也越来越大。显示装置通常包括像素阵列和显示驱动芯片，其中，显示驱动芯片主要用于实现源极驱动电路、栅极驱动电路以及时序控制电路等。像素阵列包括多个像素单元，每个像素单元通过对应的数据线与源极驱动电路相连以接收对应的源极驱动信号，每个像素单元通过对应的扫描线与栅极驱动电路相连以接收对应的栅极驱动信号。

在对像素阵列进行驱动时，分配给每一条数据线的充电时间和放电时间是有限的，源极驱动电路能否在有限的充电时间或放电时间内完成对像素单元的充放电过程主要受以下三点因素的影响：像素单元的电容和寄生电阻；源极驱动电路中运算放大器的驱动能力；以及电路版图中的电源走线的寄生情况。在以上三个因素中，像素单元的电容和电阻是由面板厂的制造工艺所决定的，源极驱动电路中运算放大器的驱动能力通常也满足设计要求，因此电路版图中的电源走线的寄生情况成为主要的制约因素。一方面，随着显示装置分辨率的不断提高以及显示装置所在设备的功能的增加，分配给每条数据线的充电时间和放电时间越来越短，尤其是在触控与显示驱动器集成(Touch and Display DriverIntegration,TDDI)的相关设备中，由于触控功能的实现占用了部分用于显示装置工作的时间，因此分配给每条数据线的充电时间和放电时间较短，从而需要将电路版图中的电源走线设计得更宽；然而，另一方面，由于显示装置的低成本设计要求使得电源走线的宽度受到限制，很难满足缩短充电时间和放电时间的需求。

发明内容

为了解决上述现有技术存在的问题，本发明通过在均衡线闲置时将均衡线用于降低电源线上的寄生电阻，从而用电路设计的方法解决了电路版图上的设计困难，提高了源极驱动电路的驱动能力，缩短了源极驱动电路对显示装置中的像素单元的充电时间和放电时间。

根据本发明的第一方面，提供了一种源极驱动电路，其特征在于，包括：多个源极驱动单元，每个所述源极驱动单元分别用于产生对应的源极驱动信号；电源线，用于提供电源电压，所述电源线上分布有多个供电节点，各个所述源极驱动单元分别与对应的所述供电节点相连以接收所述电源电压；均衡线，其接收端接收均衡电压，各个所述源极驱动单元与所述均衡线相连；以及串联在所述均衡线上的第一开关管，其控制端接收第一使能信号，其中，当所述第一使能信号有效时，所述第一开关管导通，所述均衡线向各个所述源极驱动单元提供所述均衡电压，当所述第一使能信号无效时，所述第一开关管关断以使所述均衡线停止接收所述均衡电压，至少部分所述均衡线与至少部分所述电源线并联。

优选地，所述源极驱动电路还包括多个第二开关管，每个所述第二开关管的控制端接收第二使能信号，各个所述第二开关管的第一端在不同位置与所述电源线相连，各个所述第二开关管的第二端在不同位置与所述均衡线相连，当所述均衡线提供所述均衡电压时，所述第二使能信号关断所述多个第二开关管，当所述均衡线停止接收所述均衡电压时，所述第二使能信号导通所述多个第二开关管。

优选地，所述第一开关管和所述第二开关管为相同沟道类型的MOSFET，所述第二使能信号为所述第一使能信号的反相信号。

优选地，所述第一开关管和所述第二开关管为不同沟道类型的MOSFET，所述第二使能信号与所述第一使能信号相同。

优选地，所述多个第二开关管的数量、所述源极驱动电路中所述源极驱动单元的数量以及所述电源线上的所述供电节点的数量相同。

优选地，各个所述第二开关管的第一端分别与不同的所述供电节点邻接。

优选地，所述第一开关管与所述均衡线的接收端邻接。

优选地，所述源极驱动电路的充电过程分为第一时间段和第一时间段之后的第二时间段，在所述第一时间段内，对应的所述源极驱动单元将所述均衡电压作为所述源极驱动信号，所述第一使能信号有效，在所述第二时间段内，对应的所述源极驱动单元根据图像数据产生所述源极驱动信号，所述第一使能信号无效，所述源极驱动电路的放电过程分为第三时间段和第三时间段之后的第四时间段，在所述第三时间段内，对应的所述源极驱动单元将所述均衡电压作为所述源极驱动信号，所述第一使能信号有效，在所述第四时间段内，对应的所述源极驱动单元根据所述图像数据产生低于所述均衡电压的所述源极驱动信号，所述第一使能信号无效。

优选地，所述第一时间段和所述第二时间段的时长由所述源极驱动电路的负载状态决定。

优选地，每个所述源极驱动单元包括：灰阶电压产生模块，用于根据所述图像数据和所述电源电压产生灰阶电压；输出开关模块，用于在所述充电过程的第一阶段和所述放电过程的第三阶段将所述均衡电压作为所述源极驱动信号，并在所述充电过程的第二阶段和所述放电过程的第四阶段将所述灰阶电压作为所述源极驱动信号。

根据本发明的第二方面，提供了一种显示装置，其特征在于，包括：多条扫描线和数据线；像素阵列，包括多个像素单元，每个所述像素单元与对应的所述扫描线相连以接收对应的栅极驱动信号，每个所述像素单元与对应的所述数据线相连以接收对应的源极驱动信号；栅极驱动电路，用于分别对所述多条扫描线提供对应的所述栅极驱动信号；如权利要求1至10任一项所述的源极驱动电路，其中，每个所述源极驱动单元至少与一条所述数据线相连以提供对应的所述源极驱动信号。

根据本发明的第三方面，提供了一种显示系统，包括上述任一种源极驱动电路。

根据本发明的第四方面，提供了另一种显示系统，包括上述任一种显示装置。

与传统的显示装置和源极驱动电路相比，本发明实施例的源极驱动电路在均衡线闲置时将至少部分均衡线与至少部分电源线并联，从而能够降低电源线上的寄生电阻，即用电路设计的方法解决了电路版图上的设计困难，提高了源极驱动电路的驱动能力，缩短了源极驱动电路对显示装置中的像素单元的充电时间和放电时间。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出传统的显示装置的电路示意图。

图2a示出传统的显示装置中源极驱动单元在轻负载状态下提供的源极驱动信号。

图2b示出传统的显示装置中源极驱动单元在重负载状态下提供的源极驱动信号。

图3示出本发明实施例的显示装置的电路示意图。

图4示出图3中源极驱动电路中的一个源极驱动单元的示意性框图。

图5a示出本发明实施例的显示装置在轻负载状态下的工作时序示意图。

图5b示出本发明实施例的显示装置在重负载状态下的工作时序示意图。

图6a示出本发明实施例的源极驱动单元在轻负载状态下各信号的仿真波形示意图。

图6b示出本发明实施例的源极驱动单元在重负载状态下各信号的仿真波形示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中没有画出除了对应驱动电极与感测电极之外的引出线，并且可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

图1示出传统的显示装置的电路示意图。

如图1所示，传统的显示装置1000主要包括像素阵列1100、多条数据线DL[1]至DL[n]、多条扫描线SL[1]至SL[m]、源极驱动电路1200、栅极驱动电路(未示出)以及时序控制电路(未示出)，其中m和n为非零自然数。

像素阵列1100包括多个排成阵列的像素单元1110，每个像素单元1110中包括薄膜晶体管TFT、像素电极、公共电极等，其中像素电极与公共电极形成液晶电容Clc，公共电极通常接收公共电压Vcm，像素电极与薄膜晶体管的漏极相连以在薄膜晶体管TFT导通时接收对应的灰阶电压Sout。通常，像素阵列1100为由m行n列像素单元形成的矩阵。

栅极驱动电路(未示出)通过多条扫描线SL[1]至SL[m]分别与各像素单元中的薄膜晶体管的栅极相连以提供对应的栅极驱动信号。通常，位于同一行的像素单元中的薄膜晶体管的栅极与同一条扫描线相连，各条扫描线上的栅极驱动信号依次将各行像素单元中的薄膜晶体管导通。

源极驱动电路1300通过多条数据线DL[1]至DL[n]分别与各像素单元中的薄膜晶体管的源极相连以提供对应的源极驱动信号Sout_1至Sout_n。通常，当像素阵列1100为矩形阵列时，位于同一列的像素单元中的薄膜晶体管的源极与同一条数据线相连以接收相同的源极驱动信号。在每个像素单元中，被导通的薄膜晶体管能够将对应的源极驱动信号提供至像素电极，从而各像素单元能够根据对应的源极驱动信号完成图像的显示。

具体地，如图1所示，源极驱动电路1200包括多个源极驱动单元1210、电源线和均衡线，每个源极驱动单元1210分别与对应的一条数据线相连以提供对应的源极驱动信号。通常，每个源极驱动单元1210具有供电端、均衡端、数据输入端以及输出端，各个源极驱动单元的供电端与电源线相连以接收电源电压VSP，各个源极驱动单元的均衡端与均衡线相连以接收均衡电压Veq，各个源极驱动单元的数据输入端与数据线相连以接收图像数据PIXEL_DATA(例如为8位数字信号)，每个源极驱动单元的输出端分别与对应的数据线相连以提供相应的源极驱动信号Sout_1至Sout_n。

图2a示出传统的显示装置中源极驱动单元在轻负载状态下提供的源极驱动信号。图2b示出传统的显示装置中源极驱动单元在重负载状态下提供的源极驱动信号。

在轻负载状态下，如图2a所示，源极驱动单元1210能够在较短的时间内将对应的像素单元中的像素电极进行充电和放电，因此在轻负载的情况下，虽然分配到各条数据线的驱动时间T_dataline有限，但是仍有足够的时间执行均衡操作。具体地，在每个源极驱动单元的充电过程中，在第一时间段t1内首先将对应的像素电极充电至电压值低于灰阶电压Vdata1的均衡电压Veq，而在第一时间段后的第二时间段t2内，再将对应的像素电极充电至大于均衡电压Veq的灰阶电压Vdata1(由源极驱动单元根据图像数据PIXEL_DATA产生)，从而能够节省充电过程所需的功耗；同样地，在每个源极驱动单元的放电过程中，在第三时间段t3内首先将对应的像素电极放电至均衡电压Veq，而在第三时间段后、下一段驱动时间开始之前的第四时间段t4内，再将对应的像素电极放电至低于均衡电压Veq的灰阶电压Vdata2(由源极驱动单元根据图像数据PIXEL_DATA产生)，从而能够节省放电过程所需的功耗。

在重负载状态下，如图2b所示，源极驱动单元1210需要较长的时间向对应的像素电极进行充电和放电，因此可以取消上述均衡操作或减少均衡操作(充电过程的的第一时间段t1和放电过程的第三时间段t3)的执行时间。

在传统的显示装置1000中，如图1所示，当像素阵列为m*n的矩阵时，即像素阵列中的像素单元排列为m行n列时，显示装置1000的分辨率为m*n。分配至各条数据线的驱动时间T_dataline＝1/(f*m)，其中f为显示装置的刷新频率。随着显示技术的发展，市场对显示装置的分辨率要求越来越高，因此根据上式，每条数据线向对应的像素单元的充电时间越来越短。然而，从图1中可以看出，源极驱动电路1200中的各个源极驱动单元1210的数量较多，各个源极驱动单元根据数据线的布局分布在不同的位置，因此与各个源极驱动单元相连的电源线和均衡线的走线很长(一般会长达几万微米)，通常需要从承载源极驱动电路的芯片的最左端延伸至最右端，由于金属走线上的寄生电阻的表达式为R＝(L/W)*R_unit(其中L是金属走线的长度，W是金属走线的宽度，R_unit是方块电阻值)，因此电源线和均衡线上的寄生电阻很大，这在很大程度上限制了源极驱动电路1200的驱动能力，增加了每个像素单元所需的充电时间和放电时间，即增加了需要分配给各条数据线的驱动时间。

在现有技术中，为了降低电源线和均衡线的寄生电阻，通常采用在版图上直接加宽电源线和均衡线的办法，但是这会增加版图面积，使得显示装置的生产成本增加。

图3示出本发明实施例的显示装置的电路示意图。图4示出图3中源极驱动电路中的一个源极驱动单元的示意性框图。

如图3所示，本发明实施例的显示装置2000主要包括像素阵列2100、多条数据线DL[1]至DL[n]、多条扫描线SL[1]至SL[m]、源极驱动电路2200、栅极驱动电路(未示出)以及时序控制电路(未示出)，其中m和n为非零自然数。

像素阵列2100包括多个排成阵列的像素单元2110，每个像素单元2110中包括薄膜晶体管TFT、像素电极、公共电极等，其中像素电极与公共电极形成液晶电容Clc，公共电极通常接收公共电压Vcm，像素电极与薄膜晶体管的漏极相连以在薄膜晶体管TFT导通时接收对应的灰阶电压Sout。在本实施例中，像素阵列1100为由m行n列像素单元形成的矩阵，然而本发明实施例不限于此，本领域技术人员也可以根据实际需要将像素阵列2100设置为其他形式的阵列。

栅极驱动电路(未示出)通过多条扫描线SL[1]至SL[m]分别与各像素单元中的薄膜晶体管的栅极相连以提供对应的栅极驱动信号。通常，位于同一行的像素单元中的薄膜晶体管的栅极与同一条扫描线相连，各条扫描线上的栅极驱动信号依次将各行像素单元中的薄膜晶体管导通。

源极驱动电路2300通过多条数据线DL[1]至DL[n]分别与各像素单元中的薄膜晶体管的源极相连以提供对应的源极驱动信号Sout_1至Sout_n。在本实施例中，位于同一列的像素单元中的薄膜晶体管的源极与同一条数据线相连以接收相同的源极驱动信号。在每个像素单元中，被导通的薄膜晶体管能够将对应的源极驱动信号提供至像素电极，从而各像素单元能够根据对应的源极驱动信号完成图像的显示。

具体地，如图3所示，源极驱动电路2200包括多个源极驱动单元2210、电源线和均衡线，每个源极驱动单元2210分别与对应的一条数据线相连以提供对应的源极驱动信号。电源线提供电源电压VSP，电源线上分布有多个供电节点。每个源极驱动单元2210具有供电端、均衡端、数据输入端以及输出端，各个源极驱动单元2210的供电端分别与对应的供电节点相连以接收电源电压VSP，各个源极驱动单元的均衡端与均衡线相连以接收均衡电压Veq，各个源极驱动单元的数据输入端与数据线相连以接收图像数据PIXEL_DATA(例如为8位数字信号)，每个源极驱动单元的输出端分别与对应的数据线相连以提供相应的源极驱动信号Sout_1至Sout_n。

进一步地，如图4所示，每个源极驱动单元2210包括锁存器2211、数模转换器2212、运算放大器2213以及输出开关模块2214，其中，锁存器2211、数模转换器2212以及运算放大器2213作为灰阶电压产生模块以根据图像数据PIXEL_DATA产生对应的灰阶电压Vdata。

锁存器2211的输入端作为该源极驱动单元的数据输入端，锁存器2211用于对图像数据PIXEL_DATA进行锁存和缓冲以得到锁存数据data_latch；数模转换器2212用于将数字信号形式的锁存数据data_latch转换成模拟信号形式的模拟数据信号data_analog；运算放大器2213用于对模拟数据信号data_analog进行缓冲以得到表征图像信息的灰阶电压Vdata，运算放大器2213的电源端作为该源极驱动单元的供电端以接收电源电压VSP，运算放大器2213的接地端接模拟地VSSA；输出开关模块2214接收由运算放大器2213提供的灰阶电压Vdata，并通过该源极驱动单元的均衡端获取均衡电压Veq，从而根据灰阶电压Vdata和均衡电压Veq产生源极驱动信号Sout。

与传统的显示装置1000不同的是，本发明实施例的显示装置2000中，还包括多个第二开关管M[1]至M[p]以及第一开关管Ms，其中p为非零自然数。

第二开关管M1～Mp的控制端接收第二使能信号P_en，第二开关管M[1]～M[p]中的各个晶体管的第一端与电源线相连，第二开关管M[1]～M[p]中的各个晶体管的第二端与均衡线相连。优选地，各个第二开关管M[1]～M[p]沿着电源线和均衡线按照一定的间隔排布。进一步地，作为一种优选的实施例，数值p与像素阵列的列数n、源极驱动单元的个数相同，第二开关管M[1]～M[p]第一端分别与不同的所述供电节点邻接。

第一开关管Ms的控制端接收第一使能信号P_enb，当均衡线提供均衡电压Veq时，第二使能信号P_en关断各个第二开关管，当均衡线停止接收均衡电压Veq时，第二使能信号P_en导通各个第二开关管。第一开关管Ms串联在均衡线上，均衡线的接收端接收均衡电压Veq，第一开关管Ms与均衡线的接收端邻接。

当第一开关管Ms被第一使能信号P_enb关断、而第二开关管M[1]～M[p]被第二使能信号P_en导通时，至少部分均衡线能够与至少部分电源线通过第二开关管M[1]～M[p]并联，使得电源线上的寄生电阻被均衡线上的寄生电阻并联，即电源线上的寄生电阻被减小，从而减小了各条数据线所需的驱动时间，即减小了驱动各个像素单元的时间。

当第一开关管Ms被第一使能信号P_enb导通、而第二开关管M[1]～M[p]被第二使能信号P_en关断时，均衡线接收均衡电压，与均衡线相连的各个源极驱动单元能够正常接收均衡电压。

需要说明的是，第一开关管和第二开关管可以为相同沟道类型的MOSFET，此时第二使能信号P_en为第一使能信号P_enb的反相信号；第一开关管和所述第二开关管也可以为不同沟道类型的MOSFET，此时第二使能信号P_en与第一使能信号P_enb相同。

图5a示出本发明实施例的显示装置在轻负载状态下的工作时序示意图。图5b示出本发明实施例的显示装置在重负载状态下的工作时序示意图。需要说明的是，这里的轻负载和重负载指的是相对的概念，取决于不同的像素阵列及其对应的应用模式下的分别率，本领域技术人员可以根据不同显示装置的具体情况设定临界阈值，当负载小于该临界阈值时，源极驱动单元工作在轻负载状态，当负载大于等于该临界阈值时，源极驱动单元工作在重负载状态。

在轻负载状态下，如图5a所示，源极驱动单元2210能够在较短的时间内将对应的像素单元中的像素电极进行充电和放电，因此在轻负载的情况下，虽然分配到各条数据线的驱动时间T_dataline有限，但是仍有足够的时间执行均衡操作。具体地，在每个源极驱动单元的充电过程中，在第一时间段t1内，输出开关模块2214首先将对应的像素电极充电至电压值低于灰阶电压Vdata1的均衡电压Veq，第一开关管Ms在有效的第一使能信号P_enb的作用下导通以使均衡线接收均衡电压Veq，输出开关模块2214直接将均衡线提供的均衡电压Veq提供至各个像素单元，而在第一时间段后的第二时间段t2内，均衡线用于传输电源电压VSP，并根据数模转换器提供的模拟数据信号data_analog产生高于均衡电压Veq的灰阶电压Vdata1，输出开关模块2214将灰阶电压Vdata1作为源极驱动信号Sout输出至对应的像素单元，此时第二开关管M[1]～M[p]在有效的第二使能信号P_en的作用下导通，且第一开关管Ms在无效的第一使能信号P_enb的作用下关断，从而利用均衡线上的寄生电阻降低电源线上的寄生电阻，使得源极驱动单元向对应的像素单元中的像素电极的充电时间缩短，并节省充电过程所需的功耗；同样地，在每个源极驱动单元的放电过程中，在第三时间段t3内，首先将对应的像素电极放电至均衡电压Veq，第一开关管Ms在有效的第一使能信号P_enb的作用下导通以使均衡线接收均衡电压Veq，输出开关模块2214直接将均衡线提供的均衡电压Veq提供至各个像素单元，而在第三时间段后、下一段驱动时间开始之前的第四时间段t4内，再将对应的像素电极放电至低于均衡电压Veq的灰阶电压Vdata2，此时第二开关管M[1]～M[p]在有效的第二使能信号P_en的作用下导通，且第一开关管Ms在无效的第一使能信号P_enb的作用下关断，从而利用均衡线上的寄生电阻降低电源线上的寄生电阻，使得源极驱动单元在节省功耗的过程中能够缩短对应的像素单元中的像素电极的放电时间。

在重负载状态下，如图5b所示，源极驱动单元2210需要较长的时间向对应的像素电极进行充电和放电，因此可以根据负载状态取消上述均衡操作或减少均衡操作(充电过程的第一时间段t1和放电过程的第三时间段t3)的执行时间。由于减少了均衡操作的工作时序与图5a类似，因此仅在图5b中示出取消了均衡操作的工作时序图。如图5b所示，由于取消了均衡操作，不需要提供均衡电压，因此在重负载状态下，第二使能信号P_en有效，第一使能信号P_enb无效，从而均衡线上的寄生电阻始终与电源线上的寄生电阻通过导通的第二开关管M[1]～M[p]并联，相当于通过电路设计变相增大了电源线的宽度，减小了各条数据线所需的驱动时间，即减小了驱动各个像素单元的时间。

图6a示出本发明实施例的源极驱动单元在轻负载状态下各信号的仿真波形示意图。图6b示出本发明实施例的源极驱动单元在重负载状态下各信号的仿真波形示意图。其中，作为一种具体的实施例，电源电压VSP例如为5.5V，均衡电压Veq例如为2.8V，充电过程中的灰阶电压Vdata1例如为5.3V，放电过程中的灰阶电压Vdata2例如为0.45V。

从图6a和6b可以看出，在轻负载状态下，源级驱动单元将对应的像素电极充电至灰阶电压Vdata1的时间约为3.49us，而相同条件下的传统的显示装置通常需要3.61us才能将像素电极充电至灰阶电压Vdata1，因此，本发明实施例的源极驱动单元在轻负载状态下将充电所需时间减小了大概3.3％；在重负载状态下，源极驱动单元将对应的像素电极充电至灰阶电压Vdata1的时间约为5.9us，而相同调节下的传统的显示装置通常需要6.57us才能将像素电极充电至灰阶电压Vdata1，因此，本发明实施例的源极驱动单元能够在重负载状态下将充电所需时间减小约10.2％。

需要说明的是，本发明实施例的源极驱动电路或显示装置可以应用于显示系统中以提高显示质量。

像素电极所需的充电时间通常用来表征源极驱动单元的驱动能力，因此，与传统的显示装置和源极驱动电路相比，本发明实施例的源极驱动电路在均衡线闲置时将至少部分均衡线与至少部分电源线并联，从而能够降低电源线上的寄生电阻，即用电路设计的方法解决了电路版图上的设计困难，提高了源极驱动电路的驱动能力，缩短了源极驱动电路对显示装置中的像素单元的充电时间和放电时间。

在本说明书中，“行”与“列”的概念不限于附图中所示的横向概念和附图中所示的纵向概念，根据实际需要，符合本发明基本原理的实施例均在本发明的保护范围内。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (13)

1.一种用于显示装置的源极驱动电路，其特征在于，包括：

多个源极驱动单元，每个所述源极驱动单元分别用于产生对应的源极驱动信号；

电源线，用于提供电源电压，所述电源线上分布有多个供电节点，各个所述源极驱动单元分别与对应的所述供电节点相连以接收所述电源电压；

均衡线，其接收端接收均衡电压，各个所述源极驱动单元与所述均衡线相连；以及

串联在所述均衡线上的第一开关管，其控制端接收第一使能信号，

其中，当所述第一使能信号有效时，所述第一开关管导通，所述均衡线向各个所述源极驱动单元提供所述均衡电压，

当所述第一使能信号无效时，所述第一开关管关断以使所述均衡线停止接收所述均衡电压，至少部分所述均衡线与至少部分所述电源线并联。

2.根据权利要求1所述的源极驱动电路，其特征在于，所述源极驱动电路还包括多个第二开关管，每个所述第二开关管的控制端接收第二使能信号，各个所述第二开关管的第一端在不同位置与所述电源线相连，各个所述第二开关管的第二端在不同位置与所述均衡线相连，

当所述均衡线提供所述均衡电压时，所述第二使能信号关断所述多个第二开关管，当所述均衡线停止接收所述均衡电压时，所述第二使能信号导通所述多个第二开关管。

3.根据权利要求2所述的源极驱动电路，其特征在于，所述第一开关管和所述第二开关管为相同沟道类型的MOSFET，所述第二使能信号为所述第一使能信号的反相信号。

4.根据权利要求2所述的源极驱动电路，其特征在于，所述第一开关管和所述第二开关管为不同沟道类型的MOSFET，所述第二使能信号与所述第一使能信号相同。

5.根据权利要求2所述的源极驱动电路，其特征在于，所述多个第二开关管的数量、所述源极驱动电路中所述源极驱动单元的数量以及所述电源线上的所述供电节点的数量相同。

6.根据权利要求2至3任一项所述的源极驱动电路，其特征在于，各个所述第二开关管的第一端分别与不同的所述供电节点邻接。

7.根据权利要求1所述的源极驱动电路，其特征在于，所述第一开关管与所述均衡线的接收端邻接。

8.根据权利要求1所述的源极驱动电路，其特征在于，

所述源极驱动电路的充电过程分为第一时间段和第一时间段之后的第二时间段，在所述第一时间段内，对应的所述源极驱动单元将所述均衡电压作为所述源极驱动信号，所述第一使能信号有效，在所述第二时间段内，对应的所述源极驱动单元根据图像数据产生所述源极驱动信号，所述第一使能信号无效，

所述源极驱动电路的放电过程分为第三时间段和第三时间段之后的第四时间段，在所述第三时间段内，对应的所述源极驱动单元将所述均衡电压作为所述源极驱动信号，所述第一使能信号有效，在所述第四时间段内，对应的所述源极驱动单元根据所述图像数据产生低于所述均衡电压的所述源极驱动信号，所述第一使能信号无效。

9.根据权利要求8所述的源极驱动电路，其特征在于，所述第一时间段和所述第二时间段的时长由所述源极驱动电路的负载状态决定。

10.根据权利要求8所述的源极驱动电路，其特征在于，每个所述源极驱动单元包括：

灰阶电压产生模块，用于根据所述图像数据和所述电源电压产生灰阶电压；

输出开关模块，用于在所述充电过程的第一阶段和所述放电过程的第三阶段将所述均衡电压作为所述源极驱动信号，并在所述充电过程的第二阶段和所述放电过程的第四阶段将所述灰阶电压作为所述源极驱动信号。

11.一种显示装置，其特征在于，包括：

多条扫描线和数据线；

像素阵列，包括多个像素单元，每个所述像素单元与对应的所述扫描线相连以接收对应的栅极驱动信号，每个所述像素单元与对应的所述数据线相连以接收对应的源极驱动信号；

栅极驱动电路，用于分别对所述多条扫描线提供对应的所述栅极驱动信号；

如权利要求1至10任一项所述的源极驱动电路，其中，每个所述源极驱动单元至少与一条所述数据线相连以提供对应的所述源极驱动信号。

12.一种显示系统，其特征在于，包括如权利要求1至10任一项所述的源极驱动电路。

13.一种显示系统，其特征在于，包括如权利要求11所述的显示装置。