CN101228590A - 多输入电路 - Google Patents

多输入电路 Download PDF

Info

Publication number
CN101228590A
CN101228590A CNA200680027063XA CN200680027063A CN101228590A CN 101228590 A CN101228590 A CN 101228590A CN A200680027063X A CNA200680027063X A CN A200680027063XA CN 200680027063 A CN200680027063 A CN 200680027063A CN 101228590 A CN101228590 A CN 101228590A
Authority
CN
China
Prior art keywords
circuit
input
output
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200680027063XA
Other languages
English (en)
Inventor
P·柯林斯
S·C·迪恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101228590A publication Critical patent/CN101228590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Electronic Switches (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)
  • Electric Clocks (AREA)

Abstract

一种电路包括可由第一和第二输入控制的第一电路部分(52)，和用于产生第二输入的第二电路部分(54)。当第二输入(invPn)被设为控制输入时，第一电路部分(52)具有第一工作特性，而当第二输入(invPn)不被设为控制输入时，第一电路部分(52)具有第二工作特性。第二电路部分(54)适合在第一电路部分(52)的寿命终止之前通过老化停止工作，由此将第一电路部分从第一工作特性转换到第二工作特性。这种电路使用产生至少一个输入控制信号的一部分电路的失效，从而随着电路老化而改变整个电路特性。这种方法使该电路能够以该电路没有严重老化时的合适的第一特性工作，以及以该电路已老化并接近其寿命终点时的合适的第二特性工作。

Description

多输入电路
技术领域
本发明涉及多输入电路，例如用于向有源矩阵显示设备的显示像素提供行电压的移位寄存器。
背景技术
有源矩阵显示设备包括按行和列排列的像素阵列，而每一个像素包括至少一个薄膜驱动晶体管和显示元件，例如液晶单元。每一行像素共享一行导体，其连接到该行中的像素的薄膜晶体管的栅极。每一列像素共享一列导体，像素驱动信号被提供给该列导体。行导体上的信号确定晶体管是导通还是截止，而当晶体管导通(通过行导体上的高电压脉冲)时，来自列导体的信号被允许传递到有液晶材料的区域，由此改变该材料的光传输特性。
有源矩阵显示设备的帧(场)周期要求在短的计时周期内寻址一行像素，而这样为了使液晶材料充电或放电至理想的电压电平，又对晶体管的电流驱动能力提出了要求。为了满足这些电流要求，向薄膜晶体管供应的栅极电压需要以显著的电压摆幅波动。就非晶硅驱动晶体管而言，该电压摆幅可大约为30V。
对行导体中的大电压摆幅的要求需要利用高电压部件实现该行驱动器电路。
对将行驱动器电路的部件集成到作为显示像素阵列的基底的同一基底上已有很多关注。这样能够实现窄密封线和对称的显示面板。一种可能性是将多晶硅用于像素晶体管，因为这一技术更容易适用于行驱动器电路的高电压电路元件。那么将失去利用非晶硅技术制造显示阵列的成本优势。
因而引起对提供可利用非晶硅技术实现的驱动器电路的关注。将行驱动器集成到非晶硅中将允许带有窄边缘的对称显示，并且与低温多晶硅工艺相比节约成本。
非晶硅晶体管的低迁移率以及应力诱导阈值电压的变化在利用非晶硅技术实现驱动器电路方面存在严重困难。
按照惯例，行驱动器电路被实施为移位寄存器，其用以依次输出每一行导体上的行电压脉冲。实质上，移位寄存器电路的每一级包括连接在时钟控制高电源线(clocked high power line)和行导体之间的输出晶体管，并且驱动晶体管被导通而将行导体耦合至该钟控高功率线以产生行寻址脉冲。标准行驱动器设计典型地包括低阻抗驱动器，将该行保持在“截止电压”持续稍短于计时的100％，而其被上拉到“行导通”电压持续短于计时的1％。这存在问题，因为非晶硅晶体管的阈值电压会出现漂移，器件导通越久，阈值电压越高。结果是行驱动器迅速老化，此后显示器不再工作。
众所周知，为了确保行导体上的电压达到电源线电压(即使驱动晶体管串联连接)，使用输出晶体管的杂散电容来利用自举效应。这在US 6 052 426中有论述。
这样使用驱动晶体管的寄生电容的问题在于存在其它杂散效应，而这些也在US 6 052 426中有论述。这一问题的一个解决方案是通过引入第一附加电容器来消除杂散电容的效应，并且引入专用于自举操作的第二附加电容器。
这样使用附加自举电容器的移位寄存器公开在US6 052 426和US 6 064 713中。在这些电路中，输出晶体管的栅极通过输入晶体管被前一行的行脉冲充电。因此，可施加给输出晶体管的最大栅极电压有赖于输入晶体管的阈值电压。尤其当利用非晶硅技术实现移位寄存电路时，这可成为电路性能的限制因素。这在低温下尤其是个问题，因为此时TFT迁移率处于其最低值，而阈值电压处于其最高值。
申请人已提出(但还未公布)一种行驱动器电路，该电路不需要将行保持在固定电压。被预充电至行截止电压之后，行可在高阻抗状态浮动。行线的电容和通过驱动晶体管的漏电流有意向行截止电压提供一些漏电流通道，而这有助于稳定各行并防止来自相邻行线的过多干扰。该提议的电路(下面有更详细的描述)的一个特征是，在行应保持在截止状态的时间段内，互补时钟信号用以确保稳定性。
即使在该电路中的驱动晶体管在低占空比下工作，驱动晶体管的阈值电压的变化也仍然是限制电路寿命的最终原因，并且在极端温度下这更明显。
发明内容
根据本发明，提供一种电路，包括可由第一和第二输入控制的第一电路部分，以及用于产生第二输入的第二电路部分，其中当第二输入电路设为控制输入时，第一电路部分具有第一工作特性，而当第二输入电路不设为控制输入时，该第一电路部分具有第二工作特性，其中第二电路部分适合在第一电路部分寿命结束之前通过老化而停止工作，由此将第一电路部分从第一工作特性转换到第二工作特性。
该电路利用产生至少一个输入控制信号的电路部分的失效，从而当电路老化时改变总的电路特性。当电路没有显著老化时，这种方法使电路能够以适当的第一特性工作，并且当电路已经老化并且较接近其寿命终点时能够以适当的第二特性工作。
第一输入可包括第一钟控电源线，而第二输入可包括第一钟控电源线的反相形式。那么第二电路部分包括用于产生第一钟控电源线电压的反相形式的反相器。这可被设计为在不同的时间对第一电路部分失效，而后中断提供反相时钟信号。
该电路可用作移位寄存器电路的级，其适合于将所选择的第一钟控电源线的高时钟相位传递至输出。
例如，每一级可包括：
连接到前一级的输出的第一输入；
驱动晶体管，用于将第一钟控电源线电压耦合到该级的输出；
补偿电容器，用于补偿驱动晶体管的寄生电容的影响，且一个端子连接到第一钟控电源线电压的反相形式；以及
第一自举电容器，连接在驱动晶体管和该级的输出之间，
其中反相器形成在公共基底上。
反相钟控电源信号起初用于补偿驱动晶体管的寄生电容。然而，仅当在电路工作之初驱动晶体管的阈值电压小时，需要这种补偿。由于该阈值电压漂移，寄生电容对电路性能不再存在潜在限制。因此本发明故意使反相器电路失效(但以可预知的方式)，而这样使电路的整个寿命能够被延长。
反相器可包括连接在反相器输出和高电压轨之间的上拉晶体管和连接在反相器输出和低电压轨之间的下拉晶体管。这是简单的反相器电路。然后下拉晶体管被第一钟控电源线电压选通。
上拉和下拉晶体管以高达约50％的占空比工作，并且这可产生比每一级驱动晶体管(其仅在帧周期的一个线时间中工作)更迅速的阈值电压漂移，而这使得将反向器设计成过早失效成为可能，尽管其使用与驱动晶体管相同的技术形成。因为反相器晶体管和驱动晶体管经受相同的环境条件，与驱动晶体管老化取决于这些条件一样，反相器电路的失效时间也取决于这些条件。这样，可保持电路性能。下拉晶体管可比上拉晶体管大，而这是所希望的，因为其经受更大的电压应力。
上拉和下拉晶体管优选设计为通过在大约相同的时间老化而停止工作。
反相器停止工作后，一部分第一钟控电源线电压优选被设计为通过下拉晶体管的寄生电容耦合到输出，下拉晶体管的寄生电容大于上拉晶体管的寄生电容。这样，失效反相器以与工作反相器相反的方式工作，而反相器特性在电路寿命前期和电路寿命后期都有益。
每一级可进一步包括用于对第一自举电容器进行充电的输入晶体管并由第一输入控制。输入段可耦合到该级的两级或多级之前的级的输出，并且这时输入段包括连接在输入晶体管的栅极和第一输入之间的第二自举电容器。
该电路布置使用两个自举电容器。一个用于确保总电源线电压可以耦合到输出，而另一个用于确保在栅极充电阶段来自前一级的总行电压通过输入晶体管耦合到驱动晶体管。电路具有两个预充电工作周期，第一周期对输入晶体管栅极进行预充电，而第二周期对驱动晶体管栅极进行预充申。这使电路对阈值电压电平或变化不太敏感，并且允许利用非晶硅技术来实现。
尽管该电路可为阈值电压漂移是个问题的任何半导体技术带来优势，例如包括多聚物半导体技术，但优选利用非晶硅技术实现该电路。
本发明的移位寄存器电路尤其适合用于有源矩阵显示设备的行驱动器电路，例如有源矩阵液晶显示设备。
本发明还提供操作电路的方法，包括：
使用第二电路部分从第一输入产生第二输入；
使用第一和第二输入控制第一电路部分，从而提供第一工作特定；
在第一电路部分的寿命终止之前，通过第二电路部分的老化停止第二电路部分的工作，由此控制第一电路部分，而无第二输入，并从而提供第二工作特性。
例如，该方法可用于产生多级移位寄存器电路输出。那么该方法可包括使用该级的一级或多级之前的级的输出通过输入晶体管对驱动晶体管的栅极进行充电，并对存储驱动晶体管的栅-源电压的第一自举电容器进行充电；以及
通过驱动晶体管将第一钟控电源线电压耦合到该级的输出，该第一钟控电源线电压包括第一输入。
那么第二输入包括第一钟控电源线电压的反相形式，第二电路部分包括用于产生第一钟控电源线电压的反相形式的反相器，以及通过补偿电容器将第二输入耦合到驱动晶体管的栅极。
停止使用可包括使反相器工作一段时间，该时间足以使反相器的部件老化导致反相器功能的失效。
附图说明
现在将结合附图详细描述本发明的例子，其中：
图1示出了公知的移位寄存器电路；
图2示出了申请人提出的移位寄存器电路的第一例子，其可得益于本发明；
图3示出了对申请人提出的图2的电路的改变；
图4示出了图2的电路的工作计时；
图5示出了本发明的电路；
图6示出了用在图5的电路中的反相器设计的一个例子；
图7用以解释图5的电路的老化效应；
图8示出了可用在图5的电路中的反相器设计的备选例子；
图9示出了由申请人提出的移位寄存器电路的第二例子，其可得益于本发明；
图10示出了对图9的电路的改变；
图11示出了图9的电路的工作计时；
图12示出了用于有源矩阵液晶显示器的公知像素配置的一个例子；以及
图13示出了包括行和列驱动器电路的显示设备，本发明的电路和方法可用于其中。
具体实施方式
图1示出了公知的高阻抗栅极驱动器电路，适合用于非晶硅有源矩阵液晶显示器(AMLCD)。所示电路是多级移位寄存器的单级，每一级用于向一行像素供应行电压脉冲。类似的电路已公开在US 6052426中。
该电路包括输出驱动晶体管Tdrive，其耦合在钟控电源线Pn和由级控制的行导体Rn之间。钟控电源线(和互补信号invPn)是两相位信号(以便有两个不同的时钟信号用于相邻的行)，并且钟控电源线的周期确定移位寄存器级的顺序操作的计时。
前一行上的行脉冲Rn-1用以通过二极管连接的输入晶体管Tin对输出晶体管栅极充电。
第一电容器C1连接在输出晶体管栅极和向钟控电源线Pn传送互补信号的控制线之间，并且电容器C1的用途是弥补输出晶体管的内在寄生电容的影响。这一点在下面有进一步说明。
附加自举电容器C2设置在输出晶体管的栅极和行导体(即，级的输出)之间。
该级还受下一行上的行脉冲Rn+1控制，其用以通过下拉输出晶体管的栅极电压来断开该级。下一行上的行脉冲Rn+1通过与下一行的导体信号相关联的输入晶体管Tr(n+1)提供给输出晶体管的栅极。
该电路还具有两个复位晶体管Tr-n和Tr-r，当最初向电路供电时使用。
在工作中，输入晶体管Tin在前一行脉冲期间对输出晶体管栅极充电。在该前一行脉冲期间，电源线Pn低，而反相电源线invPn高。前一行脉冲将输出晶体管导通，但因为电源线Pn低，该级的输出保持低。
在这一充电阶段，自举电容器C2被充电至行电压脉冲(低于输入晶体管的阈值电压Tin)。
在下一时钟周期，时钟信号Pn为高，而这一电压增加将通过输出晶体管的行导体Rn上的输出电压上拉。自举电容器C2的效应是增加栅极电压以确保钟控信号Pn的满电压电平被传递至行导体Rn。晶体管Tr(n+1)随后在下一行脉冲期间复位输出晶体管栅极电压节点。
在空闲状态，通过第一附加电容器C1的反相电源线ivnPn的耦合被设计为：当输出晶体管Tdrive收到来自Pn的脉冲时，防止输出晶体管栅极导通。
如上所述的电路的工作为本领域技术人员所公知。
如上所述，图1的电路工作的一个限制是在前一行脉冲计时期间向输出晶体管的栅极充电有赖于输入晶体管Tin的阈值电压。对于非晶硅晶体管，阈值电压可能很关键，而且可能随着温度的变化和时间的推移而显著变化。
申请人提议的备选结构使用附加输入段，该输入段耦合到该级之前两级的级的输出。该输入段包括连接在输入晶体管的栅极和第一输入之间的第二自举电容器，并且用以消除在对驱动晶体管栅极充电时输入晶体管的阈值电压的影响。
图2示出了这种所提议的移位寄存器电路的一级。
该电路包括预充电电路10，其用以将TFT阈值电压采样到第二自举电容器C3上。接着这用以对输入TFT Tin1自举，无论输入晶体管的阈值电压如何，导致对驱动晶体管栅极电压的栅极很好的充电。然后行电路对C3上的电荷进行复位，使得输入TFT Tin1不漂移。图2的电路的其它部分与图1中相同，不再重复说明这些部件。
预充电电路10具有连接到所示的该级之前两级的输出Rn-2的输入。该输出Rn-2通过第二输入晶体管Tin2耦合到第一输入晶体管Tin1的栅极。
第二自举电容器C3连接在第一输入晶体管Tim1的栅极和前一级的输出Rn-1之间。
衰减晶体管(decay transistor)Tdecay与第二自举电容器C3并联连接并且是二极管连接。衰减晶体管的栅极连接到第一输入晶体管Tin1的栅极，使得它们承受相同的电压应力。衰减晶体管优选还与第一输入晶体管Tin1有基本上相同的大小。
预充电段10具有复位晶体管Tr(n)，其栅极连接到该级的输出Rn，用于对第二自举电容器C3进行放电。
在工作中，当前行之后两行的行脉冲Rn-2用以经第二输入晶体管Tin2对第一输入晶体管Tin1的栅极以及第二自举电容器C3进行充电。该充电受到通过衰减晶体管Tdecay的电荷衰减的限制。
当n-2行变低时，衰减晶体管Tdecay使得第二自举电容器C3两端的电压衰减到近似为TFT阈值电压。衰减晶体管Tdecay和第一输入晶体管Tin1一直承受相同的栅极偏压，所以即使在任何阈值电压漂移时，它们也将展现相同的阈值电压。
当行n-1脉冲高时，第一输入晶体管Tin1的栅极被第二自举电容器C3自举，使得对驱动晶体管Tdrive的栅极很好地充电。
当行n-1变低时，因为接近阈值，电荷不通过Tin1除去。相反，n行一变高，放电晶体管Tr(n)对第二自举电容器C3两端的电压进行放电，将第一输入晶体管Tin1完全截止。
然后电路工作过程与在图1的公知电路中的相同。
复位晶体管Tr(n)可被设置为其低缘连接到低压线VOff(如图所示)，或者其可被连接到前一行n-1。
图2的电路得益于少量的控制线。一个缺点是对电路中的电容充电所需要的电流提取自其它级的行输出，而这限制性能。
图3示出了图2电路的修改，其中输入晶体管Tin1和Tin2都将直流电压“Vhigh”耦合到各自的电容器。输入段10中示出了附加复位晶体管Tr2。用底部栅极晶体管技术更容易实现高直流电压的耦合。这种设计降低了前一行的负载，因为充电电流提取自直流电源。这样提高电路性能。
图3的电路的另一个好处在于可控制电路提供空闲工作模式。在空闲状态，电路向行提供高阻抗，使得行脉冲可被连接到行导体的另一端的不同行的驱动器电路控制。公知在显示器两个相对侧提供两行驱动器电路，例如以提供两种不同的工作模式(不同的功率，或者以不同的方向驱动从而允许以上面任一方法使用显示器)，而这时需要空闲模式。
通过将Vhigh改为Voff并提供Pn和反相脉冲，空闲模式可应用于图3的电路。
图4用于示意性说明图2的电路工作的计时原理，而相同的通用原理适用于图3。图4示出了钟控电源线、第一输入晶体管Tin1上的栅极电压、驱动晶体管Tdrive上的栅极电压和输出Rn。
在后两级的计时n-2期间，第二自举电容器C3被预充电。在该阶段末，电压下降直到电容器存储了阈值电压。在向输入晶体管应用输出脉冲n-1期间，第二自举电容器上的这一电压衰减继续，并且直到行n-1的输出脉冲末，第二自举电容器两端的电压将衰减至阈值电压，使得阈值补偿对输入晶体管有效，并且满行电压被用于对第一自举电容器进行充电。
在级n-1时，级n-1的输出被电容性地追加到第二自举电容器的电压上，从而得到驱动第一输入晶体管Tin1的栅极电压。
在级n-1时，第一自举电容器C2也被充电，如可从驱动晶体管栅极的图中看出的那样。
在级n时，钟控电源线电压Pn被追加到第一自举电容器C2上的电压上，从而得到驱动晶体管Tdrive的栅极电压。
开始周期n是用以通过由Rn控制的复位晶体管Tr-n对第二自举容器C3放电。
本发明涉及图1至图3中所示类型的电路的老化，而特别地涉及使用反相时钟信号invPn。该反相时钟信号被用以克服驱动晶体管的寄生电容，图3中以虚线示出了该寄生电容30。这可以导致在钟控电源线Pn为高时驱动晶体管的栅极上的假信号。对于两相时钟，电源线Pn具有50％的占空比，但每一帧时间驱动晶体管仅对一行导通。如果有320根线，这是大约0.3％的占空比。该假信号具有约2V的电平，其可引起驱动晶体管至少部分导通，从而将高时钟脉冲耦合到输出。
这是高温工作(例如高于80摄氏度)的特定问题，因为每一行驱动器单元可变得对高阻抗节点(即驱动晶体管的栅极和输出)的变化过分敏感。这在电路寿命之初更糟，这时每一TFT具有低阈值电压，因此可将大电流电平泄漏到高阻抗节点。那么这些影响可导致多行导通，从而从时钟线引出非常大的电流。
参照图3的电路描述本发明。如上所概述的，反相时钟信号invPn的用途是使用时钟信号的高相位下拉驱动晶体管的栅极上的电压，由此防止驱动晶体管导通。然而，由于驱动晶体管的阈值电压漂移，由寄生电容30产生的栅极上的假信号很少能够导致驱动晶体管导通，这意味着一定时间之后，不再需要反相时钟信号Pn。为了确保正确地工作仅在电路寿命的早期需要。
电路寿命后期，不需要反相时钟信号。然而，当信号Pn高时，其继续下拉栅极电压。当驱动晶体管将要导通时，该电容性耦合仍降低栅极电压。当驱动晶体管中有一定的阈值电压漂移时，栅极电压的降低成为驱动晶体管不能导通的原因，因此是电路老化失效的最终原因。
这是低温工作(例如低于30摄氏度)的特定问题，因为输入和驱动晶体管的传导被严重限制。由于电路开始老化，电流因阈值电压的增加而被进一步限制。最后达到一种情况，即驱动晶体管上被满充电的栅极电压将不足以对行电容满充电。将不会达到满“行导通”电压，并且下一行也将不被满预充电，导致随后行的脉冲高度慢慢衰减下来。
本发明基于认识到仅在电路寿命之初使用互补时钟信号是理想的。尽管在电路寿命之初需要互补时钟信号，然而接近电路寿命末期其还降低高阻抗栅极电压，而这将最终减少寿命，否则需要更大的驱动器电路来满足给定的寿命目标。
本发明提供一种方法，该方法仅在电路寿命早期阶段短期提供互补信号。然后停止提供该信号，以便加强寿命末期的工作。
本发明的优选实施方式能够实现该功能性而无需附加控制线。特别地，由于反相器电路自身的老化，用于产生反相时钟信号invPn的反相器被设计为以可预测的方式失效。反相器电路可被设计为一段时间之后失效，这段时间使得电路的初期工作已被保证(例如工作数十小时(10′s of hours of operation))。电路失效之后，杂散电容耦合30延长该时间，其间驱动晶体管正确地导通，直到电路寿命末期。这样有机会降低行驱动器的大小从而进行更紧凑的设计，并且无需要求附加时钟信号即可被实现，由此避免到驱动器的线路布置的复杂性。
图5示出了非晶硅基板上的反相器的高电平方框图。
图5示出像素阵列50、集成行驱动器电路52、如图1到图3中任意一个所示的阵列形式的移位寄存器电路、以及用于产生反相时钟信号invPn的反相器电路54。例如，可以有320行像素，因此有320个移位寄存器级。对于两相位时钟系统，有所需的两个时钟信号和两个反相时钟信号，所以整个显示装置仅需要两个反相器电路。图5还示出列驱动器电路56和扇出连接58，以及用于提供起动脉冲或引发移位寄存器电路工作所需的脉冲的电路区域59。反相器电路向行驱动器电路提供反相时钟信号60，并接收正相时钟信号62。
反相电路54可以是普遍用在NMOS工艺中的标准公知设计。
如上所述，最少需要两个时钟相位，因为每一移位寄存器电路使用来自至少一个前一电路的输出。
出于说明的目的，将假定两个时钟相位，而它们是各(大约)50％的占空比的信号，具有180度的相位差。有被设计在时钟信号中的保护时间间隔(guard time period)，使得它们的占空比稍低于50％。在某些情况下，一个时钟信号可以用作另一个的反相，但本发明提供产生反相的反相时钟信号，使得反相工作可被设计为在给定时间间隔之后失效(如上所述)。
图6示出了用于产生相位P1和P2的反相位的两个反相器电路。每一反相器电路包括串联在时钟高电压轨Vrow和行截止电压Voff之间的上拉晶体管70和下拉晶体管72。晶体管由两个相位信号选通。相位P1的反相器被相位2信号上拉并被相位1信号下拉，而相位P2的反相器被相位1信号上拉并被相位2信号下拉。
图6还示出了相位2信号的反相位的时序图，并且这显示每一正相时钟信号P1和P2的占空比略低于50％。反相信号与原信号相比略微延长。而且，由于上拉晶体管上的阈值电压降，反相信号不充电至满行导通电压73。
使用与行驱动器电路相同的技术实施反相器。在电路寿命之初，上拉和下拉晶体管两者都处于其初始阈值电压，但因为它们之间的栅-源电压的差别它们开始彼此不同地老化。非晶硅TFT的老化特性主要在器件导通时产生，而这在VGS电压很大时更严重。当时钟输入变化时上拉晶体管将看到起初大的栅源电压，但一旦输出被满充电到高，这迅速降低至VT，而这限制上拉晶体管受压的时间。下拉晶体管将总是有着恒定的栅源电压，并且因此将在满栅-源电压全线时间(full line time)受压，引起上拉和下拉驱动特性的不对称。
为了限制这一问题的影响，下拉晶体管可以被相应地调整，以确保正和负电流继续匹配直到需要失效。特别地，下拉晶体管将是更大的器件。这意味着寄生栅漏电容74将更大。
当上拉和下拉晶体管失效后，它们因此可被设置为由通过电容74的电容耦合提供同步时钟输出。这引起对时钟信号Pn的附加电容耦合，这进一步有助于保持驱动器电路工作。当反相电路(invertercircuit)失效时，反相输出总是高阻抗，但下拉晶体管的较大的栅-漏电容将一些正相的相同的时钟相位输入耦合到输出。
图7示出了时间线，以说明电路性能老化的效应。
在时间段76中，反相器充分工作，并且在下拉驱动晶体管的栅极电压时，反相时钟信号是有效的。初始老化期之后，大约工作数十小时，反相器开始失效，使得反相器不完全下拉驱动晶体管栅极，这发生在时间段77中。然而，驱动晶体管的阈值电压的漂移使得通过电容器C1的反相时钟信号上的阶跃电压的效果较差的耦合不妨碍驱动晶体管的正常开关。
在时间段78中，从数百小时到数千或数万小时的工作之后，反相器失效，而这意味着正相时钟信号被部分耦合到驱动晶体管栅极。这样有助于延长寿命，其间驱动晶体管继续开关。仅在时间段79电路完全失效，而这时驱动晶体管阈值已漂移得太远而不能使驱动晶体管导通。
仿真显示出，反相器失效以及失效之后通过反相器的部分正相时钟信号的耦合，使驱动器电路能够经受住失效之前(驱动晶体管的)显著增加的阈值压力，延长寿命超过20％。
在上面的例子中，移位寄存器级使用两个相互不重叠的时钟(non-overlapping clocks)。这是移位寄存器电路设计所需要的。反相器也使用这两个不同的时钟信号。然而，也可能仅使用一个时钟信号作为反相器和连接二极管的晶体管的输入，如图8中所示。上拉晶体管70这时是连接二极管的晶体管。当然，这种电路将具有较高的电流损耗，但同样可获得相同的老化过程和好处。还有其它可以使用的反相器电路设计。
使用集成有行驱动器电路的薄膜电路产生的反相时钟信号不产生非理想的反相时钟波形。特别地，在耦合到驱动晶体管栅极的时钟线和随后的通过反相器除去干扰电荷之间将有滞后。为了确保反相器在电荷开始开启驱动晶体管之前能够足够快地除去与时钟线的耦合，反相器应该被设计有足够的范围，以降低任何滞后，其中低阈值电压可以允许小的电流泄漏。
本发明能够增加寿命，或者能够使较小的电路被用以获得指定的老化性能要求。该电路能够在电路寿命之初保证高温工作，同时也满足寿命末端的低温工作。而且，整个电路寿命期间使用相同的控制信号，从而不需要表示时间或其它条件的反馈控制信号。由于一段时间(达到100小时)之后反相器电路失效，反相器电路有效地提供时间反馈成分，以便改变电路的功能性。
图4的时序图使用两相时钟。实际中，实施图3的电路可使用三相时钟。换句话说，Pn-2和Pn的值不再相同。如下所述，图11中示出了三相时钟的例子。
图3中使用直流电压尤其需要三相控制信号来防止C3和C2两者都在Rn-2行脉冲期间充电。
一种替代方法是适应输入级，以便不限于将Tin的有效栅极驱动电压升高阈值电压，而可将驱动电压升高更大的量。这进一步改善了电路电容结点的充电，并且因此改进了工作。
图9示出了用这种方法改进的移位寄存器电路的一个级。
除了输入段10，该电路与图2的电路相同，并且重复的电路部件将不再进行说明。
输入段10又有第二输入晶体管Tin2，其向第一输入晶体管Tin1的栅极提供基于该级之前两级的输出的计时信号。在图9的电路中，前两级输出Rn-2控制计时，但不同的电压波形被提供给第二输入晶体管Tin2的漏极，这被示出为Ln-2。这将被称为第二输入线。
同样地，第一输入晶体管Tin1被连接在第一输入线Ln-1和驱动晶体管Tdrive的栅极之间。当前一级的输出为高时，该输入线Ln-1为高，以便类似于图2工作。然而，由于下面的所解释的原因，前一级的输出已经从高转到低之后，输入Ln-1紧接着还为高。
第一和第二输入线可以是时钟信号，但它们可以是彼此的延迟形式，以便对于输入时钟Pn的每一相位仅有一个附加时钟信号有效。或者，可以使用直流电压。
如在图2的电路中，第二自举电容器C3被连接在前级输出Rn-1和第一输入晶体管Tin1的栅极之间，并且该第二自举电容器被基于两级之前的级的输出计时充电。然而，没有衰减晶体管，使得第二自举电容器上的电荷不限于阈值电压，而可以基于输入Ln-2的电压减去Tin2的阈值电压进行选择。
(可选的)输入段复位晶体管Tr2被连接在第一输入晶体管Tin1的栅极和低电源线Voff之间，而这用于对驱动器进行复位。
第一输入晶体管Tin1的栅极可以通过电容器C4连接到钟控信号，该钟控信号与第一输入线Ln-1反相，并且这将防止Ln-1的上升缘通过Tin1的寄生栅漏电容而耦合并且将其导通。电容器C4以取消该效应的互补信号耦合，并且C4的值相应地被选择为与Tin1的电容成比例，与C1和驱动晶体管之间的比例相同。
在图9的实施例中，输入段反馈复位晶体管Tr(n)连接在第一输入晶体管Tin1的栅极和前一级的输出Rn-1之间，并且其栅极也连接到该级的输出，用于对第二自举电容器C3进行放电。
在图9的电路的工作中，两级之后的级的输出Rn-2的高脉冲也通过第二输入晶体管Tin2对第二自举电容器C3进行充电。在该时间期间第二输入线Ln-2为高。没有衰减晶体管来限制充电。因此，代替对将C3充电到阈值电压，其可充电到第二输入线的电压，小于第二输入晶体管的阈值电压。第二输入线将典型地负载行电压，但如以下所解释的那样，计时不同。
当前一级输出Rn-1脉冲为高并且第一输入线Ln-1也为高时，第一输入晶体管Tin1的栅极被第二自举电容器C3自举，使得对驱动晶体管Tdrive进行很好地充电。
当输出Rn-1变低时，由于Ln-1被设为直到C3被放电后都保持为高，电荷不经由Tin1从第一自举电容器C2被移去。这就是为什么尽管电压电平可以是相同的，但第一输入Ln-1需要与输出Rn-1的计时不同的计时。行N一变高，反馈复位晶体管Tr(n)就对C3两端的电压进行放电，将Tin1完全截止，用与图2的实施例相同的方法。
电路用与上述相同的方法继续工作。
图9的电路具有与图2中相同数量的TFT，但需要一些额外时钟线。然而，第一输入晶体管Tin1的自举更好。
如果TFT技术具有足够好的开关特性，与行高电压相等的直流电压可以取代时钟信号Ln。
这种情况下，不需要电容器C4和反相时钟Ln，而电路性能被进一步提高。
图9的电路具有上述的相同的进一步好处，即内部电容结点从时钟线Ln而非前行提取它们的充电电流。这减少需要由每一输出TFT驱动的负载。
该电路还具有如下好处：通过提供适当信号，行驱动器可以保持在空闲状态，而另一行驱动器驱动具有不同脉冲序列的显示器。如上所述，例如这可被用以提供可以前向或反向扫描的显示器。
图10示出了对图9的电路的修改，其中又使用直流电压取代计时信号Ln，并且这对底部栅极技术也是最适合的。这减少时钟数并且避免对电容C4的需要。可用与参照图3所说明的方法相同的方法使该电路空闲。
图11示出了用于图9的电路的时钟时序图，并且示出了用于三个连续行的输入线L的信号以及用于三个连续行的电源线的信号。
如图所示，输入线L上的脉冲具有比行寻址周期长的持续时间，并且该持续时间被示出为例如60μs。钟控电源线脉冲较短，示出为例如40μs。
在时序图中所示的信号具有重复的脉冲，所以仅需要三个不同的电源线P和输入线L波形及它们的互补波形来寻址整个阵列。
图12示出了用于有源矩阵液晶显示器的传统像素构造，该显示器被设置为行和列的像素阵列。每行像素共享公用的行导体11，而每列像素共享公用列导体12。每一像素包括串联设置在列导体12和公用电极18之间的薄膜晶体管14和液晶单元16。如上所述，通过提供到行导体11上的信号将晶体管14导通和截止。每一像素另外包括存储电容器20，其一端22连接到下一行电极、连接到前一行电极、或连接到独立的电容器电极。该电容器20存储驱动电压，使得晶体管14被截止之后保持液晶单元16两端的信号。
为了驱动液晶单元16至所需的电压，从而获得所需的灰度级(gray level)，与行导体11上的行寻址脉冲同步地在列导体上12提供适当的信号。该行寻址脉冲使薄膜晶体管14导通，从而允许列导体12将液晶单元16充电至所需的电压，并且也将存储电容器20充电至相同的电压。在行寻址脉冲的末端，晶体管14被截止，并且当其它行被寻址时存储电容器20保持单元16两端的电压。存储电容器20减少液晶渗漏的影响并且减小由液晶单元电容的电压依赖性引起的像素电容百分比变化。
行被顺序寻址，使得所有行在一个帧周期中被寻址，并且在随后的帧周期中被刷新。
如图13中所示，由行驱动电路30向显示像素阵列34提供行寻址信号，并且由列寻址电路32向显示器的像素阵列34提供像素驱动信号。本发明的电路适合用在行驱动器电路中，并且使用非晶硅技术制造。然后电路元件可被集成到有源矩阵显示器基底中。
在上面的例子中，受下一级控制的复位晶体管Tr(n+1)被连接在驱动晶体管的栅极和低电源线之间。其可改为被连接在驱动晶体管的栅极和行输出之间，即第一自举电容器C2的两端。而且，该复位晶体管可连接到不同输出级的输出，例如级n+2、n+3等(多达n+时钟相位的数量-1)。
如根据上面两个例子显而易见的那样，输入段的复位晶体管Tr(n)可被连接在第一输入晶体管Tin1的栅极和低电源线Voff之间，或第一输入晶体管Tin1的栅极和前行输出n-1之间，即第二自举电容器C3的两端。对所示的两个例子这两种可能性都是可能的。这种复位晶体管的栅极还可连接到不同输出级的输出，例如级n+1、n+2等。这种电路无复位晶体管也完全可以运行。
在图9的例子中，第二输入晶体管Tin2可为如图2的例子中的连接二极管(diode-connected)，由此除去与Ln-2的连接。因此，图9的实施例不需要与第二输入线Ln-2连接。如上所述，当显示器被不同地驱动时，连接到Ln-2提供使电路保持在空闲状态的能力。
以上详细描述的实例中的某些使用后两级的输出作为控制信号。然而，使用更后级的输出可获得两倍的预充电效果。例如，不像上面例子中使用Rn-1和Rn-2，该电路可被设计为使用Rn-2和Rn-4。这可能是需要的，如果栅极驱动器被分离为奇数和偶数半，每一半在阵列的不同侧。该例子还示出在这些所示的例子中的由前一级的输出控制的栅极充电实际上还可由更后一级控制。
如上所述，本发明特别地适合使用非晶硅晶体管实施，并且由于该原因，所示电路使用n-型晶体管。然而，本发明还可应用于其它电路技术，例如有机薄膜晶体管(其经常实现为P-型器件)或低温多晶硅(其可实现为PMOS器件)。本发明的电路可使用P-型晶体管实施，而对工作原理无修改，这对本领域技术人员来说很容易理解。本发明不限于任何特殊技术类型，而可应用于老化效应限制了电路寿命的任何技术。这在非晶硅器件中尤其明显。
如上所述，反相器电路的上拉晶体管将比下拉晶体管小，所以通过下拉晶体管的电容耦合将较大，因此在它们的阈值漂移方面，两个器件在大约相同的时间失效。典型地，下拉晶体管将占据比上拉晶体管所占据的区域大1.5-10倍的基底区域，更优选为大2-5倍。
反相器的晶体管显著大于移位寄存器级的驱动晶体管，例如下拉晶体管可占据比每一驱动晶体管所占据的区域大5-50倍的区域。
以上详述的实例涉及将本发明应用于移位寄存器电路。然而，本发明可应用于其它多输入电路，通常涉及这样一种电路，其中一个或多个所选择的输入在整个电路的寿命期间是无效的，但设计一种电路，其产生一个或多个无效的控制输入。这种方法使电路性能能够在许多不同的应用中被调整到电路的老化程度(age)，并且允许这种调整不带来附加反馈信号。本发明解决的老化问题对非晶硅技术特别地有益，但是对于老化尤其是阈值电压漂移问题严重的任何半导体技术，例如包括多晶硅半导体技术，本发明都能带来好处。
与行驱动器移位寄存器电路的例子相关，本发明可应用于所述的行驱动器移位寄存器中每一个，但也可应用于其它例子。对于用在行驱动器电路中，本发明尤其涉及，使用在该移位寄存器失效之前失效的反相器，产生移位寄存器电路控制时钟信号的反相时钟信号。
在行驱动器移位寄存器电路中，为了节省空间和功率，可能用可用的最高精度的工艺制造驱动晶体管。不可避免地，因线宽变化，这将导致寄生电容的一些变化，其中线宽变化可导致与补偿电容器C1的值的较差匹配，以及随后的电路工作范围的限制。另外，补偿电容器C1的大小是折衷的，并且可针对高温工作(较大)或低温工作(较小)进行优化，但并非同时针对两个。
可用以解决这些问题的一个另外的措施是使反相时钟信号invPn的振幅不依赖于时钟信号Pn的高度而独立改变，因此其可被改变为适合由特殊工艺变化制成的器件的尺寸。这与改变补偿电容器C1的大小有相同的电效应。这种调节可在制造后进行，然而改变补偿电容器C1的大小将需要重新设计掩模，并且将不能解决不期望的加工变化，例如线宽变化。这种振幅可变的反相时钟信号invPn具有进一步的好处，即可调整振幅以适应环境条件。例如，在高温下可提高振幅，以便提高电路工作的温度上限，而在低温下可降低振幅，以便扩展电路工作的温度下限。
显然对于详细描述的具体电路有许多变化，并且对于本领域技术人员来说许多其它修改以及可使用本发明的许多其它应用也是显而易见的。

Claims (22)

1.一种电路，其包括可由第一和第二输入控制的第一电路部分(52)，以及用于产生该第二输入的第二电路部分(54)，其中当所述第二输入(invPn)被设为控制输入时，所述第一电路部分(52)具有第一工作特性，而当所述第二输入(invPn)不被设为控制输入时，具有第二工作特性，并且其中所述第二电路部分(54)适合在所述第一电路部分(52)的寿命终止之前通过老化停止工作，从而将所述第一电路部分从所述第一工作特性转换到所述第二工作特性。
2.如权利要求1所述的电路，其中所述第一输入包括第一钟控电源线(Pn)，而所述第二输入(invPn)包括所述第一钟控电源线(Pn)的反相形式，其中所述第二电路部分(54)包括用于产生所述第一钟控电源线电压的反相形式的反相器(70，72)。
3.一种移位寄存器电路，包括设在公用基底上的多个级，每一级由第一钟控电源线(Pn)和所述第一钟控电源线的反相形式(invPn)控制，其中每一级包括如在权利2中所述的电路，并且其中所述电路适合于向输出传递所选择的所述第一钟控电源线的高时钟相位。
4.如权利要求3所述的移位寄存器电路，其中每一级包括：
连接到前级输出的第一输入(Rn-1)；
驱动晶体管(Tdrive)，用于将第一钟控电源线电压(Pn)耦合到所述级的输出(Rn)；
补偿电容器(C1)，用于补偿所述驱动晶体管的寄生电容的效应，并且一个端子耦合到所述第一钟控电源线电压的反相形式(invPn)；以及
第一自举电容器(C2)，连接在所述驱动晶体管的栅极和所述级的输出(Rn)之间，
其中将所述反相器形成在所述公用基底上。
5.如权利要求4所述的电路，其中所述反相器包括连接在所述反相器输出和高电压线之间的上拉晶体管(70)和连接在所述反相器输出和低电压线之间的下拉晶体管(72)。
6.如权利要求5所述的电路，其中所述下拉晶体管(72)由所述第一钟控电源线电压选通。
7.如权利要求5或6所述的电路，其中所述上拉和下拉晶体管以大约50％的占空比工作。
8.如权利要求5到7中任一项所述的电路，其中所述下拉晶体管(72)大于所述上拉晶体管(70)。
9.如权利要求5到8中任一项所述的电路，其中所述上拉和下拉晶体管被设计为在大约同一时间(78)通过老化停止工作。
10.如权利要求5到9中任一项所述的电路，其中所述反相器停止工作(78)之后，一部分所述第一钟控电源线电压通过所述下拉晶体管(72)的寄生电容(CGD)耦合到输出，所述下拉晶体管的寄生电容大于所述上拉晶体管的寄生电容。
11.如权利要求4到10中任一项所述的电路，其中所述每一级还包括：
输入晶体管(Tin1)，用于对所述第一自举电容器(C2)进行充电，并被所述第一输入(Rn-1)控制。
12.如权利要求4到11中任一项所述的电路，其中所述每一级还包括耦合到所述级的两级或更多级之前的级的输出(Rn-2)的输入段(10)，并且其中所述输入段包括连接在所述输入晶体管(Tin1)的栅极和所述第一输入(Rn-1)之间的第二自举电容器(C3)。
13.如权利要求12所述的电路，其中所述输入段被耦合到所述级的两级之前的级的输出(Rn-2)。
14.如权利要求4到13中任一项所述的电路，其中所述每一级还包括被连接到下一级的输出的第二输入(Rn+1)。
15.如权利要求4到14中任一项所述的电路，其中所述每一级的补偿电容器(C1)连接在所述驱动晶体管的栅极和所述第一钟控电源线电压的反相形式(invPn)之间。
16.如前述任一项权利要求所述的电路，使用非晶硅技术实施。
17.一种有源矩阵显示器设备，包括：
有源矩阵显示像素阵列；
行驱动器电路，包括如权利要求3到15中任一项所述的移位寄存器电路。
18.如权利要求17所述的有源矩阵显示器设备，包括有源矩阵液晶显示器设备。
19.操作电路的方法，包括：
使用第二电路部分(54)从第一输入(Pn)产生第二输入(invPn)；
使用所述第一和第二输入控制第一电路部分(52)，以提供第一工作特性；
在所述第一电路部分(52)的寿命终止之前，通过所述第二电路部分的老化停止所述第二电路部分(54)的工作，从而控制所述第一电路部分而无需所述第二输入，由此提供第二工作特性。
20.一种产生多级移位寄存器电路输出的方法，包括：对于每一级所述移位寄存器电路，使用如权利要求19所述的方法，
其中所述方法包括使用所述级的一级或多级之前的输出，通过输入晶体管(Tin1)对驱动晶体管(Tdrive)的栅极进行充电，并对存储所述驱动晶体管的栅源电压的第一自举电容器(C2)进行充电；以及
通过所述驱动晶体管将第一钟控电源线电压(Pn)耦合到所述级的输出，所述第一钟控电源线电压包括所述第一输入，
并且其中所述第二输入包括所述第一钟控电源线电压的反相形式(invPn)，所述第二电路部分包括用于产生所述第一钟控电源线电压的反相形式的反相器(70，72)，并且其中所述第二输入(invPn)通过补偿电容器(C1)耦合到所述驱动晶体管的栅极。
21.如权利要求20所述的方法，其中所述停止使用包括使所述反相器(70，72)工作足够长的时间段，使得所述反相器的部件老化而导致所述反相器功能失效。
22.如权利要求20或21所述的方法，还包括使用所述级的两级或多级之前的级的输出(Rn-2)对输入晶体管(Tin1)的栅极进行充电，并且将栅源电压存储在第二自举电容器(C3)上。
CNA200680027063XA 2005-07-26 2006-07-21 多输入电路 Pending CN101228590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP05106867 2005-07-26
EP05106867.4 2005-07-26

Publications (1)

Publication Number Publication Date
CN101228590A true CN101228590A (zh) 2008-07-23

Family

ID=37683720

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200680027063XA Pending CN101228590A (zh) 2005-07-26 2006-07-21 多输入电路

Country Status (8)

Country Link
US (1) US20080198961A1 (zh)
EP (1) EP1911037B1 (zh)
JP (1) JP2009503758A (zh)
CN (1) CN101228590A (zh)
AT (1) ATE443914T1 (zh)
DE (1) DE602006009401D1 (zh)
TW (1) TW200717439A (zh)
WO (1) WO2007013010A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104505033A (zh) * 2014-12-18 2015-04-08 深圳市华星光电技术有限公司 栅极驱动电路、阵列基板及显示装置
CN103650477B (zh) * 2011-05-10 2017-04-05 特里赛尔公司 用于对有源检测矩阵的控制电路的线寻址的设备
CN113196662A (zh) * 2018-08-28 2021-07-30 宜普电源转换公司 级联自举GaN功率开关和驱动器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912121B2 (ja) 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
TWI347611B (en) * 2007-11-26 2011-08-21 Au Optronics Corp Shift register and pre-charge circuit
KR100911982B1 (ko) * 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 이미션 구동부 및 이를 이용한 유기전계발광 표시장치
FR2934919B1 (fr) * 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
FR2936087B1 (fr) * 2008-09-16 2012-03-23 Thales Sa Registre a decalage a transistors a effet de champ.
JP5665299B2 (ja) 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
TWI393978B (zh) * 2009-07-14 2013-04-21 Au Optronics Corp 液晶顯示器及其移位暫存裝置
US10037738B2 (en) * 2015-07-02 2018-07-31 Apple Inc. Display gate driver circuits with dual pulldown transistors
KR102426106B1 (ko) * 2015-07-28 2022-07-29 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
JP6874997B2 (ja) * 2018-01-16 2021-05-19 株式会社Ｊｏｌｅｄ 転送回路、シフトレジスタ、ゲートドライバ、表示パネル、およびフレキシブル基板
US11502681B2 (en) 2018-12-04 2022-11-15 Rambus Inc. Method and system for balancing power-supply loading
KR20220096831A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 게이트 구동 회로 및 게이트 구동회로를 포함하는 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2720185B1 (fr) * 1994-05-17 1996-07-05 Thomson Lcd Registre à décalage utilisant des transistors M.I.S. de même polarité.
FR2743662B1 (fr) 1996-01-11 1998-02-13 Thomson Lcd Perfectionnement aux registres a decalage utilisant des transistors mis de meme polarite
DE69732867T2 (de) * 1996-01-11 2006-04-13 Thales Avionics Lcd S.A. Verbesserungen an Schieberegistern unter alleiniger Verwendung von "MIS" Transistoren
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
JP3680601B2 (ja) * 1998-05-14 2005-08-10 カシオ計算機株式会社 シフトレジスタ、表示装置、撮像素子駆動装置及び撮像装置
KR100281336B1 (ko) * 1998-10-21 2001-03-02 구본준 쉬프트 레지스터 회로
JP3723747B2 (ja) * 2000-06-16 2005-12-07 松下電器産業株式会社 表示装置およびその駆動方法
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
CA2355067A1 (en) * 2001-08-15 2003-02-15 Ignis Innovations Inc. Metastability insensitive integrated thin film multiplexer
US20030052848A1 (en) * 2001-09-20 2003-03-20 Matsushita Electric Industrial Co., Ltd Signal transmission circuit, solid-state imaging device, camera and liquid crystal display
US7289594B2 (en) * 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650477B (zh) * 2011-05-10 2017-04-05 特里赛尔公司 用于对有源检测矩阵的控制电路的线寻址的设备
CN104505033A (zh) * 2014-12-18 2015-04-08 深圳市华星光电技术有限公司 栅极驱动电路、阵列基板及显示装置
CN113196662A (zh) * 2018-08-28 2021-07-30 宜普电源转换公司 级联自举GaN功率开关和驱动器

Also Published As

Publication number Publication date
TW200717439A (en) 2007-05-01
US20080198961A1 (en) 2008-08-21
JP2009503758A (ja) 2009-01-29
ATE443914T1 (de) 2009-10-15
WO2007013010A3 (en) 2007-05-31
DE602006009401D1 (de) 2009-11-05
EP1911037B1 (en) 2009-09-23
EP1911037A2 (en) 2008-04-16
WO2007013010A2 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
CN101228590A (zh) 多输入电路
US11749158B2 (en) Shift register unit, gate driving circuit, display device, and driving method
JP7372152B2 (ja) シフトレジスタユニット及びその駆動方法、ゲート駆動回路、並びに表示装置
US10217427B2 (en) Gate drive unit circuit, gate drive circuit, display device and driving method
CN106157923B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR101552408B1 (ko) 주사 신호선 구동 회로 및 주사 신호선 구동 방법
US7825888B2 (en) Shift register circuit and image display apparatus containing the same
CN107527587B (zh) 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
CN202443728U (zh) 移位寄存器、栅极驱动器及显示装置
JP5436324B2 (ja) シフトレジスタ回路
CN107564491B (zh) 一种关机放电电路、驱动方法、驱动电路及显示装置
CN102804280B (zh) 移位寄存器和显示装置
WO2011148658A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US20150310819A1 (en) Gate Driver for Narrow Bezel LCD
CN102855938B (zh) 移位寄存器、栅极驱动电路及显示装置
US20100060561A1 (en) Shift Register Circuit
CN110120200B (zh) 显示装置
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN101147202A (zh) 移位寄存器电路
KR20070027793A (ko) 주사 구동회로와 이를 이용한 유기 전계발광 장치
CN105446402B (zh) 可控电压源、移位寄存器及其单元和一种显示器
CN110148382B (zh) 一种goa电路、显示面板及显示装置
CN110111720A (zh) 移位寄存器、栅极驱动电路、显示面板及显示装置
CN110136624B (zh) 栅极驱动电路及触控显示装置
US11875727B2 (en) Shift register, gate driving circuit, display panel, and driving method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080723