CN113196662A - 级联自举GaN功率开关和驱动器 - Google Patents

级联自举GaN功率开关和驱动器 Download PDF

Info

Publication number
CN113196662A
CN113196662A CN201980069312.9A CN201980069312A CN113196662A CN 113196662 A CN113196662 A CN 113196662A CN 201980069312 A CN201980069312 A CN 201980069312A CN 113196662 A CN113196662 A CN 113196662A
Authority
CN
China
Prior art keywords
terminal connected
node
transistor
gate
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980069312.9A
Other languages
English (en)
Inventor
李剑锋
R·阿南思
M·查普曼
迈克尔·A·德·鲁伊
R·比奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Efficient Power Conversion Corp
Original Assignee
Efficient Power Conversion Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Efficient Power Conversion Corp filed Critical Efficient Power Conversion Corp
Publication of CN113196662A publication Critical patent/CN113196662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

一种级联自举栅极驱动器，配置成提供高侧功率开关场效应晶体管的快速导通和低静态电流消耗。初级自举级包括电阻器，以减少晶体管关断期间的静态电流消耗。次级自举级包括由初级自举级驱动的具有低导通电阻的GaN FET晶体管。GaN FET晶体管的源极端子被配置为向高侧功率开关FET提供栅极驱动电压。GaN‑FET晶体管的低导通电阻提供了高侧功率开关FET的快速导通。级联自举栅极驱动器中的晶体管优选为增强模式GaN FET，并且可以集成到单个半导体芯片中。

Description

级联自举GaN功率开关和驱动器
技术领域
本发明一般涉及高侧场效应晶体管(FET)栅极驱动器，更具体地说，涉及具有更快开启时间和更好效率的自举栅极驱动器。
背景技术
典型的高侧FET栅极驱动器依靠电荷泵电路或自举电路向高侧FET的栅极端子提供增加的电压。电荷泵栅极驱动器和自举栅极驱动器将能量存储在电容器中，而相关的高侧FET被关断，并且使用所存储的能量向高侧FET的栅极端子施加大于电源电压的电压，尽管高侧FET的源极端子上的电压升高，仍保持其接通。
图1A-B示出了高侧功率开关的传统的电荷泵栅极驱动器的原理图。在图1A中，系统100包括电荷泵栅极驱动器170、高侧功率开关晶体管185和负载190。电荷泵栅极驱动器170耦接到功率开关晶体管185的栅极端子。功率开关晶体管185的漏极端子耦接到提供电源电压Vdd的电源电压源110，并且功率开关晶体管185的源极端子耦接到输出节点195处的负载190。电荷泵栅极驱动器170接收控制信号CTL 105并基于CTL 105来驱动功率开关晶体管185。CTL 105为逻辑高表示要关闭功率开关晶体管185，而CTL 105为逻辑低表示要接通功率开关晶体管185。基于来自电荷泵栅极驱动器170和CTL 105的输出，功率开关晶体管185充当连接负载190和电源电压源110的闭合开关。
电荷泵栅极驱动器170包括晶体管120、135和165、电阻器130和145以及电容器150。晶体管120的栅极端子接收CTL 105，并且晶体管120的源极端子耦接到接地节点115。晶体管120的漏极端子在节点125处耦接到电阻器130。电阻器130进一步耦接到电源电压源110。晶体管120和电阻器130构成逆变器155。电容器150耦接到节点125和耦接到节点140处晶体管135的源极端子。晶体管135的栅极端子和漏极端子耦接到电源电压源110，将晶体管135配置为二极管。电阻器145在节点140处耦接到晶体管135和电容器150，并在节点160处耦接到晶体管165的漏极端子。晶体管165的栅极端子接收CTL 105，并且晶体管165的源极端子耦接到接地节点115。功率开关晶体管185的栅极端子耦接到节点160。
响应于CTL 105为逻辑高，晶体管120和165充当闭合开关。晶体管165将功率开关晶体管185的栅极端子接地，使得功率开关晶体管185充当开路开关并从电源电压源110断开负载190。电容器150经由晶体管135和120从电源电压源110充电。响应于CTL 105为逻辑低，晶体管120和165充当开路开关。晶体管165充当开路开关，将功率开关晶体管185从接地115断开，这允许节点160上的电压升高到功率开关晶体管185的阈值电压VTh以上并将其导通。
然后，功率开关晶体管185充当闭合开关，并将负载190连接到电源电压源110。上拉电阻器130使节点125上的电压增加到接近电源电压Vdd。存储在电容器150中的能量通过节点140放电，从而增加节点140上的电压，进而使节点160上的电压高于电源电压Vdd。节点160上高于Vdd的升高的电压和功率开关晶体管185的低导通电阻使功率开关晶体管185在其源极端子上的电压升高到大约Vdd时保持导通。
在图1B中，关断晶体管180并入图1A所示的系统100中。晶体管180的栅极端子接收CTL 105，并且晶体管180的源极端子耦接到接地节点115。晶体管180的漏极端子耦接到输出节点195。响应于CTL 105为逻辑高，晶体管180充当闭合开关，将节点195连接到接地115，并且快速地将节点195上的电压从大约Vdd降低到接地。电阻器130和145可用于在功率开关晶体管185的导通时间长度的关断期间来平衡图1A-B所示的电荷泵栅极驱动器170中的静态电流。用于电阻器130和145的较大电阻减小电荷泵栅极驱动器170中的静态电流并降低电荷泵栅极驱动器170的总功耗，但也减慢功率开关晶体管185的导通。
图2A-B示出了用于高侧功率开关的传统的自举栅极驱动器的原理图。在图2A中，系统200包括自举栅极驱动器270、高侧功率开关晶体管285和负载290。自举栅极驱动器270耦接到功率开关晶体管285的栅极端子。功率开关晶体管285的漏极端子耦接到提供电源电压Vdd的电源电压源210，并且功率开关晶体管285的源极端子耦接到输出节点295处的负载290。自举栅极驱动器270接收控制信号CTL 205并基于CTL 205来驱动功率开关晶体管285。CTL 205为逻辑高表示要关闭功率开关晶体管285，而CTL 205为逻辑低表示要接通功率开关晶体管285。功率开关晶体管285用作闭合开关，基于自举栅极驱动器270和CTL 205的输出，将负载290连接到电源电压源210。
自举栅极驱动器270包括晶体管220和235、电阻器245和电容器250。晶体管220的栅极端子接收CTL 205，并且晶体管220的源极端子耦接到接地节点215。晶体管220的漏极端子在节点255处耦接到电阻器245。电阻器245在节点240处进一步耦接到晶体管235的源极端子。晶体管235的栅极端子和漏极端子耦接到电源电压源210，将晶体管235配置为二极管。电容器250耦接在节点240和输出节点295之间。功率开关晶体管285的栅极端子耦接到节点255。
响应于CTL 205为逻辑高，晶体管220充当将节点255连接到接地节点215的闭合开关，使得功率开关晶体管285断开并充当开路开关，并将负载290从电源电压源210断开。电容器250经由晶体管235和晶体管220从电源电压源210充电。响应于CTL 205为逻辑低，晶体管220充当开路开关，将节点255从接地215断开。二极管配置的晶体管235和上拉电阻器245将节点255上的电压升高到功率开关晶体管185的阈值电压VTh以上并将其导通。
然后，功率开关晶体管285充当闭合开关，并将负载290连接到电源电压源210。当输出节点295上的电压增加时，存储在电容器250中的能量通过节点240、上拉电阻器245和节点255放电，从而增加节点240和255上的电压。当输出节点295上的电压接近电源电压Vdd时，节点255上的电压增加到大约输出节点295上的电压加上电容器250上的电压，高于电源电压Vdd。节点255上高于Vdd的升高的电压和功率开关晶体管285的低导通电阻使功率开关晶体管285在其源极端子上的电压升高到大约Vdd时保持导通。
在图2B中，关断晶体管280并入图2A所示的系统200中。晶体管280的栅极端子接收CTL 205，并且晶体管280的源极端子耦接到接地节点215。晶体管280的漏极端子耦接到输出节点295。响应于CTL 205为逻辑高，晶体管280充当闭合开关，将输出节点295连接到接地215，并且快速地将节点295处的电压从大约Vdd降低到接地。如图1A-B中所示的电荷泵栅极驱动器170一样，图2A-B中所示的自举栅极驱动器270使用电阻器245在功率开关晶体管285的导通时间长度的关断期间来平衡静态电流。用于电阻器245的较大电阻减小自举栅极驱动器270中的静态电流并降低自举栅极驱动器270的总功耗，但也减慢功率开关晶体管285的导通。
发明内容
本发明通过提供与氮化镓(GaN)FET晶体管开关结合的级联自举栅极驱动器，解决了上述传统的自举栅极驱动器的缺点，该级联自举栅极驱动器减小了级联自举栅极驱动器的电阻并加快了由级联自举栅极驱动器驱动的相关功率开关的导通。
更具体地说，如本文所述，本发明是一种用于高侧功率晶体管的级联自举栅极驱动器，包括初级自举级，其包括包括电阻器的电路，以减少静态电流消耗；以及至少一个次级自举级，具有类似于所述初级自举级的电路，还包括晶体管，以取代所述初级自举级的所述电阻器。所述初级自举级向所述次级自举级提供第一驱动电压，以及所述次级自举级向所述高侧功率晶体管的栅极端子提供第二驱动电压，其中所述第二驱动电压大于所述第一驱动电压。
本发明的级联自举栅极驱动器中的GaN FET小于高侧功率晶体管，并且允许第一电容具有比第二电容器小的电容。GaN场效应管导通电阻的降低加快了导通时间，使电阻具有更大的电阻，降低了静态电流消耗，在不影响导通时间的情况下提高了级联自举栅极驱动器的效率。本发明的级联自举栅极驱动器可以包括多个次级自举级。
本文描述的上述和其他优选特征，包括实现和元件组合的各种新颖细节，现在将参考附图更具体地描述，并在权利要求书中指出。应当理解，特定方法和装置仅以例示来示出，而不是作为权利要求的限制。如本领域技术人员将理解的，在不脱离权利要求书的范围的情况下，本文的教导的原理和特征可用于各种众多实施例中。
附图说明
结合附图，从下文所述的详细描述中本发明的特征、目的和优点将变得更加明显，在附图中，类似的附图标记在全文中相应地标识，其中：
图1A-B示出了用于高侧功率开关的传统的电荷泵栅极驱动器的原理图。
图2A-B示出了用于高侧功率开关的传统的自举栅极驱动器的原理图。
图3示出了根据本发明第一实施例的用于高侧功率开关的级联自举栅极驱动器。
图4示出了根据本发明第一实施例的用于高侧功率开关的级联自举栅极驱动器，包括N个自举级。
图5示出了根据本发明第二实施例的用于高侧功率开关的级联自举栅极驱动器，其中电源电压大于高侧功率开关的最大栅极到源极额定电压。
图6示出了根据本发明第二实施例的用于高侧功率开关的级联自举栅极驱动器，包括N个自举级。
具体实施方式
在下面的详细描述中，参考某些实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们。应当理解，可以采用其他实施例，并且可以进行各种结构、逻辑和电气改变。以下详细描述中公开的特征的组合对于实践最广泛意义上的教导可能不是必需的，而是仅被教导来描述本教导的特别代表性示例。
图3示出了根据本发明第一实施例的用于高侧功率开关的级联自举栅极驱动器390。系统300包括级联自举栅极驱动器390、关断晶体管392、高侧功率开关晶体管394和负载396。关断晶体管392和功率开关晶体管394优选为增强模式GaNFET半导体器件，其与级联自举栅极驱动器390单片集成到单个半导体芯片上。因为GaN FET能够携带大电流、支持高电压并且比传统晶体管更快地开关，所以关断晶体管392和功率开关晶体管394使得系统300能够提供比实现其他晶体管(例如MOSFET)的类似系统更快的通断时间。
级联自举栅极驱动器390耦接到功率开关晶体管394的栅极端子。功率开关晶体管394的漏极端子耦接到提供电源电压Vdd的电源电压源310，并且功率开关晶体管394的源极端子耦接到输出节点398处的负载396。级联自举栅极驱动器390接收控制信号CTL 305并基于CTL 305来驱动功率开关晶体管394。CTL 305为逻辑高表示要关闭功率开关晶体管394，而CTL 305为逻辑低表示要导通功率开关晶体管394。
功率开关晶体管394充当闭合开关，基于级联自举栅极驱动器390和CTL305的输出，将负载396连接到电源电压源310。关断晶体管392的漏极端子耦接到输出节点398，关断晶体管392的源极端子耦接到接地节点315。关断晶体管392的栅极端子接收控制信号CTL305。响应于CTL 305为逻辑高，关断晶体管392充当将输出节点398连接到接地315的闭合开关，从而加快输出节点398上的电压从大约Vdd降低到接地。
级联自举栅极驱动器390包括初级自举级350和次级自举级385。初级自举级350包括晶体管320和335、电阻器330和电容器345。次级自举级385包括晶体管355、365和375以及电容器380。晶体管320、335、355、365和375优选为增强模式GaNFET半导体器件，其与系统300的其它组件单片集成到单个半导体芯片上。如本文之前参考关断晶体管392和功率开关晶体管394所述，GaN FET比传统晶体管更快地开关，并且允许级联自举栅极驱动器390比实现其它晶体管(例如MOSFET)的类似系统更快地导通和关闭功率开关晶体管394。晶体管320、335、355、365、375、392和394具有大约相同的阈值电压VTh和大约相同的最大栅源电压VGS(MAX)，其大于Vdd-VTh。
在初级自举级350中，晶体管320的栅极端子接收CTL 305，并且晶体管320的源极端子耦接到接地节点315。晶体管320的漏极端子在节点325处耦接到电阻器330。电阻器330在节点340处进一步耦接到晶体管335的源极端子。晶体管335的栅极端子和漏极端子耦接到电源电压源310，从而将晶体管335配置为二极管。电容器345耦接到节点340和次级自举级385中的节点360。
次级自举级385类似于初级自举级350，但用晶体管365代替电阻器330。晶体管365被选择为小于功率开关晶体管394，并且晶体管365的栅极端子由初级自举级350驱动。晶体管355的栅极端子接收CTL 305，并且晶体管355的源极端子耦接到接地节点315。晶体管355的漏极端子在节点360处耦接到晶体管365的源极端子。晶体管365的栅极端子耦接到初级自举级350中的节点325，晶体管365的漏极端子耦接到节点370处晶体管375的源极端子。晶体管375的栅极端子和漏极端子耦接到电源电压源310，将晶体管375配置为二极管。电容器380耦接到输出节点398。功率开关晶体管394的栅极端子耦接到节点360。
响应于CTL 305逻辑高，晶体管320、355和392充当闭合开关。晶体管320作为闭合开关，将节点325连接到接地315，从而降低节点325上的电压。晶体管355作为闭合开关，将节点360连接到接地315，从而降低节点360上的电压。晶体管365的栅极端子处的节点325和晶体管365的源极端子处的节点360上的降压关断晶体管365。关断作为闭合开关的晶体管392，将输出节点398连接到接地315，从而降低输出节点398上的电压。功率开关晶体管394的栅极端子处的节点360和功率开关晶体管394的源极端子处的输出节点398上的降压关断功率开关晶体管394，从电源电压源310断开负载396。能量通过二极管连接的晶体管335和晶体管355从电源电压源310存储在电容器345中。类似地，能量通过二极管连接的晶体管375和关断晶体管392从电源电压源310存储在电容器380中。由于二极管连接的晶体管335或375上的阈值电压下降，电容器345和380上的电压分别增加到大约Vdd-VTh。静态电流仅通过电阻器330和晶体管335和320流动。
响应于CTL 305为逻辑低，晶体管320、355和392充当开路开关。晶体管392作为开路开关，将输出节点398与接地315断开，使节点398上的电压增加。晶体管320作为开路开关，将节点325与接地315断开。由于晶体管335上的阈值电压下降，节点340上的初始电压大约等于Vdd-VTh，并且通过电阻器330增加节点325上的电压。当节点325上的电压增加高于VTh时，晶体管365导通。晶体管355作为开路开关，将节点360与接地315断开，使得随着晶体管365导通以及电流从电源电压源310经由晶体管375和365流向节点360，节点360上的电压增加。当节点360上的电压增加高于VTh时，功率开关晶体管394导通。然后，功率开关晶体管394充当闭合开关，并将负载396连接到电源电压源310。随着输出节点398上的电压增加，存储在电容器380中的能量按比例增加节点370上的电压，使得节点370上的电压大致等于输出节点398上的电压加上Vdd-VTh。由于晶体管365处于导通状态，节点360上的电压基本上等于节点370上的电压，并且与输出节点398上的电压增加成比例地增加。随着节点360上的电压增加，存储在电容器345中的能量成比例地增加节点340上的电压，使得节点340上的电压大致等于节点340上的电压加上Vdd-VTh。节点340上的电压增加通过电阻器330增加节点325上的电压。当其源极端子处节点360上的电压增加，晶体管365的栅极端子处节点325上的电压增加使其保持导通。保持晶体管365导通使节点370和节点360耦接在一起，使得功率开关晶体管394的VGS与电容器380上的电压基本相等，并且随着其源极端子处输出节点398上的电压增加到电源电压Vdd，功率开关晶体管394保持导通。没有静态电流流动。
响应于CTL 305为逻辑低，晶体管365充当闭合开关，将节点370和节点360耦接在一起的，电容器380上的电荷在电容器380和晶体管394的栅极至源极电容之间重新分配，从而降低电容器380上的电压。因此，响应CTL 305为逻辑高，晶体管394的VGS小于电容380上的初始电压。在一些实施例中，电容380的电容大约为晶体管394的栅极至源极电容的9倍，以保持电容器380上初始充电电压的约90％，从而向晶体管394施加足够的VGS。由于晶体管365小于功率开关晶体管394，因此初级自举级350向晶体管365提供的驱动电压比次级自举级385向高侧功率晶体管394的栅极端子提供的电压小，电容器345可以小于电容器380。次级自举级385中的晶体管365加快功率开关晶体管394的导通，因为晶体管365的导通电阻远小于图2A-B中所示的自举栅极驱动器270中电阻器245的电阻。由于晶体管365的尺寸较小，来自初级自举级350的较小驱动电压允许电阻器330更大，并使静态电流减少得更多，而对晶体管365的导通时间以及进而对功率开关晶体管394的导通时间影响较小。
图4示出了根据本发明第一实施例的用于高侧功率开关的级联自举栅极驱动器490，包括多个(N)自举级。级联自举栅极驱动器490类似于图3所示的级联自举栅极驱动器390，但包括N-1个次级自举级485A-485N-1。每个晶体管465由前一自举级驱动，例如晶体管465A由自举级485B驱动。功率开关晶体管494的导通延迟时间随自举级的个数N而增加。
每个晶体管465都比随后的自举级485中的晶体管465小，且具有更低的导通电阻。例如，晶体管465B小于晶体管465A，两者都小于功率开关晶体管494。类似地，每个电容器480小于随后的自举级485中的电容器480。例如，电容器480B具有比电容器480A更小的电容。初级自举级450可以包括唯一的电阻器430，该电阻器430可以非常大，以响应CTL 405为逻辑高且功率开关晶体管494被关断而减小静态电流。
图5示出了根据本发明第二实施例的用于高侧功率开关的级联自举栅极驱动器590，其中，电源电压VddH大于晶体管的最大栅极至源极电压额定VGS(MAX)。在本例中，VddH是晶体管阈值电压VTh的三倍，小于2VGS(MAX)+VTh。装置500包括级联自举栅极驱动器590、高侧功率开关晶体管594、关断晶体管592和负载596。关断晶体管592和功率开关晶体管594优选为增强模式GaN FET半导体器件，它们与级联自举栅驱动器590单片集成在单个半导体芯片上。由于GaNFET能够携带大电流、支持高压，并且比传统的晶体管开关更快速，因此关断晶体管592和功率开关晶体管594使系统500能够比实现其他晶体管(如MOSFET)的类似系统提供更快的通断时间。关断晶体管592、功率开关晶体管594和级联自举栅极驱动器590中的晶体管具有基本相同的阈值电压VTh和基本相同的VGS(MAX)。
级联自举栅驱动器590类似于图3所示的级联自举栅极驱动器390，但电容器545在节点540和输出节点598之间耦接，而与电容器345不同，电容器345在节点340和节点360之间耦接。由于电容器545耦接到输出节点598而不是节点560，因此节点540上的电压与输出节点598上的电压相连接，而不是与节点560上的电压相连接。因此，节点540上的电压基于节点598上的电压和功率开关晶体管594的源极端子上的电压而增加。响应于CTL 505为逻辑高，电容器545的初始电压在电容器545和晶体管565和晶体管594的串联栅极至源极电容之间重新分配。节点525和输出节点598之间的结果电压被划分为两个栅源电压，即晶体管565的栅极至源极电压和功率开关晶体管594的栅极至源极电压，而不是仅一个。附加电压分区确保节点560和598上的电压差不超过VGS(MAX)。此外，由于节点560和电容器545没有耦接在一起，节点560上的电压由晶体管565驱动，晶体管565充当源跟随器驱动功率开关晶体管594，输出节点598上的电压增加到大约VddH。
响应于CTL 505为逻辑高，晶体管520、555和592充当闭合开关。晶体管520充当闭合开关，将节点525连接到接地515，从而降低节点525上的电压。晶体管555充当闭合开关，将节点560连接到接地515，从而降低节点560上的电压。晶体管565的栅极端子处的节点525和晶体管565的源极端子处的节点560上的降压使晶体管565关断。关断晶体管592作为闭合开关，将输出节点598连接到接地515，从而降低输出节点598上的电压。功率开关晶体管594的栅极端子处的节点560和在功率开关晶体管594的源极端子处的输出节点598上的降压关断功率开关晶体管594，从而从电源电压源510断开负载596。能量从电源电压源510经由二极管连接的晶体管535和晶体管592存储在电容器545中。类似地，能量从电源电压源510经由二极管连接的晶体管575和晶体管592存储在电容器580中。由于二极管连接的晶体管535或575上的阈值电压下降，电容器545和580上的电压分别增加到大约VddH-VTh。仅通过电阻器530和晶体管535和520汲取静态电流。
响应于CTL 505为逻辑低，晶体管520、555和592充当开路开关。晶体管592充当开路开关，将输出节点598与接地515断开，并允许节点598上的电压升高。晶体管520充当开路开关，将节点525从接地515断开。由于晶体管535上的阈值电压下降，节点540上的初始电压大约等于VddH-VTh，并且通过电阻器530增加节点525上的电压。当节点525上的电压增加高于VTh时，晶体管565导通。晶体管555充当开路开关，将节点560与接地515断开，使得随着晶体管565导通并且电流从电源电压源510经由晶体管575和565流向节点560而增加节点560上的电压。当节点560上的电压增加高于VTh时，功率开关晶体管594导通。然后，功率开关晶体管594充当闭合开关并将负载596连接到电源电压源510。随着输出节点598上的电压增加，存储在电容器580和545中的能量成比例地增加节点570和540上的电压，使得节点570和540上的电压大约等于输出节点598上的电压加上VddH-VTh。节点540上的电压增加通过电阻器530增加节点525上的电压。电容器545上的电压大约等于晶体管565的VGS加上晶体管594的VGS。结果，响应于CTL 505为逻辑高，电容器545上的初始电压约等于VddH-VTh，并且被分为两个栅源电压，即晶体管565和594的栅源电压，使得晶体管565和594的栅源电压不超过VGS(MAX)。随着其源极端子处的节点560上的电压的增加，晶体管565的栅极端子处的节点525上的电压的增加保持晶体管导通，这使得晶体管565充当源极跟随器并且允许存储在电容器580中的电荷增加节点560上的电压。节点560上的电压与节点525上的电压成比例地增加，而其反过来又与输出节点598上的电压成比例地增加，使得晶体管594在其源极端子处的输出节点598上的电压增加到大约VddH并且负载596连接到电源电压510时保持导通。
晶体管520、535、555、565和575优选为增强模式GaNFET半导体器件，其与系统500的其它组件单片集成到单个半导体芯片上。如本文先前参考关断晶体管592和功率开关晶体管594所述，GaN FET比传统晶体管更快地开关，并且允许级联自举栅极驱动器590比实现其它晶体管(例如MOSFET)的类似系统更快地通断功率开关晶体管594。由于晶体管565具有比功率开关晶体管594更低的导通电阻，所以初级自举级550向晶体管565提供的驱动电压小于次级自举级585向高侧功率晶体管594的栅极端子提供的电压，并且与图3所示的级联自举栅极驱动器390中的电阻器330类似，由于晶体管565的尺寸比功率开关晶体管594的小，级联自举栅极驱动器590中的电阻器530可以具有更大的电阻并且更多地减小静态电流，而对晶体管565的导通时间以及进而对功率开关晶体管594的导通时间的影响更小。
图6示出了根据本发明第二实施例的用于高侧功率开关的级联自举栅极驱动器690，包括多个(N)自举级。级联自举栅极驱动器690类似于图5中所示的级联自举栅极驱动器590，但是包括N-1个次级自举级685A-685N-1。在该示例中，电源电压VddH大于系统600中的晶体管的最大栅极到源极额定电压VGS(MAX)。VddH大于(N+1)VTh，小于NVGS(MAX)+VTh。用于接通功率开关晶体管694的延迟时间随着自举级的数目N而增加。
每个晶体管665由前面的自举级驱动。例如，晶体管665A由自举级686B驱动。每个晶体管665比随后的自举级685中的晶体管665更小并且具有更低的导通电阻。例如，晶体管665B小于晶体管665A，两者都小于功率开关晶体管694。类似地，每个电容器680小于随后的自举级685中的电容器680。例如，电容器680B小于电容器680A。初级自举级650可以包括唯一的电阻器630，电阻器630可以非常大，以便响应于CTL 605为逻辑高且功率开关晶体管694被关断而减小静态电流。
上述描述和附图仅被认为是实现本文所述特征和优点的具体实施例的例示。可对特定工艺条件进行修改和替换。因此，本发明的实施例不被认为受限于前述描述和附图。

Claims (16)

1.一种用于高侧功率晶体管的级联自举栅极驱动器，所述高侧功率晶体管具有：连接到电源电压的漏极端子、连接到输出的源极端子以及栅极端子，所述级联自举栅极驱动器包括：
初级自举级，其包括电路，所述电路包含电阻器以减少静态电流消耗；以及
至少一个次级自举级，其包括所述初级自举级的所述电路，还包括取代所述初级自举级的所述电阻器的晶体管；
其中，所述初级自举级向所述次级自举级提供第一驱动电压，以及所述次级自举级向所述高侧功率晶体管的所述栅极端子提供第二驱动电压，其中所述第二驱动电压大于所述第一驱动电压。
2.如权利要求1所述的级联自举栅极驱动器，其中所述初始自举级包括：
第一氮化镓(GaN)场效应晶体管(FET)，其具有连接到输入节点的栅极端子、接地的源极端子和连接到第一节点的漏极端子；
电阻器，其具有连接到所述第一节点的第一端子和连接到第二节点的第二端子；
第二GaN场效应晶体管，其具有连接到所述第二节点的源极端子、以及一起连接到所述电源电压的栅极端子和漏极端子；以及
第一电容器，其具有连接到所述第二节点的第一端子和连接到所述高侧功率晶体管的所述栅极端子的第二端子；以及
其中，所述次级自举级包括：
第三GaN场效应晶体管，其具有连接到所述输入节点的栅极端子、接地的源极端子和连接到所述高侧功率晶体管的所述栅极端子的漏极端子；
第四GaN场效应晶体管，其具有连接到所述第一节点的栅极端子、连接到所述高侧功率晶体管的所述栅极端子的源极端子以及连接到第三节点的漏极端子；
第五GaN场效应晶体管，其具有连接到所述第三节点的源极端子，以及一起连接到所述电源电压的栅极端子和漏极端子；以及
第二电容器，其具有连接到所述第三节点的第一端子和连接到所述输出的第二端子。
3.如权利要求2所述的级联自举栅极驱动器，其中所述第一、第二、第三、第四和第五GaNFET是增强模式GaN FET。
4.如权利要求2所述的级联自举栅极驱动器，其中，所述电源电压小于所述第一、第二、第三、第四和第五GaN FET的最大栅源电压额定值加所述GaNFET的阈值电压。
5.如权利要求2所述的级联自举栅极驱动器，其中所述第四GaNFET小于所述高侧功率晶体管。
6.如权利要求1所述的级联自举栅极驱动器，还包括连接在所述次级自举级和所述高侧功率晶体管之间的附加次级自举级，其中，所述次级自举级向所述附加次级自举级提供所述第二驱动电源，所述附加次级自举级向所述高侧功率晶体管的栅极端子提供附加的第二驱动电压，其中所述附加的第二驱动电压大于所述第二驱动电压。
7.如权利要求6所述的级联自举栅极驱动器，其中所述附加次级自举级包括：
附加的第三GaN FET，其具有连接到所述输入节点的栅极端子、接地的源极端子、以及连接到所述高侧功率晶体管的所述栅极端子的漏极端子；
附加的第四GaN FET，其具有连接到所述第三GaN FET的所述漏极端子和所述第四GaNFET的所述源极端子的栅极端子、连接到所述高侧功率晶体管的所述栅极端子的源极端子、以及连接到第四节点的漏极端子；
附加的第五GaN FET，其具有连接到所述第四节点的源极端子、以及一起连接到所述电源电压的栅极端子和漏极端子；以及
附加的第二电容器，其具有连接到所述第四节点的第一端子和连接到所述输出的第二端子。
8.如权利要求7所述的级联自举栅极驱动器，其中所述附加的第四GaN FET小于所述高侧功率晶体管，其中所述第四GaN FET小于所述附加的第四GaN FET，并且其中所述第二电容器小于所述附加的第二电容器。
9.如权利要求1所述的级联自举栅极驱动器，其中所述初级自举级包括：
第一氮化镓(GaN)场效应晶体管(FET)，其具有连接到输入节点的栅极端子、接地的源极端子、以及连接到第一节点的漏极端子；
电阻器，其具有连接到所述第一节点的第一端子和连接到第二节点的第二端子；
第二GaN FET，其具有连接到所述第二节点的源极端子、以及在所述电源电压处连接在一起的栅极端子和漏极端子；以及
第一电容器，其具有连接到所述第二节点的第一端子和连接到所述输出的第二端子；以及
其中，所述次级自举级包括：
第三GaN FET，其具有连接到所述输入节点的栅极端子、接地的源极端子、以及连接到所述高侧功率晶体管的所述栅极端子的漏极端子；
第四GaN FET，其具有连接到所述第一节点的栅极端子、连接到所述高侧功率晶体管的所述栅极端子的源极端子、以及连接到第三节点的漏极端子；
第五GaN FET，其具有连接到所述第三节点的源极端子、以及一起连接到所述电源电压的栅极端子和漏极端子；以及
第二电容器，具有连接到所述第三节点的第一端子和连接到所述输出的第二端子。
10.如权利要求9所述的级联自举栅极驱动器，其中所述第一、第二、第三、第四和第五GaN FET是增强模式GaN FET。
11.如权利要求9所述的级联自举栅极驱动器，其中所述电源电压小于所述GaN FET的最大栅源电压额定值加上所述GaN FET的阈值电压的N倍，并且大于所述GaN FET的阈值电压的N+1倍，其中N表示所述级联自举栅极驱动器中的级数。
12.如权利要求9所述的级联自举栅极驱动器，其中所述第一电容器上的电压被分为所述第四GaN FET的栅源电压和所述高侧功率晶体管的栅源电压。
13.如权利要求9所述的级联自举栅极驱动器，其中所述第四GaN FET小于所述高侧功率晶体管。
14.如权利要求9所述的级联自举栅极驱动器，还包括连接在所述次级自举级和所述高侧功率晶体管之间的附加的次级自举级，其中，所述次级自举级向所述附加次级自举级提供所述第二驱动电压，所述附加次级自举级向所述高侧功率晶体管的所述栅极端子提供附加的第二驱动电压，其中所述附加的第二驱动电压大于所述第二驱动电压。
15.如权利要求14所述的级联自举栅极驱动器，其中所述附加的次级自举级包括：
附加的第三GaN FET，其具有连接到所述输入节点的栅极端子、接地的源极端子、以及连接到所述高侧功率晶体管的所述栅极端子的漏极端子；
附加的第四GaN FET，其具有连接到所述第三GaN FET的所述漏极端子和所述第四GaNFET的所述源极端子的栅极端子、连接到所述高侧功率晶体管的所述栅极端子的源极端子、以及连接到第四节点的漏极端子；
附加的第五GaN FET，其具有连接到所述第四节点的源极端子、以及一起连接到所述电源电压的栅极端子和漏极端子；以及
附加的第二电容器，其具有连接到所述第四节点的第一端子和连接到所述输出的第二端子。
16.如请求项15之级联自举栅极驱动器，其中所述附加的第四GaN FET小于所述高侧功率晶体管，其中所述第四GaN FET小于所述附加的第四GaN FET，以及其中所述第二电容器小于所述附加的第二电容器。
CN201980069312.9A 2018-08-28 2019-08-28 级联自举GaN功率开关和驱动器 Pending CN113196662A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862723864P 2018-08-28 2018-08-28
US62/723,864 2018-08-28
PCT/US2019/048608 WO2020047125A1 (en) 2018-08-28 2019-08-28 CASACADED BOOTSTRAPPING GaN POWER SWITCH AND DRIVER

Publications (1)

Publication Number Publication Date
CN113196662A true CN113196662A (zh) 2021-07-30

Family

ID=69640254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980069312.9A Pending CN113196662A (zh) 2018-08-28 2019-08-28 级联自举GaN功率开关和驱动器

Country Status (7)

Country Link
US (1) US10790811B2 (zh)
EP (1) EP3844875A4 (zh)
JP (1) JP2021535703A (zh)
KR (1) KR20210053314A (zh)
CN (1) CN113196662A (zh)
TW (1) TWI732280B (zh)
WO (1) WO2020047125A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10715137B2 (en) * 2017-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Company Limited Generating high dynamic voltage boost
FR3104862B1 (fr) * 2019-12-12 2022-06-24 Commissariat Energie Atomique Dispositif de commande d’interrupteur
CN111583882A (zh) * 2020-05-21 2020-08-25 深圳市华星光电半导体显示技术有限公司 阵列基板以及显示面板
US20220197844A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Bootstrapping circuit, sampling apparatuses, receiver, base station, mobile device and method of operating a bootstrapping circuit
WO2023107906A1 (en) 2021-12-08 2023-06-15 Efficient Power Conversion Corporation Multi-voltage bootstrapping drivers
WO2023107885A1 (en) 2021-12-08 2023-06-15 Efficient Power Conversion Corporation Active bootstrapping drivers
WO2023107917A1 (en) 2021-12-10 2023-06-15 Efficient Power Conversion Corporation Pre-driven bootstrapping drivers
TW202401962A (zh) 2022-06-29 2024-01-01 美商高效電源轉換公司 通用功率場效電晶體(fet)驅動器積體電路(ic)架構

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164728A1 (en) * 2002-02-21 2003-09-04 Blodgett Greg A. Capacitor charge sharing charge pump
CN101228590A (zh) * 2005-07-26 2008-07-23 皇家飞利浦电子股份有限公司 多输入电路
WO2012171938A2 (en) * 2011-06-14 2012-12-20 Merus Audio Aps Power transistor gate driver
US20130241621A1 (en) * 2012-03-16 2013-09-19 Texas Instruments Incorporated System and Apparatus for Driver Circuit for Protection of Gates of GaN FETs
WO2017190652A1 (en) * 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
US20180091140A1 (en) * 2016-09-29 2018-03-29 Taiwan Semiconductor Manufacturing Company Limited Low static current semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG66453A1 (en) * 1997-04-23 1999-07-20 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
US7948220B2 (en) * 2007-04-11 2011-05-24 International Rectifier Corporation Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device
CN202094794U (zh) * 2011-05-18 2011-12-28 南京博兰得电子科技有限公司 一种自举型门极驱动控制电路
US9171738B2 (en) * 2012-12-18 2015-10-27 Infineon Technologies Austria Ag Systems and methods for integrating bootstrap circuit elements in power transistors and other devices
US9007103B2 (en) * 2013-08-01 2015-04-14 Infineon Technologies Austria Ag Switch circuit arrangements and method for powering a driver circuit
US9859732B2 (en) * 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
JP6483997B2 (ja) * 2014-10-10 2019-03-13 ローム株式会社 パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置
US9667245B2 (en) * 2014-10-10 2017-05-30 Efficient Power Conversion Corporation High voltage zero QRR bootstrap supply
CN105976775B (zh) * 2016-05-18 2019-01-15 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
WO2017205618A1 (en) * 2016-05-25 2017-11-30 Efficient Power Conversion Corporation Enhancement mode fet gate driver ic
KR102236287B1 (ko) * 2016-12-01 2021-04-07 이피션트 파워 컨버젼 코퍼레이션 GaN 트랜지스터 기반 파워 컨버터를 위한 부트스트랩 커패시터 과전압 관리 회로

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030164728A1 (en) * 2002-02-21 2003-09-04 Blodgett Greg A. Capacitor charge sharing charge pump
CN101228590A (zh) * 2005-07-26 2008-07-23 皇家飞利浦电子股份有限公司 多输入电路
WO2012171938A2 (en) * 2011-06-14 2012-12-20 Merus Audio Aps Power transistor gate driver
US20130241621A1 (en) * 2012-03-16 2013-09-19 Texas Instruments Incorporated System and Apparatus for Driver Circuit for Protection of Gates of GaN FETs
WO2017190652A1 (en) * 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
US20180091140A1 (en) * 2016-09-29 2018-03-29 Taiwan Semiconductor Manufacturing Company Limited Low static current semiconductor device

Also Published As

Publication number Publication date
EP3844875A1 (en) 2021-07-07
JP2021535703A (ja) 2021-12-16
TW202025632A (zh) 2020-07-01
US10790811B2 (en) 2020-09-29
EP3844875A4 (en) 2022-08-17
KR20210053314A (ko) 2021-05-11
US20200076415A1 (en) 2020-03-05
WO2020047125A1 (en) 2020-03-05
TWI732280B (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
CN113196662A (zh) 级联自举GaN功率开关和驱动器
JP6209205B2 (ja) ＧａＮＦＥＴのゲートの保護のためのドライバ回路のためのシステム及び装置
US20090023415A1 (en) Semiconductor switching device
EP2706664A2 (en) Level shift device
US8013642B2 (en) Output drive circuit
CN108429445B (zh) 一种应用于电荷泵的软启动电路
US10666137B2 (en) Method and circuitry for sensing and controlling a current
WO2023134381A1 (zh) 开关电源电路及终端设备
CN209748522U (zh) 电压电平移位器
WO2015182175A1 (ja) ドライバ回路
US4049979A (en) Multi-bootstrap driver circuit
US11038503B2 (en) GaN driver using active pre-driver with feedback
US20230179203A1 (en) Active bootstrapping drivers
US6798629B1 (en) Overvoltage protection circuits that utilize capacitively bootstrapped variable voltages
US10523197B2 (en) Switch circuit, corresponding device and method
US20230179195A1 (en) Multi-voltage bootstrapping drivers
US20230188127A1 (en) Pre-driven bootstrapping drivers
US10715138B1 (en) Open drain driver circuit
CN113078888B (zh) 栅极驱动设备和控制方法
US11606030B1 (en) Driver for driving a p-type power switch
CN117040512B (zh) 耗尽型晶体管的驱动电路
CN117595648A (zh) 电荷泵放电电路和应用电路
KR20210089099A (ko) 게이트 구동 장치 및 제어 방법
CN113491049A (zh) 用于保护开关的关断电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination