KR20210053314A - 캐스케이드형 부트스트랩핑 GaN 전력 스위치 및 드라이버 - Google Patents

캐스케이드형 부트스트랩핑 GaN 전력 스위치 및 드라이버 Download PDF

Info

Publication number
KR20210053314A
KR20210053314A KR1020217009122A KR20217009122A KR20210053314A KR 20210053314 A KR20210053314 A KR 20210053314A KR 1020217009122 A KR1020217009122 A KR 1020217009122A KR 20217009122 A KR20217009122 A KR 20217009122A KR 20210053314 A KR20210053314 A KR 20210053314A
Authority
KR
South Korea
Prior art keywords
terminal connected
node
transistor
gate
bootstrapping
Prior art date
Application number
KR1020217009122A
Other languages
English (en)
Inventor
에드워드 리
라비 아난스
마이클 채프먼
마이클 에이. 드 루이
로버트 비치
Original Assignee
이피션트 파워 컨버젼 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이피션트 파워 컨버젼 코퍼레이션 filed Critical 이피션트 파워 컨버젼 코퍼레이션
Publication of KR20210053314A publication Critical patent/KR20210053314A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

하이사이드 전력 스위치 FET의 빠른 턴온 및 낮은 정전류 소비를 제공하도록 구성된 캐스케이드형 부트스트랩핑 게이트 드라이버. 초기 부트스트랩핑 스테이지는 트랜지스터 턴오프 동안 정전류 소비를 감소시키기 위해 저항기를 포함한다. 이차 부트스트랩핑 스테이지는 초기 부트스트랩핑 스테이지에 의해 구동되는, 낮은 온-저항을 갖는 GaN FET 트랜지스터를 포함한다. GaN FET 트랜지스터의 소스 단자는 하이사이드 전력 스위치 FET에 게이트 구동 전압을 제공하도록 구성된다. GaN FET 트랜지스터의 낮은 온-저항은 하이사이드 전력 스위치 FET의 빠른 턴온을 제공한다. 캐스케이드형 부트스트랩핑 게이트 드라이버 내의 트랜지스터들은 바람직하게는 인핸스먼트 모드 GaN FET들이고, 단일 반도체 다이에 집적될 수 있다.

Description

캐스케이드형 부트스트랩핑 GaN 전력 스위치 및 드라이버
본 발명은 일반적으로 하이사이드(high side) 전계 효과 트랜지스터(field effect transistor, FET) 게이트 드라이버들에 관한 것이고, 더 구체적으로는, 더 빠른 턴-온 시간 및 더 양호한 효율성을 갖는 부트스트랩핑(bootstrapping) 게이트 드라이버에 관한 것이다.
전형적인 하이사이드 FET 게이트 드라이버들은 전하 펌프 회로 또는 부트스트랩핑 회로에 의존하여 하이사이드 FET의 게이트 단자에 증가된 전압을 제공한다. 전하 펌프 게이트 드라이버들 및 부트스트랩핑 게이트 드라이버들은 연관된 하이사이드 FET가 턴오프되어 있는 동안 커패시터들에 에너지를 저장하고, 저장된 에너지를 사용하여 공급 전압보다 더 큰 전압을 하이사이드 FET의 게이트 단자에 인가하여, 하이사이드 FET의 소스 단자 상에서 전압이 증가함에도 불구하고 그것을 턴온 상태로 유지시킨다.
도 1a 및 도 1b는 하이사이드 전력 스위치에 대한 종래의 전하 펌프 게이트 드라이버들의 개략도들을 예시한다. 도 1a에서, 시스템(100)은 전하 펌프 게이트 드라이버(170), 하이사이드 전력 스위치 트랜지스터(185), 및 부하(190)를 포함한다. 전하 펌프 게이트 드라이버(170)는 전력 스위치 트랜지스터(185)의 게이트 단자에 커플링된다. 전력 스위치 트랜지스터(185)의 드레인 단자는 공급 전압(Vdd)를 제공하는 공급 전압원(110)에 커플링되고, 전력 스위치 트랜지스터(185)의 소스 단자는 출력 노드(195)에서 부하(190)에 커플링된다. 전하 펌프 게이트 드라이버(170)는 제어 신호(CTL)(105)를 수신하고, CTL(105)에 기초하여 전력 스위치 트랜지스터(185)를 구동한다. CTL(105)이 로직 하이(logic high)인 것은 전력 스위치 트랜지스터(185)가 턴오프되어야 함을 나타내고, CTL(105)가 로직 로우(logic low)인 것은 전력 스위치 트랜지스터(185)가 턴온되어야 함을 나타낸다. 전력 스위치 트랜지스터(185)는 전하 펌프 게이트 드라이버(170) 및 CTL(105)로부터의 출력에 기초하여 부하(190)와 공급 전압원(110)을 접속시키는 닫힌 스위치로서 작용한다.
전하 펌프 게이트 드라이버(170)는 트랜지스터들(120, 135, 165), 저항기들(130, 145), 및 커패시터(150)를 포함한다. 트랜지스터(120)의 게이트 단자는 CTL(105)을 수신하고, 트랜지스터(120)의 소스 단자는 접지 노드(115)에 커플링된다. 트랜지스터(120)의 드레인 단자는 노드(125)에서 저항기(130)에 커플링된다. 저항기(130)는 공급 전압원(110)에 추가로 커플링된다. 트랜지스터(120) 및 저항기(130)는 인버터(155)를 구성한다. 커패시터(150)는 노드(125)에 커플링되고, 노드(140)에서 트랜지스터(135)의 소스 단자에 커플링된다. 트랜지스터(135)의 게이트 단자 및 드레인 단자는 공급 전압원(110)에 커플링되어, 트랜지스터(135)를 다이오드로서 구성한다. 저항기(145)는 노드(140)에서 트랜지스터(135) 및 커패시터(150)에 커플링되고, 노드(160)에서 트랜지스터(165)의 드레인 단자에 커플링된다. 트랜지스터(165)의 게이트 단자는 CTL(105)을 수신하고, 트랜지스터(165)의 소스 단자는 접지 노드(115)에 커플링된다. 전력 스위치 트랜지스터(185)의 게이트 단자는 노드(160)에 커플링된다.
CTL(105)이 로직 하이인 것에 응답하여, 트랜지스터들(120, 165)은 닫힌 스위치들로서 작용한다. 트랜지스터(165)는 전력 스위치 트랜지스터(185)의 게이트 단자를 접지에 접속시켜서, 전력 스위치 트랜지스터(185)가 열린 스위치로서 작용하게 하고 부하(190)를 공급 전압원(110)으로부터 분리시킨다. 커패시터(150)는 트랜지스터들(135, 120)을 통해 공급 전압원(110)으로부터 충전된다. CTL(105)이 로직 로우인 것에 응답하여, 트랜지스터들(120, 165)은 열린 스위치들로서 작용한다. 열린 스위치로서 작용하는 트랜지스터(165)는 전력 스위치 트랜지스터(185)를 접지(115)로부터 분리시키는데, 이는 노드(160) 상의 전압을 전력 스위치 트랜지스터(185)의 임계 전압(VTh) 초과로 증가시키고 이를 턴온시킬 수 있게 한다.
전력 스위치 트랜지스터(185)는 그 후, 닫힌 스위치로서 작용하고, 부하(190)를 공급 전압원(110)에 접속시킨다. 풀업(pull up) 저항기(130)는 노드(125) 상의 전압이 대략 공급 전압(Vdd)으로 증가하게 한다. 커패시터(150)에 저장된 에너지는 노드(140)를 통해 방전되어, 노드(140) 상의 전압, 및 더 나아가, 노드(160) 상의 전압을 공급 전압(Vdd) 초과로 증가시킨다. 노드(160) 상에서의 Vdd 초과로 증가된 전압 및 전력 스위치 트랜지스터(185)의 낮은 온-저항(on-resistance)은 전력 스위치 트랜지스터(185)를 턴온된 상태로 유지시키는데, 이는 그의 소스 단자 상의 전압이 대략 Vdd로 증가하기 때문이다.
도 1b에서, 턴오프 트랜지스터(180)가 도 1a에 도시된 시스템(100)에 포함된다. 트랜지스터(180)의 게이트 단자는 CTL(105)을 수신하고, 트랜지스터(180)의 소스 단자는 접지 노드(115)에 커플링된다. 트랜지스터(180)의 드레인 단자는 출력 노드(195)에 커플링된다. CTL(105)이 로직 하이인 것에 응답하여, 트랜지스터(180)는 닫힌 스위치로서 작용하여, 노드(195)를 접지(115)에 접속시키고 노드(195) 상의 전압을 대략 Vdd로부터 접지로 빠르게 감소시킨다. 저항기들(130, 145)은 턴온 시간의 길이를 갖는 전력 스위치 트랜지스터(185)의 턴오프 동안, 도 1a 및 도 1b에 도시된 전하 펌프 게이트 드라이버(170) 내의 정전류(static current)를 밸런싱하는 데 사용될 수 있다. 저항기들(130, 145)에 대한 더 큰 저항들은 전하 펌프 게이트 드라이버(170) 내의 정전류를 감소시키고, 전하 펌프 게이트 드라이버(170)의 전체 전력 소비를 감소시키지만, 또한, 전력 스위치 트랜지스터(185)의 턴온을 둔화시킨다.
도 2a 및 도 2b는 하이사이드 전력 스위치에 대한 종래의 부트스트랩핑 게이트 드라이버들의 개략도들을 예시한다. 도 2a에서, 시스템(200)은 부트스트랩핑 게이트 드라이버(270), 하이사이드 전력 스위치 트랜지스터(285), 및 부하(290)를 포함한다. 부트스트랩핑 게이트 드라이버(270)는 전력 스위치 트랜지스터(285)의 게이트 단자에 커플링된다. 전력 스위치 트랜지스터(285)의 드레인 단자는 공급 전압(Vdd)를 제공하는 공급 전압원(210)에 커플링되고, 전력 스위치 트랜지스터(285)의 소스 단자는 출력 노드(295)에서 부하(290)에 커플링된다. 부트스트랩핑 게이트 드라이버(270)는 제어 신호(CTL)(205)를 수신하고, CTL(205)에 기초하여 전력 스위치 트랜지스터(285)를 구동한다. CTL(205)가 로직 하이인 것은 전력 스위치 트랜지스터(285)가 턴오프되어야 함을 나타내고, CTL(205)가 로직 로우인 것은 전력 스위치 트랜지스터(285)가 턴온되어야 함을 나타낸다. 전력 스위치 트랜지스터(285)는 닫힌 스위치로서 작용하여, 부트스트랩핑 게이트 드라이버(270) 및 CTL(205)로부터의 출력에 기초하여 부하(290)를 공급 전압원(210)에 접속시킨다.
부트스트랩핑 게이트 드라이버(270)는 트랜지스터들(220, 235), 저항기(245), 및 커패시터(250)를 포함한다. 트랜지스터(220)의 게이트 단자는 CTL(205)을 수신하고, 트랜지스터(220)의 소스 단자는 접지 노드(215)에 커플링된다. 트랜지스터(220)의 드레인 단자는 노드(255)에서 저항기(245)에 커플링된다. 저항기(245)는 노드(240)에서 트랜지스터(235)의 소스 단자에 추가로 커플링된다. 트랜지스터(235)의 게이트 단자 및 드레인 단자는 공급 전압원(210)에 커플링되어, 트랜지스터(235)를 다이오드로서 구성한다. 커패시터(250)는 노드(240)와 출력 노드(295) 사이에 커플링된다. 전력 스위치 트랜지스터(285)의 게이트 단자는 노드(255)에 커플링된다.
CTL(205)이 로직 하이인 것에 응답하여, 트랜지스터(220)는 노드(255)를 접지 노드(215)에 접속시키는 닫힌 스위치로서 작용하여, 전력 스위치 트랜지스터(285)가 턴오프되고 열린 스위치로서 작용하게 하고, 부하(290)를 공급 전압원(210)으로부터 분리시킨다. 커패시터(250)는 트랜지스터(235) 및 트랜지스터(220)를 통해 공급 전압원(210)으로부터 충전된다. CTL(205)이 로직 로우인 것에 응답하여, 트랜지스터(220)는 열린 스위치로서 작용하여, 노드(255)를 접지(215)로부터 분리시킨다. 다이오드-구성된 트랜지스터(235) 및 풀업 저항기(245)는 노드(255) 상의 전압을 전력 스위치 트랜지스터(185)의 임계 전압(VTh) 초과로 증가시키고, 그것을 턴온시킨다.
전력 스위치 트랜지스터(285)는 그 후, 닫힌 스위치로서 작용하고, 부하(290)를 공급 전압원(210)에 접속시킨다. 출력 노드(295) 상의 전압이 증가함에 따라, 커패시터(250)에 저장된 에너지는 노드(240), 풀업 저항기(245), 및 노드(255)를 통해 방전되는데, 이는 노드들(240, 255) 상의 전압을 증가시킨다. 출력 노드(295) 상의 전압이 공급 전압(Vdd)에 접근함에 따라, 노드(255) 상의 전압은, 공급 전압 (Vdd) 초과인, 대략 출력 노드(295) 상의 전압과 커패시터(250)에 걸친 전압의 합으로 증가한다. 노드(255) 상에서의 Vdd 초과로 증가된 전압 및 전력 스위치 트랜지스터(285)의 낮은 온-저항은 전력 스위치 트랜지스터(285)를 턴온된 상태로 유지시키는데, 이는 그의 소스 단자 상의 전압이 대략 Vdd로 증가하기 때문이다.
도 2b에서, 턴오프 트랜지스터(280)가 도 2a에 도시된 시스템(200)에 포함된다. 트랜지스터(280)의 게이트 단자는 CTL(205)을 수신하고, 트랜지스터(280)의 소스 단자는 접지 노드(215)에 커플링된다. 트랜지스터(280)의 드레인 단자는 출력 노드(295)에 커플링된다. CTL(205)이 로직 하이인 것에 응답하여, 트랜지스터(280)는 닫힌 스위치로서 작용하여, 출력 노드(295)를 접지(215)에 접속시키고 노드(295) 상의 전압을 대략 Vdd로부터 접지로 빠르게 감소시킨다. 도 1a 및 도 1b에 도시된 전하 펌프 게이트 드라이버(170)와 같이, 도 2a 및 도 2b에 도시된 부트스트랩핑 게이트 드라이버(270)는 저항기(245)를 사용하여, 턴온 시간의 길이를 갖는 전력 스위치 트랜지스터(285)의 턴오프 동안 정전류를 밸런싱한다. 저항기(245)에 대한 더 큰 저항은 부트스트랩핑 게이트 드라이버(270) 내의 정전류를 감소시키고, 부트스트랩핑 게이트 드라이버(270)의 전체 전력 소비를 감소시키지만, 또한 전력 스위치 트랜지스터(285)의 턴온을 둔화시킨다.
본 발명은 갈륨 질화물(GaN) FET 트랜지스터 스위치들이 포함된 캐스케이드형 부트스트랩핑 게이트 드라이버를 제공함으로써 위에서 논의된 종래의 부트스트랩핑 게이트 드라이버들의 단점들을 해결하며, 이는 캐스케이드형 부트스트랩핑 게이트 드라이버의 저항을 감소시키고, 캐스케이드형 부트스트랩핑 게이트 드라이버에 의해 구동되는 연관된 전력 스위치의 턴온을 빠르게 한다.
보다 구체적으로, 본 발명은, 본 명세서에서 설명되는 바와 같이, 하이사이드 전력 트랜지스터에 대한 캐스케이드형 부트스트랩핑 게이트 드라이버이며, 정전류 소비를 감소시키기 위한 저항기 및 초기 부트스트랩핑 스테이지의 회로와 유사한 회로를 갖는 적어도 하나의 이차 부트스트랩핑 스테이지를 포함하지만, 초기 부트스트랩핑 스테이지의 저항기 대신에 트랜지스터를 포함하는 회로를 포함하는 초기 부트스트랩핑 스테이지를 포함한다. 초기 부트스트랩핑 스테이지는 이차 부트스트랩핑 스테이지에 제1 구동 전압을 제공하고, 이차 부트스트랩핑 스테이지는 하이사이드 전력 트랜지스터의 게이트 단자에 제2 구동 전압을 제공하고, 제2 구동 전압은 제1 구동 전압보다 더 크다.
본 발명의 캐스케이드형 부트스트랩핑 게이트 드라이버 내의 GaN FET들은 하이사이드 전력 트랜지스터보다 더 작고, 제1 커패시터가 제2 커패시터보다 더 낮은 커패시턴스를 가질 수 있게 한다. GaN FET들의 감소된 온-저항은 턴온 시간을 빠르게 하고, 저항기가 더 큰 저항 및 감소된 정전류 소비를 가질 수 있게 하여, 턴온 시간에 영향을 미치지 않고서 캐스케이드형 부트스트랩핑 게이트 드라이버의 효율성을 개선한다. 본 발명의 캐스케이드형 부트스트랩핑 게이트 드라이버는 다수의 이차 부트스트랩핑 스테이지들을 포함할 수 있다.
구현예의 다양한 신규한 세부사항들 및 요소들의 조합을 포함하여 본 명세서에서 설명되는 전술된 및 다른 바람직한 특징들이 이제 첨부 도면을 참조하여 더 구체적으로 설명될 것이고, 청구범위에서 지적될 것이다. 특정 방법들 및 장치들은 청구범위의 제한이 아니라 오로지 예시적이라는 것이 이해되어야 한다. 당업자에 의해 이해되는 바와 같이, 본 명세서의 교시의 원리들 및 특징들이 청구범위의 범주로부터 벗어남이 없이 다양하고 수많은 실시예들에서 채용될 수 있다.
본 개시내용의 특징들, 목적들, 및 이점들은 유사한 참조부호들이 전체에 걸쳐 상응하게 식별하는 도면과 함께 취해질 때 아래에서 설명되는 상세한 설명으로부터 더 명백해질 것이다.
도 1a 및 도 1b는 하이사이드 전력 스위치에 대한 종래의 전하 펌프 게이트 드라이버들의 개략도들을 예시한다.
도 2a 및 도 2b는 하이사이드 전력 스위치에 대한 종래의 부트스트랩핑 게이트 드라이버들의 개략도들을 예시한다.
도 3은 본 발명의 제1 실시예에 따른, 하이사이드 전력 스위치에 대한 캐스케이드형 부트스트랩핑 게이트 드라이버를 예시한다.
도 4는 본 발명의 제1 실시예에 따른, N개의 부트스트랩핑 스테이지들을 포함하는, 하이사이드 전력 스위치에 대한 캐스케이드형 부트스트랩핑 게이트 드라이버를 예시한다.
도 5는 본 발명의 제2 실시예에 따른, 공급 전압이 하이사이드 전력 스위치의 최대 게이트-소스 전압 정격보다 더 큰, 하이사이드 전력 스위치에 대한 캐스케이드형 게이트 드라이버를 예시한다.
도 6는 본 발명의 제2 실시예에 따른, N개의 부트스트랩핑 스테이지들을 포함하는, 하이사이드 전력 스위치에 대한 캐스케이드형 부트스트랩핑 게이트 드라이버를 예시한다.
다음의 상세한 설명에서, 소정 실시예들이 참조된다. 이들 실시예들은 당업자가 이들을 실시하는 것을 가능하도록 충분히 상세하게 설명된다. 다른 실시예들이 채용될 수 있고, 다양한 구조적, 논리적, 및 전기적 변화들이 이루어질 수 있음이 이해될 것이다. 다음의 상세한 설명에 개시된 특징들의 조합들이 최광의의 관점에서 교시를 실시하는 데 필요하지 않을 수 있고, 대신, 본 교시의 특히 대표적인 예들을 설명하기 위해서만 교시된다.
도 3은 본 발명의 제1 실시예에 따른, 하이사이드 전력 스위치에 대한 캐스케이드형 부트스트랩핑 게이트 드라이버(390)를 예시한다. 시스템(300)은 캐스케이드형 부트스트랩핑 게이트 드라이버(390), 턴오프 트랜지스터(392), 하이사이드 전력 스위치 트랜지스터(394), 및 부하(396)를 포함한다. 턴오프 트랜지스터(392) 및 전력 스위치 트랜지스터(394)는 바람직하게는 인핸스먼트 모드 GaN FET 반도체 디바이스들인데, 이들은 단일 반도체 다이 상에 캐스케이드형 부트스트랩핑 게이트 드라이버(390)와 모놀리식으로 집적된다. GaN FET들이 더 큰 전류를 전달하고 더 높은 전압을 지원하고 종래의 트랜지스터들보다 더 빠르게 스위칭할 수 있기 때문에, 턴오프 트랜지스터(392) 및 전력 스위치 트랜지스터(394)는 시스템(300)이 MOSFET들과 같은 다른 트랜지스터들을 구현하는 유사한 시스템보다 더 빠른 턴온 및 턴오프 시간들을 제공할 수 있게 한다.
캐스케이드형 부트스트랩핑 게이트 드라이버(390)는 전력 스위치 트랜지스터(394)의 게이트 단자에 커플링된다. 전력 스위치 트랜지스터(394)의 드레인 단자는 공급 전압(Vdd)를 제공하는 공급 전압원(310)에 커플링되고, 전력 스위치 트랜지스터(394)의 소스 단자는 출력 노드(398)에서 부하(396)에 커플링된다. 캐스케이드형 부트스트랩핑 게이트 드라이버(390)는 제어 신호(CTL)(305)를 수신하고, CTL(305)에 기초하여 전력 스위치 트랜지스터(394)를 구동한다. CTL(305)이 로직 하이인 것은 전력 스위치 트랜지스터(394)가 턴오프되어야 함을 나타내고, CTL(305)가 로직 로우인 것은 전력 스위치 트랜지스터(394)가 턴온되어야 함을 나타낸다.
전력 스위치 트랜지스터(394)는 닫힌 스위치로서 작용하여, 캐스케이드형 부트스트랩핑 게이트 드라이버(390) 및 CTL(305)로부터의 출력에 기초하여 부하(396)를 공급 전압원(310)에 접속시킨다. 턴오프 트랜지스터(392)의 드레인 단자는 출력 노드(398)에 커플링되고, 턴오프 트랜지스터(392)의 소스 단자는 접지 노드(315)에 커플링된다. 턴오프 트랜지스터(392)의 게이트 단자는 제어 신호(CTL)(305)를 수신한다. CTL(305)이 로직 하이인 것에 응답하여, 턴오프 트랜지스터(392)는 출력 노드(398)를 접지(315)에 접속시키는 닫힌 스위치로서 작용하여, 대략 Vdd로부터 접지로의 출력 노드(398) 상의 전압의 감소를 가속화한다.
캐스케이드형 부트스트랩핑 게이트 드라이버(390)는 초기 부트스트랩핑 스테이지(350) 및 이차 부트스트랩핑 스테이지(385)를 포함한다. 초기 부트스트랩핑 스테이지(350)는 트랜지스터들(320, 335), 저항기(330), 및 커패시터(345)를 포함한다. 이차 부트스트랩핑 스테이지(385)는 트랜지스터들(355, 365, 375), 및 커패시터(380)를 포함한다. 트랜지스터들(320, 335, 355, 365, 375)은 바람직하게는 인핸스먼트 모드 GaN FET 반도체 디바이스들인데, 이들은 시스템(300)의 다른 컴포넌트들과 함께 단일 반도체 다이 상에 모놀리식으로 집적된다. 턴오프 트랜지스터(392) 및 전력 스위치 트랜지스터(394)를 참조하여 본 명세서에서 앞서 설명된 바와 같이, GaN FET들은 종래의 트랜지스터들보다 더 빠르게 스위칭하고, 캐스케이드형 부트스트랩핑 게이트 드라이버(390)가, MOSFET들과 같은 다른 트랜지스터들을 구현하는 유사한 시스템보다 전력 스위치 트랜지스터(394)를 더 빠르게 턴온 및 턴오프시킬 수 있게 한다. 트랜지스터들(320, 335, 355, 365, 375, 392, 394)은 대략 동일한 임계 전압(VTh) 및 보다 대략 동일한 게이트-소스 전압(VGS(MAX))를 가지며, 이러한 게이트-소스 전압은 Vdd-VTh보다 더 크다.
초기 부트스트랩핑 스테이지(350)에서, 트랜지스터(320)의 게이트 단자는 CTL(305)을 수신하고, 트랜지스터(320)의 소스 단자는 접지 노드(315)에 커플링된다. 트랜지스터(320)의 드레인 단자는 노드(325)에서 저항기(330)에 커플링된다. 저항기(330)는 노드(340)에서 트랜지스터(335)의 소스 단자에 추가로 커플링된다. 트랜지스터(335)의 게이트 단자 및 드레인 단자는 공급 전압원(310)에 커플링되어, 트랜지스터(335)를 다이오드로서 구성한다. 커패시터(345)는 노드(340) 및 이차 부트스트랩핑 스테이지(385) 내의 노드(360)에 커플링된다.
이차 부트스트랩핑 스테이지(385)는 초기 부트스트랩핑 스테이지(350)와 유사하지만, 트랜지스터(365)를 저항기(330)로 대체한다. 트랜지스터(365)는 전력 스위치 트랜지스터(394)보다 더 작게 선택되고, 트랜지스터(365)의 게이트 단자는 초기 부트스트랩핑 스테이지(350)에 의해 구동된다. 트랜지스터(355)의 게이트 단자는 CTL(305)을 수신하고, 트랜지스터(355)의 소스 단자는 접지 노드(315)에 커플링된다. 트랜지스터(355)의 드레인 단자는 노드(360)에서 트랜지스터(365)의 소스 단자에 커플링된다. 트랜지스터(365)의 게이트 단자는 초기 부트스트랩핑 스테이지(350) 내의 노드(325)에 커플링되고, 트랜지스터(365)의 드레인 단자는 노드(370)에서 트랜지스터(375)의 소스 단자에 커플링된다. 트랜지스터(375)의 게이트 단자 및 드레인 단자는 공급 전압원(310)에 커플링되어, 트랜지스터(375)를 다이오드로서 구성한다. 커패시터(380)는 출력 노드(398)에 커플링된다. 전력 스위치 트랜지스터(394)의 게이트 단자는 노드(360)에 커플링된다.
CTL(305)이 로직 하이인 것에 응답하여, 트랜지스터들(320, 355, 392)은 닫힌 스위치들로서 작용한다. 닫힌 스위치로서 작용하는 트랜지스터(320)는 노드(325)를 접지(315)에 접속시켜서, 노드(325) 상의 전압을 감소시킨다. 닫힌 스위치로서 작용하는 트랜지스터(355)는 노드(360)를 접지(315)에 접속시켜서, 노드(360) 상의 전압을 감소시킨다. 트랜지스터(365)의 게이트 단자에 있는 노드(325) 및 트랜지스터(365)의 소스 단자에 있는 노드(360) 상의 감소하는 전압은 트랜지스터(365)를 턴오프시킨다. 닫힌 스위치로서 작용하는 턴오프 트랜지스터(392)는 출력 노드(398)를 접지(315)에 접속시켜서, 출력 노드(398) 상의 전압을 감소시킨다. 전력 스위치 트랜지스터(394)의 게이트 단자에 있는 노드(360) 및 전력 스위치 트랜지스터(394)의 소스 단자에 있는 출력 노드(398) 상의 감소하는 전압은 전력 스위치 트랜지스터(394)를 턴오프시켜서, 부하(396)를 공급 전압원(310)으로부터 분리시킨다. 에너지는 공급 전압원(310)으로부터 다이오드-접속 트랜지스터(335) 및 트랜지스터(355)를 통해 커패시터(345)에 저장된다. 유사하게, 에너지는 공급 전압원(310)으로부터 다이오드-접속 트랜지스터(375) 및 턴오프 트랜지스터(392)를 통해 커패시터(380)에 저장된다. 커패시터들(345, 380)에 걸친 전압들은 각각 다이오드-접속 트랜지스터(335 또는 375)에 걸친 임계 전압 강하로 인해 대략 Vdd-VTh로 증가된다. 정전류는 저항기(330) 및 트랜지스터들(335, 320)을 통해서만 인출된다.
CTL(305)이 로직 로우인 것에 응답하여, 트랜지스터들(320, 355, 392)은 열린 스위치들로서 작용한다. 열린 스위치로서 작용하는 트랜지스터(392)는 출력 노드(398)를 접지(315)로부터 분리시켜서, 노드(398) 상의 전압이 증가할 수 있게 한다. 열린 스위치로서 작용하는 트랜지스터(320)는 노드(325)를 접지(315)로부터 분리시킨다. 노드(340) 상의 초기 전압은 트랜지스터(335)에 걸친 임계 전압 강하로 인해 Vdd-VTh와 대략적으로 동일하고, 저항기(330)를 통해 노드(325) 상의 전압을 증가시킨다. 노드(325) 상의 전압이 VTh 초과로 증가함에 따라, 트랜지스터(365)는 턴온된다. 열린 스위치로서 작용하는 트랜지스터(355)는 노드(360)를 접지(315)로부터 분리시켜서, 트랜지스터(365)가 턴온되고 전류가 공급 전압원(310)으로부터 트랜지스터들(375, 365)을 통해 노드(360)로 흐름에 따라 노드(360) 상의 전압이 증가할 수 있게 한다. 노드(360) 상의 전압이 VTh 초과로 증가함에 따라, 전력 스위치 트랜지스터(394)는 턴온된다. 전력 스위치 트랜지스터(394)는 그 후, 닫힌 스위치로서 작용하고, 부하(396)를 공급 전압원(310)에 접속시킨다. 출력 노드(398) 상의 전압이 증가함에 따라, 노드(370) 상의 전압이 출력 노드(398) 상의 전압과 Vdd-VTh의 합과 대략적으로 동일하게 되도록 커패시터(380) 상에 저장된 에너지가 노드(370) 상의 전압을 비례해서 증가한다. 트랜지스터(365)가 온 상태이기 때문에, 노드(360) 상의 전압은 노드(370) 상의 전압과 실질적으로 동일하고, 출력 노드(398) 상의 전압 증가에 비례해서 증가한다. 노드(360) 상의 전압이 증가함에 따라, 노드(340) 상의 전압이 출력 노드(398) 상의 전압과 Vdd-VTh의 합과 대략적으로 동일하게 되도록 커패시터(345)에 저장된 에너지는 노드(340) 상의 전압을 비례해서 증가한다. 노드(340) 상의 전압의 증가는 저항기(330)를 통해 노드(325) 상의 전압을 증가시킨다. 트랜지스터(365)의 게이트 단자에 있는 노드(325) 상의 전압 증가는 그의 소스 단자에 있는 노드(360) 상의 전압이 증가함에 따라 그것을 온 상태로 유지시킨다. 트랜지스터(365)를 턴온된 상태로 유지시키는 것은 노드(370) 및 노드(360)를 함께 커플링된 상태로 유지시켜서, 전력 스위치 트랜지스터(394)의 VGS가 커패시터(380)에 걸친 전압과 실질적으로 동일하고, 그의 소스 단자에 있는 출력 노드(398) 상의 전압이 공급 전압(Vdd)으로 증가함에 따라 전력 스위치 트랜지스터(394)가 턴온된 상태로 남아 있도록 한다. 어떠한 정전류도 인출되지 않는다.
CTL(305)이 로직 로우이고 트랜지스터(365)가 노드(370) 및 노드(360)를 함께 커플링하는 닫힌 스위치로서 작용하는 것에 응답하여, 커패시터(380) 상의 전하는 커패시터(380)와 트랜지스터(394)의 게이트-소스 커패시턴스 사이에 재분포되어, 커패시터(380)에 걸친 전압을 감소시킨다. 그 결과, 트랜지스터(394)의 VGS는 CTL(305)이 로직 하이인 것에 응답하여 커패시터(380)에 걸친 초기 전압보다 더 작다. 일부 실시예들에서, 커패시터(380)는 트랜지스터(394)의 게이트-소스 커패시턴스보다 대략 9배 더 큰 커패시턴스를 가져서, 충분한 VGS가 트랜지스터(394)에 인가되도록 커패시터(380) 상의 초기 충전 전압의 대략 90%를 유지시킨다. 트랜지스터(365)가 전력 스위치 트랜지스터(394)보다 더 작기 때문에, 초기 부트스트랩핑 스테이지(350)는 이차 부트스트랩핑 스테이지(385)가 하이사이드 전력 트랜지스터(394)의 게이트 단자에 제공하는 것보다 더 작은 구동 전압을 트랜지스터(365)에 제공하고, 커패시터(345)는 커패시터(380)보다 더 작을 수 있다. 이차 부트스트랩핑 스테이지(385) 내의 트랜지스터(365)는 전력 스위치 트랜지스터(394)의 턴온을 가속화하는데, 그 이유는 트랜지스터(365)의 턴온이 도 2a 및 도 2b에 도시된 부트스트랩핑 게이트 드라이버(270) 내의 저항기(245)의 저항보다 훨씬 더 작기 때문이다. 초기 부트스트랩핑 스테이지(350)로부터의 더 작은 구동 전압은 저항기(330)가 더 크게 될 수 있게 하고, 트랜지스터(365)의 더 작은 크기로 인해, 트랜지스터(365)의 턴온 및 더 나아가, 전력 스위치 트랜지스터(394)의 턴온 시간에 더 적은 영향을 미치면서 정전류를 더 감소시킬 수 있게 한다.
도 4는 본 발명의 제1 실시예에 따른, 복수(N)개의 부트스트랩핑 스테이지들을 포함하는, 하이사이드 전력 스위치에 대한 캐스케이드형 부트스트랩핑 게이트 드라이버(490)를 예시한다. 캐스케이드형 부트스트랩핑 게이트 드라이버(490)는 도 3에 도시된 캐스케이드형 부트스트랩핑 게이트 드라이버(390)와 유사하지만, N-1개의 이차 부트스트랩핑 스테이지들(485A 내지 485N-1)을 포함한다. 각각의 트랜지스터(465)는 선행 부트스트랩핑 스테이지에 의해 구동되는데, 예를 들어 트랜지스터(465A)는 부트스트랩핑 스테이지(485B)에 의해 구동된다. 전력 스위치 트랜지스터(494)를 턴온시키기 위한 지연 시간은 부트스트랩핑 스테이지들의 수(N)에 따라 증가한다.
각각의 트랜지스터(465)는 후행 부트스트랩핑 스테이지(485)에서 트랜지스터(465)보다 더 작고, 더 낮은 온-저항을 갖는다. 예를 들어, 트랜지스터(465B)는 트랜지스터(465A)보다 작은데, 이들 둘 다는 전력 스위치 트랜지스터(494)보다 더 작다. 유사하게, 각각의 커패시터(480)는 후행 부트스트랩핑 스테이지(485)에서 커패시터(480)보다 더 작다. 예를 들어, 커패시터(480B)는 커패시터(480A)보다 더 작은 커패시턴스를 갖는다. 초기 부트스트랩핑 스테이지(450)는 저항기(430)만을 포함할 수 있는데, 이는 CTL(405)이 로직 하이이고 전력 스위치 트랜지스터(494)가 턴오프되는 것에 응답하여 정전류를 감소시키도록 매우 클 수 있다.
도 5는 본 발명의 제2 실시예에 따른, 공급 전압(VddH)이 트랜지스터들의 최대 게이트-소스 전압 정격(VGS(MAX))보다 더 큰, 하이사이드 전력 스위치에 대한 캐스케이드형 게이트 드라이버(590)를 예시한다. 이러한 예에서, VddH는 트랜지스터들의 임계 전압(VTh)보다 3배 더 크고 2VGS(MAX)+VTh보다 작다. 디바이스(500)는 캐스케이드형 부트스트랩핑 게이트 드라이버(590), 하이사이드 전력 스위치 트랜지스터(594), 턴오프 트랜지스터(592), 및 부하(596)를 포함한다. 턴오프 트랜지스터(592) 및 전력 스위치 트랜지스터(594)는 바람직하게는 인핸스먼트 모드 GaN FET 반도체 디바이스들인데, 이들은 단일 반도체 다이 상에 캐스케이드형 부트스트랩핑 게이트 드라이버(590)와 모놀리식으로 집적된다. GaN FET들이 더 큰 전류를 전달하고 더 높은 전압을 지원하고 종래의 트랜지스터들보다 더 빠르게 스위칭할 수 있기 때문에, 턴오프 트랜지스터(592) 및 전력 스위치 트랜지스터(594)는 시스템(500)이 MOSFET들과 같은 다른 트랜지스터들을 구현하는 유사한 시스템보다 더 빠른 턴온 및 턴오프 시간들을 제공할 수 있게 한다. 캐스케이드형 부트스트랩핑 게이트 드라이버(590) 내의 턴오프 트랜지스터(592), 전력 스위치 트랜지스터(594), 및 트랜지스터들 은 실질적으로 동일한 임계 전압(VTh) 및 실질적으로 동일한 VGS(MAX)를 갖는다.
캐스케이드형 부트스트랩핑 게이트 드라이버(590)는 도 3에 도시된 캐스케이드형 부트스트랩핑 게이트 드라이버(390)와 유사하지만, 노드(340)와 노드(360) 사이에 커플링된 커패시터(345)와는 달리, 커패시터(545)는 노드(540)와 출력 노드(598) 사이에 커플링된다. 커패시터(545)가 노드(560)보다는 출력 노드(598)에 커플링되기 때문에, 노드(540) 상의 전압은 노드(560) 상의 전압보다는 출력 노드(598) 상의 전압에 결부된다. 따라서, 노드(540) 상의 전압은 노드(598) 상의 전압 및 전력 스위치 트랜지스터(594)의 소스 단자 상의 전압에 기초하여 증가한다. CTL(505)이 로직 하이인 것에 응답하여, 커패시터(545)에 걸친 초기 전압은 커패시터(545)와 트랜지스터(565) 및 트랜지스터(594)의 직렬 게이트-소스 커패시턴스들 사이에 재분포된다. 노드(525)와 출력 노드(598) 상의 결과적인 전압은 단 1개가 아닌 2개의 게이트-소스 전압들, 즉 트랜지스터(565)의 게이트-소스 전압 및 전력 스위치 트랜지스터(594)의 게이트-소스 전압에 걸쳐 분압된다. 추가적인 분압은 노드들(560, 598) 사이의 차이가 VGS(MAX)를 초과하지 않음을 보장한다. 또한, 노드(560) 및 커패시터(545)가 함께 커플링되지 않기 때문에, 노드(560) 상의 전압은 소스 팔로워 구동 전력 스위치 트랜지스터(594)로서 작용하는 트랜지스터(565)에 의해 구동되고, 출력 노드(598) 상의 전압은 대략 VddH로 증가한다.
CTL(505)이 로직 하이인 것에 응답하여, 트랜지스터들(520, 555, 592)은 닫힌 스위치들로서 작용한다. 닫힌 스위치로서 작용하는 트랜지스터(520)는 노드(525)를 접지(515)에 접속시켜서, 노드(525) 상의 전압을 감소시킨다. 닫힌 스위치로서 작용하는 트랜지스터(555)는 노드(560)를 접지(515)에 접속시켜서, 노드(560) 상의 전압을 감소시킨다. 트랜지스터(565)의 게이트 단자에 있는 노드(525) 및 트랜지스터(565)의 소스 단자에 있는 노드(560) 상의 감소하는 전압은 트랜지스터(565)를 턴오프시킨다. 닫힌 스위치로서 작용하는 턴오프 트랜지스터(592)는 출력 노드(598)를 접지(515)에 접속시켜서, 출력 노드(598) 상의 전압을 감소시킨다. 전력 스위치 트랜지스터(594)의 게이트 단자에 있는 노드(560) 및 전력 스위치 트랜지스터(594)의 소스 단자에 있는 출력 노드(598) 상의 감소하는 전압은 전력 스위치 트랜지스터(594)를 턴오프시켜서, 부하(596)를 공급 전압원(510)으로부터 분리시킨다. 에너지는 공급 전압원(510)으로부터 다이오드-접속 트랜지스터(535) 및 트랜지스터(592)를 통해 커패시터(545)에 저장된다. 유사하게, 에너지는 공급 전압원(510)으로부터 다이오드-접속 트랜지스터(575) 트랜지스터(592)를 통해 커패시터(580)에 저장된다. 커패시터들(545, 580)에 걸친 전압들은 각각 다이오드-접속 트랜지스터(535 또는 575)에 걸친 임계 전압 강하로 인해 대략 VddH-VTh로 증가된다. 정전류는 저항기(530) 및 트랜지스터들(535, 520)을 통해서만 인출된다.
CTL(505)이 로직 로우인 것에 응답하여, 트랜지스터들(520, 555, 592)은 열린 스위치들로서 작용한다. 열린 스위치로서 작용하는 트랜지스터(592)는 출력 노드(598)를 접지(515)로부터 분리시키고, 노드(598) 상의 전압이 증가할 수 있게 한다. 열린 스위치로서 작용하는 트랜지스터(520)는 노드(525)를 접지(515)로부터 분리시킨다. 노드(540) 상의 초기 전압은 트랜지스터(535)에 걸친 임계 전압 강하로 인해 VddH-VTh와 대략적으로 동일하고, 저항기(530)를 통해 노드(525) 상의 전압을 증가시킨다. 노드(525) 상의 전압이 VTh 초과로 증가함에 따라, 트랜지스터(565)는 턴온된다. 열린 스위치로서 작용하는 트랜지스터(555)는 노드(560)를 접지(515)로부터 분리시켜서, 트랜지스터(565)가 턴온되고 전류가 공급 전압원(510)으로부터 트랜지스터들(575, 565)을 통해 노드(560)로 흐름에 따라 노드(560) 상의 전압이 증가할 수 있게 한다. 노드(560) 상의 전압이 VTh 초과로 증가함에 따라, 전력 스위치 트랜지스터(594)는 턴온된다. 전력 스위치 트랜지스터(594)는 그 후, 닫힌 스위치로서 작용하고, 부하(596)를 공급 전압원(510)에 접속시킨다. 출력 노드(598) 상의 전압이 증가함에 따라, 노드들(570, 540) 상의 전압들이 출력 노드(598) 상의 전압과 VddH-VTh의 합과 대략적으로 동일하게 되도록 커패시터들(580, 545)에 저장된 에너지가 노드들(570, 540) 상의 전압들을 비례해서 증가한다. 노드(540) 상의 전압의 증가는 저항기(530)를 통해 노드(525) 상의 전압을 증가시킨다. 커패시터(545)에 걸친 전압은 트랜지스터(565)의 VGS와 트랜지스터(594)의 VGS의 합과 대략적으로 동일하다. 그 결과, 커패시터(545)에 걸친 초기 전압은 CTL(505)이 로직 하이인 것에 응답하여 VddH-VTh와 대략적으로 동일하고, 2개의 게이트-소스 전압들, 즉 트랜지스터들(565, 594)의 게이트-소스 전압들에 걸쳐 분압되어, 트랜지스터들(565, 594)의 게이트-소스 전압들이 VGS(MAX)를 초과하지 않도록 한다. 트랜지스터(565)의 게이트 단자에 있는 노드(525) 상의 전압의 증가는 그의 소스 단자에 있는 노드(560) 상의 전압이 증가함에 따라 트랜지스터를 온 상태로 유지시키는데, 이는 트랜지스터(565)가 소스 팔로워로서 작용하게 하고, 커패시터(580)에 저장된 전하가 노드(560) 상의 전압을 증가시킬 수 있게 한다. 노드(560) 상의 전압은 노드(525) 상의 전압으로 비례해서 증가하는데, 이는 차례로, 출력 노드(598) 상의 전압에 비례해서 증가하여, 트랜지스터(594)를, 그의 소스 단자에 있는 출력 노드(598) 상의 전압이 대략 VddH로 증가하고 부하(596)가 공급 전압(510)에 연결됨에 따라 턴온된 상태로 유지시킨다.
트랜지스터들(520, 535, 555, 565, 575)은 바람직하게는 인핸스먼트 모드 GaN FET 반도체 디바이스들인데, 이들은 시스템(500)의 다른 컴포넌트들과 함께 단일 반도체 다이 상에 모놀리식으로 집적된다. 턴오프 트랜지스터(592) 및 전력 스위치 트랜지스터(594)를 참조하여 본 명세서에서 앞서 설명된 바와 같이, GaN FET들은 종래의 트랜지스터들보다 더 빠르게 스위칭하고, 캐스케이드형 부트스트랩핑 게이트 드라이버(590)가, MOSFET들과 같은 다른 트랜지스터들을 구현하는 유사한 시스템보다 전력 스위치 트랜지스터(594)를 더 빠르게 턴온 및 턴오프시킬 수 있게 한다. 트랜지스터(565)가 전력 스위치 트랜지스터(594)보다 더 낮은 온-저항을 갖기 때문에, 초기 부트스트랩핑 스테이지(550)는 이차 부트스트랩핑 스테이지(585)가 하이사이드 전력 트랜지스터(594)의 게이트 단자에 제공하는 것보다 더 작은 구동 전압을 트랜지스터(565)에 제공하며, 도 3에 도시된 캐스케이드형 부트스트랩핑 게이트 드라이버(390) 내의 저항기(330)와 같이, 캐스케이드형 부트스트랩핑 게이트 드라이버(590) 내의 저항기(5630)는 더 큰 저항을 가질 수 있고, 전력 스위치 트랜지스터(594)에 비해 트랜지스터(565)의 더 작은 크기로 인해, 트랜지스터(565)의 턴온 시간 및 더 나아가, 전력 스위치 트랜지스터(594)의 턴온 시간에 더 적은 영향을 미치면서 정전류를 더 감소시킬 수 있다.
도 6은 본 발명의 제2 실시예에 따른, 복수(N)개의 부트스트랩핑 스테이지들을 포함하는, 하이사이드 전력 스위치에 대한 캐스케이드형 부트스트랩핑 게이트 드라이버(690)를 예시한다. 캐스케이드형 부트스트랩핑 게이트 드라이버(690)는 도 5에 도시된 캐스케이드형 부트스트랩핑 게이트 드라이버(590)와 유사하지만, N-1개의 이차 부트스트랩핑 스테이지들(685A 내지 685N-1)을 포함한다. 이러한 예에서, 공급 전압(VddH)은 시스템(600) 내의 트랜지스터들의 최대 게이트-소스 전압 정격(VGS(MAX))보다 더 크다. VddH는 (N+1)VTh보다 더 크고, NVGS(MAX)+VTh보다 더 작다. 전력 스위치 트랜지스터(694)를 턴온시키기 위한 지연 시간은 부트스트랩핑 스테이지들의 수(N)에 따라 증가한다.
각각의 트랜지스터(665)는 선행 부트스트랩핑 스테이지에 의해 구동된다. 예를 들어, 트랜지스터(665A)는 부트스트랩핑 스테이지(686B)에 의해 구동된다. 각각의 트랜지스터(665)는 후행 부트스트랩핑 스테이지(685)에서 트랜지스터(665)보다 더 작고, 더 낮은 온-저항을 갖는다. 예를 들어, 트랜지스터(665B)는 트랜지스터(665A)보다 작은데, 이들 둘 다는 전력 스위치 트랜지스터(694)보다 더 작다. 유사하게, 각각의 커패시터(680)는 후행 부트스트랩핑 스테이지(685)에서 커패시터(680)보다 더 작다. 예를 들어, 커패시터(680B)는 커패시터(680A)보다 더 작다. 초기 부트스트랩핑 스테이지(650)는 저항기(630)만을 포함할 수 있는데, 이는 CTL(605)이 로직 하이이고 전력 스위치 트랜지스터(694)가 턴오프되는 것에 응답하여 정전류를 감소시키기 위해 매우 클 수 있다.
위 설명 및 도면은 본 명세서에서 설명된 특징들 및 이점들을 달성하는 특정 실시예들을 예시하는 것으로만 간주되어야 한다. 특정 프로세스 조건들에 대한 수정들 및 대체들이 이루어질 수 있다. 따라서, 본 발명의 실시예들은 전술한 설명 및 도면에 의해 제한되는 것으로 간주되지 않는다.

Claims (16)

  1. 공급 전압에 접속되는 드레인 단자, 출력에 접속되는 소스 단자, 및 게이트 단자를 갖는 하이사이드 전력 트랜지스터(high side power transistor)를 위한 캐스케이드형 부트스트랩핑 게이트 드라이버(cascaded bootstrapping gate driver)로서,
    정전류 소비를 감소시키는 저항기를 포함하는 회로를 포함하는 초기 부트스트랩핑 스테이지; 및
    상기 초기 부트스트랩핑 스테이지의 회로를 포함하지만 상기 초기 부트스트랩핑 스테이지의 저항기 대신에 트랜지스터를 포함하는 적어도 하나의 이차 부트스트랩핑 스테이지를 포함하고;
    상기 초기 부트스트랩핑 스테이지는 상기 이차 부트스트랩핑 스테이지에 제1 구동 전압을 제공하고, 상기 이차 부트스트랩핑 스테이지는 상기 하이사이드 전력 트랜지스터의 게이트 단자에 제2 구동 전압을 제공하고, 상기 제2 구동 전압은 상기 제1 구동 전압보다 더 큰 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  2. 제1항에 있어서,
    상기 초기 부트스트랩핑 게이트 드라이버는:
    입력 노드에 접속되는 게이트 단자, 접지에 접속되는 소스 단자, 및 제1 노드에 접속되는 드레인 단자를 갖는 제1 갈륨 질화물(GaN) 전계 효과 트랜지스터(FET);
    상기 제1 노드에 접속되는 제1 단자 및 제2 노드에 접속되는 제2 단자를 갖는 저항기;
    상기 제2 노드에 접속되는 소스 단자, 및 상기 공급 전압에 함께 접속되는 게이트 단자 및 드레인 단자를 갖는 제2 GaN FET; 및
    상기 제2 노드에 접속되는 제1 단자 및 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 제2 단자를 갖는 제1 커패시터를 포함하고;
    상기 이차 부트스트랩핑 스테이지는:
    상기 입력 노드에 접속되는 게이트 단자, 접지에 접속되는 소스 단자, 및 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 드레인 단자를 갖는 제3 GaN FET;
    상기 제1 노드에 접속되는 게이트 단자, 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 소스 단자, 및 제3 노드에 접속되는 드레인 단자를 갖는 제4 GaN FET;
    상기 제3 노드에 접속되는 소스 단자, 및 상기 공급 전압에 함께 접속되는 게이트 단자 및 드레인 단자를 갖는 제5 GaN FET; 및
    상기 제3 노드에 접속되는 제1 단자 및 상기 출력에 접속되는 제2 단자를 갖는 제2 커패시터를 포함하는 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  3. 제2항에 있어서,
    상기 제1, 제2, 제3, 제4, 및 제5 GaN FET들은 인핸스먼트 모드 GaN FET들인 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  4. 제2항에 있어서,
    상기 공급 전압은 상기 제1, 제2, 제3, 제4, 및 제5 GaN FET들의 최대 게이트-소스 전압 정격(voltage rating)과 상기 GaN FET들에 대한 임계 전압의 합보다 작은 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  5. 제2항에 있어서,
    상기 제4 GaN FET는 상기 하이사이드 전력 트랜지스터보다 더 작은 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  6. 제1항에 있어서,
    상기 이차 부트스트랩핑 스테이지와 상기 하이사이드 전력 트랜지스터 사이에 접속되는 추가적인 이차 부트스트랩핑 스테이지를 더 포함하고, 상기 이차 부트스트랩핑 스테이지는 상기 추가적인 이차 부트스트랩핑 스테이지에 상기 제2 구동 전압을 제공하고, 상기 추가적인 이차 부트스트랩핑 스테이지는 상기 하이사이드 전력 트랜지스터의 게이트 단자에 추가적인 제2 구동 전압을 제공하고, 상기 추가적인 제2 구동 전압은 상기 제2 구동 전압보다 더 큰 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  7. 제6항에 있어서,
    상기 추가적인 이차 부트스트랩핑 스테이지는:
    입력 노드에 접속되는 게이트 단자, 접지에 접속되는 소스 단자, 및 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 드레인 단자를 갖는 추가적인 제3 GaN FET;
    상기 제3 GaN FET의 드레인 단자 및 제4 GaN FET의 소스 단자에 접속되는 게이트 단자, 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 소스 단자, 및 제4 노드에 접속되는 드레인 단자를 갖는 추가적인 제4 GaN FET;
    상기 제4 노드에 접속되는 소스 단자, 및 상기 공급 전압에 함께 접속되는 게이트 단자 및 드레인 단자를 갖는 추가적인 제5 GaN FET; 및
    상기 제4 노드에 접속되는 제1 단자 및 상기 출력에 접속되는 제2 단자를 갖는 추가적인 제2 커패시터를 포함하는 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  8. 제7항에 있어서,
    상기 추가적인 제4 GaN FET는 상기 하이사이드 전력 트랜지스터보다 더 작고, 상기 제4 GaN FET는 상기 추가적인 제4 GaN FET보다 더 작고, 상기 제2 커패시터는 상기 추가적인 제2 커패시터보다 더 작은 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  9. 제1항에 있어서,
    상기 초기 부트스트랩핑 게이트 드라이버는:
    입력 노드에 접속되는 게이트 단자, 접지에 접속되는 소스 단자, 및 제1 노드에 접속되는 드레인 단자를 갖는 제1 갈륨 질화물(GaN) 전계 효과 트랜지스터(FET);
    상기 제1 노드에 접속되는 제1 단자 및 제2 노드에 접속되는 제2 단자를 갖는 저항기;
    상기 제2 노드에 접속되는 소스 단자, 및 상기 공급 전압에서 함께 접속되는 게이트 단자 및 드레인 단자를 갖는 제2 GaN FET; 및
    상기 제2 노드에 접속되는 제1 단자 및 상기 출력에 접속되는 제2 단자를 갖는 제1 커패시터를 포함하고;
    상기 이차 부트스트랩핑 스테이지는:
    상기 입력 노드에 접속되는 게이트 단자, 접지에 접속되는 소스 단자, 및 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 드레인 단자를 갖는 제3 GaN FET;
    상기 제1 노드에 접속되는 게이트 단자, 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 소스 단자, 및 제3 노드에 접속되는 드레인 단자를 갖는 제4 GaN FET;
    상기 제3 노드에 접속되는 소스 단자, 및 상기 공급 전압에 함께 접속되는 게이트 단자 및 드레인 단자를 갖는 제5 GaN FET; 및
    상기 제3 노드에 접속되는 제1 단자 및 상기 출력에 접속되는 제2 단자를 갖는 제2 커패시터를 포함하는 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  10. 제9항에 있어서,
    상기 제1, 제2, 제3, 제4, 및 제5 GaN FET들은 인핸스먼트 모드 GaN FET들인 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  11. 제9항에 있어서,
    상기 공급 전압은 상기 GaN FET들의 최대 게이트-소스 전압 정격과 상기 GaN FET들에 대한 임계 전압의 합의 N배보다 작고, 상기 GaN FET들에 대한 상기 임계 전압의 (N+1)배보다 더 크며, N은 상기 캐스케이드형 부트스트랩핑 게이트 드라이버 내의 스테이지들의 개수를 나타내는 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  12. 제9항에 있어서,
    상기 제1 커패시터에 걸친 전압은 상기 제4 GaN FET의 게이트-소스 전압 및 상기 하이사이드 전력 트랜지스터의 게이트-소스 전압에 걸쳐 분압되는 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  13. 제9항에 있어서,
    상기 제4 GaN FET는 상기 하이사이드 전력 트랜지스터보다 더 작은 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  14. 제9항에 있어서,
    상기 이차 부트스트랩핑 스테이지와 상기 하이사이드 전력 트랜지스터 사이에 접속되는 추가적인 이차 부트스트랩핑 스테이지를 더 포함하고, 상기 이차 부트스트랩핑 스테이지는 상기 추가적인 이차 부트스트랩핑 스테이지에 상기 제2 구동 전압을 제공하고, 상기 추가적인 이차 부트스트랩핑 스테이지는 상기 하이사이드 전력 트랜지스터의 게이트 단자에 추가적인 제2 구동 전압을 제공하고, 상기 추가적인 제2 구동 전압은 상기 제2 구동 전압보다 더 큰 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  15. 제14항에 있어서,
    상기 추가적인 이차 부트스트랩핑 스테이지는:
    상기 입력 노드에 접속되는 게이트 단자, 접지에 접속되는 소스 단자, 및 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 드레인 단자를 갖는 추가적인 제3 GaN FET;
    상기 제3 GaN FET의 드레인 단자 및 상기 제4 GaN FET의 소스 단자에 접속되는 게이트 단자, 상기 하이사이드 전력 트랜지스터의 게이트 단자에 접속되는 소스 단자, 및 상기 제4 노드에 접속되는 드레인 단자를 갖는 추가적인 제4 GaN FET;
    상기 제4 노드에 접속되는 소스 단자, 및 상기 공급 전압에 함께 접속되는 게이트 단자 및 드레인 단자를 갖는 추가적인 제5 GaN FET; 및
    상기 제4 노드에 접속되는 제1 단자 및 상기 출력에 접속되는 제2 단자를 갖는 추가적인 제2 커패시터를 포함하는 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
  16. 제15항에 있어서,
    상기 추가적인 제4 GaN FET는 상기 하이사이드 전력 트랜지스터보다 더 작고, 상기 제4 GaN FET는 상기 추가적인 제4 GaN FET보다 더 작고, 상기 제2 커패시터는 상기 추가적인 제2 커패시터보다 더 작은 것을 특징으로 하는, 캐스케이드형 부트스트랩핑 게이트 드라이버.
KR1020217009122A 2018-08-28 2019-08-28 캐스케이드형 부트스트랩핑 GaN 전력 스위치 및 드라이버 KR20210053314A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862723864P 2018-08-28 2018-08-28
US62/723,864 2018-08-28
PCT/US2019/048608 WO2020047125A1 (en) 2018-08-28 2019-08-28 CASACADED BOOTSTRAPPING GaN POWER SWITCH AND DRIVER

Publications (1)

Publication Number Publication Date
KR20210053314A true KR20210053314A (ko) 2021-05-11

Family

ID=69640254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217009122A KR20210053314A (ko) 2018-08-28 2019-08-28 캐스케이드형 부트스트랩핑 GaN 전력 스위치 및 드라이버

Country Status (6)

Country Link
US (1) US10790811B2 (ko)
EP (1) EP3844875A4 (ko)
KR (1) KR20210053314A (ko)
CN (1) CN113196662A (ko)
TW (1) TWI732280B (ko)
WO (1) WO2020047125A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10715137B2 (en) * 2017-10-23 2020-07-14 Taiwan Semiconductor Manufacturing Company Limited Generating high dynamic voltage boost
FR3104862B1 (fr) * 2019-12-12 2022-06-24 Commissariat Energie Atomique Dispositif de commande d’interrupteur
CN111583882A (zh) * 2020-05-21 2020-08-25 深圳市华星光电半导体显示技术有限公司 阵列基板以及显示面板
US20220197844A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Bootstrapping circuit, sampling apparatuses, receiver, base station, mobile device and method of operating a bootstrapping circuit
WO2023107906A1 (en) 2021-12-08 2023-06-15 Efficient Power Conversion Corporation Multi-voltage bootstrapping drivers
WO2023107885A1 (en) 2021-12-08 2023-06-15 Efficient Power Conversion Corporation Active bootstrapping drivers
WO2023107917A1 (en) 2021-12-10 2023-06-15 Efficient Power Conversion Corporation Pre-driven bootstrapping drivers
TW202401962A (zh) 2022-06-29 2024-01-01 美商高效電源轉換公司 通用功率場效電晶體(fet)驅動器積體電路(ic)架構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2324664B (en) * 1997-04-23 2001-06-27 Int Rectifier Corp Resistor in series with bootstrap diode for monolithic gate device
US6717459B2 (en) * 2002-02-21 2004-04-06 Micron Technology, Inc. Capacitor charge sharing charge pump
US20080198961A1 (en) * 2005-07-26 2008-08-21 Koninklijke Philips Electronics, N.V. Multiple Input Circuit
US7948220B2 (en) * 2007-04-11 2011-05-24 International Rectifier Corporation Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device
CN202094794U (zh) * 2011-05-18 2011-12-28 南京博兰得电子科技有限公司 一种自举型门极驱动控制电路
KR101939662B1 (ko) * 2011-06-14 2019-01-18 인피니언 테크놀로지스 오스트리아 아게 전력 트랜지스터 게이트 드라이버
US8593211B2 (en) * 2012-03-16 2013-11-26 Texas Instruments Incorporated System and apparatus for driver circuit for protection of gates of GaN FETs
US9171738B2 (en) * 2012-12-18 2015-10-27 Infineon Technologies Austria Ag Systems and methods for integrating bootstrap circuit elements in power transistors and other devices
US9007103B2 (en) * 2013-08-01 2015-04-14 Infineon Technologies Austria Ag Switch circuit arrangements and method for powering a driver circuit
US9537338B2 (en) * 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
JP6483997B2 (ja) * 2014-10-10 2019-03-13 ローム株式会社 パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置
US9667245B2 (en) * 2014-10-10 2017-05-30 Efficient Power Conversion Corporation High voltage zero QRR bootstrap supply
WO2017190652A1 (en) * 2016-05-04 2017-11-09 The Hong Kong University Of Science And Technology Power device with integrated gate driver
CN105976775B (zh) * 2016-05-18 2019-01-15 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
TWI641218B (zh) * 2016-05-25 2018-11-11 高效電源轉換公司 增強模式fet閘極驅動器ic
US10050621B2 (en) * 2016-09-29 2018-08-14 Taiwan Semiconductor Manufacturing Company Limited Low static current semiconductor device
CN110024290B (zh) * 2016-12-01 2021-04-13 宜普电源转换公司 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路

Also Published As

Publication number Publication date
TWI732280B (zh) 2021-07-01
TW202025632A (zh) 2020-07-01
EP3844875A1 (en) 2021-07-07
US20200076415A1 (en) 2020-03-05
EP3844875A4 (en) 2022-08-17
JP2021535703A (ja) 2021-12-16
US10790811B2 (en) 2020-09-29
CN113196662A (zh) 2021-07-30
WO2020047125A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
KR20210053314A (ko) 캐스케이드형 부트스트랩핑 GaN 전력 스위치 및 드라이버
EP1274067B1 (en) Driver Circuit
CN105446923B (zh) 具有上拉升压器和下拉升压器的差分驱动器
US9379699B2 (en) Switch driver with a low-cost cross-conduction-preventing circuit
US20080309307A1 (en) High Voltage Power Switches Using Low Voltage Transistors
TW201813305A (zh) 增強模式fet閘極驅動器ic
US10666137B2 (en) Method and circuitry for sensing and controlling a current
WO2023134381A1 (zh) 开关电源电路及终端设备
US9595967B2 (en) Level shift circuit and driver circuit
US6005415A (en) Switching circuit for large voltages
US4395645A (en) Mosfet logic inverter buffer circuit for integrated circuits
US11038503B2 (en) GaN driver using active pre-driver with feedback
WO2016003823A1 (en) Glitch suppression in an amplifier
US20230179203A1 (en) Active bootstrapping drivers
CN106489240B (zh) 场效应晶体管驱动器
US20130049847A1 (en) Bootstrapping techniques for control of cmos transistor switches
JP7509781B2 (ja) カスケード接続されたブートストラップＧａＮ電源スイッチおよびドライバ
US9768773B2 (en) Dual voltage supply
US5118972A (en) BiCMOS gate pull-down circuit
US20230179195A1 (en) Multi-voltage bootstrapping drivers
US10715138B1 (en) Open drain driver circuit
US20230188127A1 (en) Pre-driven bootstrapping drivers
US11101796B2 (en) Gate drive apparatus and control method
JP3231524B2 (ja) 出力回路
CN111181536A (zh) 开关电路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal