CN117595648A - 电荷泵放电电路和应用电路 - Google Patents

电荷泵放电电路和应用电路 Download PDF

Info

Publication number
CN117595648A
CN117595648A CN202311360528.5A CN202311360528A CN117595648A CN 117595648 A CN117595648 A CN 117595648A CN 202311360528 A CN202311360528 A CN 202311360528A CN 117595648 A CN117595648 A CN 117595648A
Authority
CN
China
Prior art keywords
transistor
circuit
charge pump
discharging
discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311360528.5A
Other languages
English (en)
Inventor
董帅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN202311360528.5A priority Critical patent/CN117595648A/zh
Publication of CN117595648A publication Critical patent/CN117595648A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本申请公开了一种电荷泵放电电路和应用电路，包括：放电控制电路被配置为输入端与电荷泵的电源电压连接，放电控制电路的输出端与电荷放电电路的控制端连接，输出放电电路控制信号，放电控制电路被配置为当电荷泵的电源电压由高电位变为低电位时，放电控制电路导通并产生第一放电电路控制信号，当电荷泵的电源电压为高电位时，放电控制电路关闭并产生第二放电电路控制信号；电荷放电电路接收到第一放电电路控制信号，电荷放电电路导通，电荷泵输出电容放电，接收到第二放电电路控制信号，电荷放电电路关闭，电荷泵放电电路无功耗。实现了放电时将电荷泵输出电容的电荷快速放电，当电荷泵正常工作状态，放电电路无静态功耗。

Description

电荷泵放电电路和应用电路
技术领域
本申请涉及集成电路领域，具体而言，涉及一种电荷泵放电电路和应用电路。
背景技术
在一些特定的电路中，电路需要一个比电源电压高的电位作为新的电源进行供电，这时就需要加入电荷泵(charge pump)电路。电荷泵通过电容对电荷的积累效应产生高压，使电流由低电势流向高电势，即通过给电容充电，把电容从充电电路取下以隔离充进的电荷，然后连接到另一个电路上，传递刚才隔离的电荷，charge pump输出端需要设置有电容来存储电荷，该电容容值较大，对该电容放电时间较长。在一些电路中，当电源电压由高下降到0V，若charge pump仍有电位时，在某些特定电路中会存在问题，如：在模拟开关中，电源电压由高下降到0V的时候，charge pump仍然存在电位时，开关可能处于错误状态，因此现有技术中charge pump放电问题一直比较棘手。发明人发现，如果对charge pump电路增加放电电路，放电电路在charge pump电路正常工作状态下会产生功耗，存在静态功耗。
因此，针对现有技术中电荷泵电路的放电问题，本申请提出一种无静态功耗的电荷泵放电电路。
发明内容
本申请的主要目的在于提供一种电荷泵放电电路和应用电路，以解决现有技术中电荷泵电路的放电问题，实现了无静态功耗且对电荷泵输出电容快速放电的技术效果。
为了实现上述目的，本申请的第一方面，提出了一种电荷泵放电电路，包括：放电控制电路和电荷放电电路，其中，
所述放电控制电路被配置为输入端与电荷泵的电源电压连接，以接收电荷泵的电源电压，所述放电控制电路的输出端与所述电荷放电电路的控制端连接，以输出放电电路控制信号，其中，所述放电控制电路被配置为当电荷泵的电源电压由高电位变为低电位时，所述放电控制电路导通并产生第一放电电路控制信号，当电荷泵的电源电压为高电位时，所述放电控制电路导通并产生第二放电电路控制信号；
所述电荷放电电路被配置为当接收到所述第一放电电路控制信号时，所述电荷放电电路导通，以实现电荷泵输出电容的电荷放电，以及当接收到所述第二放电电路控制信号时，所述电荷放电电路关闭，以实现所述电荷泵放电电路处于无功耗状态。
在本申请的一些可选实施例中，还包括：电压钳位电路，其中，
所述电压钳位电路被配置为对所述放电电路控制信号的电压值进行电压钳位，以实现对所述放电控制电路和电荷放电电路的保护。
在本申请的一些可选实施例中，所述电荷放电电路包括第一晶体管，其中，
所述第一晶体管的控制端与所述放电控制电路的输出端连接，所述第一晶体管的第一极与放电输入端连接，所述第二晶体管的的第二极接地；
所述第一晶体管被配置为当接收到所述第一放电电路控制信号时，所述第一晶体管导通，电荷泵输出电容的电荷通过所述第一晶体管放电，当接收到所述第二放电电路控制信号时，所述第一晶体管断开。
在本申请的一些可选实施例中，放电控制电路包括：第二晶体管，耗尽型的第三晶体管、电流镜电路、保护电阻，其中，
所述第二晶体管的第一极与所述放电控制电路的输出端连接，所述第二晶体管的第二极接地，所述第二晶体管的控制端与电荷泵的电源电压连接，以接收所述电源电压；
所述第三晶体管被配置为所述第三晶体管的第一极与电流镜电路的输入端连接，所述第三晶体管的第二极与保护电阻的一端连接，所述保护电阻的另一端与电荷泵的电源电压连接，所述第三晶体管的控制端接地；
所述电流镜电路被配置为产生导通电流信号的镜像信号并经由第一节点向所述第二晶体管的第一极以及电荷放电电路的控制端提供所述镜像信号，其中，所述导通电流信号为第三晶体管开启时的电流信号，第一节点与电荷放电电路的控制端耦合。
在本申请的一些可选实施例中，所述电流镜电路包括第四晶体管和第五晶体管，其中，
所述第四晶体管的控制端与所述第五晶体管的控制端连接，第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与第五晶体管的第二极连接；
所述第五晶体管的控制端与所述第五晶体管的第一极连接，所述第五晶体管的第一极与第三晶体管的第一极在第二节点连接。
在本申请的一些可选实施例中，
当电荷泵的电源电压为高电位信号时，放电控制电路生成的第二放电电路控制信号为低电位信号；
当电荷泵的电源电压由高电位信号变为低电位信号时，放电控制电路生成的第一放电电路控制信号为高电位信号。
在本申请的一些可选实施例中，
当电荷泵的电源电压为高电位信号时，第三晶体管控制端电压和源极电压的电压差为负，第三晶体管关闭；
第五晶体管流出电流为0；
第四晶体管根据第五晶体管流出电流生成镜像电流为0；
第二晶体管将第一节点电压下拉至接地电位；
第一晶体管根据第一节点电压确定第一晶体管控制端电压为0，第一晶体管关闭。
在本申请的一些可选实施例中，
当电荷泵的电源电压由高电位信号变为低电位信号时，第三晶体管控制端电压和源极电压的电压差为0，第三晶体管开启，产生第一电流；
第四晶体管镜像所述第一电流，得到第一镜像电流；
第二晶体管控制端电压和源极电压的电压差为0，第二晶体管关闭，第四晶体管将第一节点电压上拉；
第一晶体管栅源极电压高于第一晶体管的阈值电压，第一晶体管开启，以实现将电荷泵输出电容的电荷进行放电，其中，第一晶体管控制端电压为第一节点电压。
在本申请的一些可选实施例中，
第一晶体管、第二晶体管和第三晶体管为NMOS管；
第四晶体管和第五晶体管为PMOS管。
根据本申请的第二方面，提出了一种电荷泵应用电路，包括电荷泵电路和电荷泵放电电路，电荷泵放电电路如上述的电荷泵放电电路，所述电荷泵放电电路被配置为所述电荷泵放电电路的放电输入端与所述电荷泵电路的输出端连接，所述电荷泵放电电路的放电控制端与所述电荷泵电路的电源电压连接，以根据电荷泵的电源电压控制电荷泵输出电容的电荷进行放电。
本申请的实施例提供的技术方案可以包括以下有益效果：
在本申请中，通过设置一种电荷泵放电电路，包括：放电控制电路和电荷放电电路，其中，所述放电控制电路被配置为输入端与电荷泵的电源电压连接，以接收电荷泵的电源电压，所述放电控制电路的输出端与所述电荷放电电路的控制端连接，以输出放电电路控制信号，其中，所述放电控制电路被配置为当电荷泵电源电压产生预设压降时，所述放电控制电路导通并产生第一放电电路控制信号，否则所述放电控制电路关闭并产生第二放电电路控制信号；所述电荷泵放电电路被配置为当接收到所述第一放电电路控制信号时，所述电荷放电电路导通，以实现电荷泵输出电容的电荷放电，以及当接收到所述第二放电电路控制信号时，所述电荷放电电路关闭，以实现所述电荷泵放电电路的全部通路处于无功耗的关闭状态。通过设置电荷泵放电电路，实现电荷泵电源电压由高电位下降至低电位时，将电荷泵输出电容的电荷快速放电，且当电荷泵电源电压为正常工作状态下，该放电电路无静态功耗的技术效果。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解，使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提出的一种电荷泵放电电路的示意图；
图2为本申请实施例提供的一种电荷泵放电电路的电路图。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本公开的所有实施例中，由于晶体管的源极和漏极(发射极和集电极)是对称的，并且N型晶体管和P型晶体管的源极和漏极(发射极和集电极)之间的导通电流方向相反，因此在本公开的实施例中，将晶体管的受控中间端称为栅极，将晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
现有技术中，当电路需要一个比电源电压高的电位作为新的电源进行供电，这时就需要加入charge pump电路，由于charge pump输出端需要设置电容存储电荷，通常该电容容值较大，对该电容所需放电时间较长。在一些电路中，当电源电压由高下降到0V，若charge pump仍有电位时，在某些特定电路中会存在问题，如在模拟开关中，电源电压由高下降到0V的时候，charge pump仍然存在电位时，开关可能处于错误状态。因此，现有技术中存在电荷泵电路放电较慢导致电路错误状态的问题。发明人发现，如果对charge pump电路增加放电电路，放电电路在charge pump电路正常工作状态下会产生功耗，存在静态功耗。
在本申请的一些可选实施例中，提出了一种电荷泵放电电路，通过电荷泵放电电路，当电荷泵电源电压由高电位下降至低电位时，将电荷泵输出电容的电荷快速放电，当电荷泵电源电压为正常工作状态下，该放电电路无静态功耗。
在本申请的一些可选实施例中，提出了一种电荷泵放电电路，图1为本申请实施例提出的一种电荷泵放电电路的示意图，如图1所示，电荷泵放电电路包括：电荷放电电路100，电压钳位电路200和放电控制电路300，其中，
放电控制电路300被配置为输入端与电荷泵的电源电压VDD连接，以接收电荷泵的电源电压VDD，放电控制电路的输出端与电荷放电电路100的控制端连接，以输出放电电路控制信号，其中，放电控制电路300被配置为当电荷泵电源电压VDD由高电位变为低电位时，放电控制电路300导通并产生第一放电电路控制信号，当电荷泵的电源电压为高电位时，放电控制电路300关闭并产生第二放电电路控制信号；电荷放电电路300被配置为当接收到第一放电电路控制信号时，电荷放电电路导通，以实现电荷泵输出电容的电荷放电，以及当接收到第二放电电路控制信号时，电荷放电电路100关闭，以实现电荷泵放电电路的全部通路处于关闭状态；电压钳位电路200被配置为将对放电电路控制信号的电压值进行电压钳位，以实现对放电控制电路300和电荷放电电路100的保护。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，当电荷泵的电源电压为高电位信号时，放电控制电路生成低电位放电电路控制信号，并将低电位放电电路控制信号传递至电荷放电电路；电荷放电电路在接收到低电位放电电路控制信号时，电荷放电电路关闭，电荷泵放电电路中全部通路处于关闭状态。实现了在电荷泵的电源电压位于高电位的正常工作状态下，电荷泵放电电路关闭，其中全部通路处于关闭状态，该电荷泵泵放电电路无静态功耗。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，其中，当电荷泵的电源电压由高电位信号变为低电位信号时，放电控制电路生成高电位放电电路控制信号，并将高电位放电电路控制信号传递至电荷放电电路；电荷放电电路在接收到高电位放电电路控制信号时，电荷放电电路开启，电荷放电电路将电荷泵输出电容的电荷放电；其中，电压钳位电路被配置为钳位第一节点电压，以对电荷放电电路和放电控制电路中晶体管进行保护。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，其中，电荷放电电路100包括第一晶体管M1，第一晶体管M1的控制端与电压钳位电路200的第一端连接，第一晶体管M1的第一极与放电输入端VCP连接，第二晶体管M2的的第二极接地；第一晶体管M1被配置为当接收到第一放电电路控制信号时，第一晶体管M1导通，电荷泵输出电容的电荷通过第一晶体管M1放电，当接收到第二放电电路控制信号时，第一晶体管M1断开。
在本申请实施例中，通过设置第一晶体管对放电输入端进行放电，当第一晶体管开启时，电荷泵输出电容的电荷通过第一晶体管将电荷放电至接地，实现电荷泵输出电容的快速放电，解决了现有技术中由于电荷泵电容较大放电较慢导致的电路异常状态的技术问题，实现了提高电荷泵输出电容电荷放电的效率，当电荷泵电源电压为正常工作状态下，该放电电路无静态功耗。
在本申请提出的另一可选实施例中，电压钳位电路可以设置为稳压二极管Z1，对第一节点D1电位进行电压钳位，防止第二晶体管M2的漏极电压以及第一晶体管M1的栅极电压过大对第一晶体管M1和第二晶体管M2造成损伤，保护第一晶体管M1和第二晶体管M2。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，图2为本申请实施例提供的一种电荷泵放电电路的电路图，如图1所示，该电荷泵电路中，放电控制电路300包括：第二晶体管M2，耗尽型的第三晶体管M3、电流镜电路310、保护电阻R1，其中，第二晶体管M2的第一极与电压钳位电路200的第一端连接，第二晶体管M2的第二极接地，第二晶体管M2的栅极与电源电压输出端连接，以接收电源电压VDD；第三晶体管M3被配置为第三晶体管M3的第一极与电流镜电路310的输入端连接，第三晶体管M3的第二极与保护电阻R1的一端连接，保护电阻的另一端与电源电压输出端连接，以实现第三晶体管接收电源电压VDD，第三晶体管M3的栅极接地；电流镜电路310被配置为产生导通电流信号的镜像信号并经由第一节点D1向第二晶体管M2的第一极提供镜像信号，其中，导通电流信号为第三晶体管M3开启时的电流信号，第一节点D1与第一晶体管M1的栅极耦合。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，其中，电流镜电路310包括第四晶体管M4和第五晶体管M5，其中，第四晶体管M4的栅极与第五晶体管M5的栅极连接，第四晶体管M4的第一极与第一节点D1连接，第四晶体管M4的第二极与第五晶体管M5的第二极连接；第五晶体管M5的栅极与第五晶体管M5的第一极连接，第五晶体管M5的第一极与第三晶体管M3的第一极在第二节点D2连接。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，其中，当电荷泵的电源电压为高电位信号时，第三晶体管控制端电压和源极电压的电压差为负，第三晶体管关闭；第五晶体管与电荷泵的电源电压通路断开，第五晶体管流出电流为0；第四晶体管根据第五晶体管流出电流生成镜像电流为0；第二晶体管将第一节点电压下拉至接地电位；第一晶体管根据第一节点电压确定第一晶体管控制端电压为0，第一晶体管关闭，电荷泵放电电路中全部通路处于关闭状态。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，其中，当电荷泵的电源电压由高电位信号变为低电位信号时，第三晶体管控制端电压和源极电压的电压差为0，第三晶体管开启，产生第一电流；第五晶体管接收第一电流，第四晶体管镜像所述第一电流，得到第一镜像电流；第二晶体管控制端电压和源极电压的电压差为0，第二晶体管关闭，第四晶体管将第一节点电压上拉；第一晶体管栅源极电压高于第一晶体管的阈值电压，第一晶体管开启，以实现将电荷泵输出电容的电荷进行放电，其中，第一晶体管控制端电压为第一节点电压。
在本申请提出的另一可选实施例中，提出了一种电荷泵放电电路，第一晶体管、第二晶体管和第三晶体管为NMOS管；第四晶体管和第五晶体管为PMOS管。
在本申请提出的另一可选实施例中，第三晶体管M3为耗尽型N沟道金属氧化物半导体场效应管，第三晶体管M3在栅源压差为0V时开启，栅源压差为负时关闭。在电源电压为高电位时，第三晶体管M3栅源压差为负，第三晶体管M3关闭，此时第五晶体管M5到VDD没有通路，即第五晶体管M5流出的电流为零，第五晶体管M5与第四晶体管M4尺寸相同，第四晶体管M4一比一镜像第五晶体管M5的电流，第四晶体管M4没有上拉能力，处于高阻状态。第二晶体管M2开启，此时第二晶体管M2下拉能力大于M4上拉能力，第一节点D1点电压被第二晶体管M2拉到接地电位，第一晶体管M1栅源电压为零，第一晶体管M1关闭，此时放电输入端对接地以及对电源电压的全部通路处于关闭状态，该电路没有静态功耗。
当电源电压VDD由高电位变成0V时，第三晶体管M3的栅源电压为0V，第三晶体管M3开启，产生电流流过第五晶体管M5，第四晶体管M4镜像第五晶体管M5的电流，第四晶体管M4具有上拉能力，此时第二晶体管M2的栅源电压为0V，第二晶体管M2关闭，第一节点D1点被第四晶体管M4拉高，第一晶体管M1开启给放电输入端电容放电。由于第一晶体管M1开启时下拉能力强，电荷泵输出电容的电荷可以快速泄放掉。其中稳压二极管Z1用于钳位第一节点D1点电位，防止第二晶体管M2漏源电压以及第一晶体管M1栅源电压过大，从而保护第二晶体管M2和第一晶体管M1。保护电阻R1是为了防止第三晶体管M3源端直接接到电源电压VDD，进行防护。可以设置第一晶体管M1、第三晶体管M3、第四晶体管M4和M5为高压管，可以对高电压电荷泵进行放电。
在本申请提出的另一可选实施例中，其中，包括电荷泵电路和电荷泵放电电路，还包括如上述的电荷泵放电电路，电荷泵放电电路被配置为电荷泵放电电路的放电输入端VCP与电荷泵电路的输出端连接，电荷泵放电电路的放电控制端与电荷泵电路的电源电压连接，以根据电荷泵的电源电压控制电荷泵输出电容的电荷进行放电。
关于上述实施例中各单元的执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
综上所述，在本申请中，通过设置一种电荷泵放电电路，包括：放电控制电路和电荷放电电路，其中，放电控制电路被配置为输入端与电荷泵的电源电压连接，以接收电荷泵的电源电压，放电控制电路的输出端与电荷放电电路的控制端连接，以输出放电电路控制信号，其中，放电控制电路被配置为当电荷泵电源电压由高电位变为低电位时，放电控制电路导通并产生第一放电电路控制信号，当电荷泵电源电压为高电位时，放电控制电路关闭并产生第二放电电路控制信号；电荷放电电路被配置为当接收到第一放电电路控制信号时，电荷放电电路导通，以实现电荷泵输出电容的电荷放电，以及当接收到第二放电电路控制信号时，电荷放电电路关闭，以实现电荷泵放电电路处于无功耗状态。通过设置电荷泵放电电路，实现电荷泵电源电压由高电位下降至低电位时，将电荷泵输出电容的电荷快速放电，且当电荷泵电源电压为正常工作状态下，该放电电路无静态功耗的技术效果。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
显然，本领域的技术人员应该明白，上述的本申请的各单元或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种电荷泵放电电路，其特征在于，包括：放电控制电路和电荷放电电路，其中，
所述放电控制电路被配置为输入端与电荷泵的电源电压连接，以接收电荷泵的电源电压，所述放电控制电路的输出端与所述电荷放电电路的控制端连接，以输出放电电路控制信号，其中，所述放电控制电路被配置为当电荷泵的电源电压由高电位变为低电位时，所述放电控制电路导通并产生第一放电电路控制信号，当电荷泵的电源电压为高电位时，所述放电控制电路关闭并产生第二放电电路控制信号；
所述电荷放电电路被配置为当接收到所述第一放电电路控制信号时，所述电荷放电电路导通，以实现电荷泵输出电容的电荷放电，以及当接收到所述第二放电电路控制信号时，所述电荷放电电路关闭，以实现所述电荷泵放电电路处于无功耗状态。
2.根据权利要求1所述的电荷泵放电电路，其特征在于，还包括：电压钳位电路，其中，所述电压钳位电路被配置为对所述放电电路控制信号的电压值进行电压钳位，以实现对所述放电控制电路和电荷放电电路的保护。
3.根据权利要求1所述的电荷泵放电电路，其特征在于，所述电荷放电电路包括第一晶体管，其中，
所述第一晶体管的控制端与所述放电控制电路的输出端连接，所述第一晶体管的第一极与放电输入端连接，所述第二晶体管的的第二极接地；
所述第一晶体管被配置为当接收到所述第一放电电路控制信号时，所述第一晶体管导通，电荷泵输出电容的电荷通过所述第一晶体管放电，当接收到所述第二放电电路控制信号时，所述第一晶体管断开。
4.根据权利要求1所述的电荷泵放电电路，其特征在于，放电控制电路包括：第二晶体管，耗尽型的第三晶体管、电流镜电路、保护电阻，其中，
所述第二晶体管的第一极与所述放电控制电路的输出端连接，所述第二晶体管的第二极接地，所述第二晶体管的控制端与电荷泵的电源电压连接，以接收所述电源电压；
所述第三晶体管被配置为所述第三晶体管的第一极与电流镜电路的输入端连接，所述第三晶体管的第二极与保护电阻的一端连接，所述保护电阻的另一端与电荷泵的电源电压连接，所述第三晶体管的控制端接地；
所述电流镜电路被配置为产生导通电流信号的镜像信号并经由第一节点向所述第二晶体管的第一极以及电荷放电电路的控制端提供所述镜像信号，其中，所述导通电流信号为第三晶体管开启时的电流信号，第一节点与电荷放电电路的控制端耦合。
5.根据权利要求4所述的电荷泵放电电路，其特征在于，所述电流镜电路包括第四晶体管和第五晶体管，其中，
所述第四晶体管的控制端与所述第五晶体管的控制端连接，第四晶体管的第一极与所述第一节点连接，所述第四晶体管的第二极与第五晶体管的第二极连接；
所述第五晶体管的控制端与所述第五晶体管的第一极连接，所述第五晶体管的第一极与第三晶体管的第一极在第二节点连接。
6.根据权利要求1所述的电荷泵放电电路，其特征在于，
当电荷泵的电源电压为高电位信号时，放电控制电路生成的第二放电电路控制信号为低电位信号；
当电荷泵的电源电压由高电位信号变为低电位信号时，放电控制电路生成的第一放电电路控制信号为高电位信号。
7.根据权利要求5所述的电荷泵放电电路，其特征在于，
当电荷泵的电源电压为高电位信号时，第三晶体管控制端电压和源极电压的电压差为负，第三晶体管关闭；
第五晶体管流出电流为0；
第四晶体管根据第五晶体管流出电流生成镜像电流为0；
第二晶体管将第一节点电压下拉至接地电位；
第一晶体管根据第一节点电压确定第一晶体管控制端电压为0，第一晶体管关闭。
8.根据权利要求7所述的电荷泵放电电路，其特征在于，
当电荷泵的电源电压由高电位信号变为低电位信号时，第三晶体管控制端电压和源极电压的电压差为0，第三晶体管开启，产生第一电流；
第四晶体管镜像所述第一电流，得到第一镜像电流；
第二晶体管控制端电压和源极电压的电压差为0，第二晶体管关闭，第四晶体管将第一节点电压上拉；
第一晶体管栅源极电压高于第一晶体管的阈值电压，第一晶体管开启，以实现将电荷泵输出电容的电荷进行放电，其中，第一晶体管控制端电压为第一节点电压。
9.根据权利要求1-8任一项所述的电荷泵放电电路，其特征在于，第一晶体管、第二晶体管和第三晶体管为NMOS管；第四晶体管和第五晶体管为PMOS管。
10.一种电荷泵应用电路，包括电荷泵电路和电荷泵放电电路，其特征在于，所述电荷泵放电电路为如权利要求1至9中任一项所述的电荷泵放电电路，所述电荷泵放电电路被配置为所述电荷泵放电电路的放电输入端与所述电荷泵电路的输出端连接，所述电荷泵放电电路的放电控制端与所述电荷泵电路的电源电压连接，以根据电荷泵的电源电压控制电荷泵输出电容的电荷进行放电。
CN202311360528.5A 2023-10-19 2023-10-19 电荷泵放电电路和应用电路 Pending CN117595648A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311360528.5A CN117595648A (zh) 2023-10-19 2023-10-19 电荷泵放电电路和应用电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311360528.5A CN117595648A (zh) 2023-10-19 2023-10-19 电荷泵放电电路和应用电路

Publications (1)

Publication Number Publication Date
CN117595648A true CN117595648A (zh) 2024-02-23

Family

ID=89912264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311360528.5A Pending CN117595648A (zh) 2023-10-19 2023-10-19 电荷泵放电电路和应用电路

Country Status (1)

Country Link
CN (1) CN117595648A (zh)

Similar Documents

Publication Publication Date Title
US20200212672A1 (en) Protection Circuit
US10936033B2 (en) Hot plug module power supply device, method and system
US6297974B1 (en) Method and apparatus for reducing stress across capacitors used in integrated circuits
US5406141A (en) High voltage CMOS switching circuit
CN107835006B (zh) 低功耗上电复位掉电复位电路
US20060232318A1 (en) Power clamp circuit and semiconductor device
US20090040671A1 (en) Power clamp for on-chip ESD protection
CN113196662A (zh) 级联自举GaN功率开关和驱动器
US20190006842A1 (en) Protection circuit
CN102231598B (zh) 一种电源电路
US20030098728A1 (en) Semiconductor device
CN115617116A (zh) 电流源电路、系统、芯片及电子设备
CN115276626A (zh) 具有栅极电压钳位保护功能的pmos驱动电路及使能平移电路
US4920287A (en) Output buffer having reduced electric field degradation
CN113472032A (zh) 一种充电控制电路、充电控制系统与充电器
CN109155626B (zh) 供电控制装置
US6081152A (en) Output buffer with protective limit of voltage across terminals of devices within the output buffer
US8283947B1 (en) High voltage tolerant bus holder circuit and method of operating the circuit
EP0327159B1 (en) Logic circuit comprising a switched anti-stress transistor
CN117595648A (zh) 电荷泵放电电路和应用电路
JP3261151B2 (ja) リセット信号発生回路装置
US9571092B2 (en) Cascaded high voltage switch architecture
JP5226474B2 (ja) 半導体出力回路
CN113644705B (zh) 自适应的衬底切换电路结构及电池保护芯片
JP4467150B2 (ja) 駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination