CN110136624B

CN110136624B - 栅极驱动电路及触控显示装置

Info

Publication number: CN110136624B
Application number: CN201910352912.8A
Authority: CN
Inventors: 张盛东; 廖聪维; 黄杰; 雷腾腾; 杨激文
Original assignee: Peking University Shenzhen Graduate School
Current assignee: Peking University Shenzhen Graduate School
Priority date: 2019-04-26
Filing date: 2019-04-26
Publication date: 2022-06-10
Anticipated expiration: 2039-04-26
Also published as: CN110136624A

Abstract

一种栅极驱动电路单元、栅极驱动电路、显示屏及显示装置，包括触控存储部分用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，将起始电压信号发送出去；驱动部分用于接收起始电压信号，以将栅极电位提至高电平，并响应第一时钟信号CK1，输出扫描信号G_N，扫描信号G_N能够反馈到栅极电位，将栅极电位自举上拉，以加快扫描信号G_N的输出；低电平维持部分用于响应第三时钟信号CK3，将扫描信号G_N下拉并维持至低电平，以及用于响应一开启信号，将扫描信号G_N下拉并维持至低电平，开启信号由触控存储部分将第一时钟信号CK1的高电平耦合至低电平维持部分的一内部节点P_N所产生。

Description

栅极驱动电路及触控显示装置

技术领域

本申请涉及显示技术领域，特别涉及一种栅极驱动电路单元、栅极驱动电路及触控显示屏。

背景技术

近年来，由于薄膜晶体管(thin-film transistor，TFT)集成的栅极驱动电路能够减少外围IC及其连接线数量、减少显示模组边框、降低制备成本，薄膜晶体管集成的栅极驱动电路被广泛地应用在移动显示器中。虽然过去较长时间内TFT被认为不适合用于集成电路的设计，这是因为常用的TFT为单一导电类型的器件、导通电流较低及器件稳定性差；但是当采用了多时钟信号、利用电压自举的电路结构和动态电路设计之后，能够实现性能较高的TFT集成的栅极驱动电路。近年来的研究和生产实践表明，无论是对于驱动能力较强的多晶硅薄膜晶体管或金属-氧化物薄膜晶体管，还是对于驱动能力较弱的非晶硅薄膜晶体管或有机薄膜晶体管，采用TFT实现的集成在显示面板内的栅极驱动电路能够明显地提高显示效果。

在现代显示面板的设计中，系统集成式面板（system-on-panel）日益成为发展的趋势。在SoP面板上不仅包括了显示阵列部分，还包括了各式传感模块，传感模块包括触控传感、指纹识别、图像传感等，而这些传感模块也可以与显示部分一样，形成传感阵列的形态。对于配置传感模块的显示面板来说，传感模块与显示阵列的操作存在着相互的干扰，以内置了触控传感阵列的显示面板为例，显示阵列的图像数据的写入过程与触控行为的读出过程之间容易发生相互的干扰，产生的后果可能是显示图像上的线缺陷。为了解决显示器驱动和触控读出之间的干扰问题，需要通过分时工作的方法（Time Division Method,TDM）将触控感应阶段均匀地插入一个显示帧中，即在驱动阶段输出扫描信号进行像素扫描，在触摸阶段停止扫描信号输出，在触摸阶段结束后再继续输出扫描信号对像素扫描。栅极驱动电路的非扫描时段，预留给触控读出电路。因此，对于具有TDM模式的内置式触控显示屏来说，相应的栅极驱动电路应提供N组断续式栅极扫描信号，N为大于1的正整数，以在触摸阶段结束后继续输出扫描信号对像素进行扫描，而不再是传统的逐行扫描方式。

为解决传感模块与显示阵列操作存在相互干扰的问题，SoP型显示面板普遍需要TDM的工作模式。对于传统的逐行扫描方式的集成栅极驱动电路，至少需要一个起始脉冲信号STV，对于提供N组断续式栅极扫描信号的集成栅极驱动电路来说，在触摸阶段结束后再继续输出扫描信号对像素扫描时，则再需要一个起始脉冲信号，等效于每一组栅极驱动电路都要有一个起始脉冲信号，则至少需要N组起始脉冲信号。如果不结合TFT集成栅极驱动电路的特点，做出合理的电路设计，那么仅仅起始脉冲信号数量的增加所带来的外围电路，以及其连接线复杂程度的增加，就足以抵消TFT集成栅极驱动电路本身可能带来的减少外围IC及其连接线数量、减少显示模组边框、降低制备成本的好处。为解决这一矛盾，目前亟需设计一种新的栅极驱动电路结构。

发明内容

本申请提供一种栅极驱动电路单元、栅极驱动电路、显示屏及显示装置，解决了在适用TDM的工作模式时每一组栅极驱动电路都要有一个起始脉冲信号的问题，减少外围IC及其连接线数量、减少显示模组边框、降低制备成本的好处。

根据本申请的第一方面，本申请提供一种栅极驱动电路单元，包括：

触控存储部分，用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，在电荷转移阶段将所述起始电压信号发送出去；

驱动部分，用于在所述电荷转移阶段接收所述起始电压信号，以将所述驱动部分的栅极电位提至高电平，并响应第一时钟信号CK1，在自举上拉阶段输出扫描信号G_N，其中扫描信号G_N能够反馈到所述驱动部分的栅极电位，将栅极电位自举上拉，以加快所述扫描信号G_N的输出；以及

低电平维持部分，用于响应第三时钟信号CK3，在输出下拉阶段将所述扫描信号G_N下拉并维持至低电平，以及用于响应一开启信号，在低压维持阶段将所述扫描信号G_N下拉并维持至低电平，其中所述开启信号由触控存储部分将第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点P_N所产生。

在一种实施方式中，所述触控存储部分包括电容C2，所述电容C2用于在低压维持阶段，将所述第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点P_N，以产生所述开启信号。

在一种实施方式中，所述电容C2还用于在扫描采样阶段接收并存储所述起始电压信号，在触控感应阶段保持该起始电压信号。

在一种实施方式中，所述低电平维持部分包括第一下拉部分、第二下拉部分及第三下拉部分，所述第一下拉部分的第一端与所述第二下拉部分的控制端连接，且均连接至所述内部节点P_N，所述第一下拉部分的控制端与所述第二下拉部分的第一端及所述第三下拉部分的第一端连接，且均连接至所述扫描信号G_N的输入端，用于接收所述扫描信号G_N，所述第一下拉部分的第二端与所述第二下拉部分的第二端及所述第三下拉部分的第二端连接，且均连接至低电压输入端VSS；所述第三下拉部分的控制端用于接收所述第三时钟信号CK3；

所述第一下拉部分，用于响应所述扫描信号G_N，在自举上拉阶段将所述内部节点P_N的电位拉低；所述第二下拉部分，用于响应所述开启信号，在低压维持阶段将接收到的所述扫描信号G_N下拉并维持至低电平；所述第三下拉部分，用于响应第三时钟信号CK3，在输出下拉阶段将接收到的所述扫描信号G_N下拉并维持至低电平。

在一种实施方式中，所述触控存储部分还包括晶体管T_P1及晶体管T_P2，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接晶体管T_P2的第一极和所述电容C2的第一极；所述晶体管T_P2的控制极用于接收所述第二同步信号TP2，所述晶体管T_P2的第二极用于输出所述起始电压信号；所述电容C2的第二极用于接收第一时钟信号CK1；

或所述触控存储部分还包括所述晶体管T_P1、所述晶体管T_P2及晶体管T_P3，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接晶体管T_P2的第一极和所述电容C2的第一极；所述晶体管T_P2的控制极用于接收所述第二同步信号TP2，所述晶体管T_P2的第二极用于输出所述起始电压信号；所述电容C2的第二极用于接收第一时钟信号CK1；所述晶体管T_P3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分的栅极电位，以提高所述驱动部分的下拉能力，所述晶体管T_P3的控制极用于接收所述输入信号，所述晶体管T_P3的第一极用于接收所述第二时钟信号CK2，所述晶体管T_P3的第二极连接所述晶体管T_P2的第二极；

或所述触控存储部分还包括所述晶体管T_P1、所述晶体管T_P3及晶体管T_P4，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接晶体管T_P4的控制极和所述电容C2的第一极；所述晶体管T_P3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分的栅极电位，以提高所述驱动部分的下拉能力，所述晶体管T_P3的控制极用于接收所述输入信号，所述晶体管T_P3的第一极用于接收所述第二时钟信号CK2，所述晶体管T_P3的第二极连接所述晶体管T_P4的第二极；所述晶体管T_P4的控制极连接所述电容C2的第一极和所述晶体管T_P4的第二极，所述晶体管T_P4的第一极用于接收第二同步信号TP2，所述晶体管T_P4的第二极用于输出所述起始电压信号。

在一种实施方式中，所述驱动部分包括电容C1和晶体管T_D，所述电容C1的第一极用于接收所述起始电压信号，所述电容C1的第二极连接所述晶体管T_D的第二极；所述晶体管T_D的控制极用于接收所述起始电压信号，所述晶体管T_D的控制极连接所述电容C1的第一极，所述晶体管T_D的第一极用于接收所述第一时钟信号CK1，所述晶体管T_D的第二极用于输出所述扫描信号G_N。

在一种实施方式中，所述第一下拉部分包括晶体管T_H1，所述第二下拉部分包括晶体管T_H2，所述第三下拉部分包括晶体管T_H3；

所述晶体管T_H1的控制极用作所述第一下拉部分的控制端，所述晶体管T_H1的第一极用作所述第一下拉部分的第一端，所述晶体管T_H1的第二极用作所述第一下拉部分的第二端；所述晶体管T_H2的控制极用作所述第二下拉部分的控制端，所述晶体管T_H2的第一极用作所述第二下拉部分的第一端，所述晶体管T_H2的第二极用作所述第二下拉部分的第二端；所述晶体管T_H3的控制极用作所述第三下拉部分的控制端，所述晶体管T_H3的第一极用作所述第三下拉部分的第一端，所述晶体管T_H3的第二极用作所述第三下拉部分的第二端。

根据本申请的第二方面，本申请提供一种栅极驱动电路，包括N级级联的如上所述的栅极驱动电路单元、第一时钟线、第二时钟线、第三时钟线、第一同步信号线、第二同步信号线和启动信号线；其中N为大于0的正数，n为大于0且小于N的正整数；

所述启动信号线用于为第1级栅极驱动电路单元提供起始电压信号，所述第一时钟线、所述第二时钟线和所述第三时钟线，分别用于为所述栅极驱动电路单元提供第一时钟信号CK1、第二时钟信号CK2和第三时钟信号CK3；所述第一同步信号线用于为所述栅极驱动电路单元提供第一同步信号TP1；所述第二同步信号线用于为所述栅极驱动电路单元提供第二同步信号TP2；第n级的栅极驱动电路单元的扫描信号传送给第n+1级栅极驱动电路单元，以作为第n+1级栅极驱动电路单元的起始电压信号；第n+2级的栅极驱动电路单元的扫描信号G_N+2传输给第n级栅极驱动电路单元，以作为第n级栅极驱动电路单元的输入信号。

根据本申请的第三方面，本申请提供一种触控显示屏，包括如上所述的栅极驱动电路。

根据本申请的第四方面，本申请提供一种显示装置，包括如上所述的触控显示屏。

本申请的有益效果是：

本申请的栅极驱动电路单元包括触控存储部分、驱动部分及低电平维持部分，第一方面，触控存储部分，用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，在电荷转移阶段将所述起始电压信号发送出去。为避免在触控感应阶段传感模块与显示阵列操作存在相互干扰，采用分时的工作模式，且通过所述触控存储部分将所述起始电压信号存储起来，则无需为每一组栅极驱动电路都配置一个起始脉冲信号，解决了每一组栅极驱动电路都要有一个起始脉冲信号的问题，能够实现断续式的栅极扫描信号输出；第二方面，驱动部分，用于在所述电荷转移阶段接收所述起始电压信号，以将所述驱动部分的栅极电位提至高电平，并响应第一时钟信号CK1，在自举上拉阶段输出扫描信号G_N，其中扫描信号G_N能够反馈到所述驱动部分的栅极电位，将栅极电位自举上拉，以加快所述扫描信号G_N的输出；驱动部分通过自举上拉提高了驱动部分的驱动能力，加快了扫描信号G_N的输出；第三方面，低电平维持部分，用于响应第三时钟信号CK3，在输出下拉阶段将所述扫描信号G_N下拉并维持至低电平，以及用于响应一开启信号，在低压维持阶段将所述扫描信号G_N下拉并维持至低电平，其中所述开启信号由触控存储部分将第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点P_N所产生。实现了在输出下拉阶段和低电平维持阶段将扫描信号G_N快速下拉并维持至低电平。

本申请提供一种栅极驱动电路，包括N级级联的如上所述的栅极驱动电路单元、第一时钟线、第二时钟线、第三时钟线、第一同步信号线和第二同步信号线；其中N为大于0的正数，n为大于0且小于N的正整数；所述第一时钟线、所述第二时钟线和所述第三时钟线，分别用于为所述栅极驱动电路单元提供第一时钟信号CK1、第二时钟信号CK2和第三时钟信号CK3；所述第一同步信号线用于为所述栅极驱动电路单元提供第一同步信号TP1；所述第二同步信号线用于为所述栅极驱动电路单元提供第二同步信号TP2；第n级的栅极驱动电路单元的扫描信号传送给第n+1级栅极驱动电路单元，以作为第n+1级栅极驱动电路单元的起始电压信号；第n+2级的栅极驱动电路单元的扫描信号G_N+2传输给第n级栅极驱动电路单元，以作为第n级栅极驱动电路单元的输入信号。

附图说明

图1是一种传统栅极驱动电路单元的结构示意图；

图2是图1所示电路的一种工作时序图；

图3是本申请实施例提供一种栅极驱动电路单元的结构示意图;

图4是本申请实施例提供另一种栅极驱动电路单元的结构示意图；

图5是本申请实施例提供另一种栅极驱动电路单元的结构示意图；

图6是图5所示电路的一种工作时序图；

图7是图4和图5所示意栅极驱动电路单元中晶体管T_D栅极节点Q_N的瞬态响应示意图；

图8是本申请实施例提供另一种栅极驱动电路单元的结构示意图；

图9是时序图TP宽度dt=1 μs的示意图；

图10是时序图TP宽度dt=0 μs的示意图；

图11是时序图TP宽度dt=-1 μs的示意图；

图12是传统的TFT集成栅极驱动电路的示意图；

图13是图12所示电路的一种工作时序图；

图14是TFT集成栅极驱动电路的系统集成显示面板的结构示意图；

图15是图14所示电路的一种工作时序图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。

本申请中的晶体管可以为双极型晶体管或者场效应晶体管。当晶体管为双极型晶体管时，控制极指双极型晶体管的基极，第一极指双极型晶体管的集电极或者发射极，对应的第二极为双极型晶体管的发射极或者集电极；当晶体管为场效应晶体管时，控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极。通常在N型晶体管中，漏极的电压应该大于或等于源极的电压，因此源极漏极的位置会随晶体管偏置状态的不同而变化。由于在显示器中使用的晶体管通常为薄膜晶体管（TFT），因此本申请实施例不妨以薄膜晶体管为例进行说明，且本申请实施例中晶体管的漏极和源极可以根据晶体管偏置状态的不同而变化。

每一帧图像通过顺序地一行接着一行连续扫描、一行接着一行地更新图像信号，这种扫描方式称为逐行扫描。而在分时工作（TDM）模式，将触控感应阶段均匀地插入一个显示帧中，相应的栅极驱动电路应提供几十组断续式栅极扫描信号，即对每一组栅极驱动电路都要有一个起始电压信号，其不再是传统的逐行扫描方式。而仅起始电压信号数量的增加所带来的外围电路及其连接线复杂程度的增加，就足以抵消TFT集成栅极驱动电路本身可能带来的减少外围驱动电路及其连接线的好处。

SoP面板上的集成栅极驱动电路的设计必须解决的问题包括可靠性、电路结构的简单性和时序的简单性。韩国乐金(LG)公司的方案是通过本组第一级栅极驱动电路（触控感应级）的驱动晶体管的栅源电压来存储前一组最末一级栅极驱动电路的输出扫描信号。虽然这种电路的拓扑结构紧凑，但是最末这级栅极驱动电路的驱动晶体管会受到较长时间的栅极电压应力，而其他栅极驱动电路级的驱动晶体管的电压应力显著地较小，这种不均匀的电压应力情况将导致不同级栅极驱动电路的驱动晶体管的驱动能力之间存在着差异，于是会产生出来显示画面不均匀性的问题。这里电压应力即电路中TFT元件的栅极-源极之间以及栅极-漏极之间有效的电压差。这主要是因为TFT元件的电学性能参数，例如阈值电压、迁移率、泄漏电流等，随着电压应力时间的增长而发生变化。

图1是一种传统栅极驱动电路单元的结构示意图。图2是图1所示电路的一种工作时序图。结合图1和图2，下面简述图1所示电路的结构及其工作原理：

所述传统栅极驱动电路单元分成三个部分：输入部分P1、驱动部分P2及低电平维持部分P3，其中，输入部分P1包括晶体管T1和晶体晶体管T3，驱动部分P2包括晶体管T2和电容C11，低电平维持部分P3包括晶体管T4、晶体管T5、晶体管T6、晶体管T7以及电容C12。以当前的栅极驱动电路单元不是第一级栅极驱动电路单元进行说明，晶体管T1的栅极与漏极相连，接收起始电压信号即上一级栅极驱动电路单元的扫描信号G_N-1，所述栅极扫描信号G_N-1为高电平，则栅极节点Q_N为高电平，其中，栅极节点Q_N是驱动部分P2的驱动晶体管T2的栅极电位上的节点。由于栅极节点Q_N电位的提高，驱动部分P2的晶体管T2打开，输出扫描信号G_N。而晶体管T3响应第四时钟信号CK4，在扫描信号G_N-1是低电平时，使得驱动部分P2关闭。在驱动部分P2打开阶段，响应第一时钟信号CK1的第一脉冲信号的高电平将输出节点上的扫描信号G_N驱动至高电平，响应第一时钟信号CK1的第一脉冲信号的低电平将所述扫描信号G_N分别驱动至低电平。在第一时钟信号CK1的第二脉冲信号到来前，第四时钟信号CK4已经通过所述栅极节点Q_N将驱动部分P2关闭，使得第一时钟信号CK1的第二脉冲以及后续脉冲对扫描信号G_N无作用，低电平维持部分P3的作用是响应第一时钟信号CK1以及第三时钟信号CK3，分时地将栅极节点Q_N以及扫描信号G_N的电位稳定在低电平电压，第一时钟信号CK1为高电平时，通过电容C12将低电平维持的内部节点P_N拉高，通过内部节点P_N高电平开启晶体管T4和晶体管T6，将驱动部分P2的栅极节点Q_N上的栅极电位拉低，则扫描信号G_N的电位拉低，在第三时钟信号CK3为高电平时，晶体管T7导通，通过晶体管T7将扫描信号G_N耦合至低电压输入信号Vss。

在这种传统栅极驱动电路的结构中具有电容C11和电容C12，其中电容C11具有多方面的功能，它可以增强驱动晶体管T2的栅极-源极的自举效果，另一个方面，在低电平维持阶段，电容C11可以抑制驱动晶体管T2的栅极-漏极电压耦合的影响，稳定输出节点的电位。因此，在电路面积容许的情况下，增加电容C11的尺寸不仅有利于提升电路的速度，而且有利于减少电路的功耗、增强电路的可靠性。相比之下，电容C12的作用比较单一，电容C12的一端接收第一时钟信号CK1，电容C12的另一端连接内部节点P_N，则它主要就是响应第一时钟信号CK1的高电平脉冲，开启低电平维持部分P3，用于低电平电压维持。但是电容C12的尺寸不能太小。由于低电平维持部分P3本身就有不小的输入电容，如果电容C12的取值过于小，则低电平维持部分P3耦合得到的电压值就相应地较小，这使得低电平维持部分P3不能正常地打开，影响了栅极驱动电路单元的可靠性。可知驱动部分P2和低电平维持部分P3的作用分别和电容C11和电容C12这两个电容有很大关系，对于驱动部分P2的驱动作用来说，电容C11起到了提升驱动部分P2驱动能力的作用，由于驱动部分P2的驱动能力和驱动晶体管T2的栅极-源极电压有关，驱动部分P2驱动晶体管T2的栅极-源极电压越大，它的驱动能力就越强。电容C11在集成栅极驱动电路的输出扫描信号G_N上升阶段具有电压耦合作用，电容C11的值越大，通过电容C11耦合到驱动部分P2的栅极节点Q_N点的电压就越高，则栅极电位的电压就高，这就使得驱动部分P2的驱动能力足够强。电容C12将第一时钟信号CK1的高电平脉冲耦合到低电平维持部分P3，抑制了电压馈通效应，使得驱动部分P2的驱动晶体管T2在低电平维持阶段保持着关断的状态。电容C11的自举作用体现在图2时序中的（2）阶段，即集成栅极驱动电路单元的栅极节点Q_N的值随着集成栅极驱动电路单元的扫描信号G_N输出的增加而增加。电容C12的耦合作用体现在（4）阶段，即集成栅极驱动电路的低电平维持节点P_N的电位随着第一时钟信号CK1的升高而升高。

分析图1所示传统栅极驱动电路单元，可知其在触控感应阶段不控制栅极驱动电路单元的驱动，接收了起始电压信号并输出扫描信号G_N，使用逐行扫描方式则在显示阵列的图像数据的写入过程与触控行为的读出过程之间容易发生干扰。对于现有的配置传感模块的显示面板，例如现有的内置式触控栅极驱动电路设计中，其为了存储非连续扫描栅极的信号，即所述起始电压信号，一般要引入额外的电容C_tp，通过额外增加的所述电容C_tp存储非连续扫描栅极的信号，并且在触控感应阶段保持扫描得到的所述起始电压信号。由于TFT元件中不可避免地存在着一定量的泄漏电流，为了抑制这些泄漏电流造成的触控感应阶段的电压损失，电容C_tp的值一般不能取得太小。这就使得电路的结构较复杂，而且占用的面积较大。而且这种电容C_tp的控制电路和栅极驱动电路单元结构一般也不一样，需要独立的设计。可以通过增加额外的存储电容，而不是采用驱动晶体管来存储非连续行的栅极驱动起始电压信号，其可以解决驱动晶体管电压应力时间不一致的问题。然而，新的存储电容及其控制晶体管又要占据额外的版图面积，这增加了电路的成本。

下面通过具体实施方式结合附图对本申请作进一步详细说明。

实施例一

请参照图3，图3是本申请实施例提供一种栅极驱动电路单元的结构示意图，其包括触控存储部分01、驱动部分02及低电平维持部分03，下面具体说明。所述触控存储部分01用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，在电荷转移阶段将所述起始电压信号发送出去。所述驱动部分02用于在所述电荷转移阶段接收所述起始电压信号，以将所述驱动部分02的栅极电位提至高电平，并响应第一时钟信号CK1，在自举上拉阶段输出扫描信号G_N，其中扫描信号G_N能够反馈到所述驱动部分02的栅极电位，将栅极电位自举上拉，以加快所述扫描信号G_N的输出。所述低电平维持部分03用于响应第三时钟信号CK3，在输出下拉阶段将所述扫描信号G_N下拉并维持至低电平，以及用于响应一开启信号，在低压维持阶段将所述扫描信号G_N下拉并维持至低电平，其中所述开启信号由触控存储部分01将第一时钟信号CK1的高电平耦合至所述低电平维持部分03的一内部节点P_N所产生。

在本发明实施例中，在触控感应阶段通过触控存储部分01将所述起始电压信号存储起来，避免发生显示阵列的图像数据的写入过程与触控行为的读出过程之间的相互干扰，解决了在适用TDM的工作模式时每一组栅极驱动电路都要有一个起始脉冲信号的问题，实现了减少外围IC及其连接线数量、减少显示模组边框、降低制备成本的好处。

在一种实施方式中，所述触控存储部分01包括电容C2，所述电容C2用于在低压维持阶段，将所述第一时钟信号CK1的高电平耦合至所述低电平维持部分03的一内部节点P_N，以维持栅极驱动电路输出节点在电平电压。所述电容C2还用于在扫描采样阶段接收并存储所述起始电压信号，在触控感应阶段保持该起始电压信号。通过分时地复用栅极驱动电路结构的元件，使得它具备非连续扫描的功能，电容 C2在不同的工作时段，发挥了不同的作用，这就使得栅极驱动电路单位面积上的功能更多。

在一种实施方式中，所述触控存储部分01还包括晶体管T_P1及晶体管T_P2，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接晶体管T_P2的第一极和所述电容C2的第一极。所述晶体管T_P2的控制极用于接收所述第二同步信号TP2，所述晶体管T_P2的第二极用于输出所述起始电压信号，所述电容C2的第二极用于接收第一时钟信号CK1。

在一种实施方式中，所述驱动部分02包括电容C1和晶体管T_D，所述电容C1的第一极用于接收所述起始电压信号，所述电容C1的第二极连接所述晶体管T_D的第二极。所述晶体管T_D的控制极用于接收所述起始电压信号，所述晶体管T_D的控制极连接所述电容C1的第一极，所述晶体管T_D的第一极用于接收所述第一时钟信号CK1，所述晶体管T_D的第二极用于输出所述扫描信号G_N。

在一种实施方式中，所述低电平维持部分03包括第一下拉部分031、第二下拉部分032及第三下拉部分033，所述第一下拉部分031的第一端与所述第二下拉部分的控制端连接，且均连接至所述内部节点P_N，所述第一下拉部分031的控制端与所述第二下拉部分032的第一端及所述第三下拉部分033的第一端连接，且均连接至所述扫描信号G_N的输入端，用于接收所述扫描信号G_N，所述第一下拉部分031的第二端与所述第二下拉部分032的第二端及所述第三下拉部分033的第二端连接，且均连接至低电压输入端VSS；所述第三下拉部分033的控制端用于接收所述第三时钟信号CK3。所述第一下拉部分031用于响应所述扫描信号G_N，在自举上拉阶段将所述内部节点P_N的电位拉低。所述第二下拉部分032用于响应所述开启信号，在低压维持阶段将接收到的所述扫描信号G_N下拉并维持至低电平。所述第三下拉部分033用于响应第三时钟信号CK3，在输出下拉阶段将接收到的所述扫描信号G_N下拉并维持至低电平。

进一步地，所述第一下拉部分031包括晶体管T_H1，所述第二下拉部分032包括晶体管T_H2，所述第三下拉部分033包括晶体管T_H3，所述晶体管T_H1的控制极用作所述第一下拉部分031的控制端，所述晶体管T_H1的第一极用作所述第一下拉部分031的第一端，所述晶体管T_H1的第二极用作所述第一下拉部分031的第二端；所述晶体管T_H2的控制极用作所述第二下拉部分032的控制端，所述晶体管T_H2的第一极用作所述第二下拉部分032的第一端，所述晶体管T_H2的第二极用作所述第二下拉部分032的第二端；所述晶体管T_H3的控制极用作所述第三下拉部分033的控制端，所述晶体管T_H3的第一极用作所述第三下拉部分033的第一端，所述晶体管T_H3的第二极用作所述第三下拉部分033的第二端。

在本发明实施例中避开现有技术中增加额外的电容C_tp存储非连续扫描栅极的信号的思路，通过分时地复用传统栅极驱动电路单元结构的元件，使传统栅极驱动电路单元的电容C12（即本申请的电容C2）在不同的工作时段，发挥不同的作用，实现非连续扫描的功能。请参照图4，本申请实施例提供另一种集成栅极驱动电路单元的结构示意图，基于上述的发明思路，图4是在图3现有的电路基础上进行的改进，下面简述其工作原理：

在触摸阶段结束后再继续输出扫描信号对像素扫描时，晶体管T_P1的控制极接收所述第一同步信号TP1为高电平，所述晶体管T_P1打开，所述晶体管T_P1将接收到的起始电压信号传输给电容C2，所述起始电压信号作为栅极驱动信号恢复工作之后的起始电压脉冲信号。在当前栅极驱动电路单元为第一级栅极驱动电路单元时，触控存储部分01的晶体管T_P1接收启动信号线传输的起始电压信号，在当前栅极驱动电路单元不为第一级栅极驱动电路单元时，触控存储部分01的晶体管T_P1接收上一级栅极驱动电路单元输出的扫描信号G_N-1。下面以当前栅极驱动电路单元不是第一级栅极驱动电路单元进行说明，将上一级栅极驱动电路的输出扫描信号G_N-1作为所述起始电压信号传输至所述电容C2，所述电容C2将所述起始电压信号存储起来，在电荷转移阶段，响应第二同步信号TP2为高电平，所述晶体管T_P2打开，则电容C2上存储的起始电压信号的电荷通过所述晶体管T_P2传输至栅极节点Q_N，则所述驱动部分02的栅极电位为高电平，实现驱动部分02栅极电位的预充电，通过所述栅极节点Q_N将所述起始电压信号的电荷转移至电容C1。根据电荷守恒原理，当电容C1和电容C2之比较高时，栅极节点Q_N点上电压值才较高，即驱动晶体管T_D上栅极电压才被有效提高。至此实现了在触摸阶段结束后再继续输出扫描信号对像素扫描时所需的起始电压提供。第一时钟信号CK1将变成高电平，后续将要实现栅极驱动电路输出节点上的输出扫描信号G_N的上拉或下拉，产生输出扫描信号G_N的脉冲。随着第一时钟信号CK1变成高电平，集成栅极驱动电路的输出扫描信号G_N也被上拉到高电平，并且由于电容C1的作用，驱动晶体管T_D的栅极电位的电压值随着输出扫描信号G_N的增加而增加。第一时钟信号CK1变成为低电平，第三时钟信号CK3变成高电平，于是通过晶体管T_H3，栅极驱动电路单元的输出扫描信号G_N被拉到低电平电压。

在本发明实施例中，基于现有的传统栅极驱动电路单元结构，分时地复用现有栅极驱动电路单元结构的元件，使得它具备非连续扫描的功能，这样对于简化设计、节约电路面积有优势。通过增强电容C2（即现有技术中电容C12）的作用，使得其在触控读出阶段能够作为电压存储结构，存储触控感应级的栅极驱动信号，即在触控读出阶段，电容C2存储着下一组栅极驱动电路单元开始扫描所需要的起始电压信号，在栅极驱动扫描信号产生阶段，电容C2仍然正常地响应第一时钟信号CK1的高电平脉冲，开启低电平维持部分03。于是电容C2在不同的工作时段，发挥了不同的作用，这就使得栅极驱动电路单位面积上的功能更大，减少了额外的硬件开销。

在一种实施方式中，所述触控存储部分01还包括所述晶体管T_P1、所述晶体管T_P2及晶体管T_P3，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接晶体管T_P2的第一极和所述电容C2的第一极；所述晶体管T_P2的控制极用于接收所述第二同步信号TP2，所述晶体管T_P2的第二极用于输出所述起始电压信号。所述电容C2的第二极用于接收第一时钟信号CK1；所述晶体管T_P3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分02的栅极电位，以提高所述驱动部分02的下拉能力，所述晶体管T_P3的控制极用于接收所述输入信号，所述晶体管T_P3的第一极用于接收所述第二时钟信号CK2，所述晶体管T_P3的第二极连接所述晶体管T_P2的第二极，其中，所述输入信号可以是后两级栅极驱动电路单元的扫描信号G_N+2，所述输入信号主要是为了给晶体管T_P3，将一第二时钟信号CK2的高电平耦合至所述驱动部分02的栅极电位，以提高所述驱动部分02的下拉能力，本发明对此不作具体限定。

在图4中电容C2的信号采样、电荷转移只需要晶体管T_P1和晶体管T_P2即可以完成，电路结构更简单。请参照图5，本申请实施例提供另一种栅极驱动电路单元的结构示意图，与图4的区别在于所述触控存储部分01，其在触控存储部分01增加了晶体管T_P3，其余部分的单元结构和功能相同，在这里不再赘述，图6是图5的一种工作时序图，下面简述本发明实施例图5工作原理：

其工作分为以下6个阶段：

（1）扫描采样阶段

在第一同步信号TP1为高电平电压时，第二同步信号TP2及第一时钟信号CK1均为低电平电压，于是晶体管T_P1被打开，在当前栅极驱动电路单元为第一级栅极驱动电路单元时，触控存储部分01的晶体管T_P1接收启动信号线传输的起始电压信号，在当前栅极驱动电路单元不为第一级栅极驱动电路单元时，触控存储部分01的晶体管T_P1接收上一级栅极驱动电路单元输出的扫描信号G_N-1。晶体管TP1接收的所述起始电压信号是高电平，则电容C2的第一极板被充电到高电平电压，电容C2的第二极板为低电平电压。于是所述起始电压信号的电荷被存储到电容C2上。在这个阶段，触控存储部分01的晶体管T_P2和晶体管T_P3均处于关断状态。

（2）触控感应阶段

在这个时段，第N行栅极驱动电路对应着的触控读出阵列是工作着的，但是对于栅极驱动电路单元来说，由于第一同步信号TP1、第二同步信号TP2及输入信号都是低电平，以所述输入信号是后两级栅极驱动电路输出的扫描信号G_N+2进行说明，则晶体管T_P1、晶体管T_P2及晶体管T_P3都是关闭着的。因此，电容C2上保持着先前采样得到所述起始电压信号的电荷信号，值得注意的是，由于采样得到的电荷信号存储在电容C2上，而与电容C2连接的都是晶体管T_P1和晶体管T_P2的源极或漏极，这就使得晶体管T_P1和晶体管T_P2的栅极-源极和栅极-漏极的正电压应力比较小，于是这个电路不会显著地增加这些晶体管的电压应力时间。

（3）电荷转移阶段

这个阶段，第二同步信号TP2变成了高电平，第一时钟信号CK1仍然为低电平电压。于是晶体管T_P2被打开，电容C2上存储着的电荷通过晶体管T_P2被转移到电容C1上。根据电荷守恒的原理，电荷转移的实际效果对电容C1和电容C2的比例有一定的要求。电容C1和电容C2上最终的电位取决于总电量与电容C1和电容C2的总电容的比值。只有当电容C1和电容C2之比较高时，栅极节点Q_N点上的电压才较高，则驱动部分02的栅极电位电平升高。否则，电容C1的电压由于电荷分享而降低，栅极节点Q_N点上的电压并不能得到有效地提高，即驱动部分02晶体管T_D的栅极电位也就不能被有效提高。由于接下来第一时钟信号CK1将变成高电平，后续将要实现栅极驱动电路的扫描信号G_N的上拉或下拉，产生扫描信号G_N的脉冲。因此这个电荷转移阶段，实际上也就是为栅极驱动电路输出的自举作出准备，是驱动部分02晶体管T_D的预充电阶段。

（4）自举上拉阶段

在这个阶段，第一同步信号TP1为低电平，第一时钟信号CK1变成为高电平，由于晶体管T_D的栅极连接着的晶体管都被关断，而且晶体管T_D已经在（3）电荷转移阶段被打开，于是随着第一时钟信号CK1变成高电平，栅极驱动电路单元的扫描信号G_N也被上拉到高电平。并且由于电容C1的作用，晶体管T_D的栅极电位的电压值随着扫描信号G_N的增加而增加。最终，集成栅极驱动电路的输出节点上的扫描信号G_N以较快的速度被上拉到高电平。这个阶段里，通过晶体管T_H1，内部节点P_N的电压被拉低，则节点P_N保持为低电平有利于抑制自举上拉阶段的器件漏电。

（5）输出下拉阶段

此时，第一时钟信号CK1变为低电平，第三时钟信号CK3变成高电平，于是通过晶体管T_D和晶体管T_H3，栅极驱动电路单元的输出节点上的扫描信号G_N被拉到低电平电压。值得注意的是，第N+2级集成栅极驱动电路的输出节点上的扫描信号G_N+2也变成了高电平，且第二时钟信号CK2仍然保持为高电平。于是，晶体管T_P3对晶体管T_D的右边肩膀电位的提高有帮助，提高了晶体管T_D的栅极电位，使得晶体管T_D的下拉能力增强。

（6）低压维持阶段

这个阶段，电容C2响应第一时钟信号CK1将内部节点P_N耦合到高电平电压，于是晶体管T_H2打开，将栅极驱动电路单元输出节点上的扫描信号G_N下拉到低电平电压。当第一时钟信号CK1为低电平时，第三时钟信号CK3为高电平，晶体管T_H3打开，将栅极驱动电路单元输出节点上的扫描信号G_N下拉到低电平电压。

请参照图7，图7 是图4和图5所示意栅极驱动电路单元中晶体管T_D栅极节点Q_N的瞬态响应。这里采用了SPICE模拟得到的结果，其器件模型是根据实际加工的薄膜晶体管器件的测试值提取得到。其中实线部分是图4电路在栅极驱动电路400 μs到1000 μs这个时间段的栅极节点Q_N电压响应，虚线部分是图5所示栅极驱动电路在400 μs到1000 μs这个时间段的栅极节点Q_N电压响应。对比图6所示的理想的栅极驱动电路的时序图，虚线部分的栅极节点Q_N的波形更满足要求。图7的实线部分的栅极节点Q_N的响应曲线，相对于虚线部分的栅极节点Q_N的响应曲线有两处不理想：1）在栅极驱动电路单元的第（5）阶段，即输出下拉阶段，栅极节点Q_N的电压值较低，这就使得晶体管T_D对内部节点G_N的下拉能力较弱，扫描信号G_N的拖尾时间可能较长，这不利于显示面板内扫描信号G_N对应的这行像素已经编程电压的保持。2）在栅极驱动电路的第（6）低电平维持阶段，栅极节点Q_N没有被充分地放电到低电平。这就使得晶体管T_D没有完全关断，第一时钟信号CK1信号对栅极节点Q_N仍然有影响，晶体管T_D会响应第一时钟信号CK1信号而不断地给扫描信号G_N馈送脉冲信号，于是扫描信号G_N对应的这行像素已经编程得到的电压被破坏。

图5所示的栅极驱动电路效果更好，其电路结构中晶体管T_P3不仅增强了Q_N在下拉阶段的电压、提升了驱动管T_D的下拉能力，而且在自举结束之后较好地释放了Q_N的电位，避免了驱动管T_D在低电平维持阶段对G_N电平的扰动。

在一种实施方式中，所述触控存储部分01还包括所述晶体管T_P1、所述晶体管T_P3及晶体管T_P4，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接晶体管T_P4的控制极和所述电容C2的第一极；所述晶体管T_P3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分02的栅极电位，以提高所述驱动部分02的下拉能力，所述晶体管T_P3的控制极用于接收所述输入信号，所述晶体管T_P3的第一极用于接收所述第二时钟信号CK2，所述晶体管T_P3的第二极连接所述晶体管T_P4的第二极。所述晶体管T_P4的控制极连接所述电容C2的第一极和所述晶体管T_P4的第二极，所述晶体管T_P4的第一极用于接收第二同步信号TP2，所述晶体管T_P4的第二极用于输出所述起始电压信号。

请参照图8，本申请实施例提供另一种集成栅极驱动电路单元的结构示意图，与图5的区别在于触控存储部分01，改变了电荷转移的控制方式，其余单元结构和功能相同的部分，在这里不再赘述；下面主要详细阐述不同的地方。在图5所示的电路中，电荷转移控制晶体管T_P2的栅极耦合到第二同步信号TP2上，其漏极耦合到内部节点P_N，源极耦合到栅极节点Q_N，栅极节点Q_N的自举预充电电压取决于电容C1和电容C2的电容比例，因此，栅极节点Q_N的预充电电压难于达到满幅度电压。而图8所示的电路中，电荷转移控制晶体管T_P2的栅极耦合到内部节点P_N，其漏极耦合到第二同步信号TP2，源极耦合到栅极节点Q_N。于是，图8所示电路的栅极节点Q_N在预充电阶段，晶体管T_P2的栅极电位即内部节点P_N并没有钳卫到固定电位，其可以通过晶体管T_P2的栅极-源极电压的自举作用，被抬举到更高的电位。因此，图8所示的结构中，栅极节点Q_N的预充电电位可以达到满幅度电压，即驱动部分02的栅极电位可以达到满幅度电压。换言之，对于这个栅极驱动电路单元来说，不仅驱动晶体管T_D发生着自举作用的过程，电荷转移控制晶体管T_P2也类似地发生了自举过程，这能够保证驱动晶体管T_D的驱动效果较强。

另一个方面，由于晶体管T_P2的电压传输过程是通过电压自举实现的，这就要求晶体管T_P2的栅极相连着的电容C2的值不能太大，否则会影响电压自举效率。更重要的是，紧随着第二同步信号TP2脉冲的是第一时钟脉冲CK1，为了使得晶体管T_P2自举过程中不发生严重的电荷泄漏，控制第二同步信号TP2的脉冲宽度应该较大，使得第二同步信号TP2和第一时钟信号CK1存在着一定量的高电平交叠。这种情况下，若电容C2的值过大，则第二同步信号TP2和第一时钟信号CK1的共同作用，会使得栅极驱动电路单元中所有与第二同步信号TP2和第一时钟信号CK1连接的栅极驱动电路单元会同步地响应第二同步信号TP2和第一时钟信号CK1信号，同步地产生出扫描信号。为了避免栅极驱动电路单元产生这种错误的信号，应该采用较小的电容C2，削弱前后栅极驱动电路中电荷传输晶体管T_P2的同步动作。而较小的C2电容对于减少栅极驱动电路单元的面积也是有利的。

图9、图10、图11分别示意了时序图TP宽度的差异对比，其中图9、图10 、图11分别示意的是dt=1 μs，0 μs和-1 μs的情况。这里的结果也是根据SPICE模拟得到，由于器件模型与实测结果符合情况良好，这个模拟结果具有较好的说明意义。它们的差别主要体现在驱动TFT的栅极节点Q_N的瞬态响应上。只有dt=1 μs情况下，栅极节点Q_N的瞬态响应才是正常的。dt=-1 μs情况下，在栅极驱动电路单元工作的（4）阶段，即电压自举阶段发生较严重的电荷泄漏问题。dt=-1 μs意味着，第二同步信号TP2和第一时钟信号CK1存在着信号量的交叠。换言之，晶体管T_P2在栅极驱动电路工作的（4）阶段的初始阶段不能完全关断，这就使得驱动晶体管T_D的栅极在（4）阶段不是悬浮着，而是存在着晶体管T_P2和T_H1的泄漏途径。正是因为栅极节点Q_N上的电荷泄漏，G_N的输出电平幅度不足。

另一个方面，在dt=-1 μs情况下，栅极节点Q_N在低电平维持阶段有较明显的电压脉冲。这是因为第二同步信号TP2和第一时钟信号CK1存在着信号量的交叠，这导致晶体管T_P2在第一时钟信号CK1的上升沿到来时没有很好地关断。这增强了第一时钟信号CK1的上升沿跳变导致的栅极节点Q_N的电位抬高。于是，扫描信号G_N的输出不能稳定在低电平状态，而是跟随着第一时钟信号CK1而跳动。

从这里的分析可以看到，dt=1 μs和-1 μs的情况下，栅极驱动电路单元的栅极节点Q_N瞬态响应存在着明显的差异。而dt=0 μs的情况在栅极电压自举阶段类似于dt=1 μs，在低电平维持阶段类似于dt=0 μs。因此，总的来说，为了增强栅极驱动电路工作的可靠性，dt的值应该取得较正。

需要说明的是，除了触控这个功能，越多的传感电路及阵列会集成到SoP型的显示面板内。类似于触控功能，很多其他的传感电路和阵列与显示阵列的操作都存在着相互的干扰，本发明实施例都适用于这些传感电路和阵列的场合。

依上述实施例的栅极驱动电路单元，其主要特点在于：

1）节约了栅极驱动电路的版图面积。在栅极驱动电路单元的设计中，主要占用电路版图面积的是尺寸较大的驱动晶体管、自举-稳压电容C1、存储-耦合电容C2。传统的触控栅极驱动电路，要引入额外的较大电容来存储非连续扫描阶段的电压信号。本发明实施例的栅极驱动电路单元中，不需要额外引入电容来存储非持续扫描阶段的电压信号；通过分时复用的方法，使得耦合电容C2能够在非持续扫描阶段存储电压信号，作为栅极驱动信号恢复工作之后的起始电压脉冲信号。因此，本发明具有节约电路版图面积的作用。

2）简化了电路设计，驱动信号类型较简单。相较于传统栅极驱动电路单元，本申请的栅极驱动电路单元只需要增加两个同步信号TP1和TP2即可，不需要增加或者修改时钟信号CK1~CK4。实际上，传统的栅极驱动电路本身就具有两个同步信号STV1和STV2，分别作为它的起始脉冲信号和复位脉冲信号。而第一同步信号TP1和第二同步信号TP2正好就可以由STV1和STV2这两根信号线来提供。因此，实际上本申请的栅极驱动电路单元不需要增加任何的时钟或者同步信号线，做到了最简单的信号配置。与此同时，本申请的栅极驱动电路单元的单元结构和传统的栅极驱动电路单元是极为类似的。由于面板设计公司前期已经通过大量的制程-器件-电路参数的调整、迭代，确定出最佳的电路设计参数。如果引入完全不同的电路结构，将使得这个设计周期更长。而本设计中，并没有显著地改变电路结构，只是通过分时复用的策略，让电容C2元件多出来一份功能，在正常的栅极扫描信号的产生、低电平电压的维持等部分，它的功能并没有什么不同。这就使得电路的设计流程极为简单。

3）驱动电路设计较灵活，可调节的量较多。由于不同产品的规格、设计参数的不同，要求触控感应的时间长度应该可以变化。在本设计中，完全可以通过第一同步信号TP1和第二同步信号TP2之间的时间长度的调节，使得触控感应的时间长度是可以做出变化的。

实施例二

本申请提供一种栅极驱动电路，包括N级级联的如上所述的栅极驱动电路单元、第一时钟线、第二时钟线、第三时钟线、第一同步信号线、第二同步信号线和启动信号线；其中N为大于0的正数，n为大于0且小于N的正整数；所述启动信号线用于为第1级栅极驱动电路单元提供起始电压信号，所述第一时钟线、所述第二时钟线和所述第三时钟线，分别用于为所述栅极驱动电路单元提供第一时钟信号CK1、第二时钟信号CK2和第三时钟信号CK3；所述第一同步信号线用于为所述栅极驱动电路单元提供第一同步信号TP1；所述第二同步信号线用于为所述栅极驱动电路单元提供第二同步信号TP2；第n级的栅极驱动电路单元的扫描信号传送给第n+1级栅极驱动电路单元，以作为第n+1级栅极驱动电路单元的起始电压信号；第n+2级的栅极驱动电路单元的扫描信号G_N+2传输给第n级栅极驱动电路单元，以作为第n级栅极驱动电路单元的输入信号。

图12是传统的TFT集成栅极驱动电路的示意图，其中每一级的TFT集成栅极驱动电路都是由图1所示的栅极驱动电路单元构成的。图13是图12所示电路的一种工作时序图。典型的TFT集成栅极驱动电路需要有四个交叠的时钟信号CKA，CKB，CKC和CKD。

图14是TFT集成栅极驱动电路的系统集成显示面板的结构示意图，其中每一级的TFT集成栅极驱动电路都是由本发明实施例所示的栅极驱动电路单元构成的。图15是图14所示电路的一种工作时序图。采用到本发明所示的TFT集成栅极驱动电路之后，就能够兼顾显示器工作所需要的连续栅极扫描以及触控等传感阵列所需要的扫描信号中断过程。

实施例三

本申请提供一种触控显示屏，包括本文中任一实施例所述的栅极驱动电路。

实施例四

本申请提供一种显示装置，包括本文中任一实施例所述的触控显示屏。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims

1.一种栅极驱动电路单元，其特征在于，包括：

2.如权利要求1所述的栅极驱动电路单元，其特征在于，

所述触控存储部分包括电容C2，所述电容C2用于在低压维持阶段，将所述第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点P_N，以产生所述开启信号。

3.如权利要求2所述的栅极驱动电路单元，其特征在于，

所述电容C2还用于在扫描采样阶段接收并存储所述起始电压信号，在触控感应阶段保持该起始电压信号。

4.如权利要求3所述的栅极驱动电路单元，其特征在于，

所述低电平维持部分包括第一下拉部分、第二下拉部分及第三下拉部分，所述第一下拉部分的第一端与所述第二下拉部分的控制端连接，且均连接至所述内部节点P_N，所述第一下拉部分的控制端与所述第二下拉部分的第一端及所述第三下拉部分的第一端连接，且均连接至所述扫描信号G_N的输入端，用于接收所述扫描信号G_N，所述第一下拉部分的第二端与所述第二下拉部分的第二端及所述第三下拉部分的第二端连接，且均连接至低电压输入端VSS；所述第三下拉部分的控制端用于接收所述第三时钟信号CK3；

5.如权利要求4所述的栅极驱动电路单元，其特征在于，

所述触控存储部分还包括晶体管T_P1及晶体管T_P2，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接所述晶体管T_P2的第一极和所述电容C2的第一极；所述晶体管T_P2的控制极用于接收所述第二同步信号TP2，所述晶体管T_P2的第二极用于输出所述起始电压信号；所述电容C2的第二极用于接收第一时钟信号CK1；

或所述触控存储部分还包括所述晶体管T_P1、所述晶体管T_P2及晶体管T_P3，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接所述晶体管T_P2的第一极和所述电容C2的第一极；所述晶体管T_P2的控制极用于接收所述第二同步信号TP2，所述晶体管T_P2的第二极用于输出所述起始电压信号；所述电容C2的第二极用于接收第一时钟信号CK1；所述晶体管T_P3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分的栅极电位，以提高所述驱动部分的下拉能力，所述晶体管T_P3的控制极用于接收所述输入信号，所述晶体管T_P3的第一极用于接收所述第二时钟信号CK2，所述晶体管T_P3的第二极连接所述晶体管T_P2的第二极；

或所述触控存储部分还包括所述晶体管T_P1、所述晶体管T_P3及晶体管T_P4，所述晶体管T_P1的控制极用于接收所述第一同步信号TP1，所述晶体管T_P1的第一极用于接收所述起始电压信号，所述晶体管T_P1的第二极分别连接所述晶体管T_P4的控制极和所述电容C2的第一极；所述晶体管T_P3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分的栅极电位，以提高所述驱动部分的下拉能力，所述晶体管T_P3的控制极用于接收所述输入信号，所述晶体管T_P3的第一极用于接收所述第二时钟信号CK2，所述晶体管T_P3的第二极连接所述晶体管T_P4的第二极；所述晶体管T_P4的控制极连接所述电容C2的第一极和所述晶体管T_P4的第二极，所述晶体管T_P4的第一极用于接收第二同步信号TP2，所述晶体管T_P4的第二极用于输出所述起始电压信号。

6.如权利要求1至5任一项所述的栅极驱动电路单元，其特征在于，

所述驱动部分包括电容C1和晶体管T_D，所述电容C1的第一极用于接收所述起始电压信号，所述电容C1的第二极连接所述晶体管T_D的第二极；所述晶体管T_D的控制极用于接收所述起始电压信号，所述晶体管T_D的控制极连接所述电容C1的第一极，所述晶体管T_D的第一极用于接收所述第一时钟信号CK1，所述晶体管T_D的第二极用于输出所述扫描信号G_N。

7.如引述权利要求4或5的权利要求6所述的栅极驱动电路单元，其特征在于：所述第一下拉部分包括晶体管T_H1，所述第二下拉部分包括晶体管T_H2，所述第三下拉部分包括晶体管T_H3；

8.一种栅极驱动电路，其特征在于，包括N级级联的如权利要求1至7任一项所述的栅极驱动电路单元、第一时钟线、第二时钟线、第三时钟线、第一同步信号线、第二同步信号线和启动信号线；其中N为大于0的正数，n为大于0且小于N的正整数；

9.一种触控显示屏，其特征在于，包括如权利要求8所述的栅极驱动电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的触控显示屏。