PL220994B1

PL220994B1 - Układ do pomiaru ładunku elektrycznego

Info

Publication number: PL220994B1
Application number: PL393985A
Authority: PL
Inventors: Zbigniew Sosin; Maciej Sosin; Marek Adamczyk
Original assignee: Univ Jagielloński; Uniwersytet Jagielloński
Priority date: 2011-02-22
Filing date: 2011-02-22
Publication date: 2016-02-29
Also published as: US9103860B2; CN103518140A; JP5808026B2; PL393985A1; US20140049269A1; EP2678697A1; JP2014506094A; CN103518140B; EP2678697B1; WO2012114291A1; KR20140004735A; KR101606964B1

Description

Opis wynalazku

Niniejszy wynalazek dotyczy układów do pomiaru ładunku elektrycznego.

Precyzyjne układy do pomiaru ładunku elektrycznego mogą być stosowane w sytuacjach, w których badanie ośrodka polega na pomiarze ruchu wytworzonego ładunku elektrycznego, przykładowo podczas pomiaru jonizacji wytworzonej w detektorach cząstek jonizujących. Cząstkami tymi mogą być naładowane cząstki elementarne, jądra atomowe bądź fotony promieniowania X czy promieniowania gamma. Układy tego typu mogą być stosowane również w innych układach fizycznych.

Znane są układy do pomiaru ładunku elektrycznego przy pomocy integratora ładunku. Typową strukturę układu tego typu przedstawia figura Stan Techniki 1. Układ zawiera detektor pojemnościowy 110 przyłączony do integratora ładunku 120 będącego wzmacniaczem operacyjnym z pojemnościowym sprzężeniem zwrotnym 130. Układy takie zostały przedstawione w publikacji K. Korbela „Elektronika Front End” (Uczelniane Wydawnictwa Naukowo-Dydaktyczne, Kraków 2000).

Pomiar ładunku elektrycznego q w układzie tego typu polega na przeniesieniu ładunku zebranego w układzie detektora na wzorcową pojemność Cf układu sprzężenia zwrotnego i odczytaniu napięcia na tej pojemności, które określone jest relacją:

Pojemność detektora 110 Cd przyłączona jest do wejścia integratora ładunku 120, które jest reprezentowane przez impedancję wejściową. Impedancja ta ma charakter pojemnościowy i stanowi ją głównie pojemność dynamiczna układu Cdyn = (K+1)Cf wraz z niewielką modyfikacją poprzez równolegle podłączoną do niej wejściową pojemność geometryczną Cwej. Takie równoległe połączenie pojemności detektora Cd i pojemności wejściowej Cwej powoduje, że zebrany w detektorze ładunek q w części aq przeniesiony jest na pojemność C_f. Współczynnik α jest tu równy:

_ Cwej + (X + l)Cf Cd + Cwej + (X + l)Cj

Ponieważ wzmocnienie K układu wzmacniacza (bez sprzężenia zwrotnego) jest bardzo duże,

9 (z reguły K = 10 ... 10 ), to dla typowych wartości pojemności C_f, C_wej, C_d (w zakresie od jednego do kilkuset pF) współczynnik α jest bliski jedności. Z tego powodu prawie cały ładunek zebrany przez detektor przeniesiony zostaje na pojemność sprzężenia zwrotnego. Wielkość samego ładunku q zebranego przez detektor zależy od rozmiarów detektora, jego typu (zastosowanej substancji, np. gaz lub ciało stałe - półprzewodnik) oraz wielkości pola elektrycznego, które zbiera wygenerowany ładunek. Aby zbieranie tego ładunku było optymalne, z reguły stosuje się możliwie wysokie napięcia zasilające układ detekcyjny. Z tego powodu istnieje stosunkowo duże zagrożenie dla układu wejściowego wzmacniacza.

Znane są konstrukcje integratorów oparte na wykorzystaniu w stopniu wejściowym wzmacniacza tranzystorów typu JFET. Przykład takiej konstrukcji został przedstawiony na figurze Stan Techniki 2. Główna zaleta tego rozwiązania wynika z występującego dla tranzystora JFET T1' optymalnego stosunku sygnału z detektora do termicznych szumów układu. We wzmacniaczach tego typu możliwe jest uzyskanie niskiego rozmycia szumowego. Złącze bramka-źródło tranzystora JFET T1' spolaryzowane jest zaporowo, więc charakteryzuje się dużą opornością, rzędu 10⁸-10⁹ Ω. Napięcie na złączu może zmieniać się w zakresie od ujemnej wartości określającej napięcie odcięcia do wartości zerowej, przy której prąd tranzystora dąży do prądu nasycenia. Jeśli napięcie wejściowe nie mieści się w tym zakresie (od ok. -5 V do 0 V), to stanowić to może zagrożenie dla wejścia układu, zwłaszcza w przypadku większych napięć polaryzujących złącze w kierunku zaporowym. W typowych tranzystorach typu JFET przekroczenie napięcia odcięcia nawet o kilka woltów może spowodować ich zniszczenie. W układzie do pomiaru ładunku sytuacja taka może być spowodowana zbyt szybkim wyłączeniem napięcia na detektorze (elektrodzie czujnika), przebiciem na detektorze (elektrodzie czujnika) lub pojawieniem się na elektrodzie czujnika innego impulsu pola elektrycznego.

Uszkodzeniom można zapobiec budując układy regulacji wysokiego napięcia, które są zabezpieczone przed zbyt szybkimi jego zmianami. Takie układy nie zabezpieczają jednak wzmacniacza przed przebiciami w detektorze. Przebicia takie są możliwe szczególnie w przypadku detektorów powielających, takich jak liczniki gazowe czy diody wykorzystujące efekt lawinowy. Detektory takie pracują z napięciami o wielkościach bliskich napięciu przebicia i dlatego nawet w przypadku niewielkich

PL 220 994 B1 fluktuacji, wynikających przykładowo z niewielkich zmian ciśnienia gazu, może dojść do przebicia niszczącego stopień wejściowy wzmacniacza.

Stosować można również układy zabezpieczające, przykładowo w postaci diody półprzewodnikowej 140 przedstawionej na figurze Stan Techniki 1. Dioda taka, po przekroczeniu krytycznej wartości napięcia, zwiera jego dalsze zmiany, które odkładają się na niewielkiej oporności dołączonej do wejścia. Rozwiązania takie są stosunkowo pewne, lecz ze względu na swój bierny charakter powodują pojawianie się dodatkowych szumów. Jest to szczególnie niekorzystne w czułych zastosowaniach, wymagających niskiego poziomu szumów, takich jak przykładowo wykrywanie pierwiastków poprzez identyfikację charakterystycznego promieniowania X.

Celem wynalazku jest opracowanie czynnego zabezpieczenia stopnia wejściowego wzmacniacza przed poziomem napięcia wejściowego przekraczającym dozwolony zakres, które nie pogorszy własności szumowych wzmacniacza.

Przedmiotem wynalazku jest układ do pomiaru ładunku elektrycznego, zawierający detektor pojemnościowy przyłączony do integratora ładunku, który stanowi wzmacniacz operacyjny z pojemnościowym sprzężeniem zwrotnym, w którym stopień wejściowy wzmacniacza operacyjnego integratora ładunku zawiera parę połączonych symetrycznie tranzystorów typu JFET, których bramki przyłączone są do wejścia wzmacniacza operacyjnego integratora ładunku, charakteryzujący się tym, że w stopniu wejściowym wzmacniacza operacyjnego integratora ładunku do każdego ze źródeł połączonych symetrycznie tranzystorów przyłączony jest klucz z dołączonym równolegle źródłem prądowym, przy czym układ zawiera ponadto układ badania napięcia wyjściowego integratora ładunku, przystosowany do rozwierania jednego z kluczy po przekroczeniu przez napięcie wyjściowe górnego poziomu napięcia i do rozwierania drugiego z kluczy po spadku napięcia wyjściowego poniżej dolnego poziomu napięcia.

Korzystnie stopień wejściowy wzmacniacza operacyjnego integratora ładunku może zawierać co najmniej dwie równoległe pary połączonych symetrycznie tranzystorów typu JFET.

Równie korzystnie stopień wejściowy wzmacniacza operacyjnego integratora ładunku jest przyłączony do symetrycznie połączonych układów wzmacniaczy o wspólnej bazie.

Przedmiot wynalazku został przedstawiony w przykładach wykonania na rysunku, na którym:

Stan Techniki 1 przedstawia ogólną strukturę układu do pomiaru ładunku elektrycznego;

Stan Techniki 2 przedstawia schemat integratora ładunku znanego ze stanu techniki;

Fig. 1 przedstawia schemat integratora ładunku według wynalazku;

Fig. 2 przedstawia zmianę potencjału punktu pracy w integratorze ładunku z figury Stan Techniki 2, przy czym VEE przedstawia napięcie między emiterami tranzystorów T3' i T4';

Fig. 3 przedstawia zmianę potencjału punktu pracy w integratorze ładunku z Fig. 1, przy czym VEE przedstawia napięcie między emiterami tranzystorów T3 i T4;

Fig. 4 przedstawia schemat pomocniczy do przedstawienia szumów układu;

Fig. 5 przedstawia schemat integratora ładunku według wynalazku z układem do rozładowania pojemności sprzężenia zwrotnego.

Konstrukcja integratora ładunku, stanowiącego element układu do pomiaru ładunku elektrycznego według wynalazku, została przedstawiona na Fig. 1. Stopień wejściowy 121 integratora ładunku zawiera parę połączonych symetrycznie tranzystorów JFET T1, T2, których bramki przyłączone są do wejścia integratora ładunku 120. Symetryczna, ze względu na rodzaj użytych tranzystorów, struktura wejścia układu wymusza symetrię działania układu i napięć zasilających, określających punkt pracy układu. Tranzystor T1 wraz z tranzystorem T3, tak jak w klasycznym rozwiązaniu przedstawionym na figurze Stan Techniki 2, zasilane są ze źródła prądu, które dzięki stałemu napięciu w punkcie P1 jest realizowane przez opornik R1. Przybliżona stałość napięcia w punkcie P1 jest wynikiem zasilenia bazy tranzystora T3 przez stałe napięcia (napięcie emitera jest wyższe od tego napięcia w przybliżeniu o stałą wartość napięcia złącza baza-emiter). W przypadku pojawienia się ujemnego impulsu ładunkowego, zmniejsza się prąd płynący przez tranzystor T1. Ponieważ tranzystory T1 i T3 zasilane są ze wspólnego źródła prądu, które stanowi opornik R1, to spadek prądu płynącego przez tranzystor T1 powoduje identyczny co do wielkości wzrost prądu płynącego przez tranzystor T3, Tranzystor T3 można traktować jako część układu wzmacniacza o wspólnej bazie. W znanym rozwiązaniu przedstawionym na figurze Stan Techniki 2, aktywne obciążenie tego układu stanowi źródło prądu zbudowane na tranzystorze T4', a zasada generacji wzmocnionego sygnału wyjściowego pokazana jest na Fig. 2. Fig. 2 przedstawia zmianę potencjału punktu P2' jako wynik przecięcia charakterystyk kolektorowych źródła prądu zbudowanego na tranzystorze T4' i tranzystora T3', przy czym VEE jest napięciem pomię4

PL 220 994 B1 dzy emiterami tranzystorów T3' i T4'. W przypadku rozwiązania według wynalazku, tranzystor T4 stanowi zarówno obciążenie dla tranzystora T3, jak i symetrycznie sam stanowi część wzmacniacza OB, dla którego tranzystor T3 stanowi aktywne obciążenie. W takim przypadku ujemny impuls wejściowy powoduje spadek prądu w tranzystorze T1 i równoczesny wzrost prądu w tranzystorze T2. Zasada generacji impulsu wyjściowego w rozwiązaniu według wynalazku przedstawiona jest na Fig. 3 wzmocnienie napięciowe układu jest tu średnio (w zależności od parametrów użytych tranzystorów) dwa razy większe niż w znanym rozwiązaniu z figury Stan Techniki 2. Fig. 3 przedstawia zmianę potencjału punktu P2 jako wynik przecięcia charakterystyk kolektorowych tranzystorów T3 i T4, przy czym VEE jest napięciem pomiędzy emiterami tranzystorów T3 i T4.

Wejście układu integratora ładunku stanowią więc dwa złącza tranzystorów typu JFET. Można więc przyjąć, że stanowią one dwie antyrównolegle połączone diody realizujące klasyczny układ zabezpieczający przed pojawieniem się zbyt wysokiego impulsu napięciowego.

Inną ważną własnością rozwiązania według wynalazku jest możliwość optymalizacji szumowej układu przy pomiarze ładunków o zmiennym znaku, co jest szczególnie istotne dla pomiaru ładunków indukowanych przez prądy o zmiennych kierunkach.

Szumy układu integratora związane są głównie z szumami termicznymi rezystora sprzężenia zwrotnego Rf, szumami termicznymi kanału tranzystora JFET i szumami śrutowymi związanymi z prądami płynącymi na wejściu integratora. Do przejrzystego opisu wpływu tych szumów na zdolność rozdzielczą urządzenia można przyjąć pewne założenia upraszczające co do źródeł szumu i pasma częstości, w którym szum zakłóca generowany przez detektor sygnał.

Można więc przyjąć, że szumy układu można przedstawić w postaci równoważnych źródeł prądu lp i napięcia Vs podłączonych do integratora ładunku tak jak przedstawiono to na Fig. 4.

Można przyjąć, że gęstość widmowa mocy szumów dla źródła prądowego wyraża wzór:

d(O _ d/ ^a gdzie stała a opisuje wielkość szumu białego. Takie źródło prądu reprezentuje szumy związane z opornością sprzęgającą Rf oraz szumami śrutowymi prądu bramki i prądu detektora. Wielkość stałej a można opisać jako:

a = — + 2eI_G + 2eID

G D gdzie e oznacza ładunek elektronu.

W prezentowanym uproszczeniu przyjmuje się, że napięciowe źródło szumów posiada gęstość widmową mocy opisywaną wzorem:

d/

gdzie stała b opisuje szum biały, a stała AF charakteryzuje szum nadmiarowy. Dla tranzystora polowego stała b wyraża się poprzez konduktancję wzajemną gm (nachylenie charakterystyki tranzystora JFET) poprzez wzór:

2.8 kT b = dm

Ponieważ wkład szumów do sygnału wyjściowego jest zależny od rozpatrywanego przedziału częstości (w układzie występują pojemności Cf, Cwej, Cd, które uzależniają funkcje przejścia układu integratora od częstości), to można podjąć próbę optymalizacji stosunku sygnału do szumu poprzez wybór odpowiedniego pasma częstotliwościowego. W prezentowanym opisie zostanie wykorzystany w tym celu filtr Wiena, zbudowany na bazie układu różniczkującego i całkującego o tych samych stałych czasowych T.

Przy zdefiniowanych powyżej źródłach prądowych i napięciowych, sygnał po przejściu przez integrator i filtr Wiena jest proporcjonalny do równoważnego ładunku szumów ENC (ang. Equivalent Noise Charge) i wyraża się wzorem:

(ENC)² = ^2akTCtot + ąa_bC? ^T9m

F^tot + 2re(/_c + /_D) + —— gdzie C_tot = C_f + C_wej + C_d.

PL 220 994 B1

Typowe wartości tych pojemności to C_f ~ 1 pF, C_wej ~ 5-20 pF, C_d ~ 50-200 pF.

Jeśli w układzie pomiarowym ma zostać uzyskany optymalny stosunek sygnału do szumu, to należy zminimalizować wielkość poszczególnych członów występujących we wzorze opisującym ENC.

Optymalizacja pierwszego członu jest powiązana z pozostałymi członami wzoru i wymaga globalnej optymalizacji. Natomiast jego minimalizacja jest możliwa ze względu na ilość równolegle połączonych tranzystorów typu JFET. Jeśli przyjąć, że nachylenia gm są podobne, a pojemność detektora CD jest większa niż 1.5 Cwej (zakładając Cwej >> Cf), to wówczas lepszym rozwiązaniem może być układ z co najmniej dwoma parami tranzystorów JFET połączonymi równolegle (n_opt = (CD + C_f)/C_wej).

Drugi człon sumy ENC związany jest z szumami strukturalnymi. Kolejny człon opisuje szumy śrutowe, które są związane z dyskretną naturą nośników prądu. Uwzględnia się tu prądy płynące przez detektor i bramki tranzystorów JFET. Szum ten jest zwykle dominowany przez prąd detektora, który z reguły jest znacznie większy od prądu bramki.

Ostatni istotny człon sumy ENC związany jest z opornością sprzężenia zwrotnego Rf i jest do niej odwrotnie proporcjonalny. W klasycznych rozwiązaniach układu integratora oporność ta nie może być dowolnie duża i musi być tak dobrana, aby zapewnić odpowiedni punkt pracy układu. W przypadku wielkiej częstości zliczeń, oporność musi z kolei mieć na tyle małą wartość, aby nadążyć z rozładowaniem pojemności Cf, w celu usunięcia zgromadzonego na niej ładunku. W typowych rozwiązaniach pojemność Cf może być rozładowana poprzez tzw. sprzężenie optoelektroniczne lub tzw. sprzężenie przez dren, lecz mają one zastosowanie jedynie w przypadku gromadzenia ładunku jednego znaku. W przypadku, gdy gromadzony ładunek może być dowolnego znaku, to rozwiązania te, w układach z jednym typem tranzystorów JFET, w stopniu wejściowym nie są możliwe.

W rozwiązaniu według wynalazku zastosowano sterowanie napięciem polaryzacji tranzystorów JFET T1, T2, które powoduje przepływ przez złącza bramka-źródło odpowiednich prądów rozładowujących pojemność Cf, co można nazwać sprzężeniem przez źródło. Schemat tego rozwiązania przedstawiono na Fig. 5. Zapewnia ono rozładowanie kondensatora Cf zarówno w przypadku ustalonego, jak i zmieniającego się znaku indukowanych ładunków. Po przekroczeniu poziomu granicznego napięcia, mierzonego przez układ 122, na pojemności Cf rozwiera się jeden z kluczy K1 lub K2. Przy przekroczeniu górnego poziomu Uh rozwiera się klucz K2, a dla napięć niższych niż Ul rozwiera się klucz K1. Po rozwarciu jednego z kluczy K1, K2, prąd odpowiedniego źródła prądowego I1, I2 rozładowuje pojemność Cf. Po osiągnięciu odpowiedniego napięcia na pojemności Cf klucze zostają zwarte i układ powraca do trybu pracy. Układ badania napięcia wyjściowego i sterowania kluczami K1 i K2 może być zbudowany na bazie odpowiednich przerzutników Schmitta.

Claims

Zastrzeżenia patentowe

1. Układ do pomiaru ładunku elektrycznego, zawierający detektor pojemnościowy przyłączony do integratora ładunku (120), który stanowi wzmacniacz operacyjny z pojemnościowym sprzężeniem zwrotnym, w którym stopień wejściowy (121) wzmacniacza operacyjnego integratora ładunku (120) zawiera parę połączonych symetrycznie tranzystorów (T1, T2) typu JFET, których bramki przyłączone są do wejścia wzmacniacza operacyjnego integratora ładunku (120), znamienny tym, że w stopniu wejściowym (121) wzmacniacza operacyjnego integratora ładunku (120) do każdego ze źródeł połączonych symetrycznie tranzystorów (T1, T2) przyłączony jest klucz (K1, K2) z dołączonym równolegle źródłem prądowym (I1, I2), przy czym układ zawiera ponadto układ (122) badania napięcia wyjściowego integratora ładunku (120), przystosowany do rozwierania jednego z kluczy (K1) po przekroczeniu przez napięcie wyjściowe górnego poziomu napięcia (Uh) i do rozwierania drugiego z kluczy (K2) po spadku napięcia wyjściowego poniżej dolnego poziomu napięcia (Ul).
2. Układ według zastrzeżenia 1, znamienny tym, że stopień wejściowy (121) wzmacniacza operacyjnego integratora ładunku (120) zawiera co najmniej dwie równoległe pary połączonych symetrycznie tranzystorów JFET (T1, T2).
3. Układ według zastrz. 1, znamienny tym, że stopień wejściowy (121) wzmacniacza operacyjnego integratora ładunku (120) jest przyłączony do symetrycznie połączonych układów wzmacniaczy (T3, T4) o wspólnej bazie.