KR101845143B1 - 반도체 칩 배열 및 그 제조 방법 - Google Patents

반도체 칩 배열 및 그 제조 방법 Download PDF

Info

Publication number
KR101845143B1
KR101845143B1 KR1020157020767A KR20157020767A KR101845143B1 KR 101845143 B1 KR101845143 B1 KR 101845143B1 KR 1020157020767 A KR1020157020767 A KR 1020157020767A KR 20157020767 A KR20157020767 A KR 20157020767A KR 101845143 B1 KR101845143 B1 KR 101845143B1
Authority
KR
South Korea
Prior art keywords
terminal
chip
substrate
chips
terminal board
Prior art date
Application number
KR1020157020767A
Other languages
English (en)
Other versions
KR20150115755A (ko
Inventor
가셈 아즈다쉬트
Original Assignee
파크 테크-파카징 테크놀로지이스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파크 테크-파카징 테크놀로지이스 게엠베하 filed Critical 파크 테크-파카징 테크놀로지이스 게엠베하
Publication of KR20150115755A publication Critical patent/KR20150115755A/ko
Application granted granted Critical
Publication of KR101845143B1 publication Critical patent/KR101845143B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/005—Soldering by means of radiant energy
    • B23K1/0056—Soldering by means of radiant energy soldering by means of beams, e.g. lasers, E.B.
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
    • B23K26/1462—Nozzles; Features related to nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16108—Disposition the bump connector not being orthogonal to the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은, 단말 기판(12) 및, 특히 칩(1)인 단말 기판 상에 배열된 복수의 반도체 기판을 포함하여 구성되는 칩 배열(18)과 관련되고, 칩의 접촉 표면 상에 배열된 단말 페이스(5)가 단말 기판의 접촉 표면 상의 단말 페이스에 연결되고, 칩이, 측면의 에지와 평행하게 및 단말 기판의 접촉 표면에 대한 그들의 접촉 표면을 횡단해서 연장하고, 비어(13)가 단말 기판 내에 배열되며, 이것이 외부 접촉 측면 상에 배열된 외부 콘택트(15)를 단말 기판의 접촉 표면 상에 내부 콘택트(14)로서 형성된 단말 페이스에 연결하며, 측면의 에지에 인접해서 배열된 칩의 단말 페이스가 재용해된 땜납 재료 디포짓(16)을 경유해서 단말 기판의 내부 콘택트에 연결된다. 더욱이, 본 발명은 칩 배열(18)을 생산하기 위한 방법에 관한 것이다.

Description

반도체 칩 배열 및 그 제조 방법{SEMICONDUCTOR CHIP ASSEMBLY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 단말 기판 및 단말 기판 상에 배열된 복수의 반도체 기판을 포함하여 구성되는 칩 배열에 관한 것으로, 반도체 기판의 접촉 표면 상에 배열된 단말 페이스(terminal face)가 단말 기판의 접촉 표면 상의 단말 페이스에 연결된다.
전자 장치의 소형화가 증가함에 따라, 장치 내에서 사용되는 전자 컴포넌트의 집적 밀도에 대한 요구도 증가하고 있다. 이는, 특히 메모리 컴포넌트 또는 메모리 확장 모듈에 대해서 적용되는데, 전형적으로 이들은 공통 접촉 기판을 통해 전기적으로 접촉된 복수의 메모리 칩으로 이루어진다.
DE 196 26 126 A1로부터, 도 1에 개략적으로 도시된 바와 같은 칩 배열이 공지되는데, 이 배열은 샌드위치 방식으로 적층된 배열로서 형성되고, 칩(1)의 교대하는 배열 및 개재해서 배열된 접착 층(2)을 포함하여 구성되며, 이 접착 층은 한편으로 적층된 배열의 기계적인 점착을 위해 사용하는 것이고, 다른 한편으로 서로로부터 개별 칩(1)들의 규정된 공간을 허용하기 위한 것이다. 적층된 배열의 칩의 측면에 접촉 도체 기판(3)이 제공되는데, 이들은 칩(1)의 단말 페이스(5)와 단말 기판(6)의 전기 접촉을 허용하는 개별 도체 경로(4)를 구비하고, 이 단말 기판 각각은 상단 및 바닥에서 적층된 배열을 한정하고 그 단말 콘택트(7)가 칩 배열의 외부 접촉을 위해 사용된다. 땜납 연결(8)이 칩(1)의 단말 페이스(5)와 접촉 도체 기판(3)의 도체 경로(4) 사이의 전기 접촉을 생성하기 위해 제공된다.
도 1에 도시된 칩 배열의 복잡한 구조 때문에, 복수의 연속적인 방법 단계를 포함하여 구성되는 칩 배열의 생산이 또한 대응해서 복잡해지는 것은 명백한데, 이는, 서로의 상단에 배열되고 접착 층(2)에 의해 서로로부터 분리되는 칩(1)을 갖는 적층된 배열을 생산하기 위해서 및 칩(1)의 단말 페이스(5)와 접촉 도체 기판(3)의 도체 경로(4) 사이의 땜납 연결(8)을 생성하기 위해서 다른 수단을 사용하도록 요구한다.
종래 기술의 상태로부터 시작해서, 본 발명의 목적은, 용이하게 생산될 수 있는 칩 배열을 제안하고, 칩 배열의 용이한 생산을 허용하는 방법을 제안하는 것이다.
상기 목적은 청구항 제1항의 형태를 갖는 칩 배열 및 청구항 제7항의 형태를 갖는 칩 배열을 생산하기 위한 방법에 의해 달성된다.
본 발명에 따른 칩 배열에 있어서는, 칩이, 측면의 에지와 평행하게 및 단말 기판의 접촉 표면에 대한 그들의 접촉 표면을 횡단해서 연장하고, 비어가 단말 기판 내에 배열되며, 이것이 외부 접촉 측면 상에 배열된 외부 콘택트를 단말 기판의 접촉 표면 상에 내부 콘택트로서 형성된 단말 페이스에 연결하며, 측면의 에지에 인접해서 배열된 반도체 기판의 단말 페이스가 재용해된 땜납 재료 디포짓을 경유해서 단말 기판의 내부 콘택트에 연결된다. 본 발명에 따른 칩 배열은, 칩의 열 배열(row arrangement)을 허용하고, 칩은 측면의 에지에서만 단말 기판에 연결된다.
바람직하게는, 단말 기판의 내부 콘택트 및 칩의 단말 페이스가 이들이 공간적인 코너를 형성하는 방식으로 서로에 대해서 배열되므로, 단말 기판의 내부 콘택트상에만 배열되는 땜납 재료 디포짓의 재용해가 칩의 단말 페이스의 웨팅(wetting)을 허용한다.
바람직하게는, 내부 콘택트와 단말 페이스 사이에 형성된 공간적인 코너가 30°와 150° 사이의 코너 각도 α를 갖고, 여기서 60°와 120° 사이의, 특히 90°인 코너 각도 α가 칩 배열의 특별히 컴팩트한 형성(formation)을 허용한다.
칩의 측면의 에지와 단말 기판의 접촉 표면이 충전 갭에 의해 서로 이격되면, 상기 충전 갭은 몰딩 재료로 충전될 수 있어, 칩과 단말 기판 사이의 특별히 내구성이 있는 기계적인 연결을 생성하게 된다.
단말 기판 및, 특히 칩인 단말 기판 상에 배열된 복수의 반도체 기판을 포함하여 구성되는 칩 배열을 생산하기 위한 방법으로서, 반도체 기판의 접촉 표면 상에 배열된 단말 페이스가 단말 기판의 접촉 표면 상의 단말 페이스에 연결되고, 칩이, 측면의 에지와 평행하게 및 단말 기판의 접촉 표면에 대한 그들의 접촉 표면을 횡단해서 위치 결정되어, 측면의 에지에 인접해서 배열된 칩의 단말 페이스가 내부 콘택트를 형성하는 단말 기판의 단말 페이스에 할당되고, 상기 단말 페이스가 단말 기판 내에 형성된 비어에 의해서 단말 기판의 외부 접촉 측면 상에 배열된 외부 콘택트에 연결되며, 내부 콘택트가 재용해된 땜납 재료 디포짓에 의해 단말 페이스에 후속해서 연결된다.
땜납 재료 디포짓이 단말 기판의 내부 콘택트 상에 배열되어 칩의 단말 페이스와 단말 기판의 내부 콘택트 사이의 연결을 생성하면, 복수의 칩에 대한 땜납 재료의 적용이 생략될 수 있다. 대신, 땜납 재료 디포짓이 단말 기판의 내부 콘택트에만 적용될 필요가 있고, 이는, 본 문맥에서, 더욱이, 그것 상의 칩의 배치를 위해 적합한 위치에 사전에 위치될 수 있다.
반도체 기판이 단말 기판의 접촉 표면 상에 위치 결정되기 전에, 땜납 재료 디포짓이 단말 기판의 내부 콘택트 상에 배열되면, 땜납 재료의 적용이 사전에 위치 결정된 칩에 의해 지연되지 않는다.
칩이 배치 수단에 의해 픽업되고, 단말 기판에 대한 요구된 위치에 대응해서 배향되고, 상기 위치에 유지되는 방식으로, 단말 기판의 콘택트 표면 상의 칩의 위치 결정이 배치 수단에 의해 발생하면, 특히 바람직하다.
바람직하게는, 충전 갭이 칩의 측면의 에지와 단말 기판의 접촉 표면 사이에 형성되는 방식으로, 칩이 위치 내에 유지된다.
코너 각도 α가 이들 사이에 형성되는 방식으로, 단말 기판의 내부 콘택트 및 칩의 단말 페이스가 서로에 대해서 배열되는 방식으로, 칩이 위치 결정되면, 특히 바람직하다.
바람직하게는, 칩이 음압(negative pressure)에 의해 유지된다.
칩이 위치 결정되는 동안 단말 기판의 내부 콘택트와 칩의 단말 페이스 사이의 연결을 생성하기 위한 땜납 재료 디포짓의 재용해가 발생하면, 위치 결정 및 재용해가 공통의 방법 단계로 수행될 수 있다.
바람직하게는, 땜납 재료 디포짓이 배치 수단을 통과하는 레이저 방사와 충돌하는 방식으로, 땜납 재료 디포짓이 레이저 에너지에 의해 재용해된다.
칩의 열 배열의 특별히 용이한 형성을 위해서, 단말 기판의 접촉 표면 상의 칩의 위치 결정 및 단말 기판의 내부 콘택트에 대한 칩의 단말 페이스의 연결이, 단말 기판의 접촉 표면에 평행한 배치 방향으로, 차례로 칩이 위치 결정되고, 단말 기판에 연결되는 방식으로 연속적으로 발생한다.
본 발명에 따른 칩 배열을 생산하기 위한 방법은, 단말 기판 및, 상기 단말 기판 상에 배열된 복수의 칩들을 포함하여 구성되는 칩 배열을 생산하기 위한 방법으로서, 상기 칩들의 접촉 표면상에 배열된 단말 페이스들이 상기 단말 기판의 접촉 표면상의 내부 콘택트들에 연결되며, 상기 칩이 배치 수단의 길이방향 축에 대하여 경사지는 방식으로 상기 단말 페이스들이 배열된 상기 복수의 칩 각각의 접촉 표면을 픽업하도록 윈도우 개구를 갖는 배치 수단을 이용하며, 상기 칩의 측면의 에지에 인접한 각 칩 상에 배열된 상기 단말 페이스들이 상기 단말 기판의 접촉 표면 상의 내부 콘택트들에 대응되도록 배치 수단이 배향되어 각 칩의 측면의 에지가 상기 단말 기판의 접촉 표면에 평행하면서 상기 칩들은 서로에 대해 평행하도록 위치시키며, 및 상기 칩들의 측면의 에지들과 상기 단말 기판의 접촉 표면 사이에 충전 갭이 형성되도록 하는 위치에 상기 칩을 유지시키는 것을 포함하며, 상기 충전 갭에는 몰딩 재료가 충진되어지며, 상기 내부 콘택트들은, 상기 단말 기판 내에 형성된 비어들에 의해 상기 단말 기판의 외부 접촉 표면 측에 배열된 외부 콘택트에 연결되고; 재용해된 땜남 재료 디포짓에 의해 상기 내부 콘택트가 상기 단말 페이스들에 후속해서 연결되며, 상기 단말 기판의 상기 내부 콘택트들과 대응되는 상기 칩들의 단말 페이스들 사이의 땜납 연결을 생성하는 상기 땜납 재료 디포짓의 재용해 및 고화는 상기 칩들이 상기 배치 수단에 의해 위치되고 유지된 상태에서 이루어진다.
이하, 본 발명이 도면을 참조로 더 상세히 설명되는데, 특히 본 발명에 따른 칩 배열을 생산하기 위한 방법이 상세히 설명된다.
도면에 있어서,
도 1은 종래 기술의 상태에 따른 칩 배열을 나타내고;
도 2는 칩 배열의 생산을 위해 적합한 일례의 실시형태의 배치 수단을 나타내며;
도 3은 배치 수단의 길이방향 단면도이고;
도 4는 칩 배열의 단말 기판을 나타내며;
도 5는 도 4에 도시된 단말 기판 상의 칩의 위치 결정을 나타내고;
도 6은 배치 방향의 단말 기판 상의 칩의 계속적인 위치 결정을 나타내며;
도 7은 몰딩 컴파운드가 구비된 칩 배열을 나타낸다.
도 4 내지 7에 있어서는, 칩 배열(18)의 생산을 위한 연속적인 방법 단계가 도시되는데, 상기 칩 배열(18)에는 몰딩 재료(17)가 제공되어 하우징을 형성하며, 여기에 우선 도 4에 도시된 바와 같은 단말 기판(12)이 구비되고, 이는 단말 기판(12)의 접촉 표면 상에 배열된 내부 콘택트(14)와 단말 기판(12)의 외부 접촉 측면 상에 배열된 외부 콘택트(15) 사이에 전기적으로 도전성 연결을 생성하기 위해서 비어(13)를 구비한다.
도 2 및 3에 있어서는, 도 7에 묘사된 칩 배열(18)을 생성하기 위해서 사용된 배치 수단(9)이 등측도의 도시로, 단면도로 나타낸다. 도관의 단부에서, 배치 수단(9)은 위치 결정 프레임(11)과 함께 윈도우 개구(10)를 갖는데, 이는 도 3에 나타낸 바와 같이 윈도우 개구(10) 내의 칩(1)의 정확한 위치 결정을 허용한다. 배치 수단(9)의 도관은, 음압 U와 위치 결정 프레임(11) 내에 수용된 칩(1)과의 충돌만 아니라 레이저 방사 L과의 칩(1)의 충돌을 허용한다.
음압 U는, 칩(1)이 위치 결정 프레임(11) 상에 고정해서 유지되게 한다. 레이저 방사 L과의 칩(1)의 충돌은, 칩(1)의 실리콘 바디를 가열할 수 있게 하고, 따라서 규정된 방식으로 칩(1)의 접촉 표면 상에 배열된 단말 페이스(5)도 가열할 수 있게 한다.
도 4에 나타낸 바와 같이, 접촉 기판(12)의 내부 콘택트(14)에는 칩(1)의 단말 페이스(5)와의 후속하는 접촉을 준비하기 위해서 땜납 재료 디포짓(16: deposit)이 구비된다.
그 다음, 도 5 및 6에 도시된 바와 같이, 단말 기판(12)의 에지에 배열된 칩(1)과 함께 시작해서, 개별 칩(1)들이 연속해서 접촉되며, 여기서 각각의 개별 칩은 음압 U에 의해 배치 수단(9)에 의해 픽업되고, 이들이 공간적인 코너를 형성하도록 내부 콘택트(14) 및 단말 페이스(5)가 서로에 대해서 배열되는 방식으로 단말 기판(12)에 대한 그 요구된 위치에 대응해서 배향되는데, 본 발명의 경우, 90°의 코너 각도 α가 내부 콘택트(14)와 단말 페이스(5) 사이에 각각 형성된다. 이 상대적인 위치에서, 땜납 재료 디포짓(16)의 적어도 부분적인 재용해가 레이저 방사 L을 방출하는 에너지 소스에 의해 발생하므로, 단시간 재용해 후, 땜납 재료 디포짓(16)에 의해 형성된 땜납 연결(8)이 신속히 고화한다.
후속해서, 도 6에 도시된 바와 같이, 다른 칩(1)이 배치 수단(9)에 의해 연속적으로 차례로 위치되고, 접촉해서 칩(1)의 열 배열을 형성한다. 이 프로세스에서, 칩(1)은, 충전 갭(20)이 칩의 측면의 에지(21)와 단말 기판(12)의 접촉 표면 사이에 형성되도록 위치 결정되며, 이 충전 갭은 칩(1)의 열 배열이 완료될 때, 도 7에 나타낸 바와 같이 몰딩 재료(17)로 충전된다.
따라서, 배치 수단(9)은, 단말 기판(12) 상의 칩(1)의 규정된 위치 결정 및 단말 기판(12)의 내부 콘택트(14)와 칩(1)의 단말 페이스(5) 사이의 땜납 연결(8)을 생성하기 위한 땜납 재료 디포짓(16)의 재용해 모두를 허용한다. 이 방식으로, 단말 기판(12) 상의 칩(1)의 배열 및 전기적으로 도전성 연결의 생성이 땜납 재료 디포짓(16)의 재용해에 의해 일어나므로, 도 1을 참조로 기술된 종래 기술의 상태의 경우에서와 같이, 2개의 다른 수단에 의해 연속적으로 수행되는 대신 공통의 방법 단계에 의해 땜납 연결(8)을 형성한다.
도 6에 나타낸 바와 같이, 모든 칩(1)은 단말 기판(12) 상에 연속적으로 배열되고, 전기적으로 도전성 방식으로 단말 기판(12)에 연결되며, 여기서 땜납 재료 디포짓(16)의 재용해가 뒤따르고, 칩(1)은 땜납 재료가 땜납 연결(8)로서 고화될 때까지 배치 수단(9)에 의해 유지되므로, 도 1에 도시된 종래 기술의 상태에서와 같이, 칩(1)의 상대적인 배열을 고정하기 위해서 개별 칩(1)들 사이에서 접착 층(2)이 필요하지 않게 된다.
단말 기판(12) 상의 요구된 수의 칩(1)의 배치가 완료될 때, 칩(1)과 단말 기판(12)의 밀봉해서 실링된 합성물이 몰딩 재료(17)에 의해 생성될 수 있는데, 이는 도 7에 도시한 바와 같이 단말 기판(12)에 적용된다.
18 - 칩 배열,
17 - 몰딩 재료,
12 - 단말 기판,
14 - 내부 콘택트,
15 - 외부 콘택트,
13 - 비어.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 단말 기판(12) 및 상기 단말 기판(12) 상에 배열된 복수의 칩(1)들을 포함하며, 상기 칩(1)들의 접촉 표면 상에 배열된 단말 페이스(5)들이 상기 단말 기판의 접촉 표면 상의 내부 콘택트(14)들에 연결되는 칩 배열(18)을 생산하기 위한 방법으로서,
    상기 방법은,
    상기 칩(1)이 배치 수단(9)의 길이방향 축에 대하여 경사지는 방식으로 상기 단말 페이스(5)들이 배열된 상기 복수의 칩(1) 각각의 접촉 표면을 픽업하도록 윈도우 개구(10)를 갖는 배치 수단(9)을 이용하는 단계; 상기 칩의 측면의 에지(21)에 인접한 각 칩 상에 배열된 상기 단말 페이스(5)들이 상기 단말 기판(12)의 접촉 표면 상의 내부 콘택트(14)들에 대응되도록 배치 수단(9)이 배향되어 각 칩(1)의 측면의 에지(21)가 상기 단말 기판(12)의 접촉 표면에 평행하면서 상기 칩들은 서로에 대해 평행하도록 위치시키는 단계; 및 상기 칩(1)들의 측면의 에지(21)들과 상기 단말 기판(12)의 접촉 표면 사이에 충전 갭(20)이 형성되도록 하는 위치에 상기 칩을 유지시키는 단계;를 포함하며,
    상기 충전 갭(20)에는 몰딩 재료가 충전되어 지며,
    상기 내부 콘택트(14)들은, 상기 단말 기판(12) 내에 형성된 비어(13)들에 의해 상기 단말 기판(12)의 외부 접촉 표면 측에 배열된 외부 콘택트(15)에 연결되고; 재용해된 땜납 재료 디포짓(16)에 의해 상기 내부 콘택트(14)가 상기 단말 페이스(5)들에 후속해서 연결되며,
    상기 단말 기판(12)의 상기 내부 콘택트(14)들과 대응되는 상기 칩(1)들의 단말 페이스(5)들 사이의 땜납 연결(8)을 생성하는 상기 땜납 재료 디포짓(16)의 재용해 및 고화는 상기 칩(1)들이 상기 배치 수단(9)에 의해 위치되고 유지된 상태에서 이루어지는 것을 특징으로 하는 방법.
  8. 제7항에 있어서,
    상기 칩(1)의 상기 단말 페이스(5)와 상기 단말 기판(12)의 상기 내부 콘택트(14) 사이의 연결을 생성함에 앞서, 상기 땜납 재료 디포짓(16)이 상기 단말 기판의 상기 내부 콘택트 상에 배열되는 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    상기 단말 기판(12)의 상기 내부 콘택트(14) 상의 상기 땜납 재료 디포짓(16)의 배열은, 상기 칩(1)이 상기 단말 기판의 접촉 표면 상에 위치되기 전에 발생하는 것을 특징으로 하는 방법.
  10. 삭제
  11. 삭제
  12. 제7항에 있어서,
    상기 단말 기판(12)의 상기 내부 콘택트(14) 및 상기 칩(1)의 상기 단말 페이스(5)가 서로에 대해 배열되어, 상기 단말 기판(12)의 상기 내부 콘택트(14)와 상기 칩(1)의 상기 단말 페이스(5) 사이에 코너 각도 α가 형성되도록 상기 칩(1)의 위치 결정이 이루어지는 것을 특징으로 방법.
  13. 제7항에 있어서,
    상기 칩(1)이 음압에 의해 유지되는 것을 특징으로 하는 방법.
  14. 삭제
  15. 제7항에 있어서,
    상기 땜납 재료 디포짓(16)이 레이저 에너지에 의해 재용해되는 것을 특징으로 하는 방법.
  16. 제15항에 있어서,
    상기 땜납 재료 디포짓(16)이 상기 배치 수단(9)을 통과하는 레이저 방사와 충돌하는 것을 특징으로 하는 방법.
  17. 제7항에 있어서,
    상기 단말 기판(12)의 접촉 표면 상의 상기 칩(1)의 위치 결정 및 상기 단말 기판(12)의 상기 내부 콘택트(14)에 대한 상기 칩의 상기 단말 페이스(5)의 연결은, 상기 단말 기판(12)의 접촉 표면에 평행한 배치 방향으로, 차례로 칩이 위치 결정되고 단말 기판에 연결되는 방식으로, 연속적으로 발생하는 것을 특징으로 하는 방법.
KR1020157020767A 2013-01-31 2014-01-22 반도체 칩 배열 및 그 제조 방법 KR101845143B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013001642.8 2013-01-31
DE102013001642 2013-01-31
PCT/EP2014/051194 WO2014118044A2 (de) 2013-01-31 2014-01-22 Chipanordnung und verfahren zur herstellung einer chipanordnung

Publications (2)

Publication Number Publication Date
KR20150115755A KR20150115755A (ko) 2015-10-14
KR101845143B1 true KR101845143B1 (ko) 2018-05-18

Family

ID=50101868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020767A KR101845143B1 (ko) 2013-01-31 2014-01-22 반도체 칩 배열 및 그 제조 방법

Country Status (8)

Country Link
US (1) US9685423B2 (ko)
EP (1) EP2951861B1 (ko)
JP (1) JP6263554B2 (ko)
KR (1) KR101845143B1 (ko)
CN (1) CN104981900B (ko)
RU (1) RU2635852C2 (ko)
TW (1) TWI539536B (ko)
WO (1) WO2014118044A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10040140B2 (en) * 2014-12-29 2018-08-07 Sae Magnetics (H.K.) Ltd. Nozzle for connecting or disconnecting solder joints between head bonding pads in a hard disk drive, and laser soldering or reflowing tool with the same
DE102015114129A1 (de) 2015-08-26 2017-03-02 Pac Tech - Packaging Technologies Gmbh Vorrichtung zur Entfernung eines Prüfkontakts einer Prüfkontaktanordnung
TWI765122B (zh) * 2016-08-18 2022-05-21 日商鎧俠股份有限公司 半導體裝置
US20190187179A1 (en) * 2017-12-15 2019-06-20 International Business Machines Corporation Portable Electrical Testing Device with Electrical Probe and Laser Soldering Device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
JPS62293750A (ja) * 1986-06-13 1987-12-21 Nippon Telegr & Teleph Corp <Ntt> 配線板およびその製造方法
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
KR100260276B1 (ko) 1991-01-14 2000-07-01 윌리엄 비. 켐플러 수직 리드 온칩 패키지
JP2876789B2 (ja) * 1991-01-16 1999-03-31 富士通株式会社 半導体モジュール
US5113314A (en) * 1991-01-24 1992-05-12 Hewlett-Packard Company High-speed, high-density chip mounting
JPH0685161A (ja) * 1992-09-07 1994-03-25 Hitachi Ltd 高密度実装型半導体装置
US5327327A (en) * 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5592364A (en) * 1995-01-24 1997-01-07 Staktek Corporation High density integrated circuit module with complex electrical interconnect rails
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
US5828031A (en) * 1996-06-27 1998-10-27 International Business Machines Corporation Head transducer to suspension lead termination by solder ball place/reflow
DE19626126C2 (de) 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6147411A (en) 1998-03-31 2000-11-14 Micron Technology, Inc. Vertical surface mount package utilizing a back-to-back semiconductor device module
US6784372B1 (en) * 2000-05-26 2004-08-31 Albert T. Yuen Orthogonal electrical connection using a ball edge array
KR101310442B1 (ko) * 2005-11-18 2013-09-24 파크 테크-파카징 테크놀로지이스 게엠베하 마이크로전자 구성요소와 캐리어 기판 사이에 접촉 구성부를 제조하는 방법뿐만 아니라, 이 방법에 의해 제조되는 조립체 유닛
DE102008051853B4 (de) * 2008-10-17 2010-07-15 Pac Tech-Packaging Technologies Gmbh Vorrichtung zur Platzierung und Kontaktierung von Prüfkontakten
KR20110107125A (ko) * 2010-03-24 2011-09-30 주식회사 하이닉스반도체 반도체 패키지
US8870051B2 (en) * 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly

Also Published As

Publication number Publication date
KR20150115755A (ko) 2015-10-14
CN104981900B (zh) 2018-02-23
CN104981900A (zh) 2015-10-14
WO2014118044A9 (de) 2014-12-04
US9685423B2 (en) 2017-06-20
WO2014118044A3 (de) 2014-10-02
US20150364446A1 (en) 2015-12-17
EP2951861A2 (de) 2015-12-09
RU2635852C2 (ru) 2017-11-16
TW201438120A (zh) 2014-10-01
EP2951861B1 (de) 2020-10-28
JP6263554B2 (ja) 2018-01-17
TWI539536B (zh) 2016-06-21
RU2015134401A (ru) 2017-03-06
WO2014118044A2 (de) 2014-08-07
JP2016507899A (ja) 2016-03-10

Similar Documents

Publication Publication Date Title
CN111357102A (zh) 用于多芯片模块的非嵌入式硅桥芯片
JP5432604B2 (ja) 積層チップパッケージの製造方法
TWI517322B (zh) 半導體元件及其製作方法
KR102154039B1 (ko) 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
JP2010534951A5 (ko)
US20150062854A1 (en) Electronic component module and method of manufacturing the same
JP2011086767A (ja) 半導体装置及び半導体装置の製造方法
KR101845143B1 (ko) 반도체 칩 배열 및 그 제조 방법
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
TW200729367A (en) Method of fabricating integrated circuit device with three-dimensional stacked structure
JP2019519930A (ja) モジュール及び複数のモジュールを製造するための方法
US9510461B2 (en) Electric component module and method of manufacturing the same
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
JP5455028B2 (ja) 回路基板構造体
TW201325343A (zh) 用於嵌入式晶粒封裝的高精密度自我對準晶粒
CN104103531A (zh) 封装结构及其制作方法
JP2007115922A (ja) 半導体装置
KR101104210B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
JP6840310B2 (ja) 密封電子モジュールのウェーハスケール製造のための工程
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2021530098A (ja) 半導体チップ積層配置、およびそのような半導体チップ積層配置を製造するための半導体チップ
RU2504046C1 (ru) Способ получения межсоединений в высокоплотных электронных модулях
KR100671268B1 (ko) Ｚ자형 외부리드를 구비하는 반도체 패키지 및 이를 이용한패키지 적층 구조와 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant