JPS63503346A - 反転チップキャリア - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 反転チップキャリア 発明の背景 １、発明の技術分野 本発明は多数の集積回路上に存在するマイクロ電子構成要素の非常に高密度な超 大規模集積およびウェハスケール組立体に関するものである。好ましい特定の実 施例は非常に高い信号処理能力と莫大な記憶容量を有する多重チップＶＨ３Ｉ　 Ｃハイブリッドを可能にする能動マイクロ電子回路のプレーナおよび直角空間利 用に向けられている。

２、背景情報 過去４０年にわたって、エレクトロニクス産業は電子構成要素の実施において多 大の改良を証明してきた。熱−イオニツク装置から固体ダイオードおよびトラン ジスタまでの変遷は、強力なデジタルコンピュータを構成するため回路を小型化 するための大きな努力の第１段階であった。革新の第２の重要な段階は単独ハウ ジングを共有した小型の単一回路への分離した固体装置の統合を含んでいた。集 積回路の出現以前に、トランジスタのような構成要素はプラスチックケース中に 個々にカプセル封じされたかあるいは金属缶中に別々に存在した。これらの単一 素子は一般に回路板上に取付けられ、各々ははんだづけされたワイヤによって一 緒に接続された多数のリードを有した。集積回路の第１の世代は多くの分離した 能動素子を、絶縁基体上に付着された金属フィルムと誘電フィルムのいくつかの 交互の層上で結合した。これら初期の集積回路、いわゆる薄膜ハイブリッドは、 単体だが非常に強力に高密度にパックされた半導体チップまたはグイ（ｄ　ｉ　 ｅ）を含む現在の集積電流の前身であった。この半導体チップは、多くの薄い層 が次にいくつかの水平層を垂直に通過する小さな金属の相互連結またはバイアス によって結合されて形成される材料のベースまたは基板からなる。シリコン、ゲ ルマニウム、あるいはヒ化ガリウムのような半導体物質は注意深く選択された異 なる電気的特性を有する微細な領域を形成するために化学的に変えられることが できる。これらの別々の部分は非常に正確に組立てられ、各領域は１インチの１ ００万分の１以下である。導電性の異なる２、３の部分は数学的計算または情報 の蓄積を実施できる装置を形成するために一緒にグループにされる。１つのモノ リシックチップの多くの層の１つの中の極めて微細な領域のこれらのグループは 、２０年および３０年前にそれらに先だった別々にパッケージされた構成要素に 対して最新のアナログである。

電子構成要素の各位相が計算速度と記憶容量において改良をなしたので、これら の構成要素のパッケージングは一層重要となった。半導体物質および装置の製造 あるいは一層の小型化に関する問題を解決する技術的進歩は同時に附随するパッ ケージング問題を生じる。回路構成要素がますます小さな寸法へと減少するので 、各構成要素にアクセスする問題は悪化する。集積回路が、１００万個の別々の 動作装置が普通の鉛筆につけた消しごむの直径より小さい空間を占めるほど高密 度でバックされるようになるとき、非常に小さい素子の巨大なネットワークと外 側との間の電気信号の形で情報を交換することに含まれた問題は非常に大きくな る。

もう１つのレベルの問題は、設計者が単一のシステム中で多くの集積回路を一緒 に接続することを試みるとき生じる。

鉛筆の端の消しごむの幅より短く、１００分の２インチ以下の厚さの半導体チッ プは、典型的に幅約４インチの半導体物質の薄い円形ウェハ上に何間となく同時 に製造される。ウェハ上の別々のチップ全てを結合するという最近の試みはウェ ハスケール集積への進歩を与えた。数十個、数百側、あるいは恐らく数千または 数百万の既に非常に強力な別々のチップ、即ち各々が１００万個の能動要素から 成っているチップを１つのウェハ上で合併できる電子装置はエレクトロニクス技 術においてすさまじい技術的飛躍を為すだろう。

集積回路および多重集積回路配列の設計と製造において見出される最も深刻な問 題は、集積回路の内部回路から外界への接近点である小型の端子またはパッドへ 接続するためワイヤの微細フィラメントを用いることの有害な結果である。これ らのもろい、非常に軽いゲージの接続ワイヤは典型的に直径が１０００分の１イ ンチである。チップの導電性の外部端子へこれらのワイヤまたはリード線を付け るための１つの共通の技術は熱圧縮接着である。この処理は集積回路ダイ上での 熱と圧力を結合して適用する。接着ウェッジと呼ばれる一非常に小さなウェッジ 型プローブまたは工具は顕微鏡によって観察され、導電性パッド上に接着される ワイヤ上へ導かれなければならない。パッドは通常半導体チップまたはダイの周 辺に置かれ、パッドを構成する金属物質を軟質にするため加熱装置上に置かれる 。接着ウェッジの精製はネイルヘッドまたはボール接着と呼ばれ、圧力接着工具 は、その中心を通ってパッドへワイヤを提供するガラス毛細管から成る。フレー ムは毛細管の開口から突出すワイヤの端を溶解し、ワイヤの約２倍の直径を有す るボールを形成する。このワイヤはそれから管内に引込まれ、ボールは、管がパ ッド上を動かされかなりの力によってその上へ押されるとき、孔に対してぴった りと保たれる。圧縮はボールを釘の頭状に形成された平坦な熱圧縮接着へとつぶ される。この管はそれからパッドから引き戻され、フレームはダイ上のパッドへ 付けられるワイヤを溶かすため再び用いられる。このワイヤと接触パッドは典型 的に金あるいはアルミニウムからできている。

熱圧縮接着は多年の製造にわたって有効に実施されたが、この方法は多くの欠点 を有する。手動でまたは高価なオートメーション化された設備によって接着ワイ ヤとパッドのどちらにおいても非常に費用がかかることは別として、圧力接着の ような任意の機械的な接続は多数の周囲の要因によって引起こされる破損を受け やすい。任意の製造過程が完全ではないので、あるワイヤ接着は製造後欠点を有 する。１パーセントの接続のみが不十分であってさえ、悪い接続によるチップを 含む全電子システムは結果として完全に効力を無くされる。

温度における変化のため接続された物質の異なる膨張率および収縮率は時間にわ たって接着を破損する傾向にある。取巻く環境は金属接続を腐蝕し破損するオキ シダントのような化学的処理を起こす化合物を含む。使用中見出されたサブ構成 要素の装置、即ちハンドリング、あるいは振動はこれらのワイヤブリッジを分離 する。

電子装置の寿命にわたって完全にワイヤ接着を維持することの困難な問題に加え て、１つのチップまたは多数のチップの配列の接続部分のこのモードは、全ての 接着が完全になされ、決して破損されないとしても問題がつきまとう。多数のチ ップを接続するため必要とされる莫大な数のワイヤ接着はシステム回路中の導電 性通路の巨大な総長となる。それらが抵抗性の構成要素であるのでこれらの導電 体は電力を消費する。この加熱により引起こされる上昇した周囲の温度は関連す る集積回路の動作を損う。ワイヤは所望されないインダクタンスとキャパシタン スを切角正確に均衡を保った回路へ導入する。導電体間の混線は別々に全システ ムの実施を損う。

長い通路において固有の時間遅延は計算能力を減少する。

恐らく最悪の問題は、ワイヤが１つのチップまたは多数のチップの配列の一部を 接続するため用いられるとき無駄にされる巨大な空間である。同じ平面に実質上 存在する２つの点を接続するワイヤの各スパンはループにされた、一般に放物線 の長さの曲がったワイヤを必要とする。ワイヤが曲げられることによる量はワイ ヤのもろさと破損の受けやすさによって限定される。加えて、ワイヤ接着ツール のサイズは熱圧縮接着を受ける接触点の間の最少の空間を要求する。ワイヤのこ れらのループによって各ループのための最少の空間が各隣接するチップの間に与 えられなければならないので、チップ展開の水平密度に制限を課す。従来のワイ ヤ接着技術はダイの２倍の厚さ以下ではない空間を残すことをダイに課す。もし このダイが高さ２０ミルの程度なら、５０ミル程度はワイヤ接着形成のための適 切な分離を提供するため無駄にされる。ワイヤ接着を受けるパッドもまたダイ上 の貴重な空間を消耗する。各パッドはワイヤ接着工具によって伝えられる大きな 圧力に十分耐えられるほど大きく頑丈である。ワイヤ接着はダイの表面上の可変 水平表面領域を消耗するだけでなく、ダイの面上の空間を占める。接続ワイヤの ループにされた部分はダイ表面の遥か上に広がり、チップ配列平面のいくつかの レベルの積重ねを妨げる。接続ワイヤが活性ダイ表面の上または下の空間を消耗 するとき、動作回路に直角に広がる垂直または直角方向空間は突出しているワイ ヤのため取って置かれなければならない。これらのさらされたワイヤは物理的衝 撃、振動、および極度の温度を含む多数の環境のハザードを受けやすい。

先行するマイクロ回路接続およびウェハスケール集積の発明は、様々なアプロー チを用いて数１００万の能動回路構成要素を結合し接続することにおいて固有の 発達およびパッケージングの問題を解決することを試みた。米国特許３，８１１ ゜１８６号において、Ｌ　ａｒｎｅｒｄ等は、導電体が基板に付けられるとき基 板導電体上のマイクロ回路装置を整列して支持するための方法を記述している。

装置とそれらの対応する導電体の間に置かれた形成されたフレキシブルな絶縁物 質は、それらが正確に整列された後で導電体を付けるため熱によって共に融着さ れ得る端子を支持する。

Ｂ　ｅａＶｉｔｔ等は米国特許３，８２５．８０１号においてチップを保持する ベース中に形成された空洞とカバーとの間に接着された多数の導電体を含む集積 回路パッケージを明らかにした。この空洞はチップのためのキャリアとして機能 し、絶縁物質のベースカバーの間に固定されている弾性物質の導電体ストリップ の間の位置に維持されている。

はんだ付は可能な外部接続を有するリードレス反転チップキャリアのような小さ なセラミック装置のセットを製造する方法は米国特許３，８６４，８１０号にお いてＨａｒｇｉｓによって明らかにされている。ベースシート上のセラミック物 質のいくつかの層を焼いた後で、Ｈａｒｇｉｓは、チップ端子それ自身よりも容 易に外部装置に接続されるチップのためのリード線を提供するため、エポキシ樹 脂中にそれを埋め込むかまたはカプセル封じすることによってセラミックキャリ ア上にチップを取付けている。

米国特許３，８６８，７２４号において、Ｐ　ｅｒｒｉｎｏはフレキシブルなテ ープに多数のリード線を形成することによって製造される集積回路チップのため の接続構造を示している。

これらのリード線はテープに形成された穴を通過し、集積回路チップ上のコンタ クトのパターンに対応するパターンで配列されるコンタクトに連結される。この チップは、それらがコンタクトへ接着される後でエポキシカプセル封じによって 包まれる。

Ｈａｒｔ　Ｉｅｒｏａｄ等は半導体フリップチップを、自動的に磁気的にチップ を整列しオーバーレイリードフレーム構造へ接着する移動プローブの一端へ位置 づけるための方法および装置を説明している。フリップチップを位置づけ装置の 延長された溝の一端に置き、接着前にチップを好ましく位置づけするため磁力を 用いてガイドレール上へそれらを伝送するための彼等の方法は米国特許３，９３ ７，３８６号の主題である。

キャリア、回路転換器およびＬＳＩ装置を相互に連結するためはんだ技術を用い る大規模集積回路のための電気的パッケージはＨｏｎｎ等によって米国特許４， ０７４，３４２号に記述されている。Ｈｏｎｎの電気パッケージは、様々なバッ キング物質の異なる熱膨張により引起こされるはんだ接合上の機械的圧力を除去 することを要求する、半導体物質と同様の熱膨張係数を有するキャリヤ、端子ビ ンの標準的配列、および転換器を含む。

Ｉ　ｎｏｄｅは米国特許４，１４３．４５６号において半導体装置絶縁方法を明 らかにしている。この発明は導電パターンおよびチップを支持する回路板を含む 半導体装置のため保護的遮蔽を用いる。Ｉ　ｎｏｕｅは彼のチップを共晶または 電気的な結合接着剤によって、アルミニウムワイヤによる回路板パターンのダイ 接着部分に固定する。

Ａ　ｎｄｒｅｗｓ等による米国特許４，１４７，８８９号は、めっきされた、ま たは接着されはんだ付は可能な導電性トレースおよび通路を有するフレキシブル な取付はフランジを備えた、薄い、誘電性の皿形チップキャリアを記述する。こ れらのトレースおよび通路は電気的に接地され一体構造を与えるめっきされたま たは接着された熱シンクと結合される。

集積回路装置のための支持部材、外部出力端子、および出力導電体の配列から成 る出力パッドおよび絶縁性容器カバーを有する集積回路装置のためのフラットパ ッケージは、米国特許４，２６４，９１７号において説明されている。この発明 は、減少された厚さと表面領域とを有する１つ以上の集積回路装置のためのパッ ケージを提供するため支持ウェハ上に配列された接触アイランドを含む。

上述された発明のいずれもワイヤボンドのようなチップ相互連結へ向けられるチ ップ組立ての高い部分から生じる無駄な平面および直角方向の空間の問題を解決 しない。これら従来の方法または装置のいずれも、能動半導体構成要素の超高密 度を達成することの全ての複雑な局面に接近する効果的で包括的な解決を与えな い。この問題に対するこのような解決は、３０年以上の間半導体および集積回路 産業によって長い切実で必要な経験を満足させるものであろう。

ダイの平面およびそれと直角方向の空間の実質的な部分を浪費することなく有効 なチップ内部およびチップ相互間の相互連結を生じるための真に実際的で確かな 手段はマイクロエレクトロニクス分野における大きな進歩となるであろう。半導 体ダイの製造は、技術の現在の状態と現在の最も高密度にバックされた設計以上 の膨大な量のデータの可能な蓄積を遥かに越える速度で情報処理のできる集積回 路を生じるため、このような革新的設計を用いることができる。このような発明 は非常に様々な計算システムと協同して動作することに対して理想的に適してお り、広い範囲の動作条件とシステム適用にわたって一貫して確実に実施される。

超大規模集積マイクロ回路はまたスーパーコンピュータおよび軌道防御システム の厳しい要求を満たす。大気圏マイクロエレクトロニック設計者が空間防御シス テムのための非常に強力でさらに極度にコンパクトな軌道上の集積回路を配備す ることを可能にする発明は、エレクトロニクス技術における大きな技術的進歩を 確実に構成する。

発明の概要 本発明の目的はこの大きな技術的利点を為遂げることを促進することである。バ トロウ（Ｐ　ａｔｒｏｗ　）の反転チップキャリアは、信号処理とわずか先に個 別的に接続された記憶容量、即ち多重集積回路を有する単一のオンウェハチップ 配列のため集積回路の設計者が集積回路を一緒に接続することを可能にする。本 発明は、以下に記述され請求されるウェハスケール合成（ｓｙｎｔｈｅｓｉｓ　 ）技術を用いる非常に高密度な超大規模集積（ＥＬＳＩ）のより高い範囲へと大 規模集積（ＶＬＳＩ）能力を越えて技術の現状を伸ばす。

反転チップキャリアは共通の上部踊り場を有する１対の隣接する階段に似ている 横断面を有する。このキャリアは、４つの周辺のだな部分を含む台上に延在する 上部のメサ部分から成る。この台の底部は半導体チップと接しており半導体チッ プを支える。この半導体チップまたはダイは反転チップキャリアの底部に向けて 上方に面する動作回路表面を有する。

半導体チップは矩形チップの頂部の縁で導電性端子またはパッドの配列を経て電 気的にアクセスされる。これらのチップ入力／出力端子はキャリアのたな部分を 取巻き、パッドに接着される短い細いワイヤによってキャリアへ電気的に結合さ れる。電気的信号をチップとキャリアの間で伝達するため、水平金属層はキャリ アの内部からたなの上のパッドへ伸びている。絶縁性キャリア中の垂直導電ポス トは水平層へ接合され、メサの頂部表面上で展開されるコネクタの配列に達する まで信号を伝える。メサの頂部はそれを支えるチップから最も遠く離れているキ ャリアの表面である。キャリアの下のチップから離れて面するコネクタの配列が チップに面する内部接続装置の受面上のコネクターの同一配列と一致する。内部 結合装置は１つのチップ中の様々な要素の間にリンクを提供し、あるいは異なる チップ間の接続を与える。多くのチップを接続することによって、ウェハ上の多 くの半導体ダイは完全にウェハスケールの復元を実現するため結合され得る。

この革新的形態は、チップの動作回路の周辺からチップの動作回路上に位置する 空間まで従来の装置で遭遇していたワイヤ接着を向は直す。チップの周辺および チップの動作回路上に位置する空間へのこのチップ内部およびチップ−チップ内 部接続の位置づけは、集積回路組立体のためパッケージング空間を有効に利用し 、設計者が隣接するチップの間のワイヤ接着によって一旦消耗された空間の莫大 な埋合わせのため半導体装置のための理論上の密度制限をアプローチすることを 可能にする。本発明は動作半導体回路のための多重チップ配列の全ての平坦な空 間を保有し、動作回路の平面上のまたは平面に対して直角の量へ能率の上がらな い内部接続空間を除去する。この重要な新しい集積回路組立体設計はパッケージ ング基準を利用するだけでなく、最少の費用の内部チップスベーシングによる多 数の平行なレベルの接触するチップの積層を許容する。

それ故、本発明の目的は、与えられた容積において能動集積回路装置の密度を最 大にするマイクロミニチュア電子内部接続のための装置を提供することである。

本発明のもう１つの目的は、従来は不可能なウェハスケール合成設計を実際的に 、費用的に有効にするため１つのチップ中の多くの回路接続または多くの異なる チップ中の回路接続の簡単で確かな手段を提供することである。

本発明の更にもう１つの目的は現在市販されているダイおよび存在するパッケー ジング技術を用いて多数の半導体ダイを接続する手段を提供することである。

本発明のまた別の目的は、内部接続ワイヤの路長における大きな減少から生ずる 電播遅延時間の大きな縮小のため増加されたシステム速度を有するチップ配列を 提供することである。

多数の長いワイヤ接着の除去が無駄な抵抗加熱の実質的な源を除去するので、設 計者が電力消費の莫大な減少の利点を得ることを可能にするチップキャリアを提 供することもまた本発明の目的である。

本発明のまた１つの目的は容易にテストされ、検査され、修復されることのでき るチップキャリアのパターン上に多くのチップを設備する手段を提供することで ある。

本発明の更に別の目的はチップ間人力／出力必要条件を最少化するチップ展開方 法を提供することである。

本発明の更なる目的は、隠された領域でこれらの限定されたワイヤ接着剤を付け ることによって物理的なダメージからワイヤ接着を本質的に保護する集積回路を 結合するための技術を提供することである。

以下に請求される本発明の更に別の目的は、有害な付加的キャパシタンスと、集 積回路組立体中の多数の長いワイヤコネクタを合体させる従来の装置によって導 かれるインダクタンスを避けるマイクロエレクトロニック内部接続のための装置 を提供することである。　本発明の目的はまた、軌道環境に経済的に置かれるこ とのできるシステムを組立てるため多数の集積回路システムを削減することであ る。

本発明のその他のねらいおよび目的の認識と本発明の更に複雑で広い理解は以下 の好ましい実施例の記述を研究し、添附図面を参照することによって達成される 。

図面の簡単な説明 第１図は隣接するチップ間の望ましくない、信頼できない、無駄なワイヤ接着を 取入れる典型的な従来の半導体パッケージング設計の横断面図である。この図は 長いループのワイヤによって接続される２つの別々のチップが並んだ半導体チッ プまたはダイを描く。このワイヤはまたチップの下の内部接続装置へ接着される 。

第２図は本発明の装置の横断面図である。中心のチップは第１図に示されるよう に２つの別々のチップが並んでいる。

バトロウの反転チップキャリアはしかしながらそれら各々のキャリアの下のチッ プを展開し、キャリアとチップの両方の上に存在する内部接続装置へ各々連添う 。

第３図は、４つの周囲のたな表面を含む台またはベースの上にあるキャリアのメ サ部分の上の導電性コネクタの配列を示す本発明の斜視図である。キャリアの底 部は短い接続ワイヤによってキャリアへ電気的に結合された単独の半導体チップ へ結合されることを示されている。

好ましい実施例の説明 第１図は、望ましくないワイヤ接着を取入れた従来の設計を示す。従来のチップ 組立体ｌＯは各々動作回路表面１４を有する半導体チップ１２ａ、ｂ、ｃを含む 。各チップまたはダイは、チップ組立体■０を外部インターフェース端子（図示 されていない）へ接続するための交互の絶縁体１８．２０．２２および導電層２ ４、２６から成る接続装置１６の上に存在する。金属ポスト２８は水平導電層ま たは平面２４．２６から上方の従来のワイヤ接着パッド３０へ延在している。熱 圧縮接着技術は長いループ状のワイヤ３２を接続装置１６の頂部表面に配列され たパッド３０へ接続するため用いられる。長いループ状のワイヤ３２はチップの 接着パッド３４でチップ１２ａ、ｂ、ｃへ結合される。

第２図は、本発明の形態が同じ３つのチップ１２ａ、ｂ、ｃのための相互接続を 行うように適合されるとき実現される非常に大きな利点を示す。バトロウの反転 チップキャリア３５の機能および利点を実施する新しく高められたチップ組立体 ３６は改良され修正された内部接続装置３７と第１図に示された同じ３つのチッ プ１２ａ、ｂ、ｃの間の挾まれた新しいキャリア３５ａ、ｂ、。

を含む。各チップ１２ａ、ｂ、ｃはそのキャリア３５ａ、ｂ、ｃの下の定められ た位置に保持されている。各チップ１２ａ、ｂ、ｃとそのキャリア３５ａ、ｂ、 ｃの間の境界は各ダイの動作回路１４の最も上の層を含む平面である。修正され た内部接続装置３７は第１図に示される従来の内部接続装置１６と同様であり、 その中で本発明で使用さる内部装置３７は交互の絶縁体層３８．４０．４２と導 電層４４．４８から成る。好ましい実施例において、絶縁層は２つ以上の金属化 層によって分離されたセラミック、二酸化シリコン、サファイヤ、あるいはポリ イミド物質から製作される。

従来の設計で用いられた内部接続装置１６と、以下に請求される本発明に用いら れたそれとの根本的な差は、本発明の好ましい実施例における内部導電体４７が 水平層４４．４６を、キャリア３５ａ、ｂ、ｃとチップ１２ａ、ｂ、ｃの両方に 面する内部装置３７の下側表面に埋設あるいは機械的に付けられた複数のコネク タ４８へ結合していることである。これらのコネクタ４８は薄いフィルム状のポ リイミドデカールへ超音波的に接着される導電性アルミニウムパッドである。そ れらは、代わりに、インジウム−金ドツトまたは熱的に再流出されたはんだバン プを圧縮結合してもよい。コネクタ４８はまた通常のビンおよびソケット配列で あってもよい。

とにかく、内部接続装置３７の下表面上のコネクタ４８の配列は各チップ１２ａ 、ｂ、ｃの各メサ部分５２上のコネクタ５０の対応して調和する配列と一致して 配列される。各キャリア３５ａ、ｂ、ｃの最上表面上に存在する対応するコネク タ５０の各々は、次にたな（ｌｅｄｇｅ　）表面５４上に配列された導電性端子 ５６へ電気的に結合される内部キャリア導電体５１へ結線される。電気信号は、 短く、比較的真直ぐなワイヤコネクタ５８によってだな端子５６を経て導電性パ ッド６０と各チップＬ２ａ、ｂ、ｃとの間で伝達される。

第３図は、それが内部接続装置３７へ取付けられる前のサブ組立体３９中のキャ リア３５とチップ１２を一緒に斜視図で示している。

第１図はＡで示されている測定された水平のチップ間の間隔を描く。現在のＶＬ ＳＩシステムのための典型である３００　Ｘ２４０　Ｘ２５ミルの通常のダイの 面積とすると、このチップまたはダイ間の間隔Ａはダイの高さの最低限４倍であ り、通常は第１図に示されるような従来のパッケージングアレイでは１００ミル を越えている。この大きなギャップは、ワイヤ３２の長いループ状にされた長さ をそれら各々のパッド３０．３４へ接続すべきワイヤ接着装置（図示されていな い）に適応させるため必要とされる。第２図において、隣接するチップの間のチ ップ間隔Ａは約４乃至１０ミルまで極端に減少された。

この装置は１以上の、即ち完全に寸法において大きさの程度である無駄にされた 空間における減少を提供する。

ループ状にされたワイヤによって無駄にされた付加的な空間は第１図中に寸法Ｂ によって示されている。直角方向の空間、即ち各チップ１２ａ、ｂ、ｅの動作回 路１４の平面に垂直に伸びる付加的な容積のこの高価で必要性のない使用は第２ 図に示されるように本発明によって総合的に避けられる。第１図において、無駄 にされた直角方向の空間は少なくみてもほぼ１５ミルであると見積もられる。

従来の設計において各チップ１２ａ、ｂ、ｃによって必要とされた実効的な全体 の大きさは２５ｘ３００　ｘ２４０　（ミル）の測定されたダイのための５０Ｘ ４００　Ｘ３４０　（ミル）である。従来の設計および本発明によって単独チッ プのために必要とされる実効的な平面は第１図および第２図の両方に寸法Ｃによ って示されている。第１図に示される従来の設計によって消耗された平坦な空間 または水平な領域の面積は同じチップを取入れた本発明によって処理される平坦 な領域の面積より９０％大きい。従来の設計は、バトロウの設計を実施する形態 によって必要とされる量よりも更に９０２６多い量を必要とする。バトロウの反 転チップキャリアは当業者が現在市販されているチップをこの新しいキャリア中 のチップとして得ることを可能にし、裸のダイの大きさと比較される平面におれ るわずか３％の増加のため動作回路の６５％のボリュームが利用でき、莫大な増 加を実現する。

本発明は特定の好ましい実施例を参照して詳細に説明されたけれども、本発明に 関係する当業者は、様々な修正と増強が本発明の目的および技術的範囲から外れ ることなく為されることを認めるであろう。

Ｆｉｇ、　１゜ 国際ｔＩＩＩ簀報告 １ｍｓ＋ｎ＋＋。Ｒａｌ　Ａｌ１ｂｃ＋＋Ｉｎｌ？ＮＬ　ＰＣＴ／υＳ　８６１ ０２６０６ＡＮＮＥＸＴｏ１：】ＥジＥＩＮτＥＲ）ＩＡτｌ０ＮＡＬＳＥ入Ｆ ＩＣＨＲＥＰＯＲＴＯＮＩＮＴＥ：ｕＮＡＴＩｃＮン、Ｌ　Ａ？：ＬＪＣＡＴ工 ＯＮ　Ｎｏ、　ＰＣＴ／ＩＪｓ　８６１０２６０６　（ＳＡ　１５７５３）Ｅ？ −入−００３ｍ２４０　０１．、’Ｃ７／８１　ｊＦ−Ａ−５６Ｃ８７３９Ｓ　 ユ５，１０７／８１Ｃ：＝ｉ−Ａ−２１４４９０７１３１０３７′ε５：５コＯ ｎｅ

Claims (23)

【特許請求の範囲】
1. （１）半導体チップキャリアが半導体チップを受取るように適合され、前記チッ プキャリアが、前記チップの３つの軸の方向寸法において最も小さいものの軸と ほぼ平行である方向で配置されている複数のチップ内部接続手段を含むことを特 徴とするマイクロミニチュア電気接続装置。
2. （２）複数のメサインターフェース手段を有するメサ部分と、複数のたなインタ ーフェース手段を有する少なくとも１つのたな部分と、 複数の結合ワイヤに電気的に結合されている前記たなインターフェース手段と、 前記複数のメサインターフェース手段に選択的に電気的に結合されている複数の キャリア内部導電体とを具備し、前記キャリア内部導電体は前記複数のたなイン ターフェース手段に選択的電気的に結合されているマイクロエレクトロニックチ ップインターフェース装置。
3. （３）前記メサインターフェース手段が複数の導電体接着パッドである請求の範 囲第２項記載の装置。
4. （４）前記メサインターフェース手段が複数の金属ビンコネクタである請求の範 囲第２項記載の装置。
5. （５）前記メサインターフェース手段が複数の圧力接着された導電性ドットであ る請求の範囲第２項記載の装置。
6. （６）前記複数の圧力接着された導電性ドットが熱的に再流出可能な共晶物質か ら出来ている請求の範囲第５項記載の装置。
7. （７）前記たなインターフェース手段が複数の導電性接着パッドである請求の範 囲第２項記載の装置。
8. （８）前記複数のキャリア内部導電体が、複数の水平キャリア内部導電体へ電気 的および機械的に結合された複数の垂直キャリア内部導電体を含む請求の範囲第 ２項記載の装置。
9. （９）チップインターフェース手段を有し、動作回路表面を有する半導体チップ とキャリア装置とを具備し、キャリア装置が、 複数のメサインターフェース手段を有するメサ部分と、複数のたなインターフェ ース手段を有する少なくとも１つのたな部分と、 復数のチップーたな結合手段により前記チップインターフェース手段に電気的に 結合されている前記レジインターフェース手段と、 前記複数のメサインターフェース手段に選択的に電気的に結合されている複数の キャリア内部導電体とを具備し、前記キャリア内部導電体は前記複数のたなイン ターフェース手段に選択的に電気的に結合されており、更にハイパーキャリア内 部接続手段を備え、このハイパーキャリア内部接続手段が、 複数の交互のハイパーキャリア絶縁性層および導電性層と、 前記メサインターフェース手段と一致し、それを受けて電気的に結合されるよう に配置されたハイパーキャリアインターフェース手段とを備え、 前記導電層は、複数の出力端子へ選択的電気的に結合されており、 また前記ハイパーキャリアインターフェス手段へ選択的電気的に結合される複数 の内部、垂直ハイパーキャリア導電体へ選択的に電気的に結合されているマイク ロエレクトロニック内部接続組立体を構成する装置。
10. （１０）前記チップインターフェース手段が前記チップの前記動作回路表面の周 辺を囲む複数の導電性入力／出力パッドである請求の範囲第９項記載の装置。
11. （１１）前記メサインターフェース手段が前記チップーたな結合手段へ結合する のに適した複数の導電性接着パッドである請求の範囲第９項記載の装置。
12. （１２）前記メサインターフェース手段が複数の金属ピンコネクタである請求の 範囲第９項記載の装置。
13. （１３）前記メサインターフェース手段が複数の圧力接着された導電性ドットで ある請求の範囲第９項記載の装置。
14. （１４）前記圧力接着された導電性ドットがインジウムー金合金からできている 請求の範囲第１３項記載の装置。
15. （１５）前記たなインターフェース手段が前記チップーたな結合手段への接続に 適した複数の接着パッドである請求の範囲第９項記載の装置。
16. （１６）前記チップーたな結合手段が複数の接着ワイヤである請求の範囲第９項 記載の装置。
17. （１７）前記複数のキャリア内部導電体が複数の水平キャリア内部導電体に電気 的機械的に結合される複数の垂直キャリア内部導電体を含む請求の範囲第９項記 載の装置。
18. （１８）前記ハイパーキャリア導電層がエッチングされた金属フィルムである請 求の範囲第９項記載の装置。
19. （１９）前記ハイパーキャリア絶縁層がエポキシセラミック板である請求の範囲 第９項記載の装置。
20. （２０）前記複数のハイパーキャリアインターフェース手段が複数の導電性パッ ドである請求の範囲第９項記載の装置。
21. （２１）前記複数のハイパーキャリアインターフェース手段が複数の金属ピンコ ネクタである請求の範囲第９項記載の装置。
22. （２２）前記複数のハイパーキャリアインターフェース手段が複数の圧力接着さ れた導電性ドットである請求の範囲第９項記載の装置。
23. （２３）前記圧力接着された導電性ドットがインジウムー金合金からできている 請求の範囲第２２項記載の装置。