JPH07202359A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH07202359A JPH07202359A JP5354461A JP35446193A JPH07202359A JP H07202359 A JPH07202359 A JP H07202359A JP 5354461 A JP5354461 A JP 5354461A JP 35446193 A JP35446193 A JP 35446193A JP H07202359 A JPH07202359 A JP H07202359A
- Authority
- JP
- Japan
- Prior art keywords
- ground layer
- circuit board
- signal lines
- opening
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】電源層及び又はグランド層を基板面積のほぼ全
体に亘つて形成し、電源層及び又はグランド層に対して
絶縁層を介して信号線を積層してなる回路基板におい
て、反りの発生を一段と低減し得ると共に伝送特性の等
しい信号線の配線方向を増加させる。 【構成】金属箔でなるグランド層及び又は電源層に六角
形又は円形形状の開口を配列形成することにより、温度
変化が生じた場合においても反りの発生を一段と低減し
得ると共に、伝送特性の等しい信号線を３方向に配線し
得る。
体に亘つて形成し、電源層及び又はグランド層に対して
絶縁層を介して信号線を積層してなる回路基板におい
て、反りの発生を一段と低減し得ると共に伝送特性の等
しい信号線の配線方向を増加させる。 【構成】金属箔でなるグランド層及び又は電源層に六角
形又は円形形状の開口を配列形成することにより、温度
変化が生じた場合においても反りの発生を一段と低減し
得ると共に、伝送特性の等しい信号線を３方向に配線し
得る。
Description
【０００１】
【産業上の利用分野】本発明は回路基板に関し、例えば
電源線、グランド線及び信号線を積層状態に多層形成し
てなるマルチチツプモジユール等の回路基板に適用して
好適なものである。
電源線、グランド線及び信号線を積層状態に多層形成し
てなるマルチチツプモジユール等の回路基板に適用して
好適なものである。
【０００２】
【従来の技術】従来、例えばマルチチツプモジユール
（ＭＣＭ）等においては、所定の回路基板上に複数の集
積回路をベアチツプ状態で実装するようになされてい
る。このようなＭＣＭにおいては、各集積回路を接続す
る信号線、電源線及びグランド線をそれぞれ銅箔等の金
属箔によつて絶縁層を介して互いに積層状態に多層形成
した回路基板が用いられている。
（ＭＣＭ）等においては、所定の回路基板上に複数の集
積回路をベアチツプ状態で実装するようになされてい
る。このようなＭＣＭにおいては、各集積回路を接続す
る信号線、電源線及びグランド線をそれぞれ銅箔等の金
属箔によつて絶縁層を介して互いに積層状態に多層形成
した回路基板が用いられている。
【０００３】すなわち図４はＭＣＭ等に用いられる回路
基板１のグランド２及び信号線４及び５の配設状態を示
し、グランド層２及び信号線４、５はそれぞれ所定の絶
縁層を介して積層されている。
基板１のグランド２及び信号線４及び５の配設状態を示
し、グランド層２及び信号線４、５はそれぞれ所定の絶
縁層を介して積層されている。
【０００４】このような回路基板１を用いて集積回路を
実装し、当該集積回路に対して積層方向に形成されたビ
アホールと呼ばれる伝送線を介して信号線４及び信号線
５からそれぞれ信号を入出力するようになされている。
実装し、当該集積回路に対して積層方向に形成されたビ
アホールと呼ばれる伝送線を介して信号線４及び信号線
５からそれぞれ信号を入出力するようになされている。
【０００５】
【発明が解決しようとする課題】ところでかかる構成の
回路基板１においては、グランド層２が基板面積全体に
亘つて一様に形成されていることにより、温度変化が生
じた際に当該グランド層２を貼着した基材とグランド層
２を形成する銅箔との熱膨張係数の差によつて基板全体
に反りが生じる問題があつた。
回路基板１においては、グランド層２が基板面積全体に
亘つて一様に形成されていることにより、温度変化が生
じた際に当該グランド層２を貼着した基材とグランド層
２を形成する銅箔との熱膨張係数の差によつて基板全体
に反りが生じる問題があつた。
【０００６】また回路基板１においては、グランド層２
が基板面積全体に亘つて一様に形成されていることによ
り、当該回路基板１の面積に対するグランド層２の面積
専有率が一定であり、当該グランド層２に対向して配線
されている信号線４及び５のキヤパシタンス、インダク
タンス及び特性インピーダンス等を設計上容易にコント
ロールすることが困難であつた。
が基板面積全体に亘つて一様に形成されていることによ
り、当該回路基板１の面積に対するグランド層２の面積
専有率が一定であり、当該グランド層２に対向して配線
されている信号線４及び５のキヤパシタンス、インダク
タンス及び特性インピーダンス等を設計上容易にコント
ロールすることが困難であつた。
【０００７】これらの問題点を解決するための一つの方
法として、図５に示すような回路基板６が考えられてい
る。すなわち回路基板６においてグランド層７は略正方
形形状の開口７Ａを複数形成し、これにより正方格子状
に形成されている。
法として、図５に示すような回路基板６が考えられてい
る。すなわち回路基板６においてグランド層７は略正方
形形状の開口７Ａを複数形成し、これにより正方格子状
に形成されている。
【０００８】このようにグランド層７を形成することに
より、当該グランド層７の開口７Ａの大きさを設計上変
えることにより、信号線４及び５の伝送特性を容易に変
更することができる。
より、当該グランド層７の開口７Ａの大きさを設計上変
えることにより、信号線４及び５の伝送特性を容易に変
更することができる。
【０００９】ところがかかる構成の回路基板６において
は、温度変化が生じた際にグランド層７の格子方向に反
りが発生し易くなる問題がある。またグランド層７に対
して積層形成されてなる信号線４及び５は、当該信号線
４及び５に対向するグランド層２の金属箔面積をそれぞ
れ等しくすることにより、それぞれの信号線４及び５に
おいて信号の伝送特性を等しくすることができるが、こ
のような伝送特性の等しい信号線４及び５の配線方向は
グランド層２の格子方向と一致させなければならず、こ
の結果当該信号線４及び５の配線方向が互いに90°で交
わる２方向のみとなり、配線方向の自由度が劣化する問
題があつた。
は、温度変化が生じた際にグランド層７の格子方向に反
りが発生し易くなる問題がある。またグランド層７に対
して積層形成されてなる信号線４及び５は、当該信号線
４及び５に対向するグランド層２の金属箔面積をそれぞ
れ等しくすることにより、それぞれの信号線４及び５に
おいて信号の伝送特性を等しくすることができるが、こ
のような伝送特性の等しい信号線４及び５の配線方向は
グランド層２の格子方向と一致させなければならず、こ
の結果当該信号線４及び５の配線方向が互いに90°で交
わる２方向のみとなり、配線方向の自由度が劣化する問
題があつた。
【００１０】本発明は以上の点を考慮してなされたもの
で、反りの発生を一段と低減し得ると共に伝送特性の等
しい信号線の配線方向を増加させることができる回路基
板を提案しようとするものである。
で、反りの発生を一段と低減し得ると共に伝送特性の等
しい信号線の配線方向を増加させることができる回路基
板を提案しようとするものである。
【００１１】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、電源層１２及び又はグランド層１
３を基板面積のほぼ全体に亘つて形成し、電源層１２及
び又はグランド層１３に対して絶縁層２１、２２、２３
を介して信号線１４、１５、１６を積層してなる回路基
板１１において、電源層１２及び又はグランド層１３に
六角形形状又は円形形状の開口１３Ａを配列形成し、開
口１３Ａの配列方向に沿つて信号線１４、１５、１６を
配線するようにする。
め本発明においては、電源層１２及び又はグランド層１
３を基板面積のほぼ全体に亘つて形成し、電源層１２及
び又はグランド層１３に対して絶縁層２１、２２、２３
を介して信号線１４、１５、１６を積層してなる回路基
板１１において、電源層１２及び又はグランド層１３に
六角形形状又は円形形状の開口１３Ａを配列形成し、開
口１３Ａの配列方向に沿つて信号線１４、１５、１６を
配線するようにする。
【００１２】また本発明においては、複数の開口１３Ａ
は、それぞれ等しい大きさ及び形状でなるようにする。
は、それぞれ等しい大きさ及び形状でなるようにする。
【００１３】
【作用】電源層１２及び又はグランド層１３に配列形成
された複数の開口１３Ａを六角形形状又は円形形状とす
ることにより、当該電源層１２及び又はグランド層１３
に対して積層配線されてなる伝送特性の等しい信号線１
４、１５及び１６の配線方向を開口１３Ａの中心を結ぶ
３方向とすることができると共に、温度変化による回路
基板１１の反りを低減し得る。
された複数の開口１３Ａを六角形形状又は円形形状とす
ることにより、当該電源層１２及び又はグランド層１３
に対して積層配線されてなる伝送特性の等しい信号線１
４、１５及び１６の配線方向を開口１３Ａの中心を結ぶ
３方向とすることができると共に、温度変化による回路
基板１１の反りを低減し得る。
【００１４】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１５】図１において１０は全体としてマルチチツ
プモジユールを示し、ベアチツプ状態の集積回路１７及
び１８が回路基板１１に実装されている。
プモジユールを示し、ベアチツプ状態の集積回路１７及
び１８が回路基板１１に実装されている。
【００１６】回路基板１１は集積回路１７及び１８に対
して電源ＶCCを供給する電源層１２、集積回路１７及び
１８間において信号を伝送する信号線１４、１５及び１
６と、グランドＧＮＤに接続されたグランド層１３とに
よつて構成されている。
して電源ＶCCを供給する電源層１２、集積回路１７及び
１８間において信号を伝送する信号線１４、１５及び１
６と、グランドＧＮＤに接続されたグランド層１３とに
よつて構成されている。
【００１７】すなわち回路基板１１は図２に示すように
グランド層１３、信号線１４、１５及び１６がそれぞれ
絶縁層２１、２２及び２３を介して積層されている。
グランド層１３、信号線１４、１５及び１６がそれぞれ
絶縁層２１、２２及び２３を介して積層されている。
【００１８】グランド層１３は図３に示すように、六角
形形状の開口１３Ａを複数配列形成してなり、各開口１
３Ａの配列方向に沿つて各開口１３Ａの各中心を結ぶ方
向に信号線１４、１５及び１６が配線されている。従つ
てそれぞれの信号線１４、１５及び１６に対向するグラ
ンド層１３の金属箔（銅箔）の面積はそれぞれ等しくな
り、各信号線１４、１５及び１６の伝送特性を一致させ
ることができる。
形形状の開口１３Ａを複数配列形成してなり、各開口１
３Ａの配列方向に沿つて各開口１３Ａの各中心を結ぶ方
向に信号線１４、１５及び１６が配線されている。従つ
てそれぞれの信号線１４、１５及び１６に対向するグラ
ンド層１３の金属箔（銅箔）の面積はそれぞれ等しくな
り、各信号線１４、１５及び１６の伝送特性を一致させ
ることができる。
【００１９】以上の構成において、回路基板１１に温度
変化が生じた場合、グランド層１３を形成する銅箔と当
該回路基板１１の基材（及び絶縁層２１、２２、２３）
との熱膨張係数の差によつて当該回路基板１１に反りを
発生させるような応力が発生するが、この応力はグラン
ド層１３の開口１３Ａが六角形に形成されていることに
より、一定の方向に集中することなく分散される。
変化が生じた場合、グランド層１３を形成する銅箔と当
該回路基板１１の基材（及び絶縁層２１、２２、２３）
との熱膨張係数の差によつて当該回路基板１１に反りを
発生させるような応力が発生するが、この応力はグラン
ド層１３の開口１３Ａが六角形に形成されていることに
より、一定の方向に集中することなく分散される。
【００２０】またグランド層１３の開口１３Ａが六角形
に形成されていることにより、信号線１４、１５及び１
６に対向するグランド層１３の金属箔の面積を等しくし
て各信号線１４、１５及び１５の伝送特性を一致させよ
うとすると、当該信号線１４、１５及び１６の配線方向
は、各開口１３Ａの中心を結ぶ３方向となる。
に形成されていることにより、信号線１４、１５及び１
６に対向するグランド層１３の金属箔の面積を等しくし
て各信号線１４、１５及び１５の伝送特性を一致させよ
うとすると、当該信号線１４、１５及び１６の配線方向
は、各開口１３Ａの中心を結ぶ３方向となる。
【００２１】この結果従来の正方格子状に開口７Ａを配
列した場合（図５）に比して、伝送特性の等しい信号線
の配線方向を３方向に増やすことができる。
列した場合（図５）に比して、伝送特性の等しい信号線
の配線方向を３方向に増やすことができる。
【００２２】従つて以上の構成によれば、温度変化によ
る回路基板１１の反りの発生を一段と低減し得ると共
に、伝送特性の等しい信号線の配線方向を増やして配線
の自由度を向上し得る。
る回路基板１１の反りの発生を一段と低減し得ると共
に、伝送特性の等しい信号線の配線方向を増やして配線
の自由度を向上し得る。
【００２３】なお上述の実施例においては、グランド層
１３に六角形形状の開口１３Ａを配列形成した場合につ
いて述べたが、本発明はこれに限らず、電源層１２を同
様の構成としても良い。
１３に六角形形状の開口１３Ａを配列形成した場合につ
いて述べたが、本発明はこれに限らず、電源層１２を同
様の構成としても良い。
【００２４】また上述の実施例においては、開口１３Ａ
を六角形形状とした場合について述べたが、本発明はこ
れに限らず、例えば円形形状等としても良く、要はメツ
シユ状にすれば良い。
を六角形形状とした場合について述べたが、本発明はこ
れに限らず、例えば円形形状等としても良く、要はメツ
シユ状にすれば良い。
【００２５】また上述の実施例においては、銅箔でなる
グランド層１３を用いた場合について述べたが、本発明
はこれに限らず、他の種々の金属箔を用いることができ
る。
グランド層１３を用いた場合について述べたが、本発明
はこれに限らず、他の種々の金属箔を用いることができ
る。
【００２６】
【発明の効果】上述のように本発明によれば、金属箔で
なるグランド層及び又は電源層に六角形又は円形形状の
開口を配列形成することにより、温度変化が生じた場合
においても反りの発生を一段と低減し得ると共に、伝送
特性の等しい信号線を３方向に配線し得る回路基板を実
現できる。
なるグランド層及び又は電源層に六角形又は円形形状の
開口を配列形成することにより、温度変化が生じた場合
においても反りの発生を一段と低減し得ると共に、伝送
特性の等しい信号線を３方向に配線し得る回路基板を実
現できる。
【図１】マルチチツプモジユールの構成を示すブロツク
図である。
図である。
【図２】回路基板の構成を示す断面図である。
【図３】本発明によるグランド層又は電源層の構成を示
す略線的平面図である。
す略線的平面図である。
【図４】従来の回路基板を示す略線的平面図である。
【図５】従来の回路基板を示す略線的平面図である。
１、６、１１……回路基板、１２……電源層、２、７、
１３……グランド層、７Ａ、１３Ａ……開口、１４、１
５、１６……信号線、１７、１８……集積回路、２１、
２２、２３……絶縁層。
１３……グランド層、７Ａ、１３Ａ……開口、１４、１
５、１６……信号線、１７、１８……集積回路、２１、
２２、２３……絶縁層。
Claims (2)
- 【請求項１】電源層及び又はグランド層を基板面積のほ
ぼ全体に亘つて形成し、上記電源層及び又はグランド層
に対して絶縁層を介して信号線を積層してなる回路基板
において、 上記電源層及び又はグランド層に六角形形状又は円形形
状の開口を配列形成し、 上記開口の配列方向に沿つて上記信号線を配線するよう
にしたことを特徴とする回路基板。 - 【請求項２】上記複数の開口は、それぞれ等しい大きさ
及び形状でなることを特徴とする請求項１に記載の回路
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5354461A JPH07202359A (ja) | 1993-12-30 | 1993-12-30 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5354461A JPH07202359A (ja) | 1993-12-30 | 1993-12-30 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202359A true JPH07202359A (ja) | 1995-08-04 |
Family
ID=18437717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5354461A Pending JPH07202359A (ja) | 1993-12-30 | 1993-12-30 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202359A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026639A1 (fr) * | 1995-06-16 | 1998-06-18 | Ibiden Co., Ltd. | Circuit imprime multicouches |
| KR100310409B1 (ko) * | 1998-12-28 | 2002-04-24 | 마이클 디. 오브라이언 | Pcb기판 |
| US6691296B1 (en) * | 1998-02-02 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Circuit board design aiding |
| JP2006147837A (ja) * | 2004-11-19 | 2006-06-08 | Sony Chem Corp | 配線基板、配線パターンの配置方法 |
| WO2007099596A1 (ja) * | 2006-02-28 | 2007-09-07 | Sony Chemical & Information Device Corporation | 配線基板、配線パターンの配置方法 |
| JP2008160120A (ja) * | 2006-12-22 | 2008-07-10 | Hon Hai Precision Industry Co Ltd | 印刷回路基板 |
| US7473854B2 (en) | 2005-04-28 | 2009-01-06 | Nitto Denko Corporation | Printed circuit board |
| US8304662B2 (en) | 2006-06-01 | 2012-11-06 | Fujitsu Limited | Buildup board, and electronic component and apparatus having the buildup board |
| US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
-
1993
- 1993-12-30 JP JP5354461A patent/JPH07202359A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998026639A1 (fr) * | 1995-06-16 | 1998-06-18 | Ibiden Co., Ltd. | Circuit imprime multicouches |
| US6326556B1 (en) | 1996-12-13 | 2001-12-04 | Ibiden Co., Ltd. | Multilayered printed wiring board |
| US6691296B1 (en) * | 1998-02-02 | 2004-02-10 | Matsushita Electric Industrial Co., Ltd. | Circuit board design aiding |
| KR100310409B1 (ko) * | 1998-12-28 | 2002-04-24 | 마이클 디. 오브라이언 | Pcb기판 |
| JP2006147837A (ja) * | 2004-11-19 | 2006-06-08 | Sony Chem Corp | 配線基板、配線パターンの配置方法 |
| US7473854B2 (en) | 2005-04-28 | 2009-01-06 | Nitto Denko Corporation | Printed circuit board |
| WO2007099596A1 (ja) * | 2006-02-28 | 2007-09-07 | Sony Chemical & Information Device Corporation | 配線基板、配線パターンの配置方法 |
| US8304662B2 (en) | 2006-06-01 | 2012-11-06 | Fujitsu Limited | Buildup board, and electronic component and apparatus having the buildup board |
| JP2008160120A (ja) * | 2006-12-22 | 2008-07-10 | Hon Hai Precision Industry Co Ltd | 印刷回路基板 |
| US9754632B2 (en) | 2011-03-16 | 2017-09-05 | Toshiba Memory Corporation | Semiconductor memory system |
| US9859264B2 (en) | 2011-03-16 | 2018-01-02 | Toshiba Memory Corporation | Semiconductor memory system |
| US10388640B2 (en) | 2011-03-16 | 2019-08-20 | Toshiba Memory Corporation | Semiconductor memory system |
| US10607979B2 (en) | 2011-03-16 | 2020-03-31 | Toshiba Memory Corporation | Semiconductor memory system |
| US11063031B2 (en) | 2011-03-16 | 2021-07-13 | Toshiba Memory Corporation | Semiconductor memory system |
| US11705444B2 (en) | 2011-03-16 | 2023-07-18 | Kioxia Corporation | Semiconductor memory system |
| US12094866B2 (en) | 2011-03-16 | 2024-09-17 | Kioxia Corporation | Semiconductor memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5744862A (en) | Reduced thickness semiconductor device with IC packages mounted in openings on substrate | |
| US5586006A (en) | Multi-chip module having a multi-layer circuit board with insulating layers and wiring conductors stacked together | |
| US6297141B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US6727582B2 (en) | Semiconductor device | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| US20020036338A1 (en) | Stacked type semiconductor device | |
| KR20010060208A (ko) | 적층형 반도체 디바이스 | |
| KR20010093681A (ko) | 반도체장치 | |
| KR20010062054A (ko) | 반도체 장치 | |
| US5723901A (en) | Stacked semiconductor device having peripheral through holes | |
| US20040061223A1 (en) | Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer | |
| JPH07202359A (ja) | 回路基板 | |
| JPH11297872A (ja) | 半導体装置 | |
| US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
| JPH03286590A (ja) | セラミック配線基板 | |
| JPS6188547A (ja) | 半導体装置 | |
| US6127728A (en) | Single reference plane plastic ball grid array package | |
| US6603199B1 (en) | Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages | |
| US6744130B1 (en) | Isolated stripline structure | |
| JPH05152505A (ja) | 電子回路実装基板 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| JP2847890B2 (ja) | ３次元実装用半導体基板の製造方法 | |
| JPH0719165Y2 (ja) | マルチチップ構造 | |
| JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ | |
| JP3290754B2 (ja) | 半導体搭載用多層基板 |