JP2003243573A - 多層基板及びその製造方法 - Google Patents
多層基板及びその製造方法Info
- Publication number
- JP2003243573A JP2003243573A JP2002045009A JP2002045009A JP2003243573A JP 2003243573 A JP2003243573 A JP 2003243573A JP 2002045009 A JP2002045009 A JP 2002045009A JP 2002045009 A JP2002045009 A JP 2002045009A JP 2003243573 A JP2003243573 A JP 2003243573A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit pattern
- conductor circuit
- insulating layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】製造過程で接合不良を生じ難く且つ二次実装の
際に不具合を生じ難い多層基板及びその製造方法を提供
すること。 【解決手段】本発明の多層基板１は、絶縁樹脂層１１ａ
と、絶縁樹脂層１１ａ上に積層され且つ貫通孔が設けら
れた絶縁樹脂層１１ｂと、絶縁樹脂層１１ａ，１１ｂ間
に介在した導体回路パターン１２ａと、絶縁樹脂層１１
ｂの導体回路パターン１２ａに対向した面の裏面に設け
られた導体回路パターン１２ｂと、上記貫通孔を埋め込
んだ接続用導体１３ｂと、接続用導体１３ｂと導体回路
パターン１２ａとの間に介在し且つ接続用導体１３ｂよ
りも低融点の接合用導体１４とを具備し、接続用導体１
３ｂと接合用導体１４との境界のそれぞれは絶縁樹脂層
１１ｂの導体回路パターン１２ｂが設けられた面の裏面
と同一面内に或いはそれよりも導体回路パターン１２ｂ
側に位置していることを特徴とする。
際に不具合を生じ難い多層基板及びその製造方法を提供
すること。 【解決手段】本発明の多層基板１は、絶縁樹脂層１１ａ
と、絶縁樹脂層１１ａ上に積層され且つ貫通孔が設けら
れた絶縁樹脂層１１ｂと、絶縁樹脂層１１ａ，１１ｂ間
に介在した導体回路パターン１２ａと、絶縁樹脂層１１
ｂの導体回路パターン１２ａに対向した面の裏面に設け
られた導体回路パターン１２ｂと、上記貫通孔を埋め込
んだ接続用導体１３ｂと、接続用導体１３ｂと導体回路
パターン１２ａとの間に介在し且つ接続用導体１３ｂよ
りも低融点の接合用導体１４とを具備し、接続用導体１
３ｂと接合用導体１４との境界のそれぞれは絶縁樹脂層
１１ｂの導体回路パターン１２ｂが設けられた面の裏面
と同一面内に或いはそれよりも導体回路パターン１２ｂ
側に位置していることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、多層基板及びその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】スタックドＣＳＰやビルドアップ基板な
どの多層基板では、例えば、ビアホールを埋め込んだ導
電性ペーストによって層間接続が為される。しかしなが
ら、導電性ペーストは接続抵抗が高く信頼性が低いとい
う問題がある。このような問題に対しては、例えば、特
開２０００−２９４９３３号公報などに記載の方法が有
効である。
どの多層基板では、例えば、ビアホールを埋め込んだ導
電性ペーストによって層間接続が為される。しかしなが
ら、導電性ペーストは接続抵抗が高く信頼性が低いとい
う問題がある。このような問題に対しては、例えば、特
開２０００−２９４９３３号公報などに記載の方法が有
効である。
【０００３】図６（ａ）〜（ｃ）は、従来の多層基板の
製造方法を概略的に示す断面図である。なお、図６
（ａ）〜（ｃ）において、１１ａ，１１ｂは絶縁樹脂層
を示し、１２ａ〜１２ｃは導体回路パターンを示し、１
３ａ，１３ｂはスタッドを示し、１４は半田層を示し、
１５は接着剤層を示している。
製造方法を概略的に示す断面図である。なお、図６
（ａ）〜（ｃ）において、１１ａ，１１ｂは絶縁樹脂層
を示し、１２ａ〜１２ｃは導体回路パターンを示し、１
３ａ，１３ｂはスタッドを示し、１４は半田層を示し、
１５は接着剤層を示している。
【０００４】図６（ａ）〜（ｃ）に示す方法では、ま
ず、図６（ａ）に示す上部構造３と図６（ｂ）に示す下
部構造２とを形成する。なお、スタッド１３ｂは銅をメ
ッキすることにより形成する。次いで、下部構造２と上
部構造３とを半田層１４が導体回路パターン１２ａ上に
位置するように重ね合わせ、その状態で加熱プレスす
る。これにより、下部構造２と上部構造３とが一体化さ
れるとともに、導体回路パターン１２ａ，１２ｂがスタ
ッド１３ｂ及び半田層１４を介して電気的に接続され
る。以上のようにして、図６（ｃ）に示す多層基板１を
得る。
ず、図６（ａ）に示す上部構造３と図６（ｂ）に示す下
部構造２とを形成する。なお、スタッド１３ｂは銅をメ
ッキすることにより形成する。次いで、下部構造２と上
部構造３とを半田層１４が導体回路パターン１２ａ上に
位置するように重ね合わせ、その状態で加熱プレスす
る。これにより、下部構造２と上部構造３とが一体化さ
れるとともに、導体回路パターン１２ａ，１２ｂがスタ
ッド１３ｂ及び半田層１４を介して電気的に接続され
る。以上のようにして、図６（ｃ）に示す多層基板１を
得る。
【０００５】上述した方法では、絶縁樹脂層１１ｂに設
けたビアホールを銅で埋め込んでいるため、接続抵抗を
低減することができる。しかしながら、銅は高融点であ
り且つ硬質であるため、スタッド１３ｂの高さにばらつ
きを生じた場合に接合不良を生じ易い。
けたビアホールを銅で埋め込んでいるため、接続抵抗を
低減することができる。しかしながら、銅は高融点であ
り且つ硬質であるため、スタッド１３ｂの高さにばらつ
きを生じた場合に接合不良を生じ易い。
【０００６】このような接続不良は、例えば、スタッド
１３ｂの材料として銅の代わりにＳｎＡｇなどの比較的
軟らかい金属材料を使用することにより回避可能であ
る。しかしながら、この場合、多層基板１に半導体チッ
プを実装するとともに多層基板１の二次実装端子部にＳ
ｎＡｇはんだバンプを形成して半導体パッケージとし、
このパッケージをマザーボード上に実装する際に以下の
問題を生ずることとなる。
１３ｂの材料として銅の代わりにＳｎＡｇなどの比較的
軟らかい金属材料を使用することにより回避可能であ
る。しかしながら、この場合、多層基板１に半導体チッ
プを実装するとともに多層基板１の二次実装端子部にＳ
ｎＡｇはんだバンプを形成して半導体パッケージとし、
このパッケージをマザーボード上に実装する際に以下の
問題を生ずることとなる。
【０００７】すなわち、パッケージをマザーボード上に
実装する過程で二次実装端子部のＳｎＡｇはんだバンプ
が溶融する条件下ではんだ付けを行うと、リフロー中に
ビアホールを埋め込んだＳｎＡｇも溶融して体積膨張す
る。その結果、絶縁樹脂層１１ｂのビアホール周辺部に
クラックが発生したり、或るビアホールを埋め込んだＳ
ｎＡｇが溶融して隣接するビアホールを埋め込んだＳｎ
Ａｇと接触して電気的短絡を引き起こすことがある。
実装する過程で二次実装端子部のＳｎＡｇはんだバンプ
が溶融する条件下ではんだ付けを行うと、リフロー中に
ビアホールを埋め込んだＳｎＡｇも溶融して体積膨張す
る。その結果、絶縁樹脂層１１ｂのビアホール周辺部に
クラックが発生したり、或るビアホールを埋め込んだＳ
ｎＡｇが溶融して隣接するビアホールを埋め込んだＳｎ
Ａｇと接触して電気的短絡を引き起こすことがある。
【０００８】
【発明が解決しようとする課題】本発明は、上記事情を
考慮してなされたものであり、製造過程で接合不良を生
じ難く且つ二次実装の際に不具合を生じ難い多層基板及
びその製造方法を提供することを目的とする。
考慮してなされたものであり、製造過程で接合不良を生
じ難く且つ二次実装の際に不具合を生じ難い多層基板及
びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明は、第１絶縁層と、前記第１絶縁層上に積層
され且つ貫通孔が設けられた第２絶縁層と、前記第１絶
縁層と前記第２絶縁層との間に介在した第１導体回路パ
ターンと、前記第２絶縁層の前記第１導体回路パターン
に対向した面の裏面に設けられた第２導体回路パターン
と、前記貫通孔を埋め込んだ接続用導体と、前記接続用
導体と前記第１導体回路パターンとの間に介在し且つ前
記接続用導体よりも低融点の接合用導体とを具備し、前
記接続用導体と前記接合用導体との境界のそれぞれは前
記第２絶縁層の前記第２導体回路パターンが設けられた
面の裏面と同一面内に或いはそれよりも前記第２導体回
路パターン側に位置していることを特徴とする多層基板
を提供する。
め、本発明は、第１絶縁層と、前記第１絶縁層上に積層
され且つ貫通孔が設けられた第２絶縁層と、前記第１絶
縁層と前記第２絶縁層との間に介在した第１導体回路パ
ターンと、前記第２絶縁層の前記第１導体回路パターン
に対向した面の裏面に設けられた第２導体回路パターン
と、前記貫通孔を埋め込んだ接続用導体と、前記接続用
導体と前記第１導体回路パターンとの間に介在し且つ前
記接続用導体よりも低融点の接合用導体とを具備し、前
記接続用導体と前記接合用導体との境界のそれぞれは前
記第２絶縁層の前記第２導体回路パターンが設けられた
面の裏面と同一面内に或いはそれよりも前記第２導体回
路パターン側に位置していることを特徴とする多層基板
を提供する。
【００１０】また、本発明は、第１絶縁層と前記第１絶
縁層上に設けられた第１導体回路パターンとを備えた下
部構造を形成する工程と、貫通孔が設けられた第２絶縁
層と、前記第２絶縁層の一方の主面上に設けられ且つ前
記貫通孔の一方の開口を塞いだ第２導体回路パターン
と、前記貫通孔を埋め込んだ接続用導体と、前記接続用
導体の前記第２導体回路パターンに対向した面の裏面に
設けられ且つ前記接続用導体よりも低融点の接合用導体
とを備えた上部構造を形成する工程と、前記下部構造と
前記上部構造とを前記上部構造の前記第２導体回路パタ
ーンが設けられた面の裏面が前記第１導体回路パターン
に対向するように貼り合わせて前記接続用導体及び前記
接合用導体を介して前記第１導体回路パターンと前記第
２導体回路パターンとを電気的に接続する工程とを含
み、前記上部構造を、前記接続用導体と前記接合用導体
との境界のそれぞれが、前記第２絶縁層の前記第２導体
回路パターンが設けられた面の裏面と同一面内に或いは
それよりも前記第２導体回路パターン側に位置するよう
に形成することを特徴とする多層基板の製造方法を提供
する。
縁層上に設けられた第１導体回路パターンとを備えた下
部構造を形成する工程と、貫通孔が設けられた第２絶縁
層と、前記第２絶縁層の一方の主面上に設けられ且つ前
記貫通孔の一方の開口を塞いだ第２導体回路パターン
と、前記貫通孔を埋め込んだ接続用導体と、前記接続用
導体の前記第２導体回路パターンに対向した面の裏面に
設けられ且つ前記接続用導体よりも低融点の接合用導体
とを備えた上部構造を形成する工程と、前記下部構造と
前記上部構造とを前記上部構造の前記第２導体回路パタ
ーンが設けられた面の裏面が前記第１導体回路パターン
に対向するように貼り合わせて前記接続用導体及び前記
接合用導体を介して前記第１導体回路パターンと前記第
２導体回路パターンとを電気的に接続する工程とを含
み、前記上部構造を、前記接続用導体と前記接合用導体
との境界のそれぞれが、前記第２絶縁層の前記第２導体
回路パターンが設けられた面の裏面と同一面内に或いは
それよりも前記第２導体回路パターン側に位置するよう
に形成することを特徴とする多層基板の製造方法を提供
する。
【００１１】さらに、本発明は、第１絶縁層と、前記第
１絶縁層上に設けられた第１導体回路パターンと、前記
第１導体回路パターン上に設けられた接合用導体とを備
えた下部構造を形成する工程と、貫通孔が設けられた第
２絶縁層と、前記第２絶縁層の一方の主面上に設けられ
且つ前記貫通孔の一方の開口を塞いだ第２導体回路パタ
ーンと、前記貫通孔を埋め込み且つ前記接合用導体より
も高融点の接続用導体とを備えた上部構造を形成する工
程と、前記下部構造と前記上部構造とを前記接続用導体
と前記接合用導体とが接合されるように貼り合わせて前
記接続用導体及び前記接合用導体を介して前記第１導体
回路パターンと前記第２導体回路パターンとを電気的に
接続する工程とを含み、前記上部構造を、前記接続用導
体の前記接合用導体と接合される面のそれぞれが、前記
第２絶縁層の前記第２導体回路パターンが設けられた面
の裏面と同一面内に或いはそれよりも前記第２導体回路
パターン側に位置するように形成することを特徴とする
多層基板の製造方法を提供する。
１絶縁層上に設けられた第１導体回路パターンと、前記
第１導体回路パターン上に設けられた接合用導体とを備
えた下部構造を形成する工程と、貫通孔が設けられた第
２絶縁層と、前記第２絶縁層の一方の主面上に設けられ
且つ前記貫通孔の一方の開口を塞いだ第２導体回路パタ
ーンと、前記貫通孔を埋め込み且つ前記接合用導体より
も高融点の接続用導体とを備えた上部構造を形成する工
程と、前記下部構造と前記上部構造とを前記接続用導体
と前記接合用導体とが接合されるように貼り合わせて前
記接続用導体及び前記接合用導体を介して前記第１導体
回路パターンと前記第２導体回路パターンとを電気的に
接続する工程とを含み、前記上部構造を、前記接続用導
体の前記接合用導体と接合される面のそれぞれが、前記
第２絶縁層の前記第２導体回路パターンが設けられた面
の裏面と同一面内に或いはそれよりも前記第２導体回路
パターン側に位置するように形成することを特徴とする
多層基板の製造方法を提供する。
【００１２】本発明において、接続用導体と接合用導体
との境界のそれぞれは第２絶縁層の第２導体回路パター
ンが設けられた面の裏面よりも第２導体回路パターン側
に位置していてもよい。すなわち、上部構造を、接続用
導体と接合用導体との境界のそれぞれが第２絶縁層の第
２導体回路パターンが設けられた面の裏面よりも第２導
体回路パターン側に位置するように形成してもよい。
との境界のそれぞれは第２絶縁層の第２導体回路パター
ンが設けられた面の裏面よりも第２導体回路パターン側
に位置していてもよい。すなわち、上部構造を、接続用
導体と接合用導体との境界のそれぞれが第２絶縁層の第
２導体回路パターンが設けられた面の裏面よりも第２導
体回路パターン側に位置するように形成してもよい。
【００１３】本発明において、接続用導体は、例えば、
銅を含有することができる。また、接合用導体は、例え
ば、錫または錫系合金を含有することができる。
銅を含有することができる。また、接合用導体は、例え
ば、錫または錫系合金を含有することができる。
【００１４】本発明に係る多層基板は、第１絶縁層の第
１導体回路パターンが設けられた面の裏面側に第１導体
回路パターンに電気的に接続された二次実装用導体をさ
らに備えていてもよい。この場合、二次実装用導体は接
合用導体よりも高融点であってもよい。
１導体回路パターンが設けられた面の裏面側に第１導体
回路パターンに電気的に接続された二次実装用導体をさ
らに備えていてもよい。この場合、二次実装用導体は接
合用導体よりも高融点であってもよい。
【００１５】本発明において、接合用導体は少なくとも
部分的に第２絶縁層に設けた貫通孔の径よりも小さな径
に形成してもよい。なお、ここで言う「第２絶縁層に設
けた貫通孔の径」は、第２絶縁層に設けた貫通孔の２つ
の開口のうち、第２絶縁層の第２導体回路パターンが設
けられた面の裏面側に位置したものの径を意味する。
部分的に第２絶縁層に設けた貫通孔の径よりも小さな径
に形成してもよい。なお、ここで言う「第２絶縁層に設
けた貫通孔の径」は、第２絶縁層に設けた貫通孔の２つ
の開口のうち、第２絶縁層の第２導体回路パターンが設
けられた面の裏面側に位置したものの径を意味する。
【００１６】本発明において、接続用導体及び接合用導
体は、例えば、メッキ法により形成することができる。
体は、例えば、メッキ法により形成することができる。
【００１７】本発明の方法において、絶縁層への貫通孔
の形成は、例えば、炭酸ガスレーザのようなレーザ等を
用いて行うことができる。
の形成は、例えば、炭酸ガスレーザのようなレーザ等を
用いて行うことができる。
【００１８】本発明において、導体回路パターンは、例
えば、銅などの金属材料を含有することができる。すな
わち、導体回路パターンとして、例えば、銅箔パターン
などを使用することができる。
えば、銅などの金属材料を含有することができる。すな
わち、導体回路パターンとして、例えば、銅箔パターン
などを使用することができる。
【００１９】本発明において、絶縁層は、例えば、ポリ
イミドなどのような樹脂を含有することができる。この
絶縁層は、単層構造であってもよく、或いは、多層構造
であってもよい。例えば、絶縁層として、ポリイミド
層、ポリイミド層とＢステージ状態のエポキシ層との積
層体のような接着剤層を有する高分子フィルム、ガラス
クロスにエポキシ樹脂を含浸させてこれをＢステージ状
態としたプリプレグのような複合材料、ヒートシール性
を有する材料などを使用することができる。
イミドなどのような樹脂を含有することができる。この
絶縁層は、単層構造であってもよく、或いは、多層構造
であってもよい。例えば、絶縁層として、ポリイミド
層、ポリイミド層とＢステージ状態のエポキシ層との積
層体のような接着剤層を有する高分子フィルム、ガラス
クロスにエポキシ樹脂を含浸させてこれをＢステージ状
態としたプリプレグのような複合材料、ヒートシール性
を有する材料などを使用することができる。
【００２０】本発明において、多層基板を構成する層の
数は二層以上であれば特に制限はなく、三層以上であっ
てもよい。
数は二層以上であれば特に制限はなく、三層以上であっ
てもよい。
【００２１】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら詳細に説明する。図１（ａ）〜
（ｃ）は、本発明の第１の実施形態に係る多層基板の製
造プロセスを概略的に示す断面図である。まず、製造プ
ロセスについて説明するのに先立ち、図１（ｃ）に示す
多層基板について説明する。
て、図面を参照しながら詳細に説明する。図１（ａ）〜
（ｃ）は、本発明の第１の実施形態に係る多層基板の製
造プロセスを概略的に示す断面図である。まず、製造プ
ロセスについて説明するのに先立ち、図１（ｃ）に示す
多層基板について説明する。
【００２２】図１（ｃ）に示す多層基板１は、３つの導
体回路パターン１２ａ〜１２ｃを積層した構造を有して
いる。導体回路パターン１２ａ，１２ｂ間には絶縁樹脂
層１１ｂが介在しており、導体回路パターン１２ａ，１
２ｃ間には絶縁樹脂層１１ａが介在している。絶縁樹脂
層１１ａ，１１ｂにはそれぞれ貫通孔が設けられてお
り、これら貫通孔はスタッド１３ａ，１３ｂによって埋
め込まれている。導体回路パターン１２ａとスタッド１
３ｂとの間には金属層１４が介在しており、これらスタ
ッド１３ｂと金属層１４によって導体回路パターン１２
ａ，１２ｂ間の電気的接続が実現されている。また、導
体回路パターン１２ａ，１２ｃ間の電気的接続はスタッ
ド１３ａによって実現されている。なお、図１（ｃ）で
は、絶縁樹脂層１１ａ，１１ｂ間には介在した接着剤層
は省略している。本実施形態では、以上のように構成さ
れる多層基板１を以下に説明するように製造する。
体回路パターン１２ａ〜１２ｃを積層した構造を有して
いる。導体回路パターン１２ａ，１２ｂ間には絶縁樹脂
層１１ｂが介在しており、導体回路パターン１２ａ，１
２ｃ間には絶縁樹脂層１１ａが介在している。絶縁樹脂
層１１ａ，１１ｂにはそれぞれ貫通孔が設けられてお
り、これら貫通孔はスタッド１３ａ，１３ｂによって埋
め込まれている。導体回路パターン１２ａとスタッド１
３ｂとの間には金属層１４が介在しており、これらスタ
ッド１３ｂと金属層１４によって導体回路パターン１２
ａ，１２ｂ間の電気的接続が実現されている。また、導
体回路パターン１２ａ，１２ｃ間の電気的接続はスタッ
ド１３ａによって実現されている。なお、図１（ｃ）で
は、絶縁樹脂層１１ａ，１１ｂ間には介在した接着剤層
は省略している。本実施形態では、以上のように構成さ
れる多層基板１を以下に説明するように製造する。
【００２３】まず、図１（ａ）に示す上部構造３を形成
する。上部構造３は、貫通孔が設けられた絶縁樹脂層１
１ｂと、絶縁樹脂層１１ｂの一方の主面上に設けられ絶
縁樹脂層１１ｂの貫通孔の一方の開口を塞いだ導体回路
パターン１２ｂと、絶縁樹脂層１１ｂの貫通孔を埋め込
んだスタッド１３ｂと、スタッド１３ｂ上に設けられた
金属層１４とを有している。本実施形態では、スタッド
１３ｂと金属層１４との境界の全てを、絶縁樹脂層１１
ｂの導体回路パターン１２ｂが設けられた面の裏面と同
一面内に或いはそれよりも導体回路パターン１２ｂ側に
位置させる。また、スタッド１３ｂには金属層１４より
も高融点の材料を使用する。
する。上部構造３は、貫通孔が設けられた絶縁樹脂層１
１ｂと、絶縁樹脂層１１ｂの一方の主面上に設けられ絶
縁樹脂層１１ｂの貫通孔の一方の開口を塞いだ導体回路
パターン１２ｂと、絶縁樹脂層１１ｂの貫通孔を埋め込
んだスタッド１３ｂと、スタッド１３ｂ上に設けられた
金属層１４とを有している。本実施形態では、スタッド
１３ｂと金属層１４との境界の全てを、絶縁樹脂層１１
ｂの導体回路パターン１２ｂが設けられた面の裏面と同
一面内に或いはそれよりも導体回路パターン１２ｂ側に
位置させる。また、スタッド１３ｂには金属層１４より
も高融点の材料を使用する。
【００２４】上部構造３の形成方法に特に制限はなく、
例えば、以下の方法を利用することができる。まず、銅
のような金属材料などからなる導体層の一方の主面にポ
リイミドなどからなる絶縁樹脂層１１ｂを有する材料を
準備する。次に、絶縁樹脂層１１ｂの所定の位置に、導
体層に達する貫通孔を炭酸ガスレーザなどのレーザを用
いて形成する。
例えば、以下の方法を利用することができる。まず、銅
のような金属材料などからなる導体層の一方の主面にポ
リイミドなどからなる絶縁樹脂層１１ｂを有する材料を
準備する。次に、絶縁樹脂層１１ｂの所定の位置に、導
体層に達する貫通孔を炭酸ガスレーザなどのレーザを用
いて形成する。
【００２５】次いで、導体層の貫通孔内に露出した面に
銅のような金属材料をメッキしてスタッド１３ｂを形成
する。このメッキ処理は、それらスタッド１３ｂのいず
れかの表面が絶縁樹脂層１１ｂの導体回路パターン１２
ｂが設けられた面の裏面の位置まで到達した時点で或い
はそれよりも前の適当な時点で終了する。
銅のような金属材料をメッキしてスタッド１３ｂを形成
する。このメッキ処理は、それらスタッド１３ｂのいず
れかの表面が絶縁樹脂層１１ｂの導体回路パターン１２
ｂが設けられた面の裏面の位置まで到達した時点で或い
はそれよりも前の適当な時点で終了する。
【００２６】続いて、スタッド１３ｂ上に、半田のよう
な金属材料をメッキして金属層１４を形成する。このメ
ッキ処理は、それら金属層１４の全てが、絶縁樹脂層１
１ｂの導体回路パターン１２ｂが設けられた面の裏面か
ら所定の高さまで突出した時点で終了する。
な金属材料をメッキして金属層１４を形成する。このメ
ッキ処理は、それら金属層１４の全てが、絶縁樹脂層１
１ｂの導体回路パターン１２ｂが設けられた面の裏面か
ら所定の高さまで突出した時点で終了する。
【００２７】さらに、フォトリソグラフィ技術及びエッ
チング技術を利用して導体層をパターニングすることに
より、導体回路パターン１２ｂを形成する。以上のよう
にして、図１（ａ）に示す上部構造３を得る。
チング技術を利用して導体層をパターニングすることに
より、導体回路パターン１２ｂを形成する。以上のよう
にして、図１（ａ）に示す上部構造３を得る。
【００２８】例えば、上述した方法で上部構造３を形成
する一方で、図１（ｂ）に示す下部構造２を形成する。
下部構造２は、貫通孔が設けられた絶縁樹脂層１１ａ
と、絶縁樹脂層１１ａの一方の主面上に設けられ絶縁樹
脂層１１ａの貫通孔の一方の開口を塞いだ導体回路パタ
ーン１２ａと、絶縁樹脂層１１ａの他方の主面上に設け
られ絶縁樹脂層１１ａの貫通孔の他方の開口を塞いだ導
体回路パターン１２ｃと、絶縁樹脂層１１ａの貫通孔を
埋め込んだスタッド１３ａと、絶縁樹脂層１１ａの導体
回路パターン１１ａ側の面に設けられた接着剤層１５を
有している。
する一方で、図１（ｂ）に示す下部構造２を形成する。
下部構造２は、貫通孔が設けられた絶縁樹脂層１１ａ
と、絶縁樹脂層１１ａの一方の主面上に設けられ絶縁樹
脂層１１ａの貫通孔の一方の開口を塞いだ導体回路パタ
ーン１２ａと、絶縁樹脂層１１ａの他方の主面上に設け
られ絶縁樹脂層１１ａの貫通孔の他方の開口を塞いだ導
体回路パターン１２ｃと、絶縁樹脂層１１ａの貫通孔を
埋め込んだスタッド１３ａと、絶縁樹脂層１１ａの導体
回路パターン１１ａ側の面に設けられた接着剤層１５を
有している。
【００２９】この下部構造２の形成方法に特に制限はな
く、例えば、以下の方法を利用することができる。ま
ず、銅のような金属材料などからなる導体層の一方の主
面にポリイミドなどからなる絶縁樹脂層１１ａを有する
材料を準備する。次に、絶縁樹脂層１１ａの所定の位置
に、導体層に達する貫通孔を炭酸ガスレーザなどのレー
ザを用いて形成する。次いで、導体層の貫通孔内に露出
した面に銅のような金属材料をメッキしてスタッド１３
ａを形成する。続いて、絶縁樹脂層１１ａの導体層が設
けられた面の裏面に、例えば、無電解メッキ、ダイレク
トプレーティング、または、それらの少なくとも一方と
電気メッキとの組み合わせなどを利用して、銅のような
導体からなる導体層を形成する。その後、フォトリソグ
ラフィ技術及びエッチング技術を利用して絶縁樹脂層１
１ａの両面に設けられた導体層をそれぞれパターニング
することにより、導体回路パターン１２ａ，１２ｃを形
成する。さらに、絶縁樹脂層１１ａの導体回路パターン
１２ａが設けられた面に接着剤層１５を形成する。以上
のようにして、図１（ｂ）に示す下部構造２を得る。
く、例えば、以下の方法を利用することができる。ま
ず、銅のような金属材料などからなる導体層の一方の主
面にポリイミドなどからなる絶縁樹脂層１１ａを有する
材料を準備する。次に、絶縁樹脂層１１ａの所定の位置
に、導体層に達する貫通孔を炭酸ガスレーザなどのレー
ザを用いて形成する。次いで、導体層の貫通孔内に露出
した面に銅のような金属材料をメッキしてスタッド１３
ａを形成する。続いて、絶縁樹脂層１１ａの導体層が設
けられた面の裏面に、例えば、無電解メッキ、ダイレク
トプレーティング、または、それらの少なくとも一方と
電気メッキとの組み合わせなどを利用して、銅のような
導体からなる導体層を形成する。その後、フォトリソグ
ラフィ技術及びエッチング技術を利用して絶縁樹脂層１
１ａの両面に設けられた導体層をそれぞれパターニング
することにより、導体回路パターン１２ａ，１２ｃを形
成する。さらに、絶縁樹脂層１１ａの導体回路パターン
１２ａが設けられた面に接着剤層１５を形成する。以上
のようにして、図１（ｂ）に示す下部構造２を得る。
【００３０】次に、下部構造２と上部構造３とを金属層
１４が導体回路パターン１２ａ上に位置するように重ね
合わせ、さらに、それらを加熱プレスする。これによ
り、下部構造２と上部構造３とが一体化されるととも
に、導体回路パターン１２ａ，１２ｂがスタッド１３ｂ
及び金属層１４を介して電気的に接続される。以上のよ
うにして、図１（ｃ）に示す多層基板１を得る。
１４が導体回路パターン１２ａ上に位置するように重ね
合わせ、さらに、それらを加熱プレスする。これによ
り、下部構造２と上部構造３とが一体化されるととも
に、導体回路パターン１２ａ，１２ｂがスタッド１３ｂ
及び金属層１４を介して電気的に接続される。以上のよ
うにして、図１（ｃ）に示す多層基板１を得る。
【００３１】さて、本実施形態では、上記の通り、スタ
ッド１３ｂの材料として金属層１４に比べて高融点の材
料を使用するとともに、スタッド１３ｂと金属層１４と
の境界を、絶縁樹脂層１１ｂの導体回路パターン１２ｂ
が設けられた面の裏面と同一面内に或いはそれよりも導
体回路パターン１２ｂ側に位置させる。このような構造
によると、スタッド１３ｂの高さのばらつきに起因して
接合不良が発生するのを抑制することができる。これに
ついては、図２（ａ）〜（ｅ）を参照しながら説明す
る。
ッド１３ｂの材料として金属層１４に比べて高融点の材
料を使用するとともに、スタッド１３ｂと金属層１４と
の境界を、絶縁樹脂層１１ｂの導体回路パターン１２ｂ
が設けられた面の裏面と同一面内に或いはそれよりも導
体回路パターン１２ｂ側に位置させる。このような構造
によると、スタッド１３ｂの高さのばらつきに起因して
接合不良が発生するのを抑制することができる。これに
ついては、図２（ａ）〜（ｅ）を参照しながら説明す
る。
【００３２】図２（ａ）〜（ｅ）は、スタッド１３ｂと
金属層１４との境界位置と接合不良の発生との間の関係
を示す断面図である。なお、図２（ｄ）において、参照
番号１７は樹脂層を示している。
金属層１４との境界位置と接合不良の発生との間の関係
を示す断面図である。なお、図２（ｄ）において、参照
番号１７は樹脂層を示している。
【００３３】本実施形態において、下部構造２と上部構
造３とを貼り合せる際の加熱プレス条件は、絶縁樹脂層
１１ａ，１１ｂの材料としてガラスエポキシを使用する
場合には、例えば、加工温度Ｔpを４５３Ｋ（１８０
℃）程度とし、加工時間は１時間程度とする。このよう
な条件のもとでは、融点Ｔmが４９３Ｋ（２２０℃）で
あるＳｎＡｇなどのように低融点の金属材料（Ｔmが不
等式Ｔm＜２Ｔpに示す関係を満足している金属材料）か
らなる金属層１４の変形機構は高温クリープに分類され
る。高温クリープではクリープ速度が一定の状態で変形
が進むため、金属層１４は比較的容易に変形する。一
方、銅の融点Ｔmが１６２９Ｋ（１３５６℃）である銅
のように高融点の金属材料（Ｔmが不等式Ｔm＞２Ｔpに
示す関係を満足している金属材料）の変形機構は低温ク
リープに分類され、プレス時のクリープ変形は時間とと
もに減少する。そのため、そのような高融点の金属材料
からなるスタッド１３ｂの変形は生じ難い。
造３とを貼り合せる際の加熱プレス条件は、絶縁樹脂層
１１ａ，１１ｂの材料としてガラスエポキシを使用する
場合には、例えば、加工温度Ｔpを４５３Ｋ（１８０
℃）程度とし、加工時間は１時間程度とする。このよう
な条件のもとでは、融点Ｔmが４９３Ｋ（２２０℃）で
あるＳｎＡｇなどのように低融点の金属材料（Ｔmが不
等式Ｔm＜２Ｔpに示す関係を満足している金属材料）か
らなる金属層１４の変形機構は高温クリープに分類され
る。高温クリープではクリープ速度が一定の状態で変形
が進むため、金属層１４は比較的容易に変形する。一
方、銅の融点Ｔmが１６２９Ｋ（１３５６℃）である銅
のように高融点の金属材料（Ｔmが不等式Ｔm＞２Ｔpに
示す関係を満足している金属材料）の変形機構は低温ク
リープに分類され、プレス時のクリープ変形は時間とと
もに減少する。そのため、そのような高融点の金属材料
からなるスタッド１３ｂの変形は生じ難い。
【００３４】したがって、図２（ａ）に示すように、ス
タッド１３ｂが絶縁樹脂層１１ｂの導体回路パターン１
２ｂが設けられた面の裏面から突出している場合、スタ
ッド１３ｂの高さがばらついていると、より高いスタッ
ド１３ｂが、より低いスタッド１３ｂ上に設けた金属層
１４と導体回路パターン１２ａとの接触を妨げる。その
結果、より低いスタッド１３ｂと導体回路パターン１２
ａとの電気的接続が不十分となり、接続不良を生ずる。
タッド１３ｂが絶縁樹脂層１１ｂの導体回路パターン１
２ｂが設けられた面の裏面から突出している場合、スタ
ッド１３ｂの高さがばらついていると、より高いスタッ
ド１３ｂが、より低いスタッド１３ｂ上に設けた金属層
１４と導体回路パターン１２ａとの接触を妨げる。その
結果、より低いスタッド１３ｂと導体回路パターン１２
ａとの電気的接続が不十分となり、接続不良を生ずる。
【００３５】これに対し、図２（ｂ）〜（ｅ）に示すよ
うに、全てのスタッド１３ｂの表面を、絶縁樹脂層１１
ｂの導体回路パターン１２ｂが設けられた面の裏面の位
置或いはそれよりも導体回路パターン１２ｂ側に制御し
た場合、スタッド１３ｂの高さにばらつきを生じたとし
ても、より高いスタッド１３ｂが、より低いスタッド１
３ｂ上に設けた金属層１４と導体回路パターン１２ａと
の接触を妨げることはない。また、金属層１４はスタッ
ド１３の高さのばらつきを補償するように変形する。そ
のため、本実施形態によると、スタッド１３の高さにば
らつきを生じたとしても、接続不良が生じるのを抑制す
ることができる。
うに、全てのスタッド１３ｂの表面を、絶縁樹脂層１１
ｂの導体回路パターン１２ｂが設けられた面の裏面の位
置或いはそれよりも導体回路パターン１２ｂ側に制御し
た場合、スタッド１３ｂの高さにばらつきを生じたとし
ても、より高いスタッド１３ｂが、より低いスタッド１
３ｂ上に設けた金属層１４と導体回路パターン１２ａと
の接触を妨げることはない。また、金属層１４はスタッ
ド１３の高さのばらつきを補償するように変形する。そ
のため、本実施形態によると、スタッド１３の高さにば
らつきを生じたとしても、接続不良が生じるのを抑制す
ることができる。
【００３６】また、本実施形態では、導体回路パターン
１２ａ，１２ｂの接続に、錫や錫系合金などの低融点の
金属材料だけでなく銅などの高融点の金属材料も使用し
ている。そのため、導体回路パターン１２ａ，１２ｂの
接続に錫や錫系合金のみを使用した場合に比べて、二次
実装の際に、錫や錫系合金の体積膨張に起因して絶縁樹
脂層１１ｂのビアホール周辺部にクラックが発生した
り、或るビアホールを埋め込んだ錫や錫系合金が溶融し
て隣接するビアホールを埋め込んだ錫や錫系合金と接触
して電気的短絡が発生するのを抑制することができる。
１２ａ，１２ｂの接続に、錫や錫系合金などの低融点の
金属材料だけでなく銅などの高融点の金属材料も使用し
ている。そのため、導体回路パターン１２ａ，１２ｂの
接続に錫や錫系合金のみを使用した場合に比べて、二次
実装の際に、錫や錫系合金の体積膨張に起因して絶縁樹
脂層１１ｂのビアホール周辺部にクラックが発生した
り、或るビアホールを埋め込んだ錫や錫系合金が溶融し
て隣接するビアホールを埋め込んだ錫や錫系合金と接触
して電気的短絡が発生するのを抑制することができる。
【００３７】なお、各種寸法や各種条件などに依存する
が、通常、スタッド１３ｂの高さは設計値に対して±１
０μｍ程度の範囲内でばらつきを生じる。したがって、
例えば、スタッド１３ｂの高さの設計値を絶縁樹脂層１
１ｂの厚さよりも１０μｍ程度以上低い値とすることに
より、全てのスタッド１３ｂの表面を、絶縁樹脂層１１
ｂの導体回路パターン１２ｂが設けられた面の裏面の位
置或いはそれよりも導体回路パターン１２ｂ側に制御す
ることができる。また、スタッド１３ｂの高さは１０μ
ｍ以上であることが好ましい。
が、通常、スタッド１３ｂの高さは設計値に対して±１
０μｍ程度の範囲内でばらつきを生じる。したがって、
例えば、スタッド１３ｂの高さの設計値を絶縁樹脂層１
１ｂの厚さよりも１０μｍ程度以上低い値とすることに
より、全てのスタッド１３ｂの表面を、絶縁樹脂層１１
ｂの導体回路パターン１２ｂが設けられた面の裏面の位
置或いはそれよりも導体回路パターン１２ｂ側に制御す
ることができる。また、スタッド１３ｂの高さは１０μ
ｍ以上であることが好ましい。
【００３８】上部構造３において、金属層１４の絶縁樹
脂層１１ｂから突出した部分は、図２（ｄ），（ｅ）に
示すように、絶縁樹脂層１１ｂに設けた貫通孔の径より
も小さな径に形成することが好ましい。この場合、二次
実装の際に上記の電気的短絡が発生するのをより効果的
に抑制することができる。なお、上述のように下部構造
２と上部構造３とを貼り合せることにより金属層１４は
変形するが、それらを貼り合せた後でも、金属層１４の
絶縁樹脂層１１ｂから突出した部分が絶縁樹脂層１１ｂ
に設けた貫通孔の径よりも小さな径に維持されることが
ある。また、図２（ｅ）に示す構造は、例えば、以下の
方法で形成することができる。
脂層１１ｂから突出した部分は、図２（ｄ），（ｅ）に
示すように、絶縁樹脂層１１ｂに設けた貫通孔の径より
も小さな径に形成することが好ましい。この場合、二次
実装の際に上記の電気的短絡が発生するのをより効果的
に抑制することができる。なお、上述のように下部構造
２と上部構造３とを貼り合せることにより金属層１４は
変形するが、それらを貼り合せた後でも、金属層１４の
絶縁樹脂層１１ｂから突出した部分が絶縁樹脂層１１ｂ
に設けた貫通孔の径よりも小さな径に維持されることが
ある。また、図２（ｅ）に示す構造は、例えば、以下の
方法で形成することができる。
【００３９】図３（ａ）〜（ｅ）は、図２（ｅ）に示す
構造の形成方法の一例を概略的に示す断面図である。図
２（ｅ）に示す構造を形成するに当り、まず、図３
（ａ）に示すように、一方の主面に導体回路パターン１
２ｂが設けられた絶縁樹脂層１１ｂにレーザビームを照
射することにより、導体回路パターン１２ｂにまで達す
る貫通孔を絶縁樹脂層１１ｂに形成する。次に、絶縁樹
脂層１１ｂの両面にドライフィルムをラミネートし、そ
れらドライフィルム１８の一方をパターン露光・現像す
る。このようにして、図３（ｂ）に示すように、絶縁樹
脂層１１ｂに設けた貫通孔に対応した位置で、ドライフ
ィルム１８により小さな径の貫通孔を形成する。次い
で、図３（ｃ）に示すように、貫通孔内で露出した導体
回路パターン１２ｂの表面に銅などをメッキすることに
よりスタッド１３ｂを形成する。その後、図３（ｄ）に
示すように、スタッド１３ｂ上にＳｎＡｇやＳｎなどを
メッキすることにより、金属層１４を形成する。さら
に、図３（ｅ）に示すように、絶縁樹脂層１１ｂからド
ライフィルム１８を除去することにより、図２（ｅ）に
示す構造を得る。
構造の形成方法の一例を概略的に示す断面図である。図
２（ｅ）に示す構造を形成するに当り、まず、図３
（ａ）に示すように、一方の主面に導体回路パターン１
２ｂが設けられた絶縁樹脂層１１ｂにレーザビームを照
射することにより、導体回路パターン１２ｂにまで達す
る貫通孔を絶縁樹脂層１１ｂに形成する。次に、絶縁樹
脂層１１ｂの両面にドライフィルムをラミネートし、そ
れらドライフィルム１８の一方をパターン露光・現像す
る。このようにして、図３（ｂ）に示すように、絶縁樹
脂層１１ｂに設けた貫通孔に対応した位置で、ドライフ
ィルム１８により小さな径の貫通孔を形成する。次い
で、図３（ｃ）に示すように、貫通孔内で露出した導体
回路パターン１２ｂの表面に銅などをメッキすることに
よりスタッド１３ｂを形成する。その後、図３（ｄ）に
示すように、スタッド１３ｂ上にＳｎＡｇやＳｎなどを
メッキすることにより、金属層１４を形成する。さら
に、図３（ｅ）に示すように、絶縁樹脂層１１ｂからド
ライフィルム１８を除去することにより、図２（ｅ）に
示す構造を得る。
【００４０】次に、本発明の第２の実施形態について説
明する。
明する。
【００４１】図４（ａ）〜（ｃ）は、本発明の第２の実
施形態に係る多層基板の製造プロセスを概略的に示す断
面図である。本実施形態では、第１の実施形態で説明し
たのとほぼ同様の構造を有している多層基板１を、第１
の実施形態で説明したのとは異なる方法により製造す
る。
施形態に係る多層基板の製造プロセスを概略的に示す断
面図である。本実施形態では、第１の実施形態で説明し
たのとほぼ同様の構造を有している多層基板１を、第１
の実施形態で説明したのとは異なる方法により製造す
る。
【００４２】本実施形態では、図４（ｃ）に示す多層基
板１を製造するに当り、まず、図４（ａ）に示す上部構
造３を形成する。図４（ａ）に示す上部構造３は、金属
層１４が設けられていないことを除いて図１（ａ）に示
した上部構造３と同様の構造を有している。すなわち、
本実施形態においても、全てのスタッド１３ｂの表面
を、絶縁樹脂層１１ｂの導体回路パターン１２ｂが設け
られた面の裏面と同一面内に或いはそれよりも導体回路
パターン１２ｂ側に位置させる。また、スタッド１３ｂ
には金属層１４よりも高融点の材料を使用する。
板１を製造するに当り、まず、図４（ａ）に示す上部構
造３を形成する。図４（ａ）に示す上部構造３は、金属
層１４が設けられていないことを除いて図１（ａ）に示
した上部構造３と同様の構造を有している。すなわち、
本実施形態においても、全てのスタッド１３ｂの表面
を、絶縁樹脂層１１ｂの導体回路パターン１２ｂが設け
られた面の裏面と同一面内に或いはそれよりも導体回路
パターン１２ｂ側に位置させる。また、スタッド１３ｂ
には金属層１４よりも高融点の材料を使用する。
【００４３】上部構造３を形成する一方で、図４（ｂ）
に示す下部構造２を形成する。図４（ｂ）に示す下部構
造２は、金属層１４が設けられていることを除いて図１
（ｂ）に示した下部構造２と同様の構造を有している。
に示す下部構造２を形成する。図４（ｂ）に示す下部構
造２は、金属層１４が設けられていることを除いて図１
（ｂ）に示した下部構造２と同様の構造を有している。
【００４４】次に、下部構造２と上部構造３とを金属層
１４がスタッド１３ｂ上に位置するように重ね合わせ、
さらに、それらを加熱プレスする。これにより、下部構
造２と上部構造３とが一体化されるとともに、導体回路
パターン１２ａ，１２ｂがスタッド１３ｂ及び金属層１
４を介して電気的に接続される。以上のようにして、図
４（ｃ）に示す多層基板１を得る。
１４がスタッド１３ｂ上に位置するように重ね合わせ、
さらに、それらを加熱プレスする。これにより、下部構
造２と上部構造３とが一体化されるとともに、導体回路
パターン１２ａ，１２ｂがスタッド１３ｂ及び金属層１
４を介して電気的に接続される。以上のようにして、図
４（ｃ）に示す多層基板１を得る。
【００４５】このように金属層１４を下部構造２に設け
た場合においても、第１の実施形態で説明したのと同様
の効果を得ることができる。なお、金属層１４を下部構
造２に設けた場合、金属層１４を、図２（ｄ），（ｅ）
に示すように、絶縁樹脂層１１ｂに設けた貫通孔の径よ
りも小さな径に形成することが好ましい。この場合、二
次実装の際に上記の電気的短絡が発生するのをより効果
的に抑制することができるのに加え、スタッド１３ｂと
金属層１４とをより確実に接続することができる。
た場合においても、第１の実施形態で説明したのと同様
の効果を得ることができる。なお、金属層１４を下部構
造２に設けた場合、金属層１４を、図２（ｄ），（ｅ）
に示すように、絶縁樹脂層１１ｂに設けた貫通孔の径よ
りも小さな径に形成することが好ましい。この場合、二
次実装の際に上記の電気的短絡が発生するのをより効果
的に抑制することができるのに加え、スタッド１３ｂと
金属層１４とをより確実に接続することができる。
【００４６】図５（ａ）及び（ｂ）は、本発明の第１及
び第２の実施形態に係る多層基板１を用いた半導体パッ
ケージを概略的に示す断面図である。なお、図５（ａ）
及び（ｂ）において、多層基板１は簡略化されて描かれ
ている。
び第２の実施形態に係る多層基板１を用いた半導体パッ
ケージを概略的に示す断面図である。なお、図５（ａ）
及び（ｂ）において、多層基板１は簡略化されて描かれ
ている。
【００４７】図５（ａ）に示す半導体パッケージ５は、
多層基板１上に半導体チップ６をワイヤボンディングに
よって実装した構造を有している。また、図５（ｂ）に
示す半導体パッケージ５は、多層基板１上に半導体チッ
プ６をフリップチップボンディングにより実装した構造
を有している。これら半導体パッケージ５の二次実装端
子（例えば、導体回路パターン１２ｃ）上には、二次実
装用導体としてＳｎＡｇなどを含有した金属バンプ７が
設けられている。半導体パッケージ５は、それら金属バ
ンプ７を介してマザーボード８に二次実装されている。
多層基板１上に半導体チップ６をワイヤボンディングに
よって実装した構造を有している。また、図５（ｂ）に
示す半導体パッケージ５は、多層基板１上に半導体チッ
プ６をフリップチップボンディングにより実装した構造
を有している。これら半導体パッケージ５の二次実装端
子（例えば、導体回路パターン１２ｃ）上には、二次実
装用導体としてＳｎＡｇなどを含有した金属バンプ７が
設けられている。半導体パッケージ５は、それら金属バ
ンプ７を介してマザーボード８に二次実装されている。
【００４８】これら半導体パッケージにおいて、金属バ
ンプ７の材料は金属層１４の材料よりも高融点であるこ
とが好ましい。この場合、二次実装の際に、金属層１４
が溶融して上述した電気的短絡が生じるのを抑制するこ
とができる。
ンプ７の材料は金属層１４の材料よりも高融点であるこ
とが好ましい。この場合、二次実装の際に、金属層１４
が溶融して上述した電気的短絡が生じるのを抑制するこ
とができる。
【００４９】以上説明した第１及び第２の実施形態で
は、スタッド１３ｂの材料として銅を使用し、金属層１
４の材料としてＳｎＡｇ（融点：４９４Ｋ、２２１℃）
を使用したが、スタッド１３ｂや金属層１４には他の材
料も使用することができる。例えば、金属層１４の材料
として、Ｓｎ（５０５Ｋ、２３２℃）やＳｎ−３７Ｐｂ
（４５６Ｋ、１８３℃）やＳｎ−０．７Ｃｕ（５００
Ｋ、２２７℃）なども使用することができる。
は、スタッド１３ｂの材料として銅を使用し、金属層１
４の材料としてＳｎＡｇ（融点：４９４Ｋ、２２１℃）
を使用したが、スタッド１３ｂや金属層１４には他の材
料も使用することができる。例えば、金属層１４の材料
として、Ｓｎ（５０５Ｋ、２３２℃）やＳｎ−３７Ｐｂ
（４５６Ｋ、１８３℃）やＳｎ−０．７Ｃｕ（５００
Ｋ、２２７℃）なども使用することができる。
【００５０】
【発明の効果】以上説明したように、本発明では、融点
がより高い接続用導体とより低い接合用導体との積層構
造を利用して多層基板の層間接続を行うとともに、それ
らの境界のそれぞれを絶縁層の表面に対して所定の位置
に制御する。そのため、製造過程での接合不良や二次実
装の際に不具合が発生するのを抑制することができる。
すなわち、本発明によると、製造過程で接合不良を生じ
難く且つ二次実装の際に不具合を生じ難い多層基板及び
その製造方法が提供される。
がより高い接続用導体とより低い接合用導体との積層構
造を利用して多層基板の層間接続を行うとともに、それ
らの境界のそれぞれを絶縁層の表面に対して所定の位置
に制御する。そのため、製造過程での接合不良や二次実
装の際に不具合が発生するのを抑制することができる。
すなわち、本発明によると、製造過程で接合不良を生じ
難く且つ二次実装の際に不具合を生じ難い多層基板及び
その製造方法が提供される。
【図１】（ａ）〜（ｃ）は、本発明の第１の実施形態に
係る多層基板の製造プロセスを概略的に示す断面図。
係る多層基板の製造プロセスを概略的に示す断面図。
【図２】（ａ）〜（ｅ）は、接続用導体と接合用導体と
の境界位置と接合不良の発生との間の関係を示す断面
図。
の境界位置と接合不良の発生との間の関係を示す断面
図。
【図３】（ａ）〜（ｅ）は、図２（ｅ）に示す構造の形
成方法の一例を概略的に示す断面図。
成方法の一例を概略的に示す断面図。
【図４】（ａ）〜（ｃ）は、本発明の第２の実施形態に
係る多層基板の製造プロセスを概略的に示す断面図。
係る多層基板の製造プロセスを概略的に示す断面図。
【図５】（ａ）及び（ｂ）は、本発明の第１及び第２の
実施形態に係る多層基板を用いた半導体パッケージを概
略的に示す断面図。
実施形態に係る多層基板を用いた半導体パッケージを概
略的に示す断面図。
【図６】（ａ）〜（ｃ）は、従来の多層基板の製造方法
を概略的に示す断面図。
を概略的に示す断面図。
１…多層基板
２…下部構造
３…上部構造
５…半導体パッケージ
６…半導体チップ
７…金属バンプ
８…マザーボード
１１ａ，１１ｂ…絶縁層
１２ａ〜１２ｃ…導体回路パターン
１３ａ，１３ｂ…接続用導体
１４…接合用導体
１５…接着剤層
１７…樹脂層
１８…ドライフィルム
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｎ
Ｓ
Ｆターム(参考） 5E317 AA24 BB02 BB03 BB12 BB18
CC15 CC31 CC52 CD21 CD25
CD32 GG11
5E346 AA02 AA12 AA15 AA32 AA35
AA38 AA43 BB16 CC10 CC32
CC41 DD02 DD03 DD32 EE02
EE06 EE07 EE12 FF06 FF07
FF35 FF36 GG22 GG28 HH07
HH33
Claims (7)
- 【請求項１】 第１絶縁層と、前記第１絶縁層上に積層
され且つ貫通孔が設けられた第２絶縁層と、前記第１絶
縁層と前記第２絶縁層との間に介在した第１導体回路パ
ターンと、前記第２絶縁層の前記第１導体回路パターン
に対向した面の裏面に設けられた第２導体回路パターン
と、前記貫通孔を埋め込んだ接続用導体と、前記接続用
導体と前記第１導体回路パターンとの間に介在し且つ前
記接続用導体よりも低融点の接合用導体とを具備し、 前記接続用導体と前記接合用導体との境界のそれぞれは
前記第２絶縁層の前記第２導体回路パターンが設けられ
た面の裏面と同一面内に或いはそれよりも前記第２導体
回路パターン側に位置していることを特徴とする多層基
板。 - 【請求項２】 前記接続用導体は銅を含有し、前記接合
用導体は錫または錫系合金を含有したことを特徴とする
請求項１に記載の多層基板。 - 【請求項３】 前記第１絶縁層の前記第１導体回路パタ
ーンが設けられた面の裏面側に前記第１導体回路パター
ンに電気的に接続され且つ前記接合用導体よりも高融点
の二次実装用導体をさらに具備したことを特徴とする請
求項１または請求項２に記載の多層基板。 - 【請求項４】 第１絶縁層と前記第１絶縁層上に設けら
れた第１導体回路パターンとを備えた下部構造を形成す
る工程と、 貫通孔が設けられた第２絶縁層と、前記第２絶縁層の一
方の主面上に設けられ且つ前記貫通孔の一方の開口を塞
いだ第２導体回路パターンと、前記貫通孔を埋め込んだ
接続用導体と、前記接続用導体の前記第２導体回路パタ
ーンに対向した面の裏面に設けられ且つ前記接続用導体
よりも低融点の接合用導体とを備えた上部構造を形成す
る工程と、 前記下部構造と前記上部構造とを前記上部構造の前記第
２導体回路パターンが設けられた面の裏面が前記第１導
体回路パターンに対向するように貼り合わせて前記接続
用導体及び前記接合用導体を介して前記第１導体回路パ
ターンと前記第２導体回路パターンとを電気的に接続す
る工程とを含み、 前記上部構造を、前記接続用導体と前記接合用導体との
境界のそれぞれが、前記第２絶縁層の前記第２導体回路
パターンが設けられた面の裏面と同一面内に或いはそれ
よりも前記第２導体回路パターン側に位置するように形
成することを特徴とする多層基板の製造方法。 - 【請求項５】 第１絶縁層と、前記第１絶縁層上に設け
られた第１導体回路パターンと、前記第１導体回路パタ
ーン上に設けられた接合用導体とを備えた下部構造を形
成する工程と、 貫通孔が設けられた第２絶縁層と、前記第２絶縁層の一
方の主面上に設けられ且つ前記貫通孔の一方の開口を塞
いだ第２導体回路パターンと、前記貫通孔を埋め込み且
つ前記接合用導体よりも高融点の接続用導体とを備えた
上部構造を形成する工程と、 前記下部構造と前記上部構造とを前記接続用導体と前記
接合用導体とが接合されるように貼り合わせて前記接続
用導体及び前記接合用導体を介して前記第１導体回路パ
ターンと前記第２導体回路パターンとを電気的に接続す
る工程とを含み、 前記上部構造を、前記接続用導体の前記接合用導体と接
合される面のそれぞれが、前記第２絶縁層の前記第２導
体回路パターンが設けられた面の裏面と同一面内に或い
はそれよりも前記第２導体回路パターン側に位置するよ
うに形成することを特徴とする多層基板の製造方法。 - 【請求項６】 前記接合用導体を少なくとも部分的に前
記貫通孔の径よりも小さな径に形成することを特徴とす
る請求項４または請求項５に記載の多層基板の製造方
法。 - 【請求項７】 前記上部構造と前記下部構造とを貼り合
せて前記第１導体回路パターンと前記第２導体回路パタ
ーンとを電気的に接続する工程は、前記上部構造と前記
下部構造とを貼り合せた状態でそれらを加熱プレスする
ことを含み、前記加熱プレスの加工温度Ｔpと前記接合
用導体の融点Ｔmとは不等式：Ｔm＜Ｔpに示す関係を満
足したことを特徴とする請求項４乃至請求項６のいずれ
か１項に記載の多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045009A JP4002117B2 (ja) | 2002-02-21 | 2002-02-21 | 多層基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045009A JP4002117B2 (ja) | 2002-02-21 | 2002-02-21 | 多層基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243573A true JP2003243573A (ja) | 2003-08-29 |
| JP4002117B2 JP4002117B2 (ja) | 2007-10-31 |
Family
ID=27784158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045009A Expired - Fee Related JP4002117B2 (ja) | 2002-02-21 | 2002-02-21 | 多層基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4002117B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012080002A (ja) * | 2010-10-05 | 2012-04-19 | Kiyokawa Mekki Kogyo Kk | 配線用基板の製造方法 |
| JP2015141932A (ja) * | 2014-01-27 | 2015-08-03 | 京セラ株式会社 | 配線基板およびそれを備えた多層配線基板 |
| JP2015159242A (ja) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | 配線基板およびそれを備えた多層配線基板 |
| JPWO2020203724A1 (ja) * | 2019-03-29 | 2021-12-16 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162589A (ja) * | 1990-10-25 | 1992-06-08 | Nec Corp | ポリイミド多層配線基板の製造方法 |
| JPH04263486A (ja) * | 1991-02-19 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 焼結導体配線基板とその製造方法 |
| JP2001250882A (ja) * | 2000-03-07 | 2001-09-14 | Ibiden Co Ltd | 多層回路基板 |
| JP2001320169A (ja) * | 2000-05-10 | 2001-11-16 | Ibiden Co Ltd | 多層回路基板およびその製造方法 |
-
2002
- 2002-02-21 JP JP2002045009A patent/JP4002117B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162589A (ja) * | 1990-10-25 | 1992-06-08 | Nec Corp | ポリイミド多層配線基板の製造方法 |
| JPH04263486A (ja) * | 1991-02-19 | 1992-09-18 | Matsushita Electric Ind Co Ltd | 焼結導体配線基板とその製造方法 |
| JP2001250882A (ja) * | 2000-03-07 | 2001-09-14 | Ibiden Co Ltd | 多層回路基板 |
| JP2001320169A (ja) * | 2000-05-10 | 2001-11-16 | Ibiden Co Ltd | 多層回路基板およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012080002A (ja) * | 2010-10-05 | 2012-04-19 | Kiyokawa Mekki Kogyo Kk | 配線用基板の製造方法 |
| JP2015141932A (ja) * | 2014-01-27 | 2015-08-03 | 京セラ株式会社 | 配線基板およびそれを備えた多層配線基板 |
| JP2015159242A (ja) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | 配線基板およびそれを備えた多層配線基板 |
| JPWO2020203724A1 (ja) * | 2019-03-29 | 2021-12-16 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
| JP7259942B2 (ja) | 2019-03-29 | 2023-04-18 | 株式会社村田製作所 | 樹脂多層基板、および樹脂多層基板の製造方法 |
| US11856713B2 (en) | 2019-03-29 | 2023-12-26 | Murata Manufacturing Co., Ltd. | Multilayer resin substrate and method of manufacturing multilayer resin substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4002117B2 (ja) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395993B1 (en) | Multilayer flexible wiring boards | |
| JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| JP3826731B2 (ja) | 多層プリント配線基板及び多層プリント配線基板の製造方法 | |
| JP2004342988A (ja) | 半導体パッケージの製造方法、及び半導体装置の製造方法 | |
| JP2002290022A (ja) | 配線基板およびその製造方法ならびに電子装置 | |
| JP2001036253A (ja) | 多層配線回路基板及びその製造方法 | |
| JP2008091874A (ja) | セラミック回路基板とその製造方法 | |
| JPH1093242A (ja) | 印刷配線基板 | |
| JP5644286B2 (ja) | 電子部品の表面実装方法及び電子部品が実装された基板 | |
| JP2020102593A (ja) | 基板、基板の製造方法及び電子装置 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP4002117B2 (ja) | 多層基板及びその製造方法 | |
| JP4788754B2 (ja) | 部品内蔵配線基板および部品内蔵配線基板の製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2699726B2 (ja) | 半導体装置の実装方法 | |
| JPH1167823A (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP2000013029A (ja) | 高密度配線基板、その製造方法、及びそれを用いた電子装置 | |
| JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP2006303338A (ja) | 多層回路基板とその製造方法 | |
| JP2004221567A (ja) | 半田接合部および多層配線板 | |
| JP3642621B2 (ja) | 導電性ポリイミド樹脂バンプ及びその形成方法 | |
| JP2002050863A (ja) | プリント配線基板の接続方法 | |
| TW201242462A (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component | |
| JP5003528B2 (ja) | 電子部品モジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |