JP2003298239A - 三次元積層モジュール及びそれに用いられる電子部品 - Google Patents

三次元積層モジュール及びそれに用いられる電子部品

Info

Publication number
JP2003298239A
JP2003298239A JP2002092741A JP2002092741A JP2003298239A JP 2003298239 A JP2003298239 A JP 2003298239A JP 2002092741 A JP2002092741 A JP 2002092741A JP 2002092741 A JP2002092741 A JP 2002092741A JP 2003298239 A JP2003298239 A JP 2003298239A
Authority
JP
Japan
Prior art keywords
electronic component
resin insulating
module
electronic components
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002092741A
Other languages
English (en)
Inventor
Tatsuro Saruwatari
達郎 猿渡
Takuo Kodaira
拓郎 小平
Yukio Ono
幸夫 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2002092741A priority Critical patent/JP2003298239A/ja
Publication of JP2003298239A publication Critical patent/JP2003298239A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 組み込みの際の電子部品の破損を防止できる
適切な構造を有する三次元積層モジュールを提供する。 【解決手段】 三次元積層モジュールは、シート状の樹
脂絶縁材料(60)を積層し、該樹脂絶縁材料の積層体
の内部に電子部品(12)を埋設して構成する。特徴と
する点は、電子部品(12)の一つの面(12h)、す
なわち、前記樹脂絶縁材料(60)の載置面(60a)
との接触面が平坦化されていることにある。このため、
従来技術のような脆弱部分(図7(c)の符号A〜D)
を生じず、したがって、前記樹脂絶縁材料の積層体を成
形する際のプレス圧が電子部品に加えられたとしても、
電子部品に破損が起きず、電子部品を埋め込む際の破損
を防止できる適切な構造を有する三次元積層モジュール
及びそれに用いられる電子部品を提供することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品の高密度
実装が可能な三次元積層モジュール及びそれに用いられ
る電子部品に関する。
【0002】
【従来の技術】従来より、電子部品の高密度実装への取
り組みとして、パッケージの小型化が精力的に行われて
きた。たとえば、最近では、チップサイズパッケージ
(CSP)や、パッケージそのものを不要にした究極の
ベアチップ実装も実現しつつある。しかし、これらは、
いずれも複数の電子部品を二次元的(平面的)に並べて
実装(平面実装方式)することを前提とするものであ
り、単純計算で、それぞれの電子部品の面積を足し合わ
せたサイズ以下に、実装面積を削減できないという原理
上の限界がある。
【0003】一方、上記の平面実装方式の限界を打破す
るものとして、三次元積層方式が注目されている。これ
は、電子部品を実装した層(平面実装層)を、あたかも
ビルディングのように積み重ねたものである。多層化す
ることによって上記の平面実装方式で無視されていた空
間利用を図り、平面実装方式の限界を一気に越え、格段
の高密度化を実現するというものである。積層数をnと
するとき、単純計算で、平面実装方式と比べてn倍の実
装密度向上を図ることができる。
【0004】三次元積層方式を適用したモジュール(以
下「三次元積層モジュール」という)としては、たとえ
ば、特開平9−232503号公報に記載されたものが
知られている。この公報記載の三次元積層モジュール
は、概略的に、半導体チップ(以下、便宜的に「電子部
品」という)を搭載した薄い配線フィルムと、薄い接着
フィルムとを交互に積層した構造を有している。配線フ
ィルムの主材料はエポキシ、ポリイミドまたはアラミド
であり、また、接着フィルムの主材料はエポキシまたは
ポリイミドである。これらはいずれも有機系材料(樹脂
絶縁材料)であり、配線フィルムと接着フィルムの接合
は、所定の圧力を加える「プレス」によって行うものと
されている。
【0005】図6(a)は、三次元積層モジュール1の
構造図である。この図において、2は樹脂絶縁材料の積
層体である。この積層体2の内部に所要の電子部品(図
では便宜的に四つの電子部品3〜6)が三次元的に埋め
込まれ、さらに、特に必須ではないが、積層体2の表面
に電子部品7、8が外付けされている。なお、“電子部
品”とは、半導体チップ、トランジスタ、抵抗素子、容
量素子、インダクタンス素子またはその他の電気的部品
の総称である。
【0006】図示のとおり、この三次元積層モジュール
1にあっては、積層体2の内部に四つの電子部品3〜6
を多層(図示の例では2層)で埋め込んでいるから、た
とえば、前述の平面実装方式と比べて、単純計算でn倍
(図ではn=2であるので、2倍)の実装密度向上が得
られる。
【0007】ここに、電子部品3〜6を内部に有する樹
脂絶縁材料の積層体2は、以下のようにして製作され
る。図6(b)、(c)は、その製造工程図である。こ
の図において、2a及び2bは、それぞれシート状の樹
脂絶縁材料である。これらの樹脂絶縁材料2a、2bは
熱可塑性または熱硬化性もしくは感光性を有する素材で
あり、たとえば、熱可塑性を有する素材である場合は、
所定の圧力Paで熱プレスをかけることによって軟化流
動し、且つ、所定の冷却期間を経て硬化するという特性
を持っている。
【0008】今、図示のとおりに、一の樹脂絶縁材料2
aの上に電子部品5、6を載置し、その上に二の樹脂絶
縁材料2bを被せた状態で、プレス板9で二の樹脂絶縁
材料2bを上から所定の圧力Paと温度で加熱プレスす
ると、二の樹脂絶縁材料2bが軟化流動し、電子部品
5、6を取り囲むように一の樹脂絶縁材料2aと一体化
して、電子部品5、6を内部に有する積層体2′が製作
される。なお、この積層体2′は、図6(a)の積層体
2の下半分(電子部品5、6を有する部分)に相当す
る。
【0009】ここで、三次元積層モジュール1に埋め込
まれる電子部品3〜6について、具体的に説明する。図
7(a)、(b)は、代表的に示す一つの電子部品(便
宜的に電子部品5とする)の外観図及び断面図である。
この電子部品5は、リフロー半田付けのための表面実装
素子(いわゆるSMD;Surface Mounte
d Device)と呼ばれる外観形状を持つ、たとえ
ば、積層コンデンサである。この電子部品5は、誘電体
を主材料として小さな箱形に成形された本体5aの内部
に、複数(図では四つであるが、これは一例である)の
内部電極5b〜5eを等間隔で対向配置すると共に、本
体5aの両端に取り付けられた外部電極5f、5gに、
内部電極5b〜5eの端部を交互に接続して構成されて
いる。
【0010】さて、SMDにおける外部電極5f、5g
は、本体5aの両端にキャップ状に取り付けられてお
り、この外部電極5f、5gは、本体5aの各側面から
厚み“Da”だけ飛び出している。なお、図において、
“Db”は本体5aの図面縦方向の寸法である。
【0011】
【発明が解決しようとする課題】しかしながら、上記の
ように製作された三次元積層モジュール1にあっては、
本体5aの各側面から厚み“Da”だけ飛び出した外部
電極5f、5gを有する電子部品5(及び電子部品3、
4、6;以下、電子部品5で代表)を埋め込む構造とな
っていたため、樹脂絶縁材料2a、2bをプレスする際
に、電子部品5の脆弱部分に破損を生じることがあると
いう問題点があった。
【0012】本件発明者らの検討によれば、上記の破損
の原因は、『プレスに伴う圧力が電子部品5に加えられ
ると、図7(c)に示すように、外部電極5f、5gと
の境界部分A〜Dにおいて本体5aに撓み(図中の波線
参照)が生じ、その撓みが限界を超えたときに、同境界
部分A〜Dの全てまたは一部に亀裂や欠けなどの破損が
起きるため』であることを見い出した。
【0013】したがって、本発明の目的は、電子部品を
埋め込む際の破損を防止できる適切な構造を有する三次
元積層モジュール及びそれに用いられる電子部品を提供
することにある。
【0014】
【課題を解決するための手段】本発明に係る三次元積層
モジュールは、上記目的を達成するために、以下の構成
を備える。すなわち、シート状の樹脂絶縁材料を積層
し、該樹脂絶縁材料の積層体の内部に電子部品を埋設し
て構成した三次元積層モジュールにおいて、前記電子部
品の、前記樹脂絶縁材料の載置面との接触面が平坦化さ
れていることを特徴とするものである。また、本発明に
係る三次元積層モジュール用電子部品は、シート状の樹
脂絶縁材料を積層して構成された三次元積層モジュール
の、該樹脂絶縁材料の積層体の内部に埋設して用いられ
る電子部品であって、前記電子部品は、箱形に成形され
た本体と、その本体の両端に取り付けられた外部電極と
を有し、該外部電極は、前記両端における前記接触面を
除く部分の全てまたは一部に取り付けられていることを
特徴とするものである。
【0015】また、上記発明の好ましい態様は、前記樹
脂絶縁材料の積層体は、前記シート状の樹脂絶縁材料に
所定の圧力を加えて形成されることを特徴とするもので
ある。
【0016】ここで、「シート状」とは、任意の厚みを
持った膜の状態のことをいい、少なくともその膜のすべ
てが熱可塑性または熱硬化性もしくは感光性の樹脂絶縁
材料であるもののことをいう。または、その膜が主に、
熱可塑性または熱硬化性もしくは感光性の樹脂絶縁材料
で構成されていてもよく、この場合、たとえば、樹脂付
き銅箔(RCC)等の銅箔がついているタイプの材料であ
ってもよい。また、「箱形」とは、一つの面が前記樹脂
絶縁材料の載置面との接触面となる形状のことをいい、
典型的には直方体や六面体を意味するが、これに限定さ
れない。上記の“接触面”を有するものであればよく、
たとえば、六面体を越える多面体であってもよく、ある
いは、上記の“接触面”以外の部分のすべてまたは一部
を曲面とするものであってもよい。また、「所定の圧力
を加える」とは、樹脂絶縁材料の積層体の内部に電子部
品を埋設する際に行われる代表作業の一つをいう。この
作業には樹脂絶縁材料が熱可塑性や熱硬化性のものであ
る場合、熱の印加が含まれる。または、感光性のもので
ある場合、光の照射が含まれる。
【0017】本発明では、電子部品の下面、すなわち、
前記樹脂絶縁材料の載置面との接触面が平坦化されてい
るため、従来技術のような撓みが発生せず、脆弱部分
(図7(c)の符号A〜D)を生じない。したがって、
前記樹脂絶縁材料の積層体を成形する際のプレス圧が電
子部品に加えられたとしても、電子部品に破損が起き
ず、前記の課題を達成した三次元積層モジュール及びそ
れに用いられる電子部品を提供することができる。
【0018】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、以下の説明における
様々な細部の特定ないし実例および数値や文字列その他
の記号の例示は、本発明の思想を明瞭にするための、あ
くまでも参考であって、それらのすべてまたは一部によ
って本発明の思想が限定されないことは明らかである。
また、周知の手法、周知の手順、周知のアーキテクチャ
および周知の回路構成等(以下「周知事項」)について
はその細部にわたる説明を避けるが、これも説明を簡潔
にするためであって、これら周知事項のすべてまたは一
部を意図的に排除するものではない。かかる周知事項は
本発明の出願時点で当業者の知り得るところであるの
で、以下の説明に当然含まれている。
【0019】図1は、本発明の思想を適用した三次元積
層モジュールの概念的構造図であり、この図は、完成状
態またはそれに近い状態の三次元積層モジュールの断面
を示している。
【0020】ここに、“モジュール(英:modul
e)”とは、一般に「規格化された構成単位」のことを
意味する。モジュールはユニットや部品の一種とも解さ
れるが、ユニットは通常、交換可能な構成要素として位
置づけられ、また、部品はそれ自体が最小の構成単位と
して位置づけられるのに対して、モジュールは、交換を
想定しないことが多く、さらに、特定の機能を持つもの
として設計製作されることが多い。
【0021】しかしながら、厳密な区分が定められてい
ないことも事実であるから、本明細書においては、この
用語(“モジュール”)を以下のように定義して用いる
こととする。すなわち、モジュールとは、その内部に、
半導体チップ、トランジスタ、抵抗素子、容量素子また
はその他の電子部品(これらを総称して「電子部品」と
いう)を一つまたは複数(異なる種類の電子部品の組み
合わせを含む)実装して所要の電子回路機能を実現した
ものであり、且つ、市場において単独で流通可能なもの
のことをいう。任意の電子機器に組み込んだ(実装し
た)後の交換容易性は考慮しない。コネクタ等によって
着脱可能な実装形態であってもよいし、半田付け等によ
ってほぼ固定状態で実装される形態であってもよい。
【0022】これから説明する本実施の形態の三次元積
層モジュール(以下、単に「モジュール」という)は、
特に限定しないが、たとえば、携帯電話機や無線通信機
能付き携帯情報端末におけるRF(高周波)部の構成要
素であるパワーアンプモジュール、アンテナスイッチモ
ジュール、または、それらを一体化したRFモジュール
などとして機能することができるものであり、それ自体
を製品として市場に流通させることができるものであ
る。
【0023】また、以下の説明からも明らかになるが、
本実施の形態の究極のポイントは、当該モジュールに実
装する電子部品の外部電極の形状にある(詳しくは後
述)。この形状を採用したことによって、冒頭で説明し
た本発明の課題(モジュール製造時の電子部品の破損防
止)を達成することができる。したがって、かかる電子
部品そのものを市場に流通させた場合は、他のモジュー
ル製造者にも同様の利益(本発明の課題達成)を与える
ことができ、当該産業分野の発展に大きく寄与するか
ら、以下の説明は、モジュールそれ自体と、そのモジュ
ールに実装される電子部品の二つに係る発明思想を含
む。
【0024】図において、モジュール10は、樹脂絶縁
材料の積層体11を有して構成されている。樹脂絶縁材
料の積層体11は、任意の電子部品(図では便宜的に六
つの電子部品12〜17)を埋め込み状態で保持するた
めの要素であり、絶縁性を有すると共に、熱可塑性また
は熱硬化性または感光性を有する樹脂、たとえば、液晶
ポリマに代表される熱可塑性樹脂や、エポキシ等の熱硬
化性樹脂などによって構成される。さらに、図示は略す
が樹脂絶縁材料の積層体11の表面(図面に向かって上
側の面;好ましくは側面も)を保護するためのカバーを
取り付けてもよい。カバーは比較的頑丈な素材、たとえ
ば、ステンレスやアルミ合金である。なお、モジュール
10が高周波を取り扱う場合は、EMI(Electr
o Magnetic Interference)対
策のために、カバーの素材として電磁遮蔽効果(シール
ド効果)を有するものを採用することが望ましい。
【0025】また、樹脂絶縁材料の積層体11の下面
(図面に向かって下側の面)に補強のための基体(ベー
ス)を取り付けてもよい。基体の材料には、たとえば、
ガラスエポキシ樹脂、アルミナ、低温焼成ガラス系セラ
ミックなどを使用できる。
【0026】樹脂絶縁材料の積層体11の内部には、上
記のとおり、電子部品12〜17が埋め込まれており、
さらに、樹脂絶縁材料の積層体11の表面には電子部品
18、19が外付けされている。外付けされたものを含
むこれらの電子部品12〜19は、たとえば、特に限定
しないが、GaAsFET(Field Effect
Transistor)などの能動素子部品、積層コ
ンデンサ部品、積層インダクタ部品、薄膜やセラミック
等の抵抗部品、SAW(Surface Acoust
ic Wave)フィルタ等の圧電部品などの受動素子
部品、またはその他の電気的部品である。
【0027】樹脂絶縁材料の積層体11は、n層の積層
部、この例にあっては、2層の積層部(第一積層部11
aと第二積層部11b)から構成されている。第一積層
部11aの内部には四つの電子部品13、14、16、
17が埋め込まれ、第二積層部11bの内部には二つの
電子部品12、15が埋め込まれている。さらに、第一
積層部11aの表面(第一積層部11aと第二積層部1
1bの積層界面)には、埋設配線20〜26が形成され
ており、さらに、埋設配線20、21と電子部品13の
外部電極13a、13bの間がバイア電極27、28に
よって接続され、埋設配線21、22と電子部品14の
外部電極14a、14bの間がバイア電極29、30に
よって接続され、埋設配線23、24と電子部品16の
外部電極16a、16bの間がバイア電極31、32に
よって接続され、埋設配線25、26と電子部品17の
外部電極17a、17bの間がバイア電極33、34に
よって接続されている。
【0028】また、第二積層部11bの表面(樹脂絶縁
材料の積層体11の表面)には、露出配線35〜42が
形成されており、さらに、露出配線35、36と電子部
品12の外部電極12a、12bの間がバイア電極4
3、44によって接続され、露出配線36、37と外付
け電子部品18の外部電極18a、18bの間が直接的
に接続され、露出配線39、40と電子部品15の外部
電極15a、15bの間がバイア電極45、46によっ
て接続され、露出配線41、42と外付け電子部品19
の外部電極19a、19bの間が直接的に接続されてい
る。
【0029】次に、上記モジュール10の製造工程を説
明する。図2は、その工程概念図である。 (イ)電子部品12〜17の製作工程 まず、モジュール10に埋め込まれる電子部品(以下、
外付けされる電子部品18、19と区別するために「埋
め込み電子部品」と称する)12〜17を製作し、また
は市場から入手する。
【0030】これらの埋め込み電子部品12〜17の構
造上の特徴は、たとえば、図3(a)、(b)の外観斜
視図及び断面図に明示される。図3(a)、(b)に示
す埋め込み電子部品12は、モジュール10に埋め込ま
れる埋め込み電子部品12〜17を代表するものであ
り、特に限定しないが、積層コンデンサとして機能する
ものである。
【0031】図3(a)、(b)において、この埋め込
み電子部品12は、誘電体を主材料とする箱形形状(典
型的には直方体または六面体であるが、それ以外の形状
であってもよい。少なくとも後述の“下面”を有する形
状であればよい。)の本体12cの内部に等間隔で対向
配列された複数(図では便宜的に四つ)の電極(「内部
電極」という)12d〜12gを有しており、且つ、そ
の内部電極12d〜12gの端部を一つおきに、本体1
2cの両端に取り付けられた電極(外部電極12a、1
2b)に接続して構成されている。
【0032】冒頭で説明した従来例の電子部品5(図7
参照)と対比すると、本実施の形態における埋め込み電
子部品12〜17は、外部電極12a、12bの形状の
点で相違する。すなわち、従来例の電子部品5は、その
両端部にキャップ状の外部電極5f、5gを備えてお
り、外部電極5f、5gは、本体5aの両端部における
五つの面(上下面、左右側面及び端面)の全てを覆って
いるが、本実施の形態における電子部品12〜17の外
部電極12a、12bは、本体12cの両端部における
四つの面(図では、上面、左右側面及び端面、言い換え
れば“下面”を除く各面)のみを覆っている点で明確に
相違する。
【0033】詳しく説明する。図3(b)に示すよう
に、本実施の形態における電子部品12〜17の外部電
極12a、12bは、断面で見た場合、それぞれ上面覆
い部12a_1、12b_2と、端面覆い部12a_
2、12b_2とからなり、従来の外部電極5f、5g
が具備していた下面覆い部(波線部分12a_3、12
b_3参照)を有していない。このため、図中の仮想線
Laで示すように、電子部品12〜15の下面はほぼフ
ラット(平坦)になっており、どこにも当該仮想線La
以下に突出する部分がない特徴的な外観形状となってい
る。
【0034】(ロ)第一積層部11aの製作工程「図2
(a)、(b)」 まず、SiO2フィラーを適量(たとえば、20vol%程
度)分散させた半硬化状態の2枚のフィルム状の樹脂絶
縁材料11a_1、11a_2を製作する。次いで、一
方の樹脂絶縁材料11a_1を硬化させて単板を形成
し、その単板上の所定位置に電子部品13、14、1
6、17を載置(※)した後、他方の樹脂絶縁材料11
a_2で電子部品13、14、16、17をラミネーシ
ョンする。ここで、ラミネーションはプレス板50を用
いた加熱を伴うプレスによって行い、その温度は、樹脂
絶縁材料11a_2の軟化流動を促す程度の温度、たと
えば、樹脂絶縁材料11a_2が熱可塑性樹脂の液晶ポ
リマであれば340℃程度、熱硬化性樹脂のエポキシ系
樹脂であれば110℃程度、プレス圧Paは、たとえ
ば、共通の10気圧程度とする。なお、ラミネーション
は真空中で行うことが望ましい。これは、電子部品1
3、14、16、17と樹脂絶縁材料11a_2との
間、及び、樹脂絶縁材料11a_1と樹脂絶縁材料11
a_2との間に気泡ができるのを防ぐためである。※こ
こでは、単に電子部品13、14、16、17を“載置
する”と表現しているが、実際には載置した電子部品1
3、14、16、17を動かないように固定(たとえ
ば、熱硬化性等の接着剤で固定)する必要がある。接着
剤で固定した場合、電子部品13、14、16、17の
下面が平坦(フラット)になっていれば、接着剤の物性
及び下面への充填性を考慮する必要がなく、プレス時の
破損を防止できるというメリットもある。
【0035】ラミネーション後、所要の冷却期間(樹脂
絶縁材料11a_2が熱可塑性を有する場合)を経て樹
脂絶縁材料11a_2を硬化させることにより、内部に
電子部品13、14、16、17を埋め込んだ第一積層
部11aが生成される。
【0036】(ハ)埋設配線20〜26及びバイア電極
27〜34の形成工程「図2(c)〜(e)」 まず、第一積層部11aの表面に、たとえば、CO2
ーザ加工やドリル加工またはエッチング加工(または、
絶縁材料に感光性材料を用いた場合は、フォトリソグラ
フィー)などにより、開口部51〜58を形成する。開
口部51〜58の位置は、電子部品13、14、16、
17のそれぞれの外部電極13a、13b、14a、1
4b、16a、16b、17a、17bの上面覆い部
(図3(b)の外部電極12a、12bの上面覆い部1
2a_1、12b_1を参照)の位置に合致し、また、
開口部51〜58の深さは、電子部品13、14、1
6、17のそれぞれの外部電極13a、13b、14
a、14b、16a、16b、17a、17bの上面覆
い部に達する(上面覆い部の表面が充分に露出する)程
度とする。
【0037】次に、第一積層部11aの表面を覆い、且
つ、開口部51〜58を埋めるようにして導電材料(た
とえば、金)59を積層し、導電材料59の必要な部分
だけを残してパターニングする。これにより、第一積層
部11aの表面に当該材料からなる埋設配線20〜26
が形成され、且つ、開口部51〜58の内部に充填され
た導電材料59により、バイア電極27〜34が形成さ
れる。
【0038】以上のようにして第一積層部11aが製作
される。その後、同様の手法で、第一積層部11aの上
に第二積層部11bを形成し、所要の外付け電子部品1
8、19を取り付け、図1のモジュール10ができあが
る。
【0039】さて、本実施の形態におけるモジュール1
0の特徴は、先に説明したとおり、下面をフラットにし
た電子部品12〜17を埋め込み電子部品として用いる
点にある。図3(c)は、その概念図である。代表して
示す埋め込み電子部品12の下面12hはフラットにな
っている。この下面12hは、樹脂絶縁材料60(埋め
込み電子部品13〜17であれば、図2の樹脂絶縁材料
11a_1に相当)の載置面60aと接する面である。
今、この下面12hをフラットにした埋め込み電子部品
12に、電子部品12それ自体を破壊しない程度の適当
な圧力Pbを上から加えると、電子部品12の下面12
hと載置面60aとの間に応力Pc(Pc=Pb)が生
じるが、この応力Pcは下面12hと載置面60aとの
間において面内均一であり、本体12cに撓みは生じな
い。
【0040】したがって、本実施の形態においては、冒
頭で説明した従来例の問題点、すなわち、『プレスに伴
う圧力が電子部品5に加えられた場合に、図7(c)に
示すように、外部電極5f、5gとの境界部分A〜Dに
おいて本体5aに撓み(図中の波線参照)が生じ、その
撓みが限界を超えたときに、同境界部分A〜Dの全てま
たは一部に亀裂や欠けなどの破損が起きる』ことがな
く、その結果、従来の問題点を解決して、電子部品を埋
め込む際の破損を防止できる適切な構造を有する三次元
積層モジュール及びそれに用いられる電子部品を提供す
ることができるという有益なメリットが得られる。
【0041】なお、以上の説明では、埋め込み電子部品
12〜17の外部電極の一部(下面覆い部;図3(b)
の符号12a_3、12b_3参照)を取り除いている
が、この実施態様に限定されない。要は、埋め込み電子
部品12〜17の下面12h、詳しくは、樹脂絶縁材料
60(埋め込み電子部品13、14、16、17にあっ
ては、図2の樹脂絶縁材料11a_1)の載置面60a
に接する面が結果的にフラット(平坦)になる態様であ
ればよい。
【0042】以下、好ましい他の変形態様について、図
面を参照しながら説明する。 (第一の変形態様)図4(a)、(b)において、この
埋め込み電子部品70は、誘電体を主材料とする箱形形
状の本体70aの内部に等間隔で対向配列された複数
(図では便宜的に四つ)の内部電極70b〜70eを有
しており、且つ、その内部電極70b〜70eの端部を
一つおきに、本体70aの両端に取り付けられた外部電
極70f、70gに接続して構成されている。
【0043】冒頭で説明した従来例の電子部品5(図7
参照)と対比すると、この変形態様における埋め込み電
子部品70も、外部電極70f、70gの形状の点で相
違する。すなわち、従来例の電子部品5は、その両端部
にキャップ状の外部電極5f、5gを備えており、外部
電極5f、5gは、本体5aの両端部における五つの面
(上下面、左右側面及び端面)の全てを覆っているが、
この変形態様における埋め込み電子部品70の外部電極
70h、70gは、本体70aの両端部における一つの
面(端面)のみを覆っている点で明確に相違する。
【0044】詳しく説明すれば、図3(b)に示すよう
に、この変形態様における埋め込み電子部品70の外部
電極70f、70gは、それぞれ端面覆い部70a_
1、70b_1だけからなり、従来の外部電極5f、5
gが具備していた上面覆い部や下面覆い部の双方を有し
ていない。このため、図中の仮想線Lbで示すように、
埋め込み電子部品70の下面はほぼフラット(平坦)に
なっており、どこにも当該仮想線Lb以下に突出する部
分がない特徴的な外観形状となっている。
【0045】このように、この変形態様においても、図
4(c)にその概念図を示すように、埋め込み電子部品
70の下面70hをフラットにしたから、埋め込み電子
部品70に電子部品70それ自体を破壊しない程度の適
当な圧力Pbを上から加えた際、電子部品70の下面7
0hと樹脂絶縁材料60の載置面60aとの間に生じる
応力Pc(Pc=Pb)は下面70hと載置面60aと
の間において面内均一となり、本体70aに撓みは生じ
ない。
【0046】(第二及び第三の変形態様)図5(a)に
おいて、この埋め込み電子部品80は、本体80aの両
端部に外部電極80b、80cを有している。また、図
5(b)において、この埋め込み電子部品90も、本体
90aの両端部に外部電極90b、90cを有してい
る。外部電極80b、80cは、本体80aの両端部に
おけるそれぞれの上面と端面のみを覆い、また、外部電
極90b、90cは、本体90aの両端部におけるそれ
ぞれの上面、左右側面及び端面のみを覆う。すなわち、
いずれも下面を覆う部分がなく、したがって、これらの
第二及び第三変形態様にあっても、埋め込み電子部品8
0、90の下面はほぼフラット(平坦)になっている。
【0047】このように、これらの変形態様において
も、図5(c)にその概念図を示すように、埋め込み電
子部品80、90の下面80d、90dをフラットにし
たから、埋め込み電子部品80、90に電子部品80、
90それ自体を破壊しない程度の適当な圧力Pbを上か
ら加えた際、電子部品80、90の下面80d、90d
と樹脂絶縁材料60の載置面60aとの間に生じる応力
Pc(Pc=Pb)は下面80d、90dと載置面60
aとの間において面内均一となり、本体80a、90a
に撓みは生じない。
【0048】したがって、以上の第一〜第三の変形態様
においても、冒頭で説明した従来例の問題点、すなわ
ち、『プレスに伴う圧力が電子部品5に加えられた場合
に、図7(c)に示すように、外部電極5f、5gとの
境界部分A〜Dにおいて本体5aに撓み(図中の波線参
照)が生じ、その撓みが限界を超えたときに、同境界部
分A〜Dの全てまたは一部に亀裂や欠けなどの破損が起
きる』ことがなく、その結果、従来の問題点を解決し
て、電子部品を埋め込む際の破損を防止できる適切な構
造を有する三次元積層モジュール及びそれに用いられる
電子部品とすることができる。
【0049】
【発明の効果】本発明によれば、電子部品の下面、すな
わち、前記樹脂絶縁材料の載置面との接触面が平坦化さ
れているため、従来技術のような脆弱部分(図7(c)
の符号A〜D)を生じない。したがって、前記樹脂絶縁
材料の積層体を成形する際のプレス圧が電子部品に加え
られたとしても、電子部品に破損が起きず、電子部品を
埋め込む際の破損を防止できる適切な構造を有する三次
元積層モジュール及びそれに用いられる電子部品を提供
することができる。
【図面の簡単な説明】
【図1】本発明の思想を適用した三次元積層モジュール
の概念的構造図である。
【図2】本実施の形態におけるモジュール10の製造工
程の一部を示す図である。
【図3】埋め込み電子部品12〜17の外観斜視図、断
面図及び作用説明図である。
【図4】第一の変形態様の外観斜視図、断面図及び作用
説明図である。
【図5】第二及び第三の変形態様の外観斜視図、断面図
及び作用説明図である。
【図6】従来のモジュール構造図及びその製造工程図で
ある。
【図7】従来の電子部品の外観図、断面図及び不具合説
明図である。
【符号の説明】
10 モジュール(三次元積層モジュール) 11 積層体 11a 第一積層部(積層体) 11a_1 樹脂絶縁材料 11a_2 樹脂絶縁材料 11b 第二積層部(積層体) 12 電子部品 12a 外部電極 12b 外部電極 12c 本体 12h 下面(接触面) 13 電子部品 13a 外部電極 13b 外部電極 14 電子部品 14a 外部電極 14b 外部電極 15 電子部品 15a 外部電極 15b 外部電極 16 電子部品 16a 外部電極 16b 外部電極 17 電子部品 17a 外部電極 17b 外部電極 60 樹脂絶縁材料 60a 載置面 70 電子部品 70a 本体 70f 外部電極 70g 外部電極 70h 下面(接触面) 80 電子部品 80a 本体 80b 外部電極 80c 外部電極 80d 下面(接触面) 90 電子部品 90a 本体 90b 外部電極 90c 外部電極 90d 下面(接触面)
フロントページの続き (72)発明者 大野 幸夫 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 Fターム(参考) 5E346 AA12 AA13 CC04 CC09 CC17 CC18 CC21 DD02 DD07 DD32 EE08 EE18 EE20 FF45 GG07 GG15 GG22 GG28 HH07 HH33 HH40

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シート状の樹脂絶縁材料を積層し、該樹
    脂絶縁材料の積層体の内部に電子部品を埋設して構成し
    た三次元積層モジュールにおいて、 前記電子部品の、前記樹脂絶縁材料の載置面との接触面
    が平坦化されていることを特徴とする三次元積層モジュ
    ール。
  2. 【請求項2】 前記樹脂絶縁材料の積層体は、前記シー
    ト状の樹脂絶縁材料に所定の圧力を加えて形成されるこ
    とを特徴とする請求項1記載の三次元積層モジュール。
  3. 【請求項3】 前記電子部品は、箱形に成形された本体
    と、その本体の両端に取り付けられた外部電極とを有
    し、該外部電極は、前記両端における前記接触面を除く
    部分の全てまたは一部に取り付けられていることを特徴
    とする請求項1記載の三次元積層モジュール。
  4. 【請求項4】 シート状の樹脂絶縁材料を積層して構成
    された三次元積層モジュールの、該樹脂絶縁材料の積層
    体の内部に埋設して用いられる電子部品であって、 前記電子部品は、 箱形に成形された本体と、 その本体の両端に取り付けられた外部電極とを有し、 該外部電極は、前記両端における前記接触面を除く部分
    の全てまたは一部に取り付けられていることを特徴とす
    る三次元積層モジュール用電子部品。
  5. 【請求項5】 前記樹脂絶縁材料の積層体は、前記シー
    ト状の樹脂絶縁材料に所定の圧力を加えて形成されるこ
    とを特徴とする請求項4記載の三次元積層モジュール用
    電子部品。
JP2002092741A 2002-03-28 2002-03-28 三次元積層モジュール及びそれに用いられる電子部品 Withdrawn JP2003298239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002092741A JP2003298239A (ja) 2002-03-28 2002-03-28 三次元積層モジュール及びそれに用いられる電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002092741A JP2003298239A (ja) 2002-03-28 2002-03-28 三次元積層モジュール及びそれに用いられる電子部品

Publications (1)

Publication Number Publication Date
JP2003298239A true JP2003298239A (ja) 2003-10-17

Family

ID=29386687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002092741A Withdrawn JP2003298239A (ja) 2002-03-28 2002-03-28 三次元積層モジュール及びそれに用いられる電子部品

Country Status (1)

Country Link
JP (1) JP2003298239A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261245A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006310421A (ja) * 2005-04-27 2006-11-09 Cmk Corp 部品内蔵型プリント配線板とその製造方法
JP2018515925A (ja) * 2015-05-07 2018-06-14 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングConti Temic microelectronic GmbH プリント基板およびプリント基板を製造する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261245A (ja) * 2005-03-15 2006-09-28 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP2006310421A (ja) * 2005-04-27 2006-11-09 Cmk Corp 部品内蔵型プリント配線板とその製造方法
JP2018515925A (ja) * 2015-05-07 2018-06-14 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングConti Temic microelectronic GmbH プリント基板およびプリント基板を製造する方法

Similar Documents

Publication Publication Date Title
JP4557186B2 (ja) 無線icデバイスとその製造方法
US10595413B2 (en) Board having electronic element, method for manufacturing the same, and electronic element module including the same
US20100155126A1 (en) Fine wiring package and method of manufacturing the same
JPH1131751A (ja) 中空パッケージとその製造方法
JPH10229161A (ja) 電子部品及び電子部品の製造方法
JP5186102B2 (ja) マイクロホンパッケージの製造方法及びマイクロホンパッケージ
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR20010041593A (ko) 다수의 반도체 칩을 포함하는 반도체 소자
JP3776637B2 (ja) 半導体装置
US20210059044A1 (en) Electronic Device Having an Electronic Component Packaged in a Compact Component Carrier With Shielding Cavities
JP4549171B2 (ja) 混成集積回路装置
US20160066428A1 (en) Component-embedded substrate and communication module
JP2006107419A (ja) メモリカード構造とその製造方法
JP4619807B2 (ja) 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
JP2003298239A (ja) 三次元積層モジュール及びそれに用いられる電子部品
JP2006107420A (ja) メモリカード構造とその製造方法
JP2008113894A (ja) 半導体装置及び、電子装置
KR20170008048A (ko) 전자 소자 모듈 및 그 제조 방법
JP4942452B2 (ja) 回路装置
US20120261816A1 (en) Device package substrate and method of manufacturing the same
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
JP2008187144A (ja) 回路装置およびその製造方法
JP2003283139A (ja) 電子部品埋め込み基板
JP2003283138A (ja) 三次元積層モジュール
JP2004087895A (ja) パッケージ部品およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607