CN108598097A - 形成穿通硅通孔结构的方法及形成图像传感器的方法 - Google Patents
形成穿通硅通孔结构的方法及形成图像传感器的方法 Download PDFInfo
- Publication number
- CN108598097A CN108598097A CN201810017018.0A CN201810017018A CN108598097A CN 108598097 A CN108598097 A CN 108598097A CN 201810017018 A CN201810017018 A CN 201810017018A CN 108598097 A CN108598097 A CN 108598097A
- Authority
- CN
- China
- Prior art keywords
- groove
- tube core
- etching processing
- metal
- interconnection metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 20
- 239000010703 silicon Substances 0.000 title claims abstract description 20
- 238000003384 imaging method Methods 0.000 title claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 137
- 229910052751 metal Inorganic materials 0.000 claims abstract description 135
- 239000002184 metal Substances 0.000 claims abstract description 135
- 238000012545 processing Methods 0.000 claims abstract description 113
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010410 layer Substances 0.000 claims description 87
- 239000004020 conductor Substances 0.000 claims description 24
- 238000005137 deposition process Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000002305 electric material Substances 0.000 claims description 2
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 16
- 229910004444 SUB1 Inorganic materials 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 101000864342 Homo sapiens Tyrosine-protein kinase BTK Proteins 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 102100029823 Tyrosine-protein kinase BTK Human genes 0.000 description 10
- 101000621427 Homo sapiens Wiskott-Aldrich syndrome protein Proteins 0.000 description 8
- 102100023034 Wiskott-Aldrich syndrome protein Human genes 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 241001133184 Colletotrichum agaves Species 0.000 description 1
- 229910004438 SUB2 Inorganic materials 0.000 description 1
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- BLOIXGFLXPCOGW-UHFFFAOYSA-N [Ti].[Sn] Chemical compound [Ti].[Sn] BLOIXGFLXPCOGW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 101150018444 sub2 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及一种形成穿通硅通孔结构的方法，包括：从第一管芯的上表面进行第一刻蚀处理以形成第一凹槽，所述第一凹槽穿过所述第一管芯中的半导体衬底，其中，所述第一管芯的下表面与第二管芯连接在一起；从所述第一凹槽的底部进行第二刻蚀处理以形成与所述第一凹槽连通的第二凹槽，所述第二凹槽穿过所述第一管芯中的第一互连金属中形成的缺口；对所述第一凹槽和所述第二凹槽一起进行第三刻蚀处理以加深所述第一凹槽和所述第二凹槽，从而使得所述第一凹槽的底部到达所述第一互连金属，并使得所述第二凹槽的底部到达所述第二管芯中的第二互连金属。本公开还涉及一种形成图像传感器的方法。本公开能够简化工艺流程。
Description
技术领域
本公开涉及半导体技术领域，具体来说，涉及一种形成穿通硅通孔结构的方法及形成图像传感器的方法。
背景技术
在当前的半导体技术中，穿通硅通孔(TSV)结构可用于提供从管芯背面到管芯正面的电连接。
因此，存在对新技术的需求。
发明内容
本公开的一个目的是提供一种形成穿通硅通孔结构的方法及形成图像传感器的方法。
根据本公开的第一方面，提供了一种形成穿通硅通孔结构的方法，包括：从第一管芯的上表面进行第一刻蚀处理以形成第一凹槽，所述第一凹槽穿过所述第一管芯中的半导体衬底，其中，所述第一管芯的下表面与第二管芯连接在一起；从所述第一凹槽的底部进行第二刻蚀处理以形成与所述第一凹槽连通的第二凹槽，所述第二凹槽穿过所述第一管芯中的第一互连金属中形成的缺口；对所述第一凹槽和所述第二凹槽一起进行第三刻蚀处理以加深所述第一凹槽和所述第二凹槽，从而使得所述第一凹槽的底部到达所述第一互连金属，并使得所述第二凹槽的底部到达所述第二管芯中的第二互连金属。
在一些实施例中，在所述第一刻蚀处理中使得所述第一凹槽到达第一预定深度，所述第一预定深度到所述第一管芯的上表面的距离小于所述第一互连金属到所述第一管芯的上表面的距离。
在一些实施例中，在所述第二刻蚀处理中使得所述第二凹槽到达第二预定深度，所述第二预定深度到所述第一管芯的上表面的距离小于所述第二互连金属到所述第一管芯的上表面的距离。
在一些实施例中，在所述第二刻蚀处理中，形成的所述第二凹槽的宽度小于所述缺口的宽度；以及在所述第三刻蚀处理中，在加深所述第二凹槽的同时还加宽所述第二凹槽，以使得所述第二凹槽的侧部到达所述第一互连金属。
在一些实施例中，所述方法还包括：在所述第一刻蚀处理之后、所述第二刻蚀处理之前，通过沉积处理在所述第一凹槽的侧部上形成保护层；以及在所述第三刻蚀处理之后，在所述第一凹槽和所述第二凹槽中填充导电材料，所述导电材料与所述第一互连金属和所述第二互连金属电接触。
在一些实施例中，所述方法还包括：在所述第一刻蚀处理之前，通过沉积处理在所述第一管芯的上表面形成硬掩膜层。
根据本公开的第二方面，提供了一种形成图像传感器的方法，包括：从第一管芯的上表面进行第一刻蚀处理以形成第一凹槽，所述第一凹槽穿过所述第一管芯中的半导体衬底，其中，所述第一管芯的下表面与第二管芯连接在一起，所述半导体衬底中形成有像素单元；从所述第一凹槽的底部进行第二刻蚀处理以形成与所述第一凹槽连通的第二凹槽，所述第二凹槽穿过所述第一管芯中的第一互连金属中形成的缺口；对所述第一凹槽和所述第二凹槽一起进行第三刻蚀处理以加深所述第一凹槽和所述第二凹槽，从而使得所述第一凹槽的底部到达所述第一互连金属，并使得所述第二凹槽的底部到达所述第二管芯中的第二互连金属。
在一些实施例中，在所述第一刻蚀处理中使得所述第一凹槽到达第一预定深度，所述第一预定深度到所述第一管芯的上表面的距离小于所述第一互连金属到所述第一管芯的上表面的距离。
在一些实施例中，在所述第二刻蚀处理中使得所述第二凹槽到达第二预定深度，所述第二预定深度到所述第一管芯的上表面的距离小于所述第二互连金属到所述第一管芯的上表面的距离。
在一些实施例中，在所述第二刻蚀处理中，形成的所述第二凹槽的宽度小于所述缺口的宽度；以及在所述第三刻蚀处理中，在加深所述第二凹槽的同时还加宽所述第二凹槽，以使得所述第二凹槽的侧部到达所述第一互连金属。
在一些实施例中，所述方法还包括：在所述第一刻蚀处理之后、所述第二刻蚀处理之前，通过沉积处理在所述第一凹槽的侧部上形成保护层；以及在所述第三刻蚀处理之后，在所述第一凹槽和所述第二凹槽中填充导电材料，所述导电材料与所述第一互连金属和所述第二互连金属电接触。
在一些实施例中，所述方法还包括：在所述第一刻蚀处理之前，通过沉积处理在所述第一管芯的上表面形成硬掩膜层。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1至5是分别示出了在根据本公开一个示例性实施例来形成穿通硅通孔结构的一个方法示例的各个步骤处的第一管芯和第二管芯的截面的示意图。
图6至10是分别示出了在根据本公开一个示例性实施例来形成图像传感器的一个方法示例的各个步骤处的图像传感器的截面的示意图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
在本公开中，对“一个实施例”、“一些实施例”的提及意味着结合该实施例描述的特征、结构或特性包含在本公开的至少一个实施例、至少一些实施例中。因此，短语“在一个实施例中”、“在一些实施例中”在本公开的各处的出现未必是指同一个或同一些实施例。此外，在一个或多个实施例中，可以任何合适的组合和/或子组合来组合特征、结构或特性。
下面结合图1至4对在一些实施例中的本公开的形成穿通硅通孔结构的方法进行描述。
从第一管芯D1的上表面进行第一刻蚀处理以形成第一凹槽T1，第一凹槽T1穿过第一管芯D1中的第一半导体衬底SUB1，如图2所示。本领域技术人员可以理解，在进行第一刻蚀处理之前，可以对第一管芯D1的上表面施加光致抗蚀剂层，然后对该光致抗蚀剂层进行图案化以暴露出将要在第一刻蚀处理中刻蚀的区域，以便进行第一刻蚀处理。
其中，如图1所示，第一管芯D1与第二管芯D2连接(例如，通过晶圆键合技术)在一起，并且第一管芯D1位于第二管芯D2之上。在本公开中，用语“第一管芯”指附图中连接界面BI之上的管芯，用语“第二管芯”指附图中连接界面BI之下的管芯。在一些实施例中，第一管芯D1的上表面为靠近半导体衬底一侧的表面，第一管芯D1的下表面为靠近金属互连层一侧的表面；第二管芯D2的上表面可以为靠近半导体衬底一侧的表面，第二管芯D2的下表面可以为靠近金属互连层一侧的表面。本领域技术人员可以理解，在一些实施例中，第二管芯D2也可以与上述情况相反地设置，即第二管芯D2的上表面为靠近金属互连层一侧的表面，第二管芯D2的下表面为靠近半导体衬底一侧的表面。
在第一刻蚀处理中控制刻蚀的深度，使得第一凹槽T1到达第一预定深度，第一预定深度到第一管芯D1的上表面的距离小于第一互连金属M1到第一管芯D1的上表面的距离。即以附图中所示的角度来说，第一凹槽T1的底部低于第一半导体衬底SUB1的下表面、但高于第一互连金属M1的上表面。控制刻蚀的深度可以通过控制刻蚀时间或者利用刻蚀停止层来实现。例如，可以将第一半导体衬底SUB1与第一金属互连层之间的隔离层(图中未示出)作为刻蚀停止层。
从第一凹槽T1的底部进行第二刻蚀处理以形成与第一凹槽T1连通的第二凹槽T2，第二凹槽T2穿过第一管芯D1中的第一互连金属M1中形成的缺口，如图3所示。本领域技术人员可以理解，在进行第二刻蚀处理之前，可以对第一管芯D1暴露出的表面(例如，第一管芯D1的上表面以及第一凹槽T1的底部)施加光致抗蚀剂层，然后对该光致抗蚀剂层进行图案化以暴露出将要在第二刻蚀处理中刻蚀的区域，以便进行第二刻蚀处理。
其中，第一互连金属M1是指第一管芯D1中的第一金属互连层中形成的金属连线，例如金属铜连线。第一金属互连层还包括第一金属间电介质层IMD1，第一互连金属M1位于第一金属间电介质层IMD1中。尽管图中所示出的第一金属间电介质层IMD1为一个，但本领域技术人员可以理解，第一金属互连层包括的第一金属间电介质层IMD1还可以为更多个。在第一管芯D1的形成过程中，在形成第一金属互连层IMD1时，在第一互连金属M1中形成了用于在后续处理中形成管芯间互连的TSV结构的缺口。
在第二刻蚀处理中控制刻蚀的深度，使得第二凹槽T2到达第二预定深度，第二预定深度到第一管芯D1的上表面的距离小于第二互连金属M2到第一管芯D1的上表面的距离。即以附图中所示的角度来说，第二凹槽T2的底部低于第一互连金属M1的下表面、但高于第二互连金属M2的上表面。控制刻蚀的深度可以通过控制刻蚀时间或者利用刻蚀停止层来实现。
对第一凹槽T1和第二凹槽T2一起进行第三刻蚀处理以加深第一凹槽T1和第二凹槽T2，从而使得第一凹槽T1的底部到达第一互连金属M1，并使得第二凹槽T2的底部到达第二管芯D2中的第二互连金属M2，如图4所示。本领域技术人员可以理解，在进行第三刻蚀处理之前，可以对第一管芯D1暴露出的表面(例如，第一管芯D1的上表面以及第一凹槽T1、第二凹槽T2的底部)施加光致抗蚀剂层，然后对该光致抗蚀剂层进行图案化以暴露出将要在第三刻蚀处理中刻蚀的区域，以便进行第三刻蚀处理。
在一些实施例中，在第一刻蚀处理之前，通过沉积处理在第一管芯D1的上表面形成硬掩膜层HM(例如，可以由氮化钛TiN等材料形成)，其中，通过第一刻蚀处理而形成的第一凹槽T1还穿过硬掩膜层HM。如此，在进行第三刻蚀处理时，由于是一起刻蚀第一凹槽T1和第二凹槽T2，因此，可以不用施加光致抗蚀剂而只利用硬掩膜层HM的遮掩作用而对第一凹槽T1和第二凹槽T2一起进行刻蚀。此外，利用硬掩膜层HM的遮掩作用进行刻蚀，有利于提高刻蚀的均匀性、以及减少毛刺等缺陷。
经过第三刻蚀处理之后的第一凹槽T1和第二凹槽T2一起形成了穿通硅通孔TSV。第二互连金属M2是指第二管芯D2中的第二金属互连层中形成的金属连线，例如金属铜连线。第二金属互连层还包括第二金属间电介质层IMD2，第二互连金属M2位于第二金属间电介质层IMD2中。尽管图中所示出的第二金属间电介质层IMD2为一个，但本领域技术人员可以理解，第二金属互连层包括的第二金属间电介质层IMD2还可以为更多个。
在一些实施例中，在第二刻蚀处理中，形成的第二凹槽T2的宽度小于缺口的宽度，如图3所示；在第三刻蚀处理中，在加深第二凹槽T2的同时还加宽第二凹槽T2，例如，在向下刻蚀的同时还存在一部分的横向刻蚀，从而使得第二凹槽T2的侧部能够到达第一互连金属M1。在第一互连金属M1为金属铜连线的情况下，由于铜难以被刻蚀，因此，在第三刻蚀处理中虽存在部分的横向刻蚀，但该刻蚀在到达第一互连金属M1的侧部时会停止刻蚀，从而使得形成的第二凹槽T2的侧部到达第一互连金属M1的侧部。
在一些实施例中，在第三刻蚀处理之后，在第一凹槽T1和第二凹槽T2中填充导电材料，例如金属铜，导电材料与第一互连金属M1和第二互连金属M2电接触，如图5所示。由于第一凹槽T1的底部到达第一互连金属M1、第二凹槽T2的侧部到达第一互连金属M1以及第二凹槽T2的底部到达第二管芯D2中的第二互连金属M2，因此，在第一凹槽T1和第二凹槽T2中填充的导电材料同时在第一凹槽T1的底部和第二凹槽T2的侧部与第一互连金属M1电接触，以及在第二凹槽T2的底部与第二互连金属M2电接触。
在一些实施例中，例如当导电材料为铜时，在填充导电材料之前，还需要在第一凹槽T1和第二凹槽T2的侧部和底部上形成阻挡层(图中未示出)和铜种子层(图中未示出)。阻挡层可以通过沉积处理由钽(Ta)和/或氮化钽(TaN)形成，可用于防止导电材料的扩散并用于改善导电材料与穿通硅通孔TSV的侧部和底部之间的粘合力。铜种子层可以用于通过电镀来填充铜。在填充导电材料之后，可以通过化学机械研磨(CMP)来将表面平坦化。
在一些实施例中，在第一刻蚀处理之后、第二刻蚀处理之前，通过沉积处理在第一凹槽T1的侧部上形成保护层(图中未示出)。例如，保护层可以由氮化硅形成，氮化硅可以用于进一步地防止导电材料扩散到第一半导体衬底SUB1中以及提高阻挡层与第一半导体衬底SUB1之间的粘附力。本领域技术人员可以理解，只需要在第一凹槽T1的暴露出第一半导体衬底SUB1的侧部上形成保护层即可，第一凹槽T1或第二凹槽T2的暴露出电介质材料或导电材料的侧部或底部上不需要形成保护层。
下面结合图6到10对在一些实施例中的本公开的形成图像传感器的方法进行描述。
本公开的形成图像传感器的方法适用的图像传感器，包括第一管芯D1和第二管芯D2。其中，第一管芯D1与第二管芯D2连接(例如，通过晶圆键合技术)在一起，并且第一管芯D1位于第二管芯D2之上。在本公开中，用语“第一管芯”指附图中连接界面BI之上的管芯，用于“第二管芯”指附图中连接界面BI之下的管芯。第一管芯D1的上表面为靠近半导体衬底一侧的表面(例如第一管芯D1的背面，即图像传感器用于接收入射光的表面)，第一管芯D1的下表面为靠近金属互连层一侧的表面(例如第一管芯D1的正面)；第二管芯D2的上表面可以为靠近半导体衬底一侧的表面，第二管芯D2的下表面为靠近金属互连层一侧的表面。本领域技术人员可以理解，在一些实施例中，第二管芯D2也可以与上述情况相反地设置，即第二管芯D2的上表面为靠近金属互连层一侧的表面，第二管芯D2的下表面为靠近半导体衬底一侧的表面。
第一管芯D1包括第一半导体衬底SUB1(例如可以由硅、锗、锗硅等材料形成)、第一金属互连层(包括一个或多个第一金属间电介质层IMD1和形成在各第一金属间电介质层IMD1中的第一互连金属M1)、形成在第一半导体衬底SUB1和第一金属互连层之间用于隔离两者的隔离层IL(例如由氧化硅等材料形成)、以及形成在第一金属互连层的之下的电介质层L1。尽管图中所示出的第一金属间电介质层IMD1为一个，但本领域技术人员可以理解，第一金属互连层包括的第一金属间电介质层IMD1还可以为更多个。
第二管芯D2包括第二半导体衬底SUB2(例如可以由硅、锗、锗硅等材料形成)、第二金属互连层(包括一个或多个第二金属间电介质层IMD2和形成在各第二金属间电介质层IMD2中的第二互连金属M2)、以及形成在第二金属互连层的之下的电介质层L2。尽管图中所示出的第二金属间电介质层IMD2为一个，但本领域技术人员可以理解，第二金属互连层包括的第二金属间电介质层IMD2还可以为更多个。
在本公开中，将位于上面的第一管芯D1描述为是用于形成像素单元的管芯，将位于下面的第二管芯D2描述为是用于形成逻辑单元的管芯，但本领域技术人员可以理解，也可以是位于下面的第二管芯D2用于形成像素单元，而位于上面的第一管芯D1用于形成逻辑单元。需要将用于像素单元的第一管芯D1与用于逻辑单元的第二管芯D2通过穿通硅通孔TSV结构电连接，从而实现图像传感器的功能。
其中，在第一管芯D1的形成过程中，在形成第一金属互连层IMD1时，在第一互连金属M1中形成了用于在后续处理中形成管芯间互连的TSV结构的缺口。
将第一管芯D1的下表面(即第一管芯D1的正面)与第二管芯D2的上表面(即第二管芯D2的正面)连接在一起之后，还可以包括对第一管芯的第一半导体衬底SUB1的上表面(即第一管芯D1的背面)进行减薄，以及在减薄后的衬底上形成硬掩膜层HM(例如，可以由氮化钛TiN等材料形成)以用于后续步骤中的刻蚀处理，如图6所示。
从第一管芯D1的上表面进行第一刻蚀处理以形成第一凹槽T1，第一凹槽T1穿过硬掩膜层HM和第一管芯D1中的第一半导体衬底SUB1，如图7所示。本领域技术人员可以理解，在进行第一刻蚀处理之前，可以对第一管芯D1暴露出的表面(例如，第一管芯D1的上表面)施加光致抗蚀剂层，然后对该光致抗蚀剂层进行图案化以暴露出将要在第一刻蚀处理中刻蚀的区域，以便进行第一刻蚀处理。
在第一刻蚀处理中控制刻蚀的深度，使得第一凹槽T1的底部与第一半导体衬底SUB1的底部平齐或稍低于第一半导体衬底SUB1的底部。控制刻蚀的深度可以通过控制刻蚀时间或者利用刻蚀停止层来实现。例如，可以将第一半导体衬底SUB1与第一金属互连层之间的隔离层IL作为刻蚀停止层。
通过沉积处理在第一管芯D1的上表面、第一凹槽T1的侧部及底部形成保护层PL，如图8所示。例如，保护层可以由氮化硅形成。该处理形成的保护层PL可以用于防止将要填充在TSV结构中的导电材料扩散到第一半导体衬底SUB1中以及提高将要形成在TSV结构中的阻挡层与第一半导体衬底SUB1之间的粘附力。
从第一凹槽T1的底部进行第二刻蚀处理以形成与第一凹槽T1连通的第二凹槽T2，第二凹槽T2穿过第一管芯D1中的第一互连金属M1中形成的缺口，并且形成的第二凹槽T2的宽度小于缺口的宽度，如图8所示。本领域技术人员可以理解，在进行第二刻蚀处理之前，可以对第一管芯D1暴露出的表面(例如，第一管芯D1的上表面以及第一凹槽T1的底部)施加光致抗蚀剂层，然后对该光致抗蚀剂层进行图案化以暴露出将要在第二刻蚀处理中刻蚀的区域，以便进行第二刻蚀处理。
在第二刻蚀处理中控制刻蚀的深度，使得第二凹槽T2到达第二预定深度，第二预定深度到第一管芯D1的上表面的距离小于第二互连金属M2到第一管芯D1的上表面的距离。即以附图中所示的角度来说，第二凹槽T2的底部低于第一互连金属M1的下表面、但高于第二互连金属M2的上表面。控制刻蚀的深度可以通过控制刻蚀时间或者利用刻蚀停止层来实现。例如，可以控制第二刻蚀处理停止在电介质层L1中的某处。
对第一凹槽T1和第二凹槽T2一起进行第三刻蚀处理以加深第一凹槽T1和第二凹槽T2，从而使得第一凹槽T1的底部到达第一互连金属M1，并使得第二凹槽T2的底部到达第二管芯D2中的第二互连金属M2，如图9所示。经过第三刻蚀处理之后的第一凹槽T1和第二凹槽T2一起形成了穿通硅通孔TSV结构。在第三刻蚀处理中，由于是同时刻蚀第一凹槽T1和第二凹槽T2，因此，可以不用施加光致抗蚀剂而只利用硬掩膜层HM的遮掩作用而对第一凹槽T1和第二凹槽T2一起进行刻蚀。此外，利用硬掩膜层HM的遮掩作用进行刻蚀，有利于提高刻蚀的均匀性、以及减少毛刺等缺陷。
在第三刻蚀处理中，在加深第二凹槽T2的同时还加宽第二凹槽T2，例如，在向下刻蚀的同时还存在一部分的横向刻蚀，从而使得第二凹槽T2的侧部能够到达第一互连金属M1。在第一互连金属M1为金属铜连线的情况下，由于铜难以被刻蚀，因此，在第三刻蚀处理中虽存在部分的横向刻蚀，但该刻蚀在到达第一互连金属M1的侧部时会停止刻蚀，从而使得形成的第二凹槽T2的侧部到达第一互连金属M1的侧部。
通过第二刻蚀处理和第三刻蚀处理，使得通过沉积处理形成在第一凹槽T1底部的保护层PL也被刻蚀掉，从而使得穿通硅通孔TSV中只在能够暴露出第一半导体衬底SUB1的侧部上才形成有保护层，而能够暴露出电介质材料的部分是不需要形成保护层的。
之后，在第一凹槽T1和第二凹槽T2中填充导电材料，例如金属铜，导电材料与第一互连金属M1和第二互连金属M2电接触，如图10所示。由于第一凹槽T1的底部到达第一互连金属M1、第二凹槽T2的侧部到达第一互连金属M1以及第二凹槽T2的底部到达第二管芯D2中的第二互连金属M2，因此，在第一凹槽T1和第二凹槽T2中填充的导电材料同时在第一凹槽T1的底部和第二凹槽T2的侧部与第一互连金属M1电接触，以及在第二凹槽T2的底部与第二互连金属M2电接触。
在向穿通硅通孔TSV中填充金属铜之前，还需要在第一凹槽T1和第二凹槽T2的侧部和底部上形成阻挡层(图中未示出)和铜种子层(图中未示出)。阻挡层可以通过沉积处理由钽(Ta)和/或氮化钽(TaN)形成，可用于防止导电材料的扩散并用于改善导电材料与穿通硅通孔TSV的侧部和底部之间的粘合力。铜种子层可以用于通过电镀来填充铜。在填充导电材料之后，可以通过化学机械研磨(CMP)来将表面平坦化，还可以通过刻蚀和/或化学机械研磨(CMP)来去除形成在第一管芯D1的上表面上的硬掩膜层HM和保护层PL，如图10所示。
虽然本公开的附图中仅以截面图的形式示意性地示出了图像传感器的结构，本领域技术人员基于本公开记载的内容能够得到本公开所涉及的图像传感器整体的结构和形成方法。
在说明书及权利要求中的词语“A或B”包括“A和B”以及“A或B”，而不是排他地仅包括“A”或者仅包括“B”，除非另有特别说明。
在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。
上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。
另外，仅仅为了参考的目的，还可以在下面描述中使用某种术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
另外，本公开的实施方式还可以包括以下示例：
1.一种形成穿通硅通孔结构的方法，其特征在于，包括：
从第一管芯的上表面进行第一刻蚀处理以形成第一凹槽，所述第一凹槽穿过所述第一管芯中的半导体衬底，其中，所述第一管芯的下表面与第二管芯连接在一起；
从所述第一凹槽的底部进行第二刻蚀处理以形成与所述第一凹槽连通的第二凹槽，所述第二凹槽穿过所述第一管芯中的第一互连金属中形成的缺口；以及
对所述第一凹槽和所述第二凹槽一起进行第三刻蚀处理以加深所述第一凹槽和所述第二凹槽，从而使得所述第一凹槽的底部到达所述第一互连金属，并使得所述第二凹槽的底部到达所述第二管芯中的第二互连金属。
2.根据1所述的方法，其特征在于，在所述第一刻蚀处理中使得所述第一凹槽到达第一预定深度，所述第一预定深度到所述第一管芯的上表面的距离小于所述第一互连金属到所述第一管芯的上表面的距离。
3.根据1所述的方法，其特征在于，在所述第二刻蚀处理中使得所述第二凹槽到达第二预定深度，所述第二预定深度到所述第一管芯的上表面的距离小于所述第二互连金属到所述第一管芯的上表面的距离。
4.根据1所述的方法，其特征在于，
在所述第二刻蚀处理中，形成的所述第二凹槽的宽度小于所述缺口的宽度；以及
在所述第三刻蚀处理中，在加深所述第二凹槽的同时还加宽所述第二凹槽，以使得所述第二凹槽的侧部到达所述第一互连金属。
5.根据1所述的方法，其特征在于，还包括：
在所述第一刻蚀处理之后、所述第二刻蚀处理之前，通过沉积处理在所述第一凹槽的侧部上形成保护层；以及
在所述第三刻蚀处理之后，在所述第一凹槽和所述第二凹槽中填充导电材料，所述导电材料与所述第一互连金属和所述第二互连金属电接触。
6.根据1所述的方法，其特征在于，还包括：
在所述第一刻蚀处理之前，通过沉积处理在所述第一管芯的上表面形成硬掩膜层，
其中，通过所述第一刻蚀处理而形成的所述第一凹槽还穿过所述硬掩膜层。
7.一种形成图像传感器的方法，其特征在于，包括：
从第一管芯的上表面进行第一刻蚀处理以形成第一凹槽，所述第一凹槽穿过所述第一管芯中的半导体衬底，其中，所述第一管芯的下表面与第二管芯连接在一起，所述半导体衬底中形成有像素单元；
从所述第一凹槽的底部进行第二刻蚀处理以形成与所述第一凹槽连通的第二凹槽，所述第二凹槽穿过所述第一管芯中的第一互连金属中形成的缺口；以及
对所述第一凹槽和所述第二凹槽一起进行第三刻蚀处理以加深所述第一凹槽和所述第二凹槽，从而使得所述第一凹槽的底部到达所述第一互连金属，并使得所述第二凹槽的底部到达所述第二管芯中的第二互连金属。
8.根据7所述的方法，其特征在于，在所述第一刻蚀处理中使得所述第一凹槽到达第一预定深度，所述第一预定深度到所述第一管芯的上表面的距离小于所述第一互连金属到所述第一管芯的上表面的距离。
9.根据7所述的方法，其特征在于，在所述第二刻蚀处理中使得所述第二凹槽到达第二预定深度，所述第二预定深度到所述第一管芯的上表面的距离小于所述第二互连金属到所述第一管芯的上表面的距离。
10.根据7所述的方法，其特征在于，
在所述第二刻蚀处理中，形成的所述第二凹槽的宽度小于所述缺口的宽度；以及
在所述第三刻蚀处理中，在加深所述第二凹槽的同时还加宽所述第二凹槽，以使得所述第二凹槽的侧部到达所述第一互连金属。
11.根据7所述的方法，其特征在于，还包括：
在所述第一刻蚀处理之后、所述第二刻蚀处理之前，通过沉积处理在所述第一凹槽的侧部上形成保护层；以及
在所述第三刻蚀处理之后，在所述第一凹槽和所述第二凹槽中填充导电材料，所述导电材料与所述第一互连金属和所述第二互连金属电接触。
12.根据7所述的方法，其特征在于，还包括：
在所述第一刻蚀处理之前，通过沉积处理在所述第一管芯的上表面形成硬掩膜层，
其中，通过所述第一刻蚀处理而形成的所述第一凹槽还穿过所述硬掩膜层。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (10)
1.一种形成穿通硅通孔结构的方法，其特征在于，包括：
从第一管芯的上表面进行第一刻蚀处理以形成第一凹槽，所述第一凹槽穿过所述第一管芯中的半导体衬底，其中，所述第一管芯的下表面与第二管芯连接在一起；
从所述第一凹槽的底部进行第二刻蚀处理以形成与所述第一凹槽连通的第二凹槽，所述第二凹槽穿过所述第一管芯中的第一互连金属中形成的缺口；以及
对所述第一凹槽和所述第二凹槽一起进行第三刻蚀处理以加深所述第一凹槽和所述第二凹槽，从而使得所述第一凹槽的底部到达所述第一互连金属，并使得所述第二凹槽的底部到达所述第二管芯中的第二互连金属。
2.根据权利要求1所述的方法，其特征在于，在所述第一刻蚀处理中使得所述第一凹槽到达第一预定深度，所述第一预定深度到所述第一管芯的上表面的距离小于所述第一互连金属到所述第一管芯的上表面的距离。
3.根据权利要求1所述的方法，其特征在于，在所述第二刻蚀处理中使得所述第二凹槽到达第二预定深度，所述第二预定深度到所述第一管芯的上表面的距离小于所述第二互连金属到所述第一管芯的上表面的距离。
4.根据权利要求1所述的方法，其特征在于，
在所述第二刻蚀处理中，形成的所述第二凹槽的宽度小于所述缺口的宽度；以及
在所述第三刻蚀处理中，在加深所述第二凹槽的同时还加宽所述第二凹槽，以使得所述第二凹槽的侧部到达所述第一互连金属。
5.根据权利要求1所述的方法，其特征在于，还包括：
在所述第一刻蚀处理之后、所述第二刻蚀处理之前，通过沉积处理在所述第一凹槽的侧部上形成保护层；以及
在所述第三刻蚀处理之后，在所述第一凹槽和所述第二凹槽中填充导电材料，所述导电材料与所述第一互连金属和所述第二互连金属电接触。
6.根据权利要求1所述的方法，其特征在于，还包括：
在所述第一刻蚀处理之前，通过沉积处理在所述第一管芯的上表面形成硬掩膜层，
其中，通过所述第一刻蚀处理而形成的所述第一凹槽还穿过所述硬掩膜层。
7.一种形成图像传感器的方法，其特征在于，包括：
从第一管芯的上表面进行第一刻蚀处理以形成第一凹槽，所述第一凹槽穿过所述第一管芯中的半导体衬底，其中，所述第一管芯的下表面与第二管芯连接在一起，所述半导体衬底中形成有像素单元；
从所述第一凹槽的底部进行第二刻蚀处理以形成与所述第一凹槽连通的第二凹槽，所述第二凹槽穿过所述第一管芯中的第一互连金属中形成的缺口；以及
对所述第一凹槽和所述第二凹槽一起进行第三刻蚀处理以加深所述第一凹槽和所述第二凹槽，从而使得所述第一凹槽的底部到达所述第一互连金属，并使得所述第二凹槽的底部到达所述第二管芯中的第二互连金属。
8.根据权利要求7所述的方法，其特征在于，在所述第一刻蚀处理中使得所述第一凹槽到达第一预定深度，所述第一预定深度到所述第一管芯的上表面的距离小于所述第一互连金属到所述第一管芯的上表面的距离。
9.根据权利要求7所述的方法，其特征在于，在所述第二刻蚀处理中使得所述第二凹槽到达第二预定深度，所述第二预定深度到所述第一管芯的上表面的距离小于所述第二互连金属到所述第一管芯的上表面的距离。
10.根据权利要求7所述的方法，其特征在于，
在所述第二刻蚀处理中，形成的所述第二凹槽的宽度小于所述缺口的宽度；以及
在所述第三刻蚀处理中，在加深所述第二凹槽的同时还加宽所述第二凹槽，以使得所述第二凹槽的侧部到达所述第一互连金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810017018.0A CN108598097A (zh) | 2018-01-09 | 2018-01-09 | 形成穿通硅通孔结构的方法及形成图像传感器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810017018.0A CN108598097A (zh) | 2018-01-09 | 2018-01-09 | 形成穿通硅通孔结构的方法及形成图像传感器的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108598097A true CN108598097A (zh) | 2018-09-28 |
Family
ID=63599762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810017018.0A Pending CN108598097A (zh) | 2018-01-09 | 2018-01-09 | 形成穿通硅通孔结构的方法及形成图像传感器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108598097A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060019491A1 (en) * | 2004-07-23 | 2006-01-26 | Nec Electronics Corporation | Method for manufacturing a semiconductor device |
| US20120149204A1 (en) * | 2010-12-13 | 2012-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming via holes |
| CN103035615A (zh) * | 2011-10-04 | 2013-04-10 | 索尼公司 | 半导体装置及其制造方法 |
| CN104733381A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆硅穿孔互连工艺 |
-
2018
- 2018-01-09 CN CN201810017018.0A patent/CN108598097A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060019491A1 (en) * | 2004-07-23 | 2006-01-26 | Nec Electronics Corporation | Method for manufacturing a semiconductor device |
| US20120149204A1 (en) * | 2010-12-13 | 2012-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming via holes |
| CN103035615A (zh) * | 2011-10-04 | 2013-04-10 | 索尼公司 | 半导体装置及其制造方法 |
| CN104733381A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆硅穿孔互连工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323123B1 (en) | Low-K dual damascene integration process | |
| CN102446830B (zh) | 形成低成本的tsv | |
| US7932608B2 (en) | Through-silicon via formed with a post passivation interconnect structure | |
| US7262134B2 (en) | Microfeature workpieces and methods for forming interconnects in microfeature workpieces | |
| US7425499B2 (en) | Methods for forming interconnects in vias and microelectronic workpieces including such interconnects | |
| JP5619026B2 (ja) | 電子パッケージ及び電子パッケージのプログラム可能ヒューズ式スルー・シリコン・ビアをプログラムする方法 | |
| EP1984947B1 (en) | Method for fabricating and filling conductive vias | |
| CN100524726C (zh) | 半导体结构及其制造方法 | |
| WO1997022144A1 (en) | Reverse damascene via structures | |
| CN102484095A (zh) | 半导体衬底中的通孔及导电布线层 | |
| TW201909368A (zh) | 多向自對準多圖案化 | |
| CN106206283A (zh) | 沟槽刻蚀方法及第一金属层制造方法 | |
| US9418933B2 (en) | Through-substrate via formation with improved topography control | |
| TW201732930A (zh) | 半導體裝置之形成方法 | |
| KR101401584B1 (ko) | 반도체 구조들의 직접 접합을 위한 개선된 접합면들 | |
| CN108598097A (zh) | 形成穿通硅通孔结构的方法及形成图像传感器的方法 | |
| TW426983B (en) | Method and apparatus for high-performance integrated circuit interconnect fabrication | |
| KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6107185A (en) | Conductive material adhesion enhancement in damascene process for semiconductors | |
| KR100639073B1 (ko) | 선택적 다마신을 이용한 반도체 금속 배선의 형성방법 | |
| CN107359137A (zh) | 一种用于制造转接板的方法 | |
| KR100720519B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN108281448A (zh) | 背照式图像传感器的制造方法 | |
| CN109461749A (zh) | 堆叠式tsv结构及其制造方法 | |
| CN107293484A (zh) | 一种转接板制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180928 |
|
| WD01 | Invention patent application deemed withdrawn after publication |