CN105977236A - 键合晶圆结构及其制备方法 - Google Patents
键合晶圆结构及其制备方法 Download PDFInfo
- Publication number
- CN105977236A CN105977236A CN201610372757.2A CN201610372757A CN105977236A CN 105977236 A CN105977236 A CN 105977236A CN 201610372757 A CN201610372757 A CN 201610372757A CN 105977236 A CN105977236 A CN 105977236A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- uts
- wafer
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 107
- 239000002184 metal Substances 0.000 claims abstract description 107
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 239000013078 crystal Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 17
- 238000002360 preparation method Methods 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000945 filler Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- NAXKFVIRJICPAO-LHNWDKRHSA-N [(1R,3S,4R,6R,7R,9S,10S,12R,13S,15S,16R,18S,19S,21S,22S,24S,25S,27S,28R,30R,31R,33S,34S,36R,37R,39R,40S,42R,44R,46S,48S,50R,52S,54S,56S)-46,48,50,52,54,56-hexakis(hydroxymethyl)-2,8,14,20,26,32,38,43,45,47,49,51,53,55-tetradecaoxa-5,11,17,23,29,35,41-heptathiapentadecacyclo[37.3.2.23,7.29,13.215,19.221,25.227,31.233,37.04,6.010,12.016,18.022,24.028,30.034,36.040,42]hexapentacontan-44-yl]methanol Chemical compound OC[C@H]1O[C@H]2O[C@H]3[C@H](CO)O[C@H](O[C@H]4[C@H](CO)O[C@H](O[C@@H]5[C@@H](CO)O[C@H](O[C@H]6[C@H](CO)O[C@H](O[C@H]7[C@H](CO)O[C@@H](O[C@H]8[C@H](CO)O[C@@H](O[C@@H]1[C@@H]1S[C@@H]21)[C@@H]1S[C@H]81)[C@H]1S[C@@H]71)[C@H]1S[C@H]61)[C@H]1S[C@@H]51)[C@H]1S[C@@H]41)[C@H]1S[C@H]31 NAXKFVIRJICPAO-LHNWDKRHSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆结构及其制备方法，通过于UTS结构上方保留挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题，并将位于相邻的UTS结构之上的挡光金属层之间进行隔断设计，以保证每个UTS成独立单元来降低漏电，从而为UTS结构在三维集成的更广泛应用打下基础。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种键合晶圆结构及其制备方法。
背景技术
随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求。晶圆的三维集成是在保持现有技术节点的同时提高芯片性能的解决方案，这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起，这种集成在保持芯片体积的同时提高了芯片的性能；同时缩短了功能芯片之间的金属互连，使得发热、功耗、延迟大幅度减少；并大幅度提高了功能模块之间的带宽，从而在保持现有技术节点的同时提高了芯片的性能。
堆叠(Stacking)技术在当前晶圆的三维集成工艺中已占据重要地位，UTS(Ultra Thin Stacking，超薄堆叠)结构作为堆叠结构的连接单元的工艺也广泛应用于半导体相关生产当中。当前日趋复杂和高集成度的工艺也对UTS结构连接的可靠性也要求越来越高。
然而，随着晶圆集成度的加大，在UTS的后续工艺也变得复杂，这些后续工艺对UTS本身的(特别是顶端)带来了很多可靠性问题。例如UTS的后续CMP工艺会影响阻挡层(block layer)的厚度，而阻挡层较薄时就会发生可靠性问题，这是本领域技术人员所不愿意见 到的。
发明内容
针对上述存在的问题，本发明公开了一种键合晶圆结构，包括：
键合晶圆，所述键合晶圆设置有若干互连区域，每个所述互连区域中均设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
若干UTS结构，分别设置于所述若干互连区域中以将每个所述互连区域中的第一金属层和所述第二金属层均予以电连接；
阻挡层，设置于所述键合晶圆之上，且将所述若干UTS结构的上表面均予以覆盖；
第一氧化层，设置于所述阻挡层之上；
若干挡光金属层(backside metal grid，简称BMG)，分别正对若干所述UTS结构设置于所述第一氧化层之上，所述挡光金属层和所述UTS结构一一对应；
第二氧化层，设置于所述第一氧化层之上且将若干所述挡光金属层均予以包覆，且相邻所述挡光金属层之间通过所述第二氧化层隔离。
上述的键合晶圆结构，其中，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶 圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
上述的键合晶圆结构，其中，所述阻挡层为氮化硅。
上述的键合晶圆结构，其中，所述第一氧化层和所述第二氧化层均为二氧化硅。
上述的键合晶圆结构，其中，所述挡光金属层为铝或钨。
本发明还公开了一种键合晶圆结构的制备方法，包括：
步骤S1，提供一设置有若干互连区域的键合晶圆，每个所述互连区域均设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
步骤S2，刻蚀位于所述若干互连区域的所述键合晶圆，以形成将每个互连区域中的所述第一金属层的部分表面和所述第二金属层的部分表面均予以暴露的若干互连硅穿孔；
步骤S3，于所述若干互连硅穿孔中均填充金属后，形成将每个互连区域中的所述第一金属层和所述第二金属层均予以电连接的若干UTS结构；
步骤S4，于所述键合晶圆的上表面制备阻挡层以将若干所述UTS结构的上表面均予以覆盖；
步骤S5，于所述阻挡层之上形成第一氧化层；
步骤S6，于所述第一氧化层之上分别正对所述若干UTS结构形成若干挡光金属层，且所述挡光金属层和所述UTS结构一一对应；
步骤S7，继续于所述第一氧化层之上形成第二氧化层以将所述若干挡光金属层均予以包覆，且相邻所述挡光金属层之间通过所述第二氧化层隔离。
上述的键合晶圆结构的制备方法，其中，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
上述的键合晶圆结构的制备方法，其中，所述阻挡层为氮化硅。
上述的键合晶圆结构的制备方法，其中，所述第一氧化层和所述第二氧化层均为二氧化硅。
上述的键合晶圆结构的制备方法，其中，所述挡光金属层为铝或钨。
上述发明具有如下优点或者有益效果：
本发明公开了一种键合晶圆结构及其制备方法，通过于UTS结构上方保留挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题，并将位于相邻的UTS结构之上的挡光金属层之间进行隔断设计，以保证每个UTS成独立单元来降低漏电(Leakage source)，从而为UTS结构在三维集成的更广泛 应用打下基础。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图 1是本发明实施例中键合晶圆结构的示意图；
图 2是本发明实施例中制备键合晶圆结构的方法流程图；
图 3 ～ 10是本发明实施例中制备键合晶圆结构的方法的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
本发明公开了一种键合晶圆结构，该键合晶圆结构包括键合晶圆、设置于键合晶圆中的若干UTS结构、设置于键合晶圆之上且将若干UTS结构的上表面均予以覆盖的阻挡层、设置于阻挡层之上的第一氧化层、设置于第一氧化层之上的若干挡光金属层以及设置于第一氧化层之上且将若干挡光金属层均予以包覆的第二氧化层；其中，该键合晶圆设置有若干互连区域，每个互连区域中均设置有互不接触 的第一金属层和第二金属层，且第一金属层和第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；若干UTS结构将每个互连区域中的第一金属层和第二金属层均予以电连接；若干挡光金属层分别正对若干UTS结构设置于第一氧化层之上，且挡光金属层和UTS结构一一对应，且相邻挡光金属层之间均通过第二氧化层进行隔离。本发明中的键合晶圆结构，通过在若干UTS结构上方设置挡光金属层来加强UTS结构的可靠性，以防止UTS结构上方阻挡层的不够带来的可靠性问题，并将位于相邻的UTS结构之上的挡光金属层之间进行隔断设计，以保证每个UTS成独立单元来降低漏电。
具体的，如图 1所示，本实施例涉及一种键合晶圆结构，该键合晶圆结构包括键合晶圆、设置于键合晶圆中的若干UTS结构3、设置于键合晶圆之上且将若干UTS结构3的上表面予以覆盖的阻挡层4、设置于阻挡层4之上的第一氧化层5、设置于第一氧化层5之上的若干挡光金属层6以及设置于第一氧化层5之上且将若干挡光金属层6均予以包覆的第二氧化层7；具体的，该键合晶圆包括第一晶圆和第二晶圆，第一晶圆包括第一衬底21和第一BEOL介质层22；第二晶圆包括第二衬底11和第二BEOL介质层12，且第一BEOL介质层22覆盖第二BEOL介质层12的上表面；其中，第一BEOL介质层22中设置有第一金属层23，第二BEOL介质层12中设置有第二金属层13，且位于一个互连区域(图中仅示出了两个互连区域)中的第一金属层23和第二金属层13在同一水平面上的垂直投影互不重叠或仅部分重叠，若干UTS结构3将若干互连区域中第一金属层23 和第二金属层13均予以电连接，若干挡光金属层6分别正对若干UTS结构3设置于第一氧化层5之上，挡光金属层6和UTS结构3一一对应，且相邻挡光金属层6之间均通过第二氧化层7进行隔离。在本发明的实施例中，该UTS结构3设置于位于互连区域中将第一金属层23和第二金属层13均予以暴露的互连硅穿孔中。
其中，上述BEOL(Back-End-Of-Line)介质层，也即常规所言的后段制程层或互连多层；上述的衬底为内设晶体管单元MOSFET Cell的硅衬底层，通常互联多层BEOL介质层含有多层金属互连线，硅衬底层中晶体管的各个电极都相应耦合连接到BEOL介质层内的与之对应的金属互连线上。
在本发明一个优选的实施例中，上述阻挡层4为氮化硅。
在本发明一个优选的实施例中，第一氧化层5和第二氧化层7均为二氧化硅。
在本发明一个优选的实施例中，挡光金属层6为铝或钨。
实施例二：
如 图 2所示，本实施例公开了一种键合晶圆结构的制备方法，该方法具体包括：
步骤一，提供一设置有若干互连区域(图中仅示出两个互连区域)的键合晶圆，每个互连区域中均设置有互不接触的第一金属层23和第二金属层13，且第一金属层23和第二金属层13在同一水平面上的垂直投影互不重叠或仅部分重叠；如图 3所示的结构。
在本发明的实施例中，形成该键合晶圆的具体步骤为：
首先，提供待处理的第一晶圆和第二晶圆，且第一晶圆包括第一衬底21和第一BEOL介质层22；第二晶圆包括第二衬底11和第二BEOL介质层12。
其次，将第一晶圆和第二晶圆通过混合键合工艺或TSV工艺面对面键合在一起(即在第一晶圆倒置后，将第二晶圆的BEOL介质层的上表面和第二晶圆的BEOL介质层的上表面键合在一起)后(即第一BEOL介质层22覆盖第二BEOL介质层12的上表面)，采用减薄工艺对第二晶圆的衬底进行减薄，形成键合晶圆。
步骤二，刻蚀位于互连区域的键合晶圆，以形成将每个互连区域中的第一金属层23的部分表面和第二金属层13的部分表面均予以暴露的若干互连硅穿孔；如图 4所示的结构。
在本发明的实施例中，该若干互连硅穿孔可以采用SE(Silicon Etch，硅刻蚀)，DV(Deep Via，通孔刻蚀)，TE(Trench Etch，沟槽刻蚀)三步或者SE，DV两步工艺制成，由于采用SE，DV，TE三步或者SE，DV两步工艺制成互连硅穿孔的工艺均为本领域技术人员所熟知，在此便不予赘述。
步骤三，于若干互连硅穿孔中填充金属后，形成将每个互连区域中第一金属层23和第二金属层13均予以电连接的若干UTS结构3；如图 5所示的结构。
步骤四，于键合晶圆的上表面制备阻挡层4以将若干UTS结构3的上表面予以覆盖，优选的，该阻挡层4为氮化硅；如图 6所示的结构。
步骤五，于阻挡层4之上形成第一氧化层5；如图 7所示的结构。
步骤六，于第一氧化层5之上分别正对若干UTS结构3形成若干挡光金属层6，且每个挡光金属层6对应一个UTS结构3；优选的，第一氧化层5为氧化硅，挡光金属层6为铝或钨；如图 9所示的结构。
在本发明的实施例中，该步骤六具体为：
首先，于第一氧化层5之上形成一层挡光金属薄膜6；如图 8所示的结构。
其次，刻蚀位于相邻UTS结构3之间的第一衬底12之上的部分挡光金属薄膜6，以隔断该挡光金属薄膜6形成若干挡光金属层6；如图 9所示的结构。
步骤七，继续于第一氧化层5之上形成第二氧化层8以将若干挡光金属层6均予以包覆，且相邻挡光金属层6之间通过第二氧化层7进行隔离；优选的，该第二氧化层7为氧化硅；如图 10所示的结构。
不难发现，本实施例为与上述键合晶圆结构的实施例相对应的方法实施例，本实施例可与上述键合晶圆结构的实施例互相配合实施。上述键合晶圆结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在上述键合晶圆结构的实施例中。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明 并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种键合晶圆结构，其特征在于，包括：
键合晶圆，所述键合晶圆设置有若干互连区域，每个所述互连区域中均设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
若干UTS结构，分别设置于所述若干互连区域中以将每个所述互连区域中的第一金属层和所述第二金属层均予以电连接；
阻挡层，设置于所述键合晶圆之上，且将所述若干UTS结构的上表面均予以覆盖；
第一氧化层，设置于所述阻挡层之上；
若干挡光金属层，分别正对若干所述UTS结构设置于所述第一氧化层之上，且所述挡光金属层和所述UTS结构一一对应；
第二氧化层，设置于所述第一氧化层之上且将若干所述挡光金属层均予以包覆，且相邻所述挡光金属层之间通过所述第二氧化层隔离。
2.如权利要求1所述的键合晶圆结构，其特征在于，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
3.如权利要求1所述的键合晶圆结构，其特征在于，所述阻挡层为氮化硅。
4.如权利要求1所述的键合晶圆结构，其特征在于，所述第一氧化层和所述第二氧化层均为二氧化硅。
5.如权利要求1所述的键合晶圆结构，其特征在于，所述挡光金属层为铝或钨。
6.一种键合晶圆结构的制备方法，其特征在于，包括：
步骤S1，提供一设置有若干互连区域的键合晶圆，每个所述互连区域均设置有互不接触的第一金属层和第二金属层，且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠；
步骤S2，刻蚀位于所述若干互连区域的所述键合晶圆，以形成将每个互连区域中的所述第一金属层的部分表面和所述第二金属层的部分表面均予以暴露的若干互连硅穿孔；
步骤S3，于所述若干互连硅穿孔中均填充金属后，形成将每个互连区域中的所述第一金属层和所述第二金属层均予以电连接的若干UTS结构；
步骤S4，于所述键合晶圆的上表面制备阻挡层以将若干所述UTS结构的上表面均予以覆盖；
步骤S5，于所述阻挡层之上形成第一氧化层；
步骤S6，于所述第一氧化层之上分别正对所述若干UTS结构形成若干挡光金属层，且所述挡光金属层和所述UTS结构一一对应；
步骤S7，继续于所述第一氧化层之上形成第二氧化层以将所述若干挡光金属层均予以包覆，且相邻所述挡光金属层之间通过所述第二氧化层隔离。
7.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述键合晶圆包括第一晶圆和第二晶圆，所述第一晶圆包括第一衬底和第一BEOL介质层；所述第二晶圆包括第二衬底和第二BEOL介质层，且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面；
其中，所述第一金属层位于所述第一BEOL介质层内，所述第二金属层位于所述第二BEOL介质层内。
8.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述阻挡层为氮化硅。
9.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述第一氧化层和所述第二氧化层均为二氧化硅。
10.如权利要求6所述的键合晶圆结构的制备方法，其特征在于，所述挡光金属层为铝或钨。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610372757.2A CN105977236B (zh) | 2016-05-30 | 2016-05-30 | 键合晶圆结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610372757.2A CN105977236B (zh) | 2016-05-30 | 2016-05-30 | 键合晶圆结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105977236A true CN105977236A (zh) | 2016-09-28 |
| CN105977236B CN105977236B (zh) | 2018-09-21 |
Family
ID=57011307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610372757.2A Active CN105977236B (zh) | 2016-05-30 | 2016-05-30 | 键合晶圆结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105977236B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166821A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 阻挡层的形成方法、三维集成器件的形成方法以及晶圆 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2685503A2 (en) * | 2012-07-12 | 2014-01-15 | Omnivision Technologies, Inc. | Integrated circuit stack with integrated electromagnetic interference shielding |
| CN103972257A (zh) * | 2014-05-29 | 2014-08-06 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器制备方法 |
| CN104051422A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 互连结构及其形成方法 |
| CN104733398A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
| CN104733381A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆硅穿孔互连工艺 |
| CN104766806A (zh) * | 2015-03-31 | 2015-07-08 | 武汉新芯集成电路制造有限公司 | 晶圆三维集成的方法 |
| US20160056196A1 (en) * | 2014-08-20 | 2016-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Conduction layer for stacked cis charging prevention |
-
2016
- 2016-05-30 CN CN201610372757.2A patent/CN105977236B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2685503A2 (en) * | 2012-07-12 | 2014-01-15 | Omnivision Technologies, Inc. | Integrated circuit stack with integrated electromagnetic interference shielding |
| CN104051422A (zh) * | 2013-03-14 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 互连结构及其形成方法 |
| CN103972257A (zh) * | 2014-05-29 | 2014-08-06 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器制备方法 |
| US20160056196A1 (en) * | 2014-08-20 | 2016-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Conduction layer for stacked cis charging prevention |
| CN104733398A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆三维集成引线工艺 |
| CN104733381A (zh) * | 2015-03-31 | 2015-06-24 | 武汉新芯集成电路制造有限公司 | 一种晶圆硅穿孔互连工艺 |
| CN104766806A (zh) * | 2015-03-31 | 2015-07-08 | 武汉新芯集成电路制造有限公司 | 晶圆三维集成的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166821A (zh) * | 2018-08-28 | 2019-01-08 | 武汉新芯集成电路制造有限公司 | 阻挡层的形成方法、三维集成器件的形成方法以及晶圆 |
| CN109166821B (zh) * | 2018-08-28 | 2020-02-21 | 武汉新芯集成电路制造有限公司 | 阻挡层的形成方法、三维集成器件的形成方法以及晶圆 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105977236B (zh) | 2018-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10777539B2 (en) | Seal-ring structure for stacking integrated circuits | |
| US11211362B2 (en) | 3D trench capacitor for integrated passive devices | |
| US10930619B2 (en) | Multi-wafer bonding structure and bonding method | |
| CN109727926A (zh) | 半导体元件 | |
| TW201140800A (en) | Stackable power MOSFET, power MOSFET stack, and process of manufacture | |
| TWI594369B (zh) | 與互補式金屬氧化物半導體相容的晶圓接合層及製程 | |
| CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
| CN107316840A (zh) | 混合接合半导体晶片的3dic结构与方法 | |
| TW201528469A (zh) | 多晶片疊合封裝結構及其製作方法 | |
| CN104733381A (zh) | 一种晶圆硅穿孔互连工艺 | |
| CN104347529A (zh) | 半导体装置及其制造方法、以及半导体装置的安装方法 | |
| CN104810366B (zh) | 一种集成电路及其制造方法 | |
| CN104766806A (zh) | 晶圆三维集成的方法 | |
| CN104332455A (zh) | 一种基于硅通孔的片上半导体器件结构及其制备方法 | |
| CN105742197A (zh) | 一种键合晶圆结构及其制备方法 | |
| CN104332464B (zh) | 一种功率器件与控制器件的集成工艺 | |
| CN105977236A (zh) | 键合晶圆结构及其制备方法 | |
| EP4231351A1 (en) | Semiconductor packages | |
| CN104241202B (zh) | 一种集成功率器件与控制器件的工艺 | |
| CN116613148A (zh) | 半导体封装结构及用于制造半导体封装结构的方法 | |
| US8642456B2 (en) | Implementing semiconductor signal-capable capacitors with deep trench and TSV technologies | |
| CN104241201B (zh) | 一种集成功率器件与控制器件的方法 | |
| US11069627B2 (en) | Scribe seals and methods of making | |
| TW201725679A (zh) | 具有抗焊墊剝離結構的半導體裝置以及相關方法 | |
| CN104241200B (zh) | 一种功率器件与控制器件的集成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |