CN104241201B - 一种集成功率器件与控制器件的方法 - Google Patents
一种集成功率器件与控制器件的方法 Download PDFInfo
- Publication number
- CN104241201B CN104241201B CN201410430704.2A CN201410430704A CN104241201B CN 104241201 B CN104241201 B CN 104241201B CN 201410430704 A CN201410430704 A CN 201410430704A CN 104241201 B CN104241201 B CN 104241201B
- Authority
- CN
- China
- Prior art keywords
- chip
- metal
- electrode
- power
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 114
- 229910052751 metal Inorganic materials 0.000 claims abstract description 114
- 238000005516 engineering process Methods 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 49
- 239000010703 silicon Substances 0.000 claims description 49
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000011049 filling Methods 0.000 claims description 4
- 238000011946 reduction process Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 230000009467 reduction Effects 0.000 abstract description 2
- 230000005611 electricity Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000000170 cell membrane Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
- H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及集成电路制造技术领域，尤其涉及一种集成功率器件与控制器件的方法，通过本发明的方法，既能使功率芯片和控制芯片相互独立的设计和制作，保证其性能、成本的优势，同时不采用连线和常规封装就能完成控制电路和芯片器件的互连；并通过共享减薄和背面金属工艺，进一步了降低制造成本，同时提高了功率器件的性能，且由于加厚了功率器件背面漏极的金属，从而进一步减小了器件的导通电阻。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种集成功率器件与控制器件的方法。
背景技术
场效应晶体管(FET)被广泛应用于各种电子电路中。它属于电压控制型半导体器件。具有输入电阻高(107～1015Ω)、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点，现已成为双极型晶体管和功率晶体管的强大竞争者。而场效应管的控制电路的制备工艺却与场效应管截然不同，然而，场效应管的工作有赖于控制电路的连接。故而，同时获得场效应管与其控制电路成为本领域的一项技术难点。
目前，主要的解决方案有三类：分立器件解决方案、多芯片模块解决方案和单芯片解决方案。
分立器件解决方案是通过分别设计和制作垂直型MOSFET功率器件和控制电路芯片，之后进行封装并利用金属引线与器件pad(焊垫)相连，以形成每个芯片的输入、输出引脚，并焊接在PCB板上。但由于每个器件、芯片均需要封装，方案占用空间大，且由于采用引线，带来了较大的寄生电感，增加了功耗，并降低了器件的抗电磁干扰能力以及带来了较大的电压过冲等，从而影响了器件的可靠性，且由于分立器件之间采用了较长的引线，增加了寄生电容、功耗和电流过冲。
多芯片模块解决方案(MCM)是通过根据特殊应用需求分别设计和制作垂直型功率器件和控制电路芯片，之后采取特殊的封装方案将没有封装的不同芯片封装在一起。但该方案需要将器件的源区置于硅片的背面，与常规垂直型功率器件中器件的源区置于硅片的正面不一致，因此现有垂直型功率器件不能适用于该方案。且多个芯片在平面上摊开相接，占用的面积较大。
单芯片方案是通过进行特殊芯片设计和制作，将功率器件和控制电路集成在同一芯片中，整个工艺是两种器件的工艺的总和，器件经过了不需要的工艺，成本高。且功率器件和控制器件的性能的兼容性不强，影响了双方器件性能的最佳化。
因此，如何找到一种集成功率MOSFET器件与控制器件的方法，以有效规避上述问题成为本领域技术人员致力研究的方向。
发明内容
针对上述存在的问题，本发明公开一种集成功率器件与控制器件的方法。
一种集成功率器件与控制器件的方法，其中，包括如下步骤：
提供制备有功率器件的功率芯片和制备有控制电路的控制芯片，且所述功率芯片上设置有漏区；
采用正面键合工艺将所述功率芯片垂直键合至所述控制芯片上形成一键合芯片后，对所述功率芯片的背面进行减薄工艺；
在所述功率芯片的背面形成与所述漏区重叠的金属结构；
继续于所述功率芯片暴露的背面上刻蚀所述键合芯片形成若干硅通孔，并于所述若干硅通孔中填充金属，以形成将所述功率器件与所述控制电路电连接的互连线，以及将所述功率器件、所述控制电路分别与所述键合芯片外部结构电连接的金属引线。
上述的集成功率器件与控制器件的方法，其中，制备所述金属结构的步骤包括：
于所述功率芯片的背面沉积一金属层；
对所述金属层进行刻蚀工艺，形成所述金属结构。
上述的集成功率器件与控制器件的方法，其中，所述功率器件包括源区电极和栅极电极，所述控制电路包括第一控制电极和第二控制电极；
所述方法还包括：
刻蚀所述键合芯片形成第一硅通孔、第二硅通孔和第三硅通孔，且所述第一硅通孔将所述栅极电极的部分表面和第一控制电极的部分表面均予以暴露，所述第二硅通孔将所述源区电极的部分表面予以暴露，所述第三硅通孔将所述第二控制电极的部分表面予以暴露；
于所述第一硅通孔、第二硅通孔以及第三硅通孔中均填充金属后形成所述互连线和所述金属引线，所述金属引线包括第一金属引线和第二金属引线；
其中，通过所述互连线将所述栅极电极和所述第一控制电极电连接，通过所述第一金属引线将所述源区电极与所述键合芯片外部结构电连接，通过所述第二金属引线将所述第二控制电极与所述键合芯片外部结构电连接。
上述的集成功率器件与控制器件的方法，其中，所述方法还包括：
于所述互连线、第一金属引线、第二金属引线的上表面分别形成金属电极。
上述的集成功率器件与控制器件的方法，其中，所述方法还包括：
形成所述互连线、第一金属引线、第二金属引线后；
继续沉积电极金属膜以将所述功率器件的背面予以覆盖；
部分刻蚀位于所述互连线和所述金属引线上方的所述电极金属膜，以在所述互连线上方形成第一金属电极、在所述第一金属引线上方形成第二金属电极、在所述第二金属引线上方形成第三金属电极。
上述的集成功率器件与控制器件的方法，其中，所述方法还包括：
于所述控制芯片的正面形成第一介质膜后，采用正面键合工艺将所述功率芯片垂直键合至所述控制芯片上形成所述键合芯片。
上述的集成功率器件与控制器件的方法，其中，所述功率器件为垂直型功率MOSFET器件。
上述的集成功率器件与控制器件的方法，其中，所述功率芯片包括：
衬底；
位于所述衬底上表面的外延层；
位于所述外延层上表面的P阱衬底；
设置于所述P阱衬底内且延伸至所述外延层中的栅极沟槽；
位于所述栅极沟槽中的栅极结构，所述栅极结构包括沟槽栅氧化膜和覆盖所述沟槽栅氧化膜底部及其侧壁的沟槽多晶硅栅；
设置于所述栅极结构上方且与所述沟槽多晶硅栅电连接的所述栅极电极；以及
设置于所述栅极结构上方且通过介质层与所述栅极结构隔离的所述源区电极。
上述的集成功率器件与控制器件的方法，其中，所述方法还包括：
对形成所述金属结构后，于所述功率芯片的背面沉积一层第二介质膜，对所述第二介质膜进行图形化工艺，以将所述功率芯片的部分背面予以暴露；
以所述第二介质膜为掩膜刻蚀所述功率芯片，以形成所述若干硅通孔。
上述的集成功率器件与控制器件的方法，其中，所述方法还包括：
以所述第二介质膜为掩膜刻蚀所述功率芯片至所述介质层表面停止形成若干沟槽；
于所述若干沟槽的侧壁表面均形成隔离介质层；
继续刻蚀所述若干沟槽形成所述若干硅通孔。
上述的集成功率器件与控制器件的方法，其中，所述方法应用于将若干功率芯片和一个控制芯片实现互连或将一个功率芯片和若干控制芯片实现互连。
上述发明具有如下优点或者有益效果：
本发明公开的集成功率器件与控制器件的方法，既能使功率芯片和控制芯片相互独立的设计和制作，保证其性能、成本的优势，同时不采用连线，不采用常规封装就完成控制电路和芯片器件的互连。并通过共享减薄和背面金属工艺，进一步了降低制造成本，同时提高了功率器件的性能，且由于加厚了功率器件背面漏极的金属，从而进一步减小了器件的导通电阻。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1-13是本发明实施例中集成功率器件与控制器件的方法的流程结构示意图；
图14是本发明实施例中集成功率器件与控制器件的方法的流程图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
如图14所示，本发明提供了一种集成功率器件与控制器件的方法，包括如下步骤：
提供制备有功率器件的功率芯片和制备有控制电路的控制芯片，且功率芯片上设置有漏区；
采用正面键合工艺将功率芯片垂直键合至控制芯片上形成一键合芯片后，对功率芯片的背面进行减薄工艺；
在所述功率芯片的背面形成与漏区重叠的金属结构；
继续从功率芯片暴露的背面上刻蚀键合芯片形成若干硅通孔，并于若干硅通孔中填充金属，以形成将功率器件与控制电路电连接的互连线，以及将功率器件、控制电路分别与键合芯片外部结构电连接的金属引线。
具体的，如图1-14所示，本实施例涉及一种集成功率器件与控制器件的方法，该方法可应用于将若干功率芯片和一个控制芯片实现互连或将一个功率芯片和若干控制芯片实现互连。具体的，该方法包括如下步骤：
步骤S1，提供制备有功率器件的功率芯片和制备有控制电路的控制芯片，该功率芯片上设置有漏区；功率器件包括源区电极201(即源极金属)和栅极电极202(即栅极金属)，控制电路包括第一控制电极51和第二控制电极52；在本发明的实施例中，该功率器件为垂直型功率MOSFET器件，且该功率芯片和控制芯片设计和制作是相互独立的，从而能够保证功率器件和控制电路各自的性能以及成本优势。
进一步的，该功率芯片的结构如图1a所示，具体包括衬底12、覆盖衬底12上表面的外延层13、覆盖外延层13上表面的P阱区域16、设置于P阱区域16内且延伸至外延层13中的栅极沟槽、设置于该栅极沟槽中的栅极结构(该栅极结构包括覆盖沟槽底部及其侧壁的沟槽栅氧化膜141和覆盖沟槽栅氧化膜141底部及其侧壁的沟槽多晶硅栅151)、设置于相邻栅极结构之间的P阱区域16中的N源区17、位于N源区17之间的P阱接触区18、设置于沟槽多晶硅栅151上方且与沟槽多晶硅栅151通过多晶硅连线152连接的栅极电极202、设置于多晶硅连线152和P阱区域16之间将多晶硅连线152和P阱区域16予以隔离的氧化膜142以及设置于沟槽多晶硅栅151上方且通过介质层19与沟槽多晶硅栅151隔离的源区电极201，且栅极电极202和源区电极201之间亦通过介质层19隔离。
优选的，功率器件的厚度比器件承受电压的外延层的厚度至少厚0.2μm(例如0.2μm、0.3μm、0.5μm或1μm等)。
控制芯片的结构如图1b所示，具体包括硅衬底2、位于硅衬底2之上的控制电路介质膜6，设置于控制电路介质膜6中的有源和无源器件3、设置于控制电路介质膜6中的控制电路金属层4以及设置于控制电路介质膜6中且位于控制电路金属层4之上的若干控制电极和金属连线，其中上述的控制电极包括第一控制电极51和第二控制电极52以及其他控制电极5。
步骤S2，采用正面键合工艺将功率芯片垂直键合至控制芯片上形成一键合芯片，即将功率芯片和控制芯片面对面键合(bonding)在一起。具体的，首先在控制芯片的正面(即控制电路介质膜6的上表面)进行第一介质膜31的沉积，然后采用正面键合工艺将功率芯片与控制芯片通过该第一介质膜21面对面垂直键合在一起形成键合芯片，采用两种不同功能芯片的垂直叠加，从而减少了面积，如图2所示的结构。
步骤S3，利用控制芯片的硅片(即硅衬底2)作为支撑，对功率芯片的背面进行减薄工艺，将衬底12减薄到功率器件需要的最薄厚度，从而进一步提高了器件的性能(减小了导通电阻，提高了散热效率)，并提高了减薄及其之后工艺的生产良品率，如图3所示的结构。
步骤S4，于功率芯片的背面(即衬底12的上表面)沉积一金属层41，形成如图4所示的结构。
步骤S5，于金属层41的上表面旋涂一层光刻胶42后，进行光刻和刻蚀工艺，将不与漏区形成重叠的金属层41刻蚀掉，也可以将部分漏区上需要开孔的区域的背面金属层41刻蚀掉(图中未示出)，如图5所示的结构。
步骤S6，去除光刻胶42，剩余的金属层41形成与漏区重叠(覆盖位于漏区之上的功率芯片的背面)的金属结构41(以下称剩余的金属层41为金属结构41)，并于功率芯片的背面沉积一层第二介质膜32以将金属结构41的上表面和衬底12的裸露的上表面予以覆盖，如图6所示的结构。
步骤S7，在键合芯片的互连区域和引线区域(非漏区所在的区域)对该第二介质膜32进行图形化工艺(包括光刻和刻蚀工艺)后，以将衬底12的部分表面予以暴露，如图7所示的结构。
步骤S8，以剩余的第二介质膜32为掩膜刻蚀功率芯片至介质层16的上表面停止以形成若干沟槽(图中未全部示出)，在本发明的实施例中，为了更清楚的阐述本发明的技术方案，仅以部分沟槽(第一沟槽331、第二沟槽332和第三沟槽333)为例来进行后续的阐述；于第一沟槽331侧壁、第二沟槽332侧壁和第三沟槽333侧壁表面均形成一层较薄的隔离介质层，以在后续填充金属后，将金属与功率器件的硅实现隔离，同时还可通过该隔离介质层来进一步控制后续形成硅通孔的CD。在本发明的实施例中，在刻蚀形成第一沟槽331的过程中，氧化膜142被部分或全部刻蚀掉；如图8所示的结构。
步骤S9，继续刻蚀第一沟槽331至第一控制电极51中形成第一硅通孔351(即第一控制电极51被部分刻蚀)，刻蚀第二沟槽332至所述源区电极201中形成第二硅通孔352(即源区电极201被部分刻蚀)，刻蚀第三沟槽333至第二控制电极52中形成第三硅通孔352(即第二控制电极52被部分刻蚀)，且第一硅通孔351将栅极电极202的部分表面和第一控制电极51的部分表面均予以暴露，优选的，该栅极电极202暴露的部分表面为该栅极电极202的侧壁，第二硅通孔352将源区电极201的部分表面予以暴露，第三硅通孔353将第二控制电极52的部分表面予以暴露，如图9所示的结构。
步骤S10，沉积金属36以充满第一硅通孔351、第二硅通孔352以及第三硅通孔353，且金属36覆盖第二介质膜32的上表面，如图10所示的结构。
步骤S11，进行平坦化工艺以去除位于第二介质膜32之上的金属36，第一硅通孔351中充满金属后形成将功率器件与控制电路电连接的互连线，第二硅通孔352中充满金属后形成将功率器件与键合芯片外部结构电连接的第一金属引线，第三硅通孔353中充满金属后形成将控制电路与键合芯片外部结构电连接的第二金属引线。换句话说，即通过互连线可以将栅极电极202和第一控制电极51电连接，通过第一金属引线可以将源区电极201与键合芯片外部结构电连接，通过第二金属引线可以将第二控制电极52与键合芯片外部结构电连接；如图11所示的结构。
步骤S12，通过光刻、刻蚀工艺将位于功率器件的漏区背面处的第二介质膜32去除，换句话说，即将位于金属层41上表面第二介质膜32移除；如图12所示的结构。
步骤S13，继续沉积电极金属膜以将功率器件的背面予以覆盖(该电极金属膜覆盖介质膜32的上表面、金属层41的上表面、互连线、第一金属引线和第二金属引线的上表面)，部分刻蚀位于第二介质膜32之上的电极金属膜，以使得位于互连线之上的电极金属膜形成第一金属电极374、位于第一金属引线之上的电极金属膜形成第二金属电极372、位于第二金属引线之上的电极金属膜形成第三金属电极371，位于栅极结构上方的电极金属膜37形成第四金属电极373，且第一金属电极374、第二金属电极372、第三金属电极371和第四金属电极373之间相互隔离，如图13所示的结构。
其中，通过第一金属电极374和互连线将控制电路的第一控制电极51和功率器件的栅极电极202电连接并引出，通过第二金属电极372和第一金属引线将功率器件的源区电极201引出，通过第三金属电极371和第三金属引线将控制电路的控制电极52引出，从而通过采用硅通孔技术，实现两不同功能芯片的互连，免去了器件之间的连线，减少了寄生的电感和电容。
综上所述，本发明利用芯片的叠加，键合和通孔互联，减少了连线，寄生电容和电感，提高了器件的性能和技术方案的可靠性，并代替了常规封装，减少了体积和面积，提高了可靠性和性能，且本发明比MCM方式面积更小，并共享减薄和背面金属工艺，进一步降低制造成本。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种集成功率器件与控制器件的方法，其特征在于，包括如下步骤：
提供制备有功率器件的功率芯片和制备有控制电路的控制芯片，且所述功率芯片上设置有漏区；
采用正面键合工艺将所述功率芯片垂直键合至所述控制芯片上形成一键合芯片后，对所述功率芯片的背面进行减薄工艺；
在所述功率芯片的背面形成与所述漏区重叠的金属结构；
继续于所述功率芯片暴露的背面上刻蚀所述键合芯片形成若干硅通孔，并于所述若干硅通孔中填充金属，以形成将所述功率器件与所述控制电路电连接的互连线，以及将所述功率器件、所述控制电路分别与所述键合芯片外部结构电连接的金属引线；
所述功率器件包括源区电极和栅极电极，所述控制电路包括第一控制电极和第二控制电极；
所述方法还包括：
刻蚀所述键合芯片形成第一硅通孔、第二硅通孔和第三硅通孔，且所述第一硅通孔将所述栅极电极的部分表面和第一控制电极的部分表面均予以暴露，所述第二硅通孔将所述源区电极的部分表面予以暴露，所述第三硅通孔将所述第二控制电极的部分表面予以暴露；
于所述第一硅通孔、第二硅通孔以及第三硅通孔中均填充金属后形成所述互连线和所述金属引线，所述金属引线包括第一金属引线和第二金属引线；
其中，通过所述互连线将所述栅极电极和所述第一控制电极电连接，通过所述第一金属引线将所述源区电极与所述键合芯片外部结构电连接，通过所述第二金属引线将所述第二控制电极与所述键合芯片外部结构电连接。
2.如权利要求1所述的集成功率器件与控制器件的方法，其特征在于，制备所述金属结构的步骤包括：
于所述功率芯片的背面沉积一金属层；
对所述金属层进行刻蚀工艺，形成所述金属结构。
3.如权利要求1所述的集成功率器件与控制器件的方法，其特征在于，所述方法还包括：
于所述互连线、第一金属引线、第二金属引线的上表面分别形成金属电极。
4.如权利要求3所述的集成功率器件与控制器件的方法，其特征在于，所述方法还包括：
形成所述互连线、第一金属引线、第二金属引线后；
继续沉积电极金属膜以将所述功率器件的背面予以覆盖；
部分刻蚀位于所述互连线和所述金属引线上方的所述电极金属膜，以在所述互连线上方形成第一金属电极、在所述第一金属引线上方形成第二金属电极、在所述第二金属引线上方形成第三金属电极。
5.如权利要求1所述的集成功率器件与控制器件的方法，其特征在于，所述方法还包括：
于所述控制芯片的正面形成第一介质膜后，采用正面键合工艺将所述功率芯片垂直键合至所述控制芯片上形成所述键合芯片。
6.如权利要求1所述的集成功率器件与控制器件的方法，其特征在于，所述功率器件为垂直型功率MOSFET器件。
7.如权利要求6所述的集成功率器件与控制器件的方法，其特征在于，所述功率芯片包括：
衬底；
位于所述衬底上表面的外延层；
位于所述外延层上表面的P阱衬底；
设置于所述P阱衬底内且延伸至所述外延层中的栅极沟槽；
位于所述栅极沟槽中的栅极结构，所述栅极结构包括沟槽栅氧化膜和覆盖所述沟槽栅氧化膜底部及其侧壁的沟槽多晶硅栅；
设置于所述栅极结构上方且与所述沟槽多晶硅栅电连接的所述栅极电极；以及
设置于所述栅极结构上方且通过介质层与所述栅极结构隔离的所述源区电极。
8.如权利要求7所述的集成功率器件与控制器件的方法，其特征在于，所述方法还包括：
形成所述金属结构后，于所述功率芯片的背面沉积一层第二介质膜，对所述第二介质膜进行图形化工艺，以将所述功率芯片的部分背面予以暴露；
以所述第二介质膜为掩膜刻蚀所述功率芯片，以形成所述若干硅通孔。
9.如权利要求8所述的集成功率器件与控制器件的方法，其特征在于，所述方法还包括：
以所述第二介质膜为掩膜刻蚀所述功率芯片至所述介质层表面停止形成若干沟槽；
于所述若干沟槽的侧壁表面均形成隔离介质层；
继续刻蚀所述若干沟槽形成所述若干硅通孔。
10.如权利要求1所述的集成功率器件与控制器件的方法，其特征在于，所述方法应用于将若干功率芯片和一个控制芯片实现互连或将一个功率芯片和若干控制芯片实现互连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410430704.2A CN104241201B (zh) | 2014-08-28 | 2014-08-28 | 一种集成功率器件与控制器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410430704.2A CN104241201B (zh) | 2014-08-28 | 2014-08-28 | 一种集成功率器件与控制器件的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241201A CN104241201A (zh) | 2014-12-24 |
| CN104241201B true CN104241201B (zh) | 2017-05-31 |
Family
ID=52229038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410430704.2A Active CN104241201B (zh) | 2014-08-28 | 2014-08-28 | 一种集成功率器件与控制器件的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241201B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106208781A (zh) * | 2015-05-06 | 2016-12-07 | 北大方正集团有限公司 | 一种功率器件的制造方法及功率器件 |
| CN107731770B (zh) * | 2017-09-29 | 2019-01-29 | 长鑫存储技术有限公司 | 芯片尺寸晶圆级规模封装的动态随机存储器及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976056A (zh) * | 2005-11-30 | 2007-06-06 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN102201418A (zh) * | 2010-03-25 | 2011-09-28 | 索尼公司 | 半导体装置、其制造方法和设计方法、以及电子装置 |
| CN102971851A (zh) * | 2010-07-09 | 2013-03-13 | 佳能株式会社 | 固态图像拾取设备 |
-
2014
- 2014-08-28 CN CN201410430704.2A patent/CN104241201B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1976056A (zh) * | 2005-11-30 | 2007-06-06 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN102201418A (zh) * | 2010-03-25 | 2011-09-28 | 索尼公司 | 半导体装置、其制造方法和设计方法、以及电子装置 |
| CN102971851A (zh) * | 2010-07-09 | 2013-03-13 | 佳能株式会社 | 固态图像拾取设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241201A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI431759B (zh) | 可堆疊式功率mosfet、功率mosfet堆疊及其製備方法 | |
| US9570603B2 (en) | Semiconductor device having trench gate structure and method for manufacturing the semiconductor device | |
| CN103681613B (zh) | 具有离散块的半导体器件 | |
| CN102184920B (zh) | 电压转换器及包括电压转换器的系统 | |
| CN107851615A (zh) | 独立3d堆叠 | |
| CN102646670A (zh) | 半导体器件及其制作方法 | |
| JPWO2005086216A1 (ja) | 半導体素子及び半導体素子の製造方法 | |
| US11107794B2 (en) | Multi-wafer stack structure and forming method thereof | |
| CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
| US20190267343A1 (en) | Semiconductor Module, Electronic Component and Method of Manufacturing a Semiconductor Module | |
| CN107680950A (zh) | 一种多芯片叠层的封装结构及其封装方法 | |
| CN114267598B (zh) | 一种射频前端集成电路的封装结构以及封装方法 | |
| TW201528469A (zh) | 多晶片疊合封裝結構及其製作方法 | |
| CN104241202B (zh) | 一种集成功率器件与控制器件的工艺 | |
| CN103219303B (zh) | 一种tsv背面漏孔的封装结构及方法 | |
| CN104332464B (zh) | 一种功率器件与控制器件的集成工艺 | |
| CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
| CN102760710B (zh) | 硅穿孔结构及其形成方法 | |
| CN104241201B (zh) | 一种集成功率器件与控制器件的方法 | |
| US10770576B2 (en) | Power MOSFET device and manufacturing process thereof | |
| CN104766806A (zh) | 晶圆三维集成的方法 | |
| CN104867905B (zh) | 一种包含硅通孔的半导体结构及其制造方法 | |
| TW201247093A (en) | Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same | |
| CN104409421B (zh) | 一种垂直型沟道存储器件和控制器件的集成工艺 | |
| TW201616618A (zh) | 扇出晶圓級晶片封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No. 18 Nanxin Fourth Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: No. 18 Nanxin Fourth Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |