KR101129860B1 - 고집적 반도체 장치를 위한 퓨즈 구조 - Google Patents

Abstract

본 발명은 블로잉 공정 후에 퓨즈의 양단이 잔유물에 의해 전기적으로 연결될 수 있는 것을 방지한다. 본 발명에 따른 반도체 장치는 중심부에 블로잉 영역을 포함하여 서로 다른 두 단자를 선택적으로 연결하기 위한 퓨즈 및 블로잉 영역의 하부에 위치하며 블로잉 공정시 블로잉 영역과 함께 제거되어 빈공간을 형성하기 위한 더미 콘택을 포함하는 것을 특징으로 한다.

더미 콘택, 퓨즈, 열적 열화, 구리

Description

고집적 반도체 장치를 위한 퓨즈 구조{FUSE STRUCTURE FOR HIGH INTEGRATED SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치에 관한 것으로, 특히 고집적 반도체 장치 내 포함되어 전기적 신호의 전달이나 서로 다른 두 단자의 연결 여부를 결정하는 퓨즈(fuse)에 관한 기술이다.

일반적으로, 퓨즈(fuse)는 전선로에 과전류가 계속 흐르는 것을 방지하기 위하여 사용하는 일종의 자동차단기로 정의된다. 즉, 퓨즈는 전기적 흐름인 전류에 의해 발생하는 열로 그 자체가 녹아 전선로를 끊어지게 하는 것으로 주변 생활에서 쉽게 볼 수 있다. 퓨즈는 정상적인 상태에서는 전류가 계속 흐르도록 하지만 끊어지면 새것으로 교체하기 전에는 영구적으로 전류의 흐름을 막는 데 이러한 점이 전류의 흐름을 차단하거나 연결하는 것을 제어할 수 있는 스위치(switch)와는 기능에서 차이가 있다.

반도체 장치는 실리콘 웨이퍼 내 일정영역에 불순물을 주입하거나 새로운 물질을 증착하는 등의 과정을 통해 정해진 목적에 따라 동작할 수 있도록 한 것으로, 대표적인 예로 반도체 기억 장치를 들 수 있다. 반도체 기억 장치 내부에는 정해진 목적을 수행하기 위해 트랜지스터, 캐패시터, 저항 등의 많은 소자들을 포함하고 있으며, 퓨즈도 그 중 하나이다. 퓨즈는 반도체 기억 장치 내 여러 곳에서 사용되는 데 대표적인 예로는 리던던시(redundancy) 회로, 전원 공급 회로 등을 들 수 있다. 이러한 회로들에 사용되는 퓨즈는 제조 공정에서는 정상적인 상태를 유지하고 있으나, 제조 후 여러 테스트를 통해 선택적으로 블로잉(blowing)한다(즉, 끊어지도록 한다).

리던던시 회로를 들어 보다 구체적으로 설명하면, 반도체 기억 장치에서 특정 단위셀이 불량일 경우 여분의 정상적인 셀로 치환하기 위한 복구 단계를 거친다. 즉, 외부로부터 불량인 단위셀을 액세스하기 위한 주소가 입력되면 불량인 단위셀을 대신하여 여분의 정상적인 셀을 액세스할 수 있도록, 복구 단계는 불량인 단위셀의 주소를 저장하고 불량인 단위셀이 액세스되지 못하도록 한다. 이러한 복구 단계에서 가장 흔히 사용되는 것이 퓨즈인데, 반도체 장치 내 해당하는 퓨즈를 레이저를 주사하여 퓨즈를 터트림으로서 전기적으로 연결이 유지되던 곳을 영구적으로 끊어버린다. 이러한 작업을 퓨즈 블로잉(fuse blowing)이라 한다.

반도체 기억 장치의 경우 다수의 단위셀을 포함하고 있고 제조 공정 이후 다수의 단위셀 중 결함이 있는 단위셀이 어디에 존재할지는 아무도 알 수 없다. 따라서, 반도체 기억 장치 내에는 모든 단위셀 중 어느 곳에서 결함이 발생하더라도 이를 정상적인 여분의 단위셀로 치환할 수 있도록 하기 위해 다수의 퓨즈를 포함하는 퓨즈 박스(fuse box)를 구비한다.

반도체 기억 장치의 데이터 저장 능력은 점점 커지고 있으며, 이에 따라 내 부에 포함된 단위셀의 개수도 증가하고 결함 발생시 여분의 단위셀로 대치하기 위해 사용되는 퓨즈의 개수도 증가한다. 반면, 반도체 기억 장치의 전체 면적은 줄어들어 고집적화가 요구된다. 전술한 바와 같이, 다수의 퓨즈 중 일부에 선택적으로 레이저를 주사하여 물리적으로 블로잉시키기 때문에 블로잉되지 않은 이웃한 퓨즈에 영향을 미치지 않기 위해서는 각 퓨즈 사이 일정한 거리만큼의 간격을 유지하여야 한다. 하지만, 이는 반도체 기억 장치의 집적도를 낮추는 요인이 된다. 따라서, 퓨즈 박스가 차지하는 면적을 줄이면서도 선택적으로 퓨즈를 블로잉하더라도 그 외 퓨즈에 불량이 발생하지 않도록 하는 기술이 요구된다.

도 1a 및 도 1b는 통상적인 반도체 장치 내 퓨즈를 설명하기 위한 평면도 및단면도이다.

도 1a를 참조하면, 반도체 장치 내 퓨즈 박스에 다수의 퓨즈(114)가 평행하게 배열되어 있다.

도 1b를 참조하면, 각각의 퓨즈(114)의 양끝단의 하부에는 콘택(106, 108)이 형성되어 있으며, 콘택(106, 108)은 서로 다른 전압이 인가되거나 서로 다른 회로와 연결되는 서로 다른 단자와 각각 연결된다.

퓨즈(114) 각각의 중심부에는 블로잉 영역(122)이 포함되어 있다. 블로잉 영역(122)은 퓨즈(114)의 양끝단을 전기적으로 차단하기 위해 블로잉 공정시 레이저를 주입하면 제거될 수 있는 영역이다.

도 2a 및 도 2b는 도 1에 설명된 통상적인 반도체 장치 내 퓨즈의 동작과 문제점을 설명하기 위한 단면도 및 평면도이다.

도 2a는 블로잉 공정 후 퓨즈(114) 내 블로잉 영역(122)이 제거된 후의 정상적인 구조를 보여준다. 퓨즈(114)를 구성하는 도전물질이 완전히 제거되면 퓨즈(114)의 양끝단은 전기적으로 서로 단절되어, 콘택(106, 108)을 통해 연결된 서로 다른 두 단자 사이의 전하의 이동을 차단된다.

최근 고집적 반도체 장치는 내부에 포함된 구성요소 중 배선, 퓨즈 등의 크기와 면적이 줄어들면서 저항이 높아짐에 따라, 저항값이 낮은 구리(Cu)를 사용하고 있다. 하지만, 구리(Cu)와 같이 다른 금속 물질에 비하여 강도가 낮고 열전도(heat conduction)도가 높고 부식성(corrosion)이 강한 물질일 경우, 퓨즈가 블로잉되면서 발생한 잔유물들이나 퓨즈에 남아있는 물질들이 고온 혹은 고습 조건에서 전기적 화학적 특성에 따라 이동(Migration)할 수 있다.

도 2b를 참조하면, 다수개의 이웃한 퓨즈(114A~114D)가 블로잉된 후, 일부 퓨즈(114A)에서 구리(Cu)의 이동으로 인해, 퓨즈의 일측에 구리(Cu)의 밀도가 낮아지면서 퓨즈의 양 끝단이 전기적으로 연결되어 있다. 구리의 물성으로 인해, 퓨즈가 블로잉으로 인해 끊어져야함에도 불구하고 전기적으로 연결되는 경우가 발생하면 반도체 장치의 동작 안정성이 떨어진다. 아울러, 이러한 구리(Cu)의 이동은 이웃한 퓨즈가 블로잉되는 경우 블로잉되지 않아야할 인접한 퓨즈까지 손상시킬 수도 있다.

전술한 열적 열화 등의 단점을 방지하기 위해 퓨즈를 구리보다 상대적으로 낮은 열전도도를 가지는 알루미늄이나 텅스텐 계열의 금속을 사용하여 제조하였으나, 이러한 금속으로 퓨즈나 배선을 형성하는 경우 극미세 공정에서 저항치가 높은 탓에 처리속도 지연이나 누설전류 등에 의한 전력 손실이 발생할 수 있다. 이를 극복하기 위해서는 퓨즈나 배선의 크기를 크게하여야 하므로, 결과적으로 반도체 장치의 고집적화에 한계를 가져온다. 하지만, 전술한 바와 같이 구리를 사용하여 퓨즈를 형성하는 경우에는 구리의 특징적 물성으로 인하여 퓨즈 형성에 어려움이 발생하기 때문에 고집적 반도체 기억 장치에 적합한 새로운 퓨즈가 요구되고 있다.

전술한 종래의 문제점을 해결하기 위하여, 본 발명은 반도체 장치 내 퓨즈의 블로잉 영역의 하부에 더미 콘택을 형성하는 것으로, 블로잉 공정을 통해 함께 제거되는 더미 콘택의 일부가 형성되었던 영역으로 퓨즈의 잔유물이 이동하도록 함으로써, 블로잉 공정 후에 퓨즈의 양단이 잔유물에 의해 전기적으로 연결될 수 있는 것을 방지할 수 있고 반도체 장치의 동작의 신뢰성을 높일 수 있는 기술을 제공한다.

본 발명은 중심부에 블로잉 영역을 포함하여 서로 다른 두 단자를 선택적으로 연결하기 위한 퓨즈; 및 상기 블로잉 영역의 하부에 위치하며 블로잉 공정시 상기 블로잉 영역과 함께 제거되어 빈공간을 형성하기 위한 더미 콘택을 포함하는 반도체 장치를 제공한다.

바람직하게는, 상기 더미 콘택은 복수의 기둥 패턴을 포함하는 것을 특징으로 한다.

바람직하게는, 상기 반도체 장치는 상기 퓨즈의 양 끝단과 상기 서로 다른 두 단자를 연결하기 위한 콘택을 더 포함한다.

바람직하게는, 상기 퓨즈는 구리를 포함하고, 상기 더미 콘택과 상기 콘택은 텅스텐을 포함하는 것을 특징으로 한다.

바람직하게는, 상기 더미 콘택과 상기 콘택은 상기 퓨즈의 하부에 위치하는 것을 특징으로 한다.

바람직하게는, 상기 더미 콘택의 선폭이 상기 퓨즈의 선폭보다 넓은 것을 특징으로 한다.

또한, 본 발명은 전기 신호가 인가되지 않은 더미 콘택을 형성하는 단계; 및 상기 더미 콘택 상에 중심부에 포함된 블로잉 영역이 위치하도록 퓨즈를 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공한다.

바람직하게는, 상기 반도체 소자의 제조 방법은 상기 더미 콘택과 함께 상기 퓨즈와 연결되는 콘택을 형성하는 단계를 더 포함한다.

바람직하게는, 상기 반도체 소자의 제조 방법은 반도체 기판 상에 증착된 절연막을 식각하여 상기 더미 콘택과 상기 콘택이 형성될 콘택홀을 형성하는 단계를 더 포함한다.

바람직하게는, 상기 퓨즈는 구리를 포함하고, 상기 더미 콘택과 상기 콘택은 텅스텐을 포함하는 것을 특징으로 한다.

바람직하게는, 상기 더미 콘택은 복수의 기둥 패턴을 포함하는 것을 특징으로 한다.

바람직하게는, 상기 반도체 소자의 제조 방법은 상기 퓨즈의 하부에 장벽 금속막을 형성하는 단계를 더 포함한다.

바람직하게는, 상기 장벽 금속막은 질화막을 포함하는 것을 특징으로 한다.

바람직하게는, 상기 반도체 소자의 제조 방법은 상기 퓨즈의 상부에 질화막을 형성하는 단계를 더 포함한다.

본 발명은 고집적 반도체 장치 내 포함된 퓨즈의 블로잉 영역 하부에 더미 패턴을 형성하면, 블로잉 공정을 통해 블로잉 영역이 제거될 때 더미 패턴의 일부가 함께 제거되면서 빈 공간이 형성되도록 함으로써, 블로잉 공정 후 퓨즈의 잔유물로 인해 퓨즈의 양단이 서로 연결되는 결함을 방지할 수 있는 장점이 있다.

나아가, 본 발명은 구리를 이용하여 퓨즈를 형성하면서도 블로잉시 발생하는 열적 열화 혹은 잔유물의 이동 등을 방지하면서도 퓨즈가 낮은 저항값을 가질 수 있어 처리속도 지연이나 누설전류 등에 의한 전력 손실을 방지할 수 있다.

본 발명은 반도체 장치의 집적도가 높아지면서 퓨즈(fuse)의 크기가 작아지면서 저항이 증가로 인한 처리속도 지연이나 누설전류로 인해 발생하는 전력 손실을 방지하기 위해 구리를 사용하여 퓨즈를 형성하는데 있어 특정 퓨즈의 블로잉 공정시 구리 잔유물에 의한 결함을 방지할 수 있는 구조를 제안한다. 특히, 블로잉 공정시 잔유물에 의한 결함을 극복하기 위해 퓨즈의 블로잉 영역 하부에 더미 콘택을 형성하고, 선택적으로 블로잉 공정을 수행하여 블로잉 영역을 제거할 때 더미 콘택의 일부도 함께 제거함으로써 퓨즈의 하단에 빈 공간을 확보하여 퓨즈의 양단으로부터 이동하는 도전물질을 가둘 수 있도록 한다. 이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 3a 내지 3b는 본 발명의 일 실시예에 따른 반도체 장치 내 퓨즈를 설명하기 위한 평면도 및 단면도이다.

도 3a를 참조하면, 반도체 장치 내 퓨즈 박스에 다수의 퓨즈(314)가 평행하게 배열되어 있다. 퓨즈(314) 각각의 중심부에는 블로잉 영역(322)이 포함되어 있다. 블로잉 영역(322)은 퓨즈(314)의 양끝단을 전기적으로 차단하기 위해 블로잉 공정시 레이저를 주입하면 제거될 수 있는 영역이다. 종래와 달리, 퓨즈(314)의 블로잉 영역(322)의 하부에는 더미 콘택(318)이 형성되어 있다.

도 3b를 참조하면, 각각의 퓨즈(314)의 양끝단의 하부에는 콘택(306, 308)이 형성되어 있으며, 콘택(306, 308)은 서로 다른 전압이 인가되거나 서로 다른 회로와 연결되는 서로 다른 단자와 각각 연결된다.

도 3a 및 3b를 참조하면, 각각의 퓨즈(314) 내 블로잉 영역(322)의 하부에 두 개의 더미 콘택(318)이 형성되어 있으나, 더미 콘택(318)의 크기와 개수는 실시에에 따라 변경이 가능하다. 특히, 도 3a에 도시된 바와 같이 더미 콘택(318)의 선폭이 퓨즈(314)의 선폭보다 더 크게 형성될 수도 있다. 또한, 퓨즈(314)는 구리(Cu)로 형성될 수 있으며, 이때, 더미 콘택(318)과 콘택(306, 308)은 텅스텐(W) 혹은 알루미늄(Al)과 같은 도전 물질을 사용할 수 있다.

여기서, 더미 콘택(318)은 절연막을 식각하여 콘택홀(미도시)을 추가로 형성한 후 도전물질을 매립하는 방법으로 콘택(306, 308)과 함께 형성할 수 있는데, 반도체 장치 내에서 전달되는 신호나 전압이 인가되지 않는 것이 특징이다. 다만, 더미 콘택(318)은 도전물질로 형성되어 있어서 퓨즈(314)에 블로잉 공정을 수행할 때 퓨즈(314)에 가해지는 스트레스 혹은 열에너지가 퓨즈(314)의 양단을 통해 전달되는 것을 분산시켜 주는 역할을 한다. 블로잉 공정시 스트레스를 분산시키면, 퓨 즈(314)를 통해 인접한 퓨즈(314)나 반도체 장치의 내부 구성요소에 열산화 등으로 인한 피해를 막을 수 있다.

또한, 블로잉 공정시 더미 콘택(318)의 일부가 스트레스 등으로 인해 블로잉 영역(322)과 함께 제거될 수 있는데, 이경우 퓨즈(314)의 양단 사이에 트랜치나 벙커와 같은 형상이 생긴다. 블로잉 공정 후 발생한 트랜치나 벙커는 퓨즈(314)의 양단에서 흘러나오는 구리(Cu)와 같은 도전물질을 담을 수 있어, 퓨즈(314)의 양단이 잔유물에 의해 전기적으로 연결되는 현상을 방지할 수 있다.

도 4는 도 3a에 도시된 반도체 장치 내 퓨즈의 블로잉 공정을 설명하기 위한 단면도이다.

도시된 바와 같이, 블로잉 공정으로 인해 퓨즈(314) 내 블로잉 영역(322)이 제거된 후, 잔유물이 퓨즈(314)의 양단 사이에 남지 않고 더미 콘택(318)의 상부로 흘러들어간다. 따라서, 더미 콘택(318)의 하부(318B)와 상부(318A)의 구성물질에 차이가 발생하는 것을 알 수 있다. 일례로, 블로잉 공정 전에 더미 콘택(318)이 텅스텐(W)으로 형성되고 퓨즈(314)가 구리(Cu)로 형성된 경우, 블로잉 공정 후에 더미 콘택(318)의 하부(318B)에는 텅스텐(W)이 남아 있지만 더미 콘택(318)의 상부(318A)는 구리(Cu)로 구성된다. 퓨즈(314) 사이에 잔유물이 남을 가능성이 매우 크게 줄어들고 블로잉 영역(322)를 구성하는 도전물질이 완전히 제거될 수 있기 때문에, 퓨즈(314)의 양끝단은 전기적으로 서로 단절되어 콘택(106, 108)을 통해 연결된 서로 다른 두 단자 사이의 전하의 이동을 차단하기 쉽다.

도 5a 내지 도 5e는 도 3a에 도시된 반도체 장치 내 퓨즈의 제조 방법을 설 명하기 위한 단면도이다.

도 5a를 참조하면, 반도체 장치 내 퓨즈(314)를 통해 연결될 단자 상에 콘택 플러그(501)를 형성한다. 이때, 퓨즈(314)의 양단에 연결되는 단자 외에 퓨즈(314)의 블로잉 영역(322)이 형성될 위치의 하부에도 콘택 플러그(501)를 형성한다.

도 5b를 참조하면, 반도체 장치 내 증착된 절연층(503)을 식각하여 콘택 플러그(501)를 노출시키는 콘택홀(505)을 형성한다.

도 5c를 참조하면, 콘택홀(505)에 도전 물질을 매립하여 콘택(306,308)과 더미 콘택(318)을 형성한다.

도 5d를 참조하면, 콘택(306,308)과 더미 콘택(318)의 상부에 절연층(미도시)를 증착한 후, 퓨즈(314)가 형성될 위치에 콘택(306,308)과 더미 콘택(318)의 상부표면을 노출시키는 트랜치(미도시)를 형성한다. 이후, 트랜치의 내벽에 장벽금속막(507)을 증착한 후 장벽금속막(507) 상에 도전물질을 매립하여 퓨즈(314)를 형성한다.

도 5e를 참조하면, 퓨즈(314)의 상부에 형성될 수 있는 자연산화막(미도시) 등을 제거하고 계면특성을 향상시키기 위한 다마 세정을 수행한 후, 질화막(509)을 증착한다.

전술한 바와 같이, 본 발명의 일 실시예에 따른 반도체 장치는 중심부에 블로잉 영역을 포함하여 서로 다른 두 단자를 선택적으로 연결하기 위한 퓨즈 및 블로잉 영역의 하부에 위치하며 블로잉 공정시 블로잉 영역과 함께 제거되어 빈공간을 형성하기 위한 더미 콘택을 포함한다. 특히, 더미 콘택은 블로잉 공정을 통해 퓨즈의 블로잉 영역이 제거될 때 더미 콘택의 일부가 함께 제거되면서 트랜치 혹은 벙커와 같은 빈 공간을 형성한다. 이러한 빈 공간에 블로잉 공정 후 퓨즈의 잔유물이 이동하게 되고, 따라서 본 발명은 블로잉 공정 후에도 퓨즈의 양단이 서로 연결되는 결함을 방지할 수 있는 장점이 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1a 및 도 1b는 통상적인 반도체 장치 내 퓨즈를 설명하기 위한 평면도 및단면도.

도 2a 및 도 2b는 도 1에 설명된 통상적인 반도체 장치 내 퓨즈의 동작과 문제점을 설명하기 위한 단면도 및 평면도.

도 3a 내지 3b는 본 발명의 일 실시예에 따른 반도체 장치 내 퓨즈를 설명하기 위한 평면도 및 단면도.

도 4는 도 3a에 도시된 반도체 장치 내 퓨즈의 블로잉 공정을 설명하기 위한 단면도.

도 5a 내지 도 5e는 도 3a에 도시된 반도체 장치 내 퓨즈의 제조 방법을 설명하기 위한 단면도.

Claims (14)

1. 중심부에 블로잉 영역을 포함하여 서로 다른 두 단자를 연결하기 위한 퓨즈; 및

   상기 블로잉 영역의 하부에 위치하며 블로잉 공정시 상기 블로잉 영역과 함께 제거되어 빈공간을 형성하기 위한 더미 콘택; 및

   상기 더미 콘택과 상기 퓨즈 사이에 구비된 장벽 금속막

   을 포함하는 반도체 장치.
2. 제1항에 있어서,

   상기 더미 콘택은 복수의 기둥 패턴을 포함하는 것을 특징으로 하는 반도체 장치.
3. 제1항에 있어서,

   상기 퓨즈의 양 끝단과 상기 서로 다른 두 단자를 연결하기 위한 콘택을 더 포함하는 반도체 장치.
4. 제3항에 있어서,

   상기 퓨즈는 구리를 포함하고, 상기 더미 콘택과 상기 콘택은 텅스텐을 포함하는 것을 특징으로 하는 반도체 장치.
5. 제3항에 있어서,

   상기 더미 콘택과 상기 콘택은 상기 퓨즈의 하부에 위치하는 것을 특징으로 하는 반도체 장치.
6. 제1항에 있어서,

   상기 더미 콘택의 선폭이 상기 퓨즈의 선폭보다 넓은 것을 특징으로 하는 반도체 장치.
7. 전기 신호가 인가되지 않은 더미 콘택을 형성하는 단계;

   상기 더미 콘택을 포함한 전체 표면 상부에 장벽 금속막을 형성하는 단계; 및

   상기 장벽 금속막 상의 중심부에 포함된 블로잉 영역이 위치하도록 퓨즈를 형성하는 단계

   를 포함하는 반도체 소자의 제조 방법.
8. 제7항에 있어서,

   상기 더미 콘택과 함께 상기 퓨즈와 연결되는 콘택을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
9. 제8항에 있어서,

   반도체 기판 상에 증착된 절연막을 식각하여 상기 더미 콘택과 상기 콘택이 형성될 콘택홀을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
10. 제8항에 있어서,

    상기 퓨즈는 구리를 포함하고, 상기 더미 콘택과 상기 콘택은 텅스텐을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
11. 제7항에 있어서,

    상기 더미 콘택은 복수의 기둥 패턴을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
12. 삭제
13. 제7항에 있어서,

    상기 장벽 금속막은 질화막을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
14. 제7항에 있어서,

    상기 퓨즈의 상부에 질화막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.

Images