KR20110012473A - 반도체 소자의 퓨즈 및 그 컷팅 방법 - Google Patents
반도체 소자의 퓨즈 및 그 컷팅 방법 Download PDFInfo
- Publication number
- KR20110012473A KR20110012473A KR1020090070202A KR20090070202A KR20110012473A KR 20110012473 A KR20110012473 A KR 20110012473A KR 1020090070202 A KR1020090070202 A KR 1020090070202A KR 20090070202 A KR20090070202 A KR 20090070202A KR 20110012473 A KR20110012473 A KR 20110012473A
- Authority
- KR
- South Korea
- Prior art keywords
- metal pattern
- fuse
- oxide film
- semiconductor device
- contact plug
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 퓨즈 및 그 컷팅 방법에 관한 것으로, 특히 금속 패턴 사이의 콘택 플러그를 간접 블로잉함으로써 퓨즈를 간접적으로 컷팅할 수 있고, 퓨즈 상부에 남은 산화막의 두께와 관계없이 퓨즈를 용이하게 컷팅할 수 있는 반도체 소자의 퓨즈 및 그 컷팅 방법에 관한 것이다.
본 발명의 반도체 소자의 퓨즈 및 그 컷팅 방법은, 산화막 내에 매립된 제 1 금속 패턴; 상기 제 1 금속 패턴의 상부에 위치하는 제 2 금속 패턴; 상기 제 1 금속 패턴과 상기 제 2 금속 패턴을 수직 방향으로 연결하며, 상기 산화막의 표면과 인접하여 형성되는 콘택 플러그; 및 상기 산화막 내에서 상기 제 1 금속 패턴과 인접하여 퓨즈 블로잉 영역에 매립된 더미 금속 패턴을 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 퓨즈 및 그 컷팅 방법에 관한 것이다. 보다 상세하게는 반도체 소자 내에서 불량인 셀의 액세스를 차단하기 위한 반도체 소자의 퓨즈 및 그 컷팅 방법에 관한 것이다.
일반적으로, 퓨즈(fuse)는 전선로에 과전류가 계속 흐르는 것을 방지하기 위하여 사용하는 일종의 자동차단기로 정의된다. 즉, 퓨즈는 전기적 흐름인 전류에 의해 발생하는 열로 그 자체가 녹아 전선로를 끊어지게 하는 것으로 주변 생활에서 쉽게 볼 수 있다. 퓨즈는 정상적인 상태에서는 전류가 계속 흐르도록 하지만 끊어지면 새것으로 교체하기 전에는 영구적으로 전류의 흐름을 막는 데 이러한 점이 전류의 흐름을 차단하거나 연결하는 것을 제어할 수 있는 스위치(switch)와는 기능에서 차이가 있다.
반도체 장치는 실리콘 웨이퍼 내 일정영역에 불순물을 주입하거나 새로운 물질을 증착하는 등의 과정을 통해 정해진 목적에 따라 동작할 수 있도록 한 것으로, 대표적인 예로 반도체 기억 장치를 들 수 있다. 반도체 기억 장치 내부에는 정해진 목적을 수행하기 위해 트랜지스터, 캐패시터, 저항 등의 많은 소자들을 포함하고 있으며, 퓨즈도 그 중 하나이다. 퓨즈는 반도체 기억 장치 내 여러 곳에서 사용되는 데 대표적인 예로는 리던던시(redundancy) 회로, 전원 공급 회로 등을 들 수 있다. 이러한 회로들에 사용되는 퓨즈는 제조 공정에서는 정상적인 상태를 유지하고 있으나, 제조 후 여러 테스트를 통해 선택적으로 블로잉(blowing)한다(즉, 끊어지도록 한다).
리던던시 회로를 들어 보다 구체적으로 설명하면, 반도체 기억 장치에서 특정 단위 셀이 불량일 경우 여분의 정상적인 셀로 치환하기 위한 복구 단계를 거친다. 즉, 외부로부터 불량인 단위 셀을 액세스하기 위한 주소가 입력되면 불량인 단위 셀을 대신하여 여분의 정상적인 셀을 액세스할 수 있도록, 복구 단계는 불량인 단위 셀의 주소를 저장하고 불량인 단위 셀이 액세스되지 못하도록 한다. 이러한 복구 단계에서 가장 흔히 사용되는 것이 퓨즈인데, 반도체 장치 내 해당하는 퓨즈를 레이저를 주사하여 퓨즈를 터트림으로서 전기적으로 연결이 유지되던 곳을 영구적으로 끊어버린다. 이러한 작업을 퓨즈 블로잉(fuse blowing)이라 한다.
반도체 기억 장치의 경우 다수의 단위 셀을 포함하고 있고 제조 공정 이후 다수의 단위 셀 중 결함이 있는 단위 셀이 어디에 존재할지는 아무도 알 수 없다. 따라서 반도체 기억 장치 내에는 모든 단위 셀 중 어느 곳에서 결함이 발생하더라도 이를 정상적인 여분의 단위 셀로 치환할 수 있도록 하기 위해 다수의 퓨즈를 포함하는 퓨즈 박스(fuse box)를 구비한다.
반도체 기억 장치의 데이터 저장 능력은 점점 커지고 있으며, 이에 따라 내 부에 포함된 단위 셀의 개수도 증가하고 결함 발생시 여분의 단위 셀로 대치하기 위해 사용되는 퓨즈의 개수도 증가한다. 반면, 반도체 기억 장치의 전체 면적은 줄어들어 고집적화가 요구된다. 전술한 바와 같이, 다수의 퓨즈 중 일부에 선택적으로 레이저를 주사하여 물리적으로 블로잉시키기 때문에 블로잉되지 않은 이웃한 퓨즈에 영향을 미치지 않기 위해서는 각 퓨즈 사이 일정한 거리만큼의 간격을 유지하여야 한다. 하지만, 이는 반도체 기억 장치의 집적도를 낮추는 요인이 된다. 따라서 퓨즈 박스가 차지하는 면적을 줄이면서도 선택적으로 퓨즈를 블로잉하더라도 그 외 퓨즈에 불량이 발생하지 않도록 하는 기술이 요구된다.
그리고 퓨즈는 산화막 내부에 금속 패턴이 매립되어 형성된 구조로 이루어지는데, 퓨즈 금속 패턴 상부의 산화막 두께를 적절히 설정하는 것이 어렵기 때문에 동일한 레이저 조건으로 퓨즈를 블로잉시킬 때에도 컷팅되어야 할 퓨즈가 컷팅되지 않는 문제점이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 레이저 블로잉 영역에 인접하여 더미 금속 패턴과 콘택 플러그를 형성함으로써, 금속 패턴 사이의 콘택 플러그를 간접 블로잉하면서 퓨즈를 간접적으로 컷팅할 수 있고, 퓨즈 상부에 남은 산화막의 두께와 관계없이 퓨즈를 용이하게 컷팅할 수 있는 반도체 소자의 퓨즈 및 그 컷팅 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 산화막 내에 매립된 제 1 금속 패턴; 상기 제 1 금속 패턴의 상부에 위치하는 제 2 금속 패턴; 상기 제 1 금속 패턴과 상기 제 2 금속 패턴을 수직 방향으로 연결하며, 상기 산화막의 표면과 인접하여 형성되는 콘택 플러그; 및 상기 산화막 내에서 상기 제 1 금속 패턴과 인접하여 퓨즈 블로잉 영역에 매립된 더미 금속 패턴을 포함하여, 금속 패턴 사이의 콘택 플러그를 간접 블로잉하면서 퓨즈를 간접적으로 컷팅할 수 있고, 퓨즈 상부에 남은 산화막의 두께와 관계없이 퓨즈를 용이하게 컷팅할 수 있는 것을 특징으로 한다.
나아가 상기 제 1 금속 패턴과 상기 더미 금속 패턴은 동일한 높이에 형성되는 것이 바람직하고, 상기 제 1 금속 패턴과 상기 제 2 금속 패턴은 서로 평행하게 형성되는 것을 특징으로 한다.
또한 상기 제 1 금속 패턴, 제 2 금속 패턴, 콘택 플러그 및 상기 더미 금속 패턴이 매립되는 산화막을 더 포함하는 것이 바람직하며, 상기 산화막은 SOD(Spin On Dielectric) 산화막을 포함하는 것을 특징으로 한다.
아울러 상기 산화막은 소정의 높이 차이를 갖는 모서리를 포함하고, 상기 금속 패턴 및 상기 더미 금속 패턴은 상기 모서리와 인접하여 형성되는 것이 바람직하다.
나아가 상기 제 1 금속 패턴, 제 2 금속 패턴, 콘택 플러그 및 더미 금속 패턴을 둘러싸며 퓨즈 영역을 구획하는 퓨즈 가드(fuse guard)를 더 포함하는 것이 바람직하다.
한편, 청구항 1에 기재된 반도체 소자의 퓨즈를 제거하는 방법은, 상기 더미 금속 패턴에 레이저를 조사하는 단계; 상기 더미 금속 패턴과 상기 콘택 플러그를 함께 블로잉시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 반도체 소자의 퓨즈 및 그 컷팅 방법은 금속 패턴 사이의 콘택 플러그를 간접 블로잉함으로써 퓨즈를 간접적으로 컷팅할 수 있고, 퓨즈 상부에 남은 산화막의 두께와 관계없이 퓨즈를 용이하게 컷팅할 수 있는 효과를 제공한다.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 퓨즈 및 그 컷팅 방법의 일실시예에 대해 상세히 설명하기로 한다.
본 발명에 따르는 반도체 소자의 퓨즈의 블로잉 전 모습을 도시한 평면도 및 단면도인 도 1 및 도 2를 참조하면, 본 발명에 따르는 반도체 소자의 퓨즈는 제 1 금속 패턴(10)과 제 2 금속 패턴(20), 콘택 플러그(30; Contact Plug), 더미 금속 패턴(40; Dummy Metal Pattern) 및 이들 구성들 사이에 위치하는 산화막(50)을 포함한다.
먼저 도 1을 참조하면 퓨즈 가드(60; Fuse Guard) 내에 제 1 금속 패턴(10; 도 1에서는 제 2 금속 패턴에 가려 보이지 않음)과 제 2 금속 패턴(20)이 서로 평행하게 다수 개(도 1에서는 네 개) 형성된다. 이 때 퓨즈 가드(60)는 상술한 구성들을 둘러싸며 형성되어, 퓨즈 영역을 구획하는 역할을 한다. 그리고 제 1 금속 패턴(10)의 하측 단부와 제 2 금속 패턴(20)의 하측 단부를 수직 방향으로 연결하는 콘택 플러그(30)가 구비된다. 그리고 콘택 플러그(30)에 인접한 하부에 더미 금속 패턴(40)이 형성된다.
도 1에서 A-A′ 선을 따른 단면도인 도 2를 참조하면, 제 1 금속 패턴(10)과 제 2 금속 패턴(20)은 서로 평행하게 형성되고, 제 1 및 제 2 금속 패턴(10, 20)의 우측 단부를 서로 전기적으로 연결하는 콘택 플러그(30)가 형성된다. 제 1 금속 패턴(10)의 우측에는, 제 1 금속 패턴(10)과 동일한 높이(혹은 깊이)에 더미 금속 패턴(40)이 형성된다. 이 때 제 1 금속 패턴(10), 제 2 금속 패턴(20), 콘택 플러그(30) 및 더미 금속 패턴(40)은 서로 동일한 금속 물질로 이루어질 수 있다.
제 1 금속 패턴(10)과 더미 금속 패턴(40) 및 콘택 플러그(30)는 산화막(50) 내에 매립되어 형성되고, 제 2 금속 패턴(20)은 산화막(50)의 표면에 형성된다. 산화막(50)은 제 1 및 제 2 금속 패턴(10, 20)이 끝나는 지점에 소정의 높이 차이를 갖는 즉 단차를 갖는 모서리(55)를 갖도록 형성되며, 콘택 플러그(30)와 더미 금속 패턴(40)은 모두 이 모서리(55)와 인접한 부분에 형성된다. 이 산화막(50)은 SOD(Spin On Dielectric) 산화막 또는 HDP(High Density Plasma) 산화막 등이 사용될 수 있으며, SOD 산화막을 사용하는 경우에 레이저에 의한 블로잉이 더 용이하게 된다.
그리고 더미 금속 패턴(40)이 위치한 산화막(50)의 상부에는 더미 금속 패턴(40)에 대하여 레이저를 조사할 수 있는 블로잉 장치(80)가 구비된다.
다음으로, 도 3 및 도 4는 본 발명에 따르는 반도체 소자의 퓨즈의 블로잉 후 모습을 도시한 평면도 및 단면도이다.
도 3을 참조하면 블로잉 장치(80)에서 레이저가 더미 금속 패턴(40)에 조사되어 네 개의 더미 금속 패턴 중 세 번째 더미 금속 패턴(40)이 블로잉된 모습을 확인할 수 있다. 이와 같이 더미 금속 패턴(40)이 블로잉될 때, 더미 금속 패턴(40)이 레이저 에너지를 받은 후 폭발되면서 제거되는데, 이 때 더미 금속 패턴(40) 주위의 산화막(50)도 함께 제거되며 이 부분을 블로잉 영역(70; Blowing region)이라고 표시하였다. 이 때 블로잉 영역(70)은 더미 금속 패턴(40)이 존재하던 부분뿐만 아니라, 콘택 플러그(30)가 존재하던 부분까지 포함하고 있음을 확인할 수 있다.
도 3에서 A-A′ 선을 따른 단면도인 도 4를 참조하면, 블로잉 장치(80)에서 조사된 레이저에 의해 더미 금속 패턴(40)이 블로잉되어 제거되면서, 더미 금속 패턴(40) 주위에 존재하던 산화막(50)도 함께 블로잉되어 제거된다. 그리고 더미 금속 패턴(40)과 콘택 플러그(30) 모두 산화막(50)의 모서리(55) 부분에 인접하여 있었기 때문에, 더미 금속 패턴(40) 주위의 산화막(50)이 블로잉되면서 콘택 플러 그(30) 또한 블로잉되어 제거된다.
이 때 제 1 금속 패턴(10)과 제 2 금속 패턴(20)은 서로 평행하게 위치하고 각 단부가 콘택 플러그(30)에 의해 연결되어 있었으므로, 콘택 플러그(30)가 블로잉되어 제거되면 제 1 금속 패턴(10)과 제 2 금속 패턴(20) 간의 전기적인 연결도 차단된다.
종래의 퓨즈 구조에서는 제 1 금속 패턴(10) 또는 제 2 금속 패턴(20) 중 하나에 퓨즈를 형성하고, 그 퓨즈에 직접 레이저를 조사하여 블로잉시키는 것이 일반적이었는데, 본 발명에서는 제 1 금속 패턴(10)과 제 2 금속 패턴(20)을 서로 평행하게 형성하고 그 단부를 연결하면서 산화막(50)의 모서리(55)에 인접하여 형성되는 콘택 플러그(30)를 간접적인 방식으로 제거하는 것을 특징으로 한다.
종래에는 퓨즈 금속 패턴 상부의 산화막이 너무 두껍게 형성되면 레이저를 조사하더라도 퓨즈 금속 패턴이 전부 블로잉되지 않거나, 퓨즈 금속 패턴 물질 대부분이 블로잉되더라도 블로잉 영역에 금속 패턴의 금속 물질이 레지듀(residue)로 잔존하여, 퓨즈의 전기적 연결을 차단하지 못하는 문제점이 있었다.
그러나 본 발명에서는 더미 금속 패턴(40)을 블로잉시키는 간접적인 방법으로 콘택 플러그(30)를 블로잉시켜 컷팅하기 때문에, 더미 금속 패턴(40)의 상부에 형성되는 산화막(50)의 두께에 영항을 받지 않고 퓨즈를 용이하게 컷팅할 수 있다. 그리고 블로잉 장치(80)에서 조사되는 레이저의 강도에도 크게 영향을 받지 않으면서 퓨즈를 용이하게 컷팅할 수 있다.
그리고 도 4를 참조하면 더미 금속 패턴(40)과 콘택 플러그(30)가 레이저에 의해 블로잉된 블로잉 영역(70)은 하부(bottom)보다 상부(top)가 폭이 더 큰 형상이 된다. 퓨즈 블로잉에 잘 사용되는 IR 레이저의 경우 스팟 사이즈(spot size; 레이저 빛의 직경)가 약 1.6 ㎛이고, 이러한 IR 레이저를 사용하는 경우에는 블로잉 영역(70)의 하부 폭은 레이저의 스팟 사이즈와 비슷한 1.6 ㎛이 될 것이나, 상부는 더미 금속 패턴(40) 물질이 폭발하여 산화막(50)이 제거되면서 형성되기 때문에 레이저의 스팟 사이즈보다 큰 직경을 가지게 된다.
따라서 더미 금속 패턴(40)과 콘택 플러그(30)가 가로 방향으로 소정 거리 이격되어 있더라도 산화막(50)의 모서리(55)와는 인접하여 형성되기 때문에, 더미 금속 패턴(40)의 블로잉에 의해 콘택 플러그(30)도 함께 블로잉되면서 퓨즈가 컷팅될 수 있다. 그리고 더미 금속 패턴(40)이 제거되고 남은 블로잉 영역(70)의 하부에 더미 금속 패턴(40)이 레지듀(residue)가 잔존하더라도, 실제 컷팅되는 부분은 더미 금속 패턴(40)이 아닌 콘택 플러그(30)이기 때문에, 레지듀에 의해 퓨즈가 컷팅되지 않는 문제점은 해소된다.
이와 같이 구성된 본 발명에 따르는 반도체 소자의 퓨즈는 레이저 블로잉 영역에 인접하여 더미 금속 패턴과 콘택 플러그를 형성함으로써, 금속 패턴 사이의 콘택 플러그를 간접 블로잉하면서 퓨즈를 간접적으로 컷팅할 수 있고, 퓨즈 상부에 남은 산화막의 두께와 관계없이 퓨즈를 용이하게 컷팅할 수 있는 효과를 제공한다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하 는 것이다.
도 1 및 도 2는 본 발명에 따르는 반도체 소자의 퓨즈의 블로잉 전 모습을 도시한 평면도 및 단면도; 그리고,
도 3 및 도 4는 본 발명에 따르는 반도체 소자의 퓨즈의 블로잉 후 모습을 도시한 평면도 및 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제 1 금속 패턴 20 : 제 2 금속 패턴
30 : 콘택 플러그 40 : 더미 금속 패턴
50 : 산화막 55 : 모서리
60 : 퓨즈 가드 70 : 블로잉 영역
80 : 블로잉 장치
Claims (9)
- 산화막 내에 매립된 제 1 금속 패턴;상기 제 1 금속 패턴의 상부에 위치하는 제 2 금속 패턴;상기 제 1 금속 패턴과 상기 제 2 금속 패턴을 수직 방향으로 연결하는 콘택 플러그; 및상기 산화막 내에서 상기 제 1 금속 패턴과 인접하여 퓨즈 블로잉 영역에 매립된 더미 금속 패턴을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 1 금속 패턴과 상기 더미 금속 패턴은 동일한 높이에 형성되는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 1 금속 패턴과 상기 제 2 금속 패턴은 서로 평행하게 형성되는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 1 금속 패턴, 제 2 금속 패턴, 콘택 플러그 및 상기 더미 금속 패턴 이 매립되는 산화막을 더 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 4에 있어서,상기 산화막은 SOD(Spin On Dielectric) 산화막을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 4에 있어서,상기 산화막은 소정의 높이 차이를 갖는 모서리를 포함하고,상기 금속 패턴 및 상기 더미 금속 패턴은 상기 모서리와 인접하여 형성되는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 제 1 금속 패턴, 제 2 금속 패턴, 콘택 플러그 및 더미 금속 패턴을 둘러싸며 퓨즈 영역을 구획하는 퓨즈 가드(fuse guard)를 더 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 있어서,상기 콘택 플러그는 상기 더미 패턴과 인접한 상기 제 1 금속 패턴 및 제 2 금속 패턴의 일측 단부에 형성되는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 청구항 1에 기재된 반도체 소자의 퓨즈를 제거하는 방법으로,상기 더미 금속 패턴에 레이저를 조사하는 단계; 및상기 더미 금속 패턴과 상기 콘택 플러그를 함께 블로잉시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 컷팅 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070202A KR20110012473A (ko) | 2009-07-30 | 2009-07-30 | 반도체 소자의 퓨즈 및 그 컷팅 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090070202A KR20110012473A (ko) | 2009-07-30 | 2009-07-30 | 반도체 소자의 퓨즈 및 그 컷팅 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110012473A true KR20110012473A (ko) | 2011-02-09 |
Family
ID=43772387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090070202A KR20110012473A (ko) | 2009-07-30 | 2009-07-30 | 반도체 소자의 퓨즈 및 그 컷팅 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110012473A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015110709A (ja) * | 2013-12-06 | 2015-06-18 | ナガセケムテックス株式会社 | 熱硬化性樹脂組成物および熱伝導性シート |
-
2009
- 2009-07-30 KR KR1020090070202A patent/KR20110012473A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015110709A (ja) * | 2013-12-06 | 2015-06-18 | ナガセケムテックス株式会社 | 熱硬化性樹脂組成物および熱伝導性シート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101119805B1 (ko) | 퓨즈 형성 방법 및 그에 따른 퓨즈 구조 | |
| KR20110012473A (ko) | 반도체 소자의 퓨즈 및 그 컷팅 방법 | |
| US20110101494A1 (en) | Semiconductor memory device | |
| KR100853460B1 (ko) | 반도체 장치 제조방법 | |
| KR100586548B1 (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
| KR101129860B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR101043865B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
| KR20110035406A (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
| US8274135B2 (en) | Fuse of semiconductor device | |
| KR100495911B1 (ko) | 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치 | |
| KR20060011634A (ko) | 효율적으로 결함셀을 리페어할 수 있는 반도체 메모리장치 및 그 제조방법 | |
| KR20120121690A (ko) | 반도체 메모리 장치 | |
| KR101119137B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
| KR101087799B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR101079285B1 (ko) | 반도체 장치의 전기적 퓨즈 및 그 구동방법 | |
| KR20110001694A (ko) | 반도체 소자의 퓨즈 | |
| KR101060714B1 (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20110001787A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| KR20110011063A (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
| KR101051176B1 (ko) | 고집적 반도체 장치를 위한 퓨즈 구조 | |
| KR20060011475A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| KR20050002072A (ko) | 반도체 메모리 장치 | |
| KR20110003678A (ko) | 반도체 소자의 퓨즈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |