KR20040041877A - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR20040041877A
KR20040041877A KR1020020069976A KR20020069976A KR20040041877A KR 20040041877 A KR20040041877 A KR 20040041877A KR 1020020069976 A KR1020020069976 A KR 1020020069976A KR 20020069976 A KR20020069976 A KR 20020069976A KR 20040041877 A KR20040041877 A KR 20040041877A
Authority
KR
South Korea
Prior art keywords
metal
contact hole
photoresist
forming
interlayer insulating
Prior art date
Application number
KR1020020069976A
Other languages
English (en)
Inventor
정우영
노치형
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020069976A priority Critical patent/KR20040041877A/ko
Publication of KR20040041877A publication Critical patent/KR20040041877A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 포토레지스트를 이용하여 메탈 콘택홀을 매립함으로써, 메탈 콘택홀이 형성된 상부의 토폴로지를 평탄하게 하여 메탈 트랜치 패터닝의 불량을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal line in semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 듀얼 다마신(Dual Damascene) 구조의 금속 배선(Metal Line)에 있어서, 콘택홀(ContactHole)의 토폴로지(Topology)에 의해 발생하는 상부 메탈 트랜치(Metal Trench) 마스크(Mask)의 패턴(Pattern) 불량을 개선할 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
종래의 듀얼 다마신 공정은 반도체 구조물 상부에 층간 절연막을 증착한 다음 메탈 콘택을 형성한다. 전체 구조에 유기 하부 반사방지막(Organic Bottom ARC)을 증착한 다음 메탈 콘택 상부의 층간 절연막의 일부를 제거하여 메탈 트랜치를 형성한다. 상기 메탈 콘택과 메탈 트랜치를 텅스텐(W)을 이용하여 매립한 후 평탄화 하여 듀얼 다마신 구조의 금속 배선을 형성한다.
하지만, 듀얼 다마신 구조의 금속 배선에서는 유기 하부 반사방지막이 메탈 콘택의 토폴로지를 평탄화 시킬 수 없다. 또한 메탈 콘택의 토폴로지에 의한 영향으로 메탈 트랜치의 바(Bar)부분이 작아지게 되어 메탈 트랜치간의 쇼트(Short)가 발생할 수 있는 문제점과 메탈 트랜치의 오정렬로 인해 메탈 콘택과 근접 메탈 트랜치간의 쇼트가 발생할 수 있는 문제점이 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 듀얼 다마신 구조의 금속 배선 형성 공정에 있어서, 메탈 콘택형성 후 아이-라인 포토레지스트(I-Line Photo Resist)를 코팅하고, 블랭크(Blank) 노광을 실시하여 콘택홀의 토폴로지를 평탄화 함으로 메탈 트랜치 패턴간의 패터닝 불량을 방지할 수 있는 반도체 소자의금속 배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 본 발명에 따른 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판12 : 층간 절연막
14 : 메탈 콘택홀16 : 포토레지스트
18 : 하부 반사 방지막20 : 감광막 패턴
22 : 메탈 트랜치30 : 금속 배선
본 발명에 따른 반도체 소자가 형성된 반도체 기판 상에 층간 절연막을 증착하는 단계와, 상기 층간 절연막을 패터닝 하여 콘택홀을 형성하는 단계와, 전체 구조 상부에 상기 포토레지스트를 상기 콘택홀이 매립되도록 도포하는 단계와, 블랭크 노광을 실시한 다음 현상하여 상기 층간 절연막 상부의 상기 포토레지스트는 제거하고, 상기 콘택홀 내부에는 상기 포토레지스트가 잔류되도록 하는 단계와, 패터닝 공정을 실시하여 상기 층간 절연막을 식각하여 상기 메탈 콘택홀보다 넓은 개구부를 갖는 메탈 트렌치를 형성하는 단계와, 상기 포토레지스트를 제거하는 단계 및 전기 도금 방법으로 상기 메탈 콘택홀과 상기 메탈 트랜치를 금속으로 매립하여 듀얼 다마신 패턴의 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1f는 본 발명에 따른 금속 배선 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포함하는 여러 요소가 형성된 반도체 기판(10) 상에 산화막 계열의 층간 절연막(12)을 증착한다. 층간 절연막(12) 상에 감광막을 도포한 다음 메탈 콘택형성용 마스크를 이용한 사진식각공정을 실시하여 제 1 감광막 패턴(미도시)을 형성한다. 상기 제 1 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 층간 절연막(12)을 제거함으로 메탈 콘택홀(14)을 형성한다.
도 1b 및 1c를 참조하면, 상기 제 1 감광막 패턴을 제거한 다음 메탈 콘택홀(14)이 형성된 전체 구조 상부에 포토레지스트(16)를 메탈 콘택홀이 매립되도록 도포한다. 마스크가 없는 블랭크 노광을 실시한 후 현상하여 층간 절연막(12) 상부의 포토레지스트(16)를 제거한다. 포토레지스트로(16)는 아이-라인 포토레지스트 또는 지-라인(G-Line) 포토레지스트를 사용한다. 또한 이에 한정되지 않고 다양한 형태의 포토레지스트를 사용할 수 있다. 본 실시예에서는 아이-라인 포토레지스트(16)를 중심으로 설명하겠다. 아이-라인 레지스트는 노광파장이 365㎚로 게이트 길이가 0.35㎛이상의 공정에서 사용되는 레지스트를 지칭하는 것으로, 현재 0.25㎛이하 공정에서 사용하는 딥 UV용 레지스트에 비해 식각 선택비가 높고 베이크(Bake) 적용으로 불화클립톤 광원용 레지스트의 현상에 대해 선택비를 가지는 특징이 있는 레지스트이다.
아이-라인 포토레지스트(16)를 아무런 마스크 없이 노광을 실시하게 되면 메탈 콘택홀(14) 상부(층간 절연막 상부)의 아이-라인 포토레지스트(16)는 노광이 되지만, 메탈 콘택홀(14) 내부의 아이-라인 포토레지스트(16)는 해상력 부족으로 노광으로 인한 영향을 전혀 받지 않게 된다. 다음으로, 현상공정을 실시하게 되면 메탈 콘택홀(14) 상부의 아이-라인 포토레지스트(16)는 제거되고 메탈 콘택홀(14) 내부의 아이-라인 포토레지스트(16)는 잔류하게 된다.
상술한 방법 외에도 다양한 노광 방법에 의해 메탈 콘택홀(14) 내부에 아이-라인 포토레지스트(16)를 잔류하게 할 수 있다. 예컨대, 아이-라인 포토레지스트(16)를 메탈 콘택홀(14) 형성을 위한 마스크(메탈 콘택홀 영역이 크롬 처리된 레티클(Retical))를 이용하여 메탈 콘택홀(14) 영역은 노광으로 인한 영향을 받지 않게 할 수도 있다.
상술한 방법들에 의해 메탈 콘택홀(14) 내부를 아이-라인 포토레지스트(16)로 매립함으로 인해 메탈 콘택홀(14)의 토폴로지를 평탄화할 수 있다.
도 1d 및 도 1e를 참조하면, 전체 구조 상부에 유기 반사방지막(18)과 딥 유브이(Deep Ultraviolet; DUV) 포토레지스트를 도포한 다음 메탈 트랜치용 마스크를 이용한 사진 식각공정을 실시하여 제 2 감광막 패턴(20)을 형성한다.
제 2 감광막 패턴(20)을 식각마스크로 하는 식각공정을 실시하여 유기 반사방지막(18)과 메탈 콘택홀(14) 상층부의 층간절연막(12)과 메탈 콘택홀(14) 내부의 아이-라인 포토레지스트(16)의 일부를 제거하여 메탈 콘택홀(14) 보다 넓은 개구부를 갖는 메탈 트랜치(22)를 형성한다.
제 2 감광막 패턴(20), 층간 절연막(12) 상부에 잔류하는 유기 하부 반사방지막(18) 및 메탈 콘택홀(14) 내부의 아이-라인 포토레지스트(16)를 제거하여 메탈 콘택홀(14)과 메탈 트랜치(22)로 이루어진 듀얼 다마신 패턴을 형성한다. 메탈 콘택홀(14) 내부를 포토레지스트(16)로 매립함으로서 메탈 콘택홀(14)의 토폴로지가 평탄화되어 메탈 트랜치(22)의 패터닝 불량을 방지할 수 있게 된다.
도 1f를 참조하면, 텅스텐(W)을 이용한 전기 도금 공정을 실시하여 메탈 콘택홀(14)과 메탈 트랜치(22)를 매립한 다음 화학적 기계적 연마(Chemical Mechanical Polishing; CMP)공정을 실시하여 평탄화함으로 듀얼 다마신 패턴의 금속 배선을 형성한다.
상술한 바와 같이, 본 발명은 포토레지스트를 이용하여 메탈 콘택홀을 매립함으로써, 메탈 콘택홀이 형성된 상부의 토폴로지를 평탄하게 하여 메탈 트랜치 패터닝의 불량을 방지할 수 있다.
또한, 메탈 트랜치의 패터닝을 균일하게 함으로써, 메탈 트랜치간의 단락이나 메탈 트랜치와 인접하는 메탈 콘택과의 단락을 방지할 수 있다.

Claims (3)

  1. (a)반도체 소자가 형성된 반도체 기판 상에 층간 절연막을 증착하는 단계;
    (b)상기 층간 절연막을 패터닝 하여 콘택홀을 형성하는 단계;
    (c)전체 구조 상부에 상기 포토레지스트를 상기 콘택홀이 매립되도록 도포하는 단계;
    (d)블랭크 노광을 실시한 다음 현상하여 상기 층간 절연막 상부의 상기 포토레지스트는 제거하고, 상기 콘택홀 내부에는 상기 포토레지스트가 잔류되도록 하는 단계;
    (e)패터닝 공정을 실시하여 상기 층간 절연막을 식각하여 상기 메탈 콘택홀보다 넓은 개구부를 갖는 메탈 트렌치를 형성하는 단계;
    (f)상기 포토레지스트를 제거하는 단계; 및
    (g)전기 도금 방법으로 상기 메탈 콘택홀과 상기 메탈 트랜치를 금속으로 매립하여 듀얼 다마신 패턴의 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 포토레지스트는 아이-라인 포토레지스트 또는 지-라인 포토레지스트인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1항 있어서, 상기 (d)단계와 상기 (e)단계 사이에,
    전체 구조 상부에 반사 방지막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1020020069976A 2002-11-12 2002-11-12 반도체 소자의 금속 배선 형성 방법 KR20040041877A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020069976A KR20040041877A (ko) 2002-11-12 2002-11-12 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020069976A KR20040041877A (ko) 2002-11-12 2002-11-12 반도체 소자의 금속 배선 형성 방법

Publications (1)

Publication Number Publication Date
KR20040041877A true KR20040041877A (ko) 2004-05-20

Family

ID=37338731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020069976A KR20040041877A (ko) 2002-11-12 2002-11-12 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR20040041877A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Similar Documents

Publication Publication Date Title
CN100499069C (zh) 使用所选掩模的双大马士革铜工艺
JP5732395B2 (ja) ハードマスク及び二重露光により形成される半導体デバイスのコンタクト及びビア
US7238619B2 (en) Method for eliminating bridging defect in via first dual damascene process
KR100386621B1 (ko) 듀얼 다마신 배선 형성방법
KR20010070419A (ko) 배선형성방법
KR20010017560A (ko) 이중 다마신 구조 형성 방법
JP4082812B2 (ja) 半導体装置の製造方法および多層配線構造の形成方法
KR100694422B1 (ko) 반도체소자의 제조방법
KR20040041877A (ko) 반도체 소자의 금속 배선 형성 방법
JP3815889B2 (ja) 多層配線の形成方法
KR100465743B1 (ko) 반도체소자제조방법
KR20010063763A (ko) 반도체 소자의 제조 방법
KR100902100B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100248809B1 (ko) 반도체 장치 제조방법
KR100578222B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
JP2004040019A (ja) 金属配線の形成方法
KR100489521B1 (ko) 복수레벨의 패턴 형성을 위한 래티클
KR101127034B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100590393B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20070006058A (ko) 반도체소자의 게이트 하드마스크 제거 방법
KR20020015873A (ko) 반도체장치의 배선 및 배선연결부 형성방법
KR20030049574A (ko) 반도체 소자의 미세 라인 패턴 형성방법
KR20060113279A (ko) 반도체소자의 제조방법
KR19990055167A (ko) 반도체 소자의 콘택홀 형성 방법
KR20060074757A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination