JP2009094481A - リソグラフィ方法及びリソグラフィ装置の試験方法 - Google Patents

リソグラフィ方法及びリソグラフィ装置の試験方法 Download PDF

Info

Publication number
JP2009094481A
JP2009094481A JP2008208662A JP2008208662A JP2009094481A JP 2009094481 A JP2009094481 A JP 2009094481A JP 2008208662 A JP2008208662 A JP 2008208662A JP 2008208662 A JP2008208662 A JP 2008208662A JP 2009094481 A JP2009094481 A JP 2009094481A
Authority
JP
Japan
Prior art keywords
pattern
substrate
layer
etching
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008208662A
Other languages
English (en)
Other versions
JP4800354B2 (ja
Inventor
Der Heijden Eddy Cornelis Antonius Van
デル ヘイデン,エディー,コーネリス,アントニウス ヴァン
Johannes A Quaedackers
クアエダッカーズ,ヨハネス,アンナ
Maria Christina Oorschot Dorothea
オーショット,ドロシー,マリア,クリスティーナ
Hieronymus Johannus Christiaan Meessen
メッセン,ヒエロニーモス,ヨハヌス,クリスチャーン
Fong Choi Yin
チョイ,イン,フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML Netherlands BV
Original Assignee
ASML Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML Netherlands BV filed Critical ASML Netherlands BV
Publication of JP2009094481A publication Critical patent/JP2009094481A/ja
Application granted granted Critical
Publication of JP4800354B2 publication Critical patent/JP4800354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】基板にパターンを設ける方法を開示する。
【解決手段】方法は、基板上のフォトレジストの第一層及び第一下部反射防止膜材料の第一層の第一パターンを基板に設け、第一パターンを前記基板にエッチングし、基板にフォトレジストの第二層及び第二下部反射防止膜材料の第二層を設け、フォトレジスト及び下部反射防止膜材料の第二層に第二パターンを設け、第二パターンを基板にエッチングすることを含み、基板上の第一及び第二パターンが一緒にパターンを規定する。
【選択図】なし

Description

[0001] 本発明はリソグラフィ方法に関する。
[0002] リソグラフィ装置は、所望のパターンを基板のターゲット部分に適用する機械である。リソグラフィ装置は例えば、集積回路(IC)の製造に使用可能である。このような場合、代替的にマスク又はレチクルとも呼ばれるパターニングデバイスを使用して、ICの個々の層に対応する回路パターンを生成することができ、このパターンを、放射感応性材料(レジスト)の層を有する基板(例えばシリコンウェーハ)上のターゲット部分(例えば1つ又は幾つかのダイの一部を備える)に結像することができる。一般的に、1枚の基板は、連続的に露光される網の目状の互いに近接したターゲット部分を含んでいる。従来のリソグラフィ装置は、パターン全体をターゲット部分に1回で露光することによって各ターゲット部分が照射される、いわゆるステッパと、基板を所定の方向(「スキャン」方向)と平行あるいは逆平行にスキャンしながら、パターンを所定の方向(「スキャン」方向)に放射ビームでスキャンすることにより、各ターゲット部分が照射される、いわゆるスキャナとを具備している。
[0003] より微細な解像度でパターンを生成できるようにしたいと、常に考えられている。概して、より微細な解像度のパターンを達成するために、より短い波長の放射を使用することができる。
[0004] 解像度が向上したパターンを提供する1つの方法は、ハードマスクにあるトレンチの第一パターンにハードマスクにあるトレンチの第二交互配置パターンを重ねて、第一又は第二パターンより高い解像度の最終パターンをハードマスクに提供し、次にこれをターゲット層に転写するデュアルトレンチパターニング(dual trench patterning)である。図1aから図1jは、高い解像度のパターンを提供するデュアルトレンチパターニング方法を概略的に示している。図1aは、多結晶シリコン材料のターゲット層4を設けたシリコン基板2の部分を断面図で示す。ハードマスク層6をターゲット層4に設ける。下部反射防止膜(BARC)材料の第一層8をハードマスク層6上に設け、フォトレジストの第一層10をBARC材料の第一層8上に設ける。ハードマスク層6は通常、SiO2又はSiONなどの酸化物材料から形成される。フォトレジスト10は、任意の適切なタイプのフォトレジストでよく、これはポジ型色調フォトレジストなどであるが、それに制限されない。
[0005] リソグラフィ装置は、例えば図3に概略的に示したタイプでよく、フォトレジスト10のパターンを露光するために使用される。次に、露光したフォトレジスト10を、未露光のフォトレジスト10のみが残るように、水酸化イオンを含む苛性アルカリ溶液などの現像液を使用して除去する。次に、イオンエッチングなどの適切なエッチングプロセスを使用して、パターンをBARC材料8に転写する。
[0006] その結果の構造が図1bに示され、図1bの面に対して直角に延在する4本の線12を備える。各線12の全幅は、線12の各対間にある空間14の幅の3倍である。4本の線12しか図示されていないが、図1bは基板2の一部しか図示せず、基板2にはさらに多くの線12を設けてよいことが認識される。
[0007] 図1cを参照すると、フォトレジスト10及びBARC層8に形成されたパターンが、イオンエッチングプロセスなどの従来のハードマスクエッチングプロセスを使用して、ハードマスク層6に転写される。図1dを参照すると、第一パターンが与えられたBARC層8及びレジスト層10が除去され、次にBARC8a及びフォトレジスト10aの第二層が、図1eに示すようにパターンが与えられたハードマスク層6上に設けられる。次に、図1fに示すように既存のパターン付きハードマスク6の部分が曝露されるように、BARC8a及びフォトレジスト10aの第二層に異なるパターンが形成される。これらのハードマスク6の曝露部分は、次に図1gに示す構造を生成するために従来のエッチングプロセスで除去される。
[0008] 図1hを参照すると、次にBARC8a及びフォトレジスト10aの第二層が従来の方法を使用して除去され、多結晶シリコンのターゲット層4上にパターン付きハードマスク6のみが残る。図1iに示すように、さらなるエッチング(例えば反応性イオンエッチング(RIE))を使用して、完全な高解像度パターンをターゲット層4にエッチングする。これが実行された後、例えばエッチングを使用して、残留ハードマスク6を除去しいて、図1jに示す最終構造を生成する。
[0009] 上述したプロセスには、パターニングデバイスなどのリソグラフィ装置の1つ又は複数の異なる構成要素、及び/又は基板に設けた材料の様々な層にパターンを設ける方法の結果生じるパターニングの誤差があることがある。後者の問題は、一部はレジスト及びBARC材料の第一及び第二層の様々な微細構造に関係がある。第一パターンは、実質的に平坦なハードマスク層に設けたレジスト及びBARC材料の実質的に平坦で均一な層に設けられるが、第二パターンは、この時点で第一パターンを担持しているハードマスク層に堆積したレジスト及びBARC材料のそれほど均一ではない第二層に設けられる。さらに、ハードマスク層の高温堆積は、ターゲット及び/又は基板層に応力を誘発することがあり、これは次に、第一パターニングステップ中にハードマスクを部分的に除去することによって緩和することができる。その結果、ターゲット及び/又は基板層は、第一パターニングステップと第二パターニングステップの間で変形することがあり、パターンのオーバレイ誤差につながることがある。したがって、上述した手順などの高解像度のパターニング手順では、パターンのオーバレイ誤差及びその結果のパターニング精度及び解像度の損失を招く困難に遭遇することがある。
[0010] 解像度が向上したパターンを達成する代替技術を使用したいと望まれている。そのために、リソグラフィ装置がパターニング誤差に寄与する程度を、使用される特定のパターニングプロセスから可能な限り独立して評価できるように望まれている。
[0011] 本発明の態様によれば、基板にパターンを設ける方法が提供され、方法は、基板上のフォトレジストの第一層及び第一下部反射防止膜材料の第一層に第一パターンを設け、第一パターンを基板にエッチングし、基板にフォトレジストの第二層及び第二下部反射防止膜材料の第二層を設け、フォトレジスト及び第二下部反射防止膜材料の第二層に第二パターンを設け、第二パターンを基板にエッチングすることを含み、基板上の第一及び第二パターンが一緒にパターンを規定する。
[0012] 本発明のさらなる態様によれば、リソグラフィ装置のパターニング精度を試験する方法が提供され、方法は、基板上のフォトレジストの第一層及び第一下部反射防止膜材料の第一層に第一パターンを設け、第一パターンを基板にエッチングし、基板にフォトレジストの第二層及び第二下部反射防止膜材料の第二層を設け、フォトレジスト及び第二下部反射防止膜材料の第二層に第二パターンを設け、第二パターンを基板にエッチングすることを含み、基板上の第一及び第二パターンが一緒に試験パターンを規定し、さらに、基板に設けられた試験パターンを分析して、リソグラフィ装置のパターニング精度を試験することを含む。
[0013] 次に、本発明の実施形態を添付の略図を参照しながら、ほんの一例として説明する。図面では対応する参照記号は対応する部品を示している。
[0017] 図2aから図2kは、例えばシリコン基板などの基板2に高解像度のパターンを提供するデュアルライン・ダブルパターニング方法(dual-line, double patterning method)を概略的に示している。パターンを与えられた基板を使用して、基板2に形成された最終パターンのその後の分析によってパターニングプロセスの忠実度又は精度を試験することができる。
[0018] 図2aは、第一下部反射防止膜(BARC)材料8及びフォトレジスト10の層を設けた基板2の部分を断面図で示す。実施形態では、BARC材料は有機BARC材料であり、Brewer ScienceのARC29 BARC材料などの任意の適切な有機BARC材料8でよいが、それに制限されない。BARC材料8は、任意の適切な厚さのBARC層8を提供するように堆積させることができ、例えばBARC層8は少なくとも約35nmの厚さを有してよいが、より厚いBARC材料8の層を設けてもよい。フォトレジスト10は、例えばポジ型色調フォトレジストでよいが、任意の適切なタイプのフォトレジストを使用することができる。フォトレジスト10は、例えば193nm又は248nmの放射に対して感応性であるように選択することができる。
[0019] リソグラフィ装置は、例えば図3に概略的に示したタイプでよく、フォトレジスト10にパターンを露光するために使用される。次に、図2bに示したように、露光したフォトレジスト10を、未露光のフォトレジスト10のみが残るように、水酸化イオンを含む苛性アルカリ溶液などの現像液を使用して除去する。
[0020] 次に、イオンエッチングなどの適切なエッチングプロセスを使用して、パターンをBARC材料8に転写し、図2cに示す構造を設ける。BARC8のエッチングプロセスは、BARC層8を開き、さらにパターン付きフィーチャを所望の幅に整えるために、例えばアルゴン、酸素及び塩素を含むプラズマを使用することができる(これは、基板のエッチング中にマイクロマスクとして作用するかもしれない材料が、パターン付きフィーチャの間に残っていないことを保証するために、パターンフィーチャのわずかなオーバエッチングを含んでよい)。BARC8のエッチングプロセスは、例えばHitachi 711M計器などの任意の従来の計器を使用して実行してよい。図2cに示すフォトレジスト層10及びBARC層8に形成されたパターンは、図2cの面に対して直角に延在する4本の線12を備える。各線12の全幅は、線12の各対間にある空間14の幅の1/3である。4本の線12しか図示されていないが、図2cは基板2の一部しか示さず、基板2にはさらに多くの線12を設けてよいことが認識される。
[0021] 図2dを参照すると、フォトレジスト10及びBARC層8に形成されたパターンは、反応性イオンエッチング(RIE)などの任意の適切なシリコンエッチングプロセスを使用して、基板2に直接転写される。シリコンエッチングプロセスは、塩素及び臭化水素を備えるプラズマ及び酸素、塩素及び臭化水素を備えるプラズマを使用する自然酸化物エッチングを使用することができるが、任意の適切なプラズマを使用してよい。シリコンエッチングプロセスを実行するには、Hitachi 711M計器などの任意の従来の計器を使用することができる。
[0022] シリコンエッチングプロセス中に存在するプラズマは、フォトレジスト10、BARC8及びシリコンハロゲン化合物を含むポリマ材料を生成し、これはフォトレジスト10、BARC8及び基板2の層を組み込んだパターン付き積み重ねの側壁に沿って、保護ポリマ層16として堆積する。
[0023] フォトレジスト10及びBARC8の層はその後、例えば溶剤型ストリップ又は硫酸過酸化物混合物(SPM)ストリップなどの任意の適切な方法を使用して除去される。さらなる例は灰化(ashing)である。適切な灰化プロセスの1つの非制限的な例は、酸素、窒素及び水素を含むプラズマを使用し、パターン付きフォトレジスト10及びBARC8の層を担持する基板2を放射によって高温、例えば少なくとも約200℃、少なくとも約250℃、又は約270℃の温度に加熱する。灰化プロセスを実行するために、例えばAXCELIS ES3計器などの任意の適切な計器を使用することができる。このプロセスは、さらなる保護ポリマ層18を提供するように、ポリマの側壁層16を除去せず、これは物理的支持がないために、図2eに示すように基板2に形成されたフィーチャの曝露した最上表面に向かって倒れる。
[0024] 図2fを参照すると、第二BARC材料8a及びフォトレジスト10aの新しい層が、保護ポリマ層16、18を担持するパターン付き基板2上に設けられている。任意の適切なBARC材料8aを使用してよく、それは例えばBrewer ScienceのARC29 BARCのような有機BARC材料であるが、それに制限されない。BARC材料8aは、任意の適切な厚さのBARC層8aを提供するように堆積してよい。BARC層8aの所望の厚さは、フォトレジスト10aの性質、基板2及びリソグラフィ装置の設定など、様々な要因によって決定される。BARC層8aは、少なくとも約35nmの厚さを有してよい。BARC材料8aの新しい層に可能な限り平坦な上面を設けて、BARC層8aの微細構造を均一化するように、より厚いBARC材料8aの層を設けることが望ましく、これはパターニング精度に寄与することができる。例えば、BARC層8aは、少なくとも約50nm、少なくとも約60nm又は少なくとも約70nmの厚さを有してよい。さらに、約40から100nmの厚さ、約55から90nmの厚さ、又は約65から90nmの厚さのBARC材料8aの層を設けるように、BARC材料8aを設けることができる。BARC層8aの望ましい厚さは約85nmである。
[0025] 次に、例えばフォトレジスト10aの露光、フォトレジスト10aの現像、及びBARC8aのエッチングなどを介してフォトレジスト10a(例えば図2g参照)及びBARC8a(図2h参照)の新しい層に第二パターンを形成して、第一セットの線12間の空間14に第二セットの線20を提供し、この方法で、第一セット及び第二セットのパターン付き線12、20が交互配置されているものと見なすことができる。フォトレジスト10aには、任意の都合のよい方法でパターンを与えることができ、例えば上述したフォトレジスト層10に第一パターンを形成するために使用したのと同じ方法を使用して、第二パターンを形成することができる。BARC8のエッチングプロセスは、例示のみにより、BARC層8aを開き、さらにパターン付きフィーチャを所望の幅に整えるために、例えばアルゴン、酸素及び塩素を含むプラズマを使用することができる(これは、基板のエッチング中にマイクロマスクとして作用するかもしれない材料が、パターン付きフィーチャの間に残っていないことを保証するために、パターンフィーチャのわずかなオーバエッチングを含んでよい)。BARC8aのエッチングプロセスは、例えばHitachi 711M計器などを使用して実行してよい。各第二線20は各第一線12と同じ幅でよく、各第二線20は、第一線12の各対間の間隔14の中心に設けることができる。この方法で、第一線12間の間隔14は各第一線12の幅の3倍であり、したがって各第二線20の幅の3倍であったので、第一及び第二線12、20は幅が等しく、各線12、20の幅と等しい距離だけ等間隔で離間することができる。
[0026] 次に、(図2hに示すように)パターン付きフォトレジスト10a、BARC8a又はポリマ層16、18によって覆われていない既存のパターン付き基板2の部分を、例えば塩素及び臭化水素を含むプラズマ、及び酸素、塩素及び臭化水素を含むプラズマを使用する自然酸化物エッチングなどを使用するRIEのような任意の適切なシリコンエッチングプロセスによって直接除去し、図2iに示す構造を生成する。シリコンエッチングプロセスを実行するために、Hitachi 711M計器を使用してよいが、任意の適切な計器を使用することができる。シリコンエッチングプロセス中に、フォトレジスト10a、BARC8a及び基板2の層を組み込んだ第二セットのパターン付き積み重ねの側壁に、ポリマ材料22のさらなる層が形成され、堆積する。
[0027] フォトレジスト及びBARCの層10a、8aはその後、例えば溶剤型ストリップ、硫酸過酸化物混合物(SPM)ストリップ、又は灰化などの任意の適切な手段を使用して除去される。適切な灰化プロセスの1つの非制限的な例は、酸素、窒素及び水素を含むプラズマを使用し、パターン付きフォトレジスト10a及びBARC8aの層を担持する基板2を放射によって高温、例えば少なくとも約200℃、少なくとも約250℃、又は約270℃の温度に加熱する。灰化プロセスを実行するために使用できる適切な計器の非制限的な例は、AXCELIS ES3計器である。この灰化プロセスは、図2jに示す構造を提供するために、ポリマの側壁層22の領域24を基板2のフィーチャ上に倒す。
[0028] 次に、基板2のパターン付きフィーチャに設けた保護ポリマ層16、22、24を除去して、図2kに示すような最終的なパターン付きシリコン基板2を生成する。保護ポリマ層16、22、24を除去するために都合がよい方法は、湿式ストリッププロセス、例えばフッ化水素酸ストリッププロセスであり、任意選択で過酸化水素も使用し、これは例えばFSI Mercury計器を使用して実行することができる。これで、基板2は、試験パターンの解像度及びパターニングプロセスの精度を割り出すために任意の従来の手段を使用して分析できる高解像度の試験パターンを担持している。この方法で、本発明の実施形態を、リソグラフィ装置のパターニング精度及びオーバレイ特徴を割り出すために使用し、したがって高解像度のパターニング手順に使用するための装置の較正に使用することができる。
[0029] 本発明の実施形態による方法は、図1aから図1jに関して説明したプロセスに伴う欠点の少なくとも1つ又は複数を未然に防ぐか緩和することができる。本発明の実施形態による方法では、ハードマスク材料を使用する必要がなくなり、これは材料費を大幅に削減する。したがって、ハードマスク材料にパターンを与え、その後にこれを除去するために必要な複雑で時間及び費用がかかるプロセスが、もはや必要ではない。パターニングプロセス中のフィーチャのオーバエッチング及び切削不足に関連する1つ又は複数の問題もなくすことができ、これでパターニングの忠実度をこのように低下させる可能性がなくなる。
[0030] 本発明の実施形態による方法の利点は、第一パターニングステップと第二パターニングステップとの間で応力に誘発された基板層の変形に関して、以上で検討した問題の1つ又は複数を、ハードマスク層の除去により軽減できることである。したがって、本発明の実施形態による方法は、ハードマスクからのこのような誤差に寄与することなく、リソグラフィ装置に関連するパターニング誤差の評価に寄与することができ、これはハードマスクを使用する方法に対して多大な前進を示す。
[0031] 図3は、本発明の特定の実施形態による方法に使用可能なリソグラフィ装置を概略的に示したものである。この装置は、
− 放射ビームPB(例えば、193nm又は157nmの波長で作動するエキシマレーザによって生成されるようなUV放射又はDUV放射、又は例えば13.6nmで作動するレーザによるプラズマ源によって生成されるEUV放射など)を調節する照明システム(イルミネータ)ILと、
− パターニングデバイス(例えばマスク)MAを支持し、アイテムPLに対してパターニングデバイスを正確に位置決めするように構成された第一位置決めデバイスPMに接続された支持構造体(例えばマスクテーブル)MTと、
− 基板(例えばレジストコートウェーハ)Wを保持し、アイテムPLに対して基板を正確に位置決めするように構成された第二位置決めデバイスPWに接続された基板テーブル(例えばウェーハテーブル)WTと、
− パターニングデバイスMAによって放射ビームPBに与えられたパターンを基板Wのターゲット部分C(例えば1つ又は複数のダイを含む)に結像するように構成された投影システム(例えば屈折投影レンズシステム)PSとを含む。
[0032] ここに示している本装置は透過タイプである(例えば透過マスクを使用する)。あるいは、装置は反射タイプでもよい(例えば上記で言及したようなタイプのプログラマブルミラーアレイを使用する)。
[0033] イルミネータILは放射源SOから放射ビームを受ける。放射源とリソグラフィ装置とは、例えば放射源がエキシマレーザである場合に、それぞれ別々の構成要素であってもよい。このような場合、放射源はリソグラフィ装置の一部を形成すると見なされず、放射ビームは、例えば適切な誘導ミラー及び/又はビームエクスパンダなどを備えるビームデリバリシステムBDの助けにより、放射源SOからイルミネータILへと渡される。他の事例では、例えば放射源が水銀ランプの場合は、放射源がリソグラフィ装置の一体部分であってもよい。放射源SO及びイルミネータILは、必要に応じてビームデリバリシステムBDとともに放射システムと呼ぶことができる。
[0034] イルミネータILは、ビームの角度強度分布を調節する調節手段AMを備えていてもよい。通常、イルミネータの瞳面における強度分布の外側及び/又は内側半径範囲(一般にそれぞれ、σ-outer及びσ-innerと呼ばれる)を調節することができる。また、イルミネータILは通常、インテグレータIN及びコンデンサCOなどの他の種々のコンポーネントを備えていてもよい。イルミネータは、その断面にわたって所望の均一性と強度分布とを有する調整された放射ビームPBを提供する。
[0035] 放射ビームPBは、支持構造体MT上に保持されたパターニングデバイス(例えばマスク)MAに入射する。ビームPBはパターニングデバイスMAを通り抜けて、基板Wのターゲット部分C上にビームを集束する投影システムPLを通過する。第二位置決めデバイスPW及び位置センサIF(例えば干渉計デバイス)の助けにより、基板テーブルWTを、例えばビームPBの経路において様々なターゲット部分Cに位置決めするように正確に移動できる。同様に、第一位置決めデバイスPM及び別の位置センサ(図3には明示されていない)を使用して、例えばマスクライブラリから機械的に検索した後に、又はスキャン中に、ビームPBの経路に対してパターニングデバイスMAを正確に位置決めすることができる。一般的に、オブジェクトテーブルMT及びWTの移動は、位置決めデバイスPM及びPWの部分を形成するロングストロークモジュール(粗動位置決め)及びショートストロークモジュール(微動位置決め)を用いて実現できる。しかし、ステッパの場合(スキャナとは対照的に)、支持構造体MTをショートストロークアクチュエータのみに接続するか、固定してもよい。パターニングデバイスMA及び基板Wは、パターニングデバイスアラインメントマークM1、M2及び基板アラインメントマークP1、P2を使用して位置合わせすることができる。
[0036] 図示の装置は以下の好ましいモードで使用可能である。
[0037] 1.ステップモードにおいては、支持構造体MT及び基板テーブルWTは、基本的に静止状態に維持される一方、ビームPBに与えたパターン全体が1回でターゲット部分Cに投影される(すなわち1回の静止露光)。次に、別のターゲット部分Cを露光できるように、基板テーブルWTがX方向及び/又はY方向に移動される。ステップモードでは、露光フィールドの最大サイズによって、1回の静止露光で像が形成されるターゲット部分Cのサイズが制限される。
[0038] 2.スキャンモードにおいては、支持構造体MT及び基板テーブルWTは同期的にスキャンされる一方、ビームPBに与えられたパターンをターゲット部分Cに投影する(つまり1回の動的露光)。支持構造体MTに対する基板テーブルWTの速度及び方向は、投影システムPLの拡大(縮小)及び像反転特性によって求めることができる。スキャンモードでは、露光フィールドの最大サイズによって、1回の動的露光におけるターゲット部分の(非スキャン方向における)幅が制限され、スキャン動作の長さによってターゲット部分の(スキャン方向における)高さが決まる。
[0039] 3.別のモードでは、支持構造体MTはプログラマブルパターニングデバイスを保持して基本的に静止状態に維持され、基板テーブルWTを移動又はスキャンさせながら、ビームPBに与えられたパターンをターゲット部分Cに投影する。このモードでは、一般にパルス状放射源を使用して、基板テーブルWTを移動させる毎に、又はスキャン中に連続する放射パルスの間で、プログラマブルパターニングデバイスを必要に応じて更新する。この動作モードは、以上で言及したようなタイプのプログラマブルミラーアレイなどのプログラマブルパターニングデバイスを使用するマスクレスリソグラフィに容易に利用できる。
[0040] 上述した使用モードの組合せ及び/又は変形、又は全く異なる使用モードも利用できる。
[0041] 図1及び図2に関して上述した例で使用した材料は、例示によってのみ与えられた。他の材料を使用してもよい。説明した実施形態はトレンチ及びラインに言及しているが、本発明の実施形態は、他の構造の形成にも使用することができる。本発明の実施形態による上述の装置及び方法は、パターニングオーバレイ誤差を割り出すために分析できる試験パターンを基板に設けることに関して検討しているが、パターニング方法は、所望の目的で基板にパターンを与えることに適用可能であり、必ずしも純粋に分析的な目的でパターンを設けることのみに制限されないことを認識されたい。
[0042] 以上ではICの製造におけるリソグラフィ装置の使用に特に言及しているが、本明細書で説明する方法は、集積光学装置、磁気ドメインメモリ用誘導及び検出パターン、液晶ディスプレイ(LCD)、薄膜磁気ヘッドなどの製造にも適用できることを理解されたい。こうした代替的な用途に照らして、本明細書で「ウェーハ」又は「ダイ」という用語を使用している場合、それぞれ、「基板」又は「ターゲット部分」という、より一般的な用語と同義と見なしてよいことは、当業者に明らかである。
[0043] 本明細書で使用する「放射」及び「ビーム」という用語は、イオンビームあるいは電子ビームといったような粒子ビームのみならず、紫外線(UV)放射(例えば、365nm、248nm、193nm、157nm又は126nmの波長を有する)及び極端紫外線光(EUV)放射(例えば、5nm〜20nmの範囲の波長を有する)を含むあらゆるタイプの電磁放射を網羅する。
[0044] 本明細書において使用する「パターニングデバイス」という用語は、基板のターゲット部分にパターンを生成するように、放射ビームの断面にパターンを与えるために使用し得るデバイスを指すものとして広義に解釈されるべきである。ここで、放射ビームに与えられるパターンは、基板のターゲット部分における所望のパターンに正確には対応しないことがある点に留意されたい。一般的に、放射ビームに与えられるパターンは、集積回路などのターゲット部分に生成されるデバイスの特別な機能層に相当する。
[0045] パターニングデバイスは透過性又は反射性でよい。パターニングデバイスの例には、マスク、プログラマブルミラーアレイ、及びプログラマブルLCDパネルがある。マスクはリソグラフィにおいて周知のものであり、これには、バイナリマスク、レベンソン型(alternating)位相シフトマスク、ハーフトーン型(attenuated)位相シフトマスクのようなマスクタイプ、さらには様々なハイブリッドマスクタイプも含まれる。プログラマブルミラーアレイの一例として、小さなミラーのマトリクス配列を使用し、そのミラーは各々、入射する放射ビームを異なる方向に反射するよう個々に傾斜することができる。この方法で、反射するビームにパターンを与える。
[0046] 支持構造体は、パターニングデバイスを保持する。該マスク支持構造体は、パターニングデバイスの方向、リソグラフィ装置の設計等の条件、例えばパターニングデバイスが真空環境で保持されているか否かに応じた方法で、パターニングデバイスを保持する。この支持体は、機械的クランプ、真空、又は真空状態での静電気クランプ等の他のクランプ技術を使用することができる。支持構造体は、例えばフレーム又はテーブルでよく、必要に応じて固定式又は可動式でよく、パターニングデバイスが例えば投影システムなどに対して確実に所望の位置にくるようにできる。本明細書において「レチクル」又は「マスク」という用語を使用した場合、その用語は、より一般的な用語である「パターニングデバイス」と同義と見なすことができる。
[0047] 本明細書において使用する「投影システム」という用語は、例えば使用する露光放射、又は液浸液の使用や真空の使用などの他の要因に合わせて適宜、例えば屈折光学システム、反射光学システム、及び反射屈折光学システムを含む任意のタイプの投影システムを網羅するものとして広義に解釈されるべきである。本明細書において「投影レンズ」という用語を使用した場合、これはさらに一般的な「投影システム」という用語と同義と見なされる。
[0048] 照明システムは、放射ビームの誘導、整形、又は制御を行うための、屈折、反射、及び反射屈折光学コンポーネントを含む種々のタイプの光学コンポーネントを含んでいてもよく、このようなコンポーネントを集合的に、又は単独で「レンズ」と呼んでもよい。
[0049] リソグラフィ装置は2つ(デュアルステージ)又はそれ以上の基板テーブル(及び/又は2つ以上のマスクテーブル)を有するタイプでよい。このような「マルチステージ」機械においては、追加のテーブル及び/又は支持構造体を並行して使用するか、1つ又は複数の他のテーブル及び/又は支持構造体を露光に使用している間に1つ又は複数のテーブル及び/又は支持構造体で予備工程を実行することができる。
[0050] リソグラフィ装置は、投影システムの最終要素と基板との間の空間を充填するように、基板を水などの比較的高い屈折率を有する液体に液浸するタイプでもよい。液浸技術は、投影システムの開口数を増加させるために当技術分野で周知である。
[0051] 以上では本発明の特定の実施形態について説明してきたが、本発明は説明以外の方法で実践できることが認識される。この説明は本発明を制限するものではない。
[0014] リソグラフィ方法を概略的に示した図である。 [0014] リソグラフィ方法を概略的に示した図である。 [0014] リソグラフィ方法を概略的に示した図である。 [0015] 本発明の実施形態によるリソグラフィ方法を概略的に示した図である。 [0015] 本発明の実施形態によるリソグラフィ方法を概略的に示した図である。 [0015] 本発明の実施形態によるリソグラフィ方法を概略的に示した図である。 [0016] 本発明の実施形態による方法で使用できるリソグラフィ装置を概略的に示した図である。

Claims (22)

  1. 基板にパターンを設ける方法であって、
    基板上のフォトレジストの第一層及び第一下部反射防止膜材料の第一層に第一パターンを設け、
    前記第一パターンを前記基板にエッチングし、
    前記基板にフォトレジストの第二層及び第二下部反射防止膜材料の第二層を設け、
    前記フォトレジスト及び第二下部反射防止膜材料の第二層に第二パターンを設け、
    前記第二パターンを前記基板にエッチングすることを含み、前記基板上の前記第一及び第二パターンが一緒に前記パターンを規定する、方法。
  2. 前記第一下部反射防止膜材料が有機質の下部反射防止膜材料である、請求項1に記載の方法。
  3. 前記第二下部反射防止膜材料が有機質の下部反射防止膜材料である、請求項1に記載の方法。
  4. 前記第一パターンの前記エッチング及び前記第二パターンの前記エッチングが反応性イオンエッチングである、請求項1から3のいずれか一項に記載の方法。
  5. 前記反応性イオンエッチングが、酸素、塩素及び臭化水素を備えるプラズマを使用することを含む、請求項4に記載の方法。
  6. 前記第一パターンの前記エッチングの後、及び前記フォトレジストの第二層及び前記第二下部反射防止膜材料の第二層を前記設けることの前に、残留フォトレジスト及び残留下部反射防止膜材料を灰化によって前記基板から除去することを含む、請求項1に記載の方法。
  7. 前記第二パターンの前記エッチングの後に、残留フォトレジスト及び残留下部反射防止膜材料を灰化によって前記基板から除去することを含む、請求項1に記載の方法。
  8. 前記灰化がプラズマを使用することを含む、請求項6又は7に記載の方法。
  9. 前記プラズマが酸素、窒素及び水素を備える、請求項8に記載の方法。
  10. 前記灰化が、残留フォトレジスト若しくは残留下部反射防止膜材料、又は残留フォトレジスト及び前記残留下部反射防止膜材料を、少なくとも約200℃、少なくとも約250℃、及び約270℃で構成されたグループから選択された温度に加熱することを含む、請求項6又は7に記載の方法。
  11. さらに、前記基板にポリマ材料の層を堆積させることを含む、請求項6又は7に記載の方法。
  12. さらに、前記第二パターンを前記基板に前記エッチングした後に、湿式ストリップを適用することによって前記基板から前記ポリマ材料層を除去することを含む、請求項11に記載の方法。
  13. 前記湿式ストリップを前記適用することが、フッ化水素酸ストリッププロセスを適用することを含む、請求項12に記載の方法。
  14. 前記第一パターン及び前記第二パターンが一連の線を備える、請求項1から7のいずれか一項に記載の方法。
  15. 前記パターンが前記第一パターン又は前記第二パターンより高い解像度を有するように、前記第二パターンが前記第一パターンと交互配置される、請求項14に記載の方法。
  16. 前記基板がシリコン基板を備える、請求項1から7のいずれか一項に記載の方法。
  17. 前記第一パターンの前記エッチング又は前記第二パターンの前記エッチングが反応性イオンエッチングである、請求項1から3のいずれか一項に記載の方法。
  18. 前記第一パターンの前記エッチング又は前記第二パターンの前記エッチングが、酸素、塩素及び臭化水素を備えるプラズマを使用することを含む、請求項1から3のいずれか一項に記載の方法。
  19. 前記第一パターンの前記エッチングの後、及び前記フォトレジストの第二層及び前記第二下部反射防止膜材料の第二層を前記設けることの前に、残留フォトレジスト又は残留下部反射防止膜材料を灰化によって前記基板から除去することを含む、請求項1に記載の方法。
  20. リソグラフィ装置のパターニング精度を試験する方法であって、
    基板上のフォトレジストの第一層及び第一下部反射防止膜材料の第一層に第一パターンを設け、
    前記第一パターンを前記基板にエッチングし、
    前記基板にフォトレジストの第二層及び第二下部反射防止膜材料の第二層を設け、
    前記フォトレジスト及び第二下部反射防止膜材料の第二層に第二パターンを設け、
    前記第二パターンを前記基板にエッチングすることを含み、前記基板上の前記第一及び第二パターンが一緒に試験パターンを規定し、さらに、
    前記基板に設けられた前記試験パターンを分析して、前記リソグラフィ装置の前記パターニング精度を試験することを含む、方法。
  21. 前記第一又は前記第二下部反射防止膜材料が有機質の下部反射防止膜材料である、請求項20に記載の方法。
  22. 前記第一パターン若しくは前記第二パターン、又は前記第一及び第二パターンが、反応性イオンエッチングを使用して前記基板にエッチングされる、請求項20に記載の方法。
JP2008208662A 2007-08-20 2008-08-13 リソグラフィ方法及びリソグラフィ装置の試験方法 Expired - Fee Related JP4800354B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93558607P 2007-08-20 2007-08-20
US60/935,586 2007-08-20

Publications (2)

Publication Number Publication Date
JP2009094481A true JP2009094481A (ja) 2009-04-30
JP4800354B2 JP4800354B2 (ja) 2011-10-26

Family

ID=40600097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008208662A Expired - Fee Related JP4800354B2 (ja) 2007-08-20 2008-08-13 リソグラフィ方法及びリソグラフィ装置の試験方法

Country Status (3)

Country Link
US (1) US8119333B2 (ja)
JP (1) JP4800354B2 (ja)
NL (1) NL1035771A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066120A (ja) * 2009-09-16 2011-03-31 Toppan Printing Co Ltd パターン形成方法およびパターン形成体
JP2021515402A (ja) * 2018-03-02 2021-06-17 東京エレクトロン株式会社 パターンを層に転写する方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090104566A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Process of multiple exposures with spin castable film
US8158334B2 (en) * 2008-01-14 2012-04-17 International Business Machines Corporation Methods for forming a composite pattern including printed resolution assist features
US7883829B2 (en) * 2008-08-01 2011-02-08 International Business Machines Corporation Lithography for pitch reduction
US8502324B2 (en) 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
US11329089B1 (en) 2019-06-07 2022-05-10 Gigajot Technology, Inc. Image sensor with multi-patterned isolation well

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235485A (ja) * 1993-11-10 1995-09-05 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造法
JPH09181059A (ja) * 1995-12-15 1997-07-11 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造方法
JP2001060003A (ja) * 1999-06-29 2001-03-06 Hyundai Electronics Ind Co Ltd フォトマスク及びこれを用いた半導体素子の微細パターン形成方法
JP2001152190A (ja) * 1999-11-26 2001-06-05 Samsung Electronics Co Ltd レジスト除去用組成物及びこれを用いたレジスト除去方法
JP2001176788A (ja) * 1999-12-21 2001-06-29 Hitachi Ltd パターン形成方法および半導体装置
JP2004520723A (ja) * 2001-05-18 2004-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デバイスを製造するリソグラフィック方法
JP2004296930A (ja) * 2003-03-27 2004-10-21 Nec Electronics Corp パターン形成方法
JP2006157041A (ja) * 1998-02-09 2006-06-15 Nikon Corp 測定方法、調整方法、マーク物体、及び検出装置
JP2007027742A (ja) * 2005-07-14 2007-02-01 Asml Netherlands Bv 基板、リソグラフィ多重露光法、機械読み取り可能媒体
JP2007122025A (ja) * 2005-09-26 2007-05-17 Asml Netherlands Bv 基板、基板露光方法、および機械読取可能媒体
JP2008310334A (ja) * 2007-06-18 2008-12-25 Samsung Electronics Co Ltd フォトレジストパターン用保護膜の形成方法及びこれを用いた微細パターンの形成方法
JP2010511915A (ja) * 2006-12-06 2010-04-15 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド 二重パターン形成プロセスを利用した装置製造プロセス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2300099A (en) 1998-02-09 1999-08-23 Nikon Corporation Method of adjusting position detector
US6680164B2 (en) * 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US7125645B2 (en) * 2002-04-10 2006-10-24 United Microelectronics Corp. Composite photoresist for pattern transferring
US7265056B2 (en) * 2004-01-09 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming novel BARC open for precision critical dimension control
US7288484B1 (en) * 2004-07-13 2007-10-30 Novellus Systems, Inc. Photoresist strip method for low-k dielectrics
US7432172B2 (en) * 2005-01-21 2008-10-07 Tokyo Electron Limited Plasma etching method
KR100876808B1 (ko) * 2006-07-10 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235485A (ja) * 1993-11-10 1995-09-05 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造法
JPH09181059A (ja) * 1995-12-15 1997-07-11 Hyundai Electron Ind Co Ltd 半導体装置の微細パターン製造方法
JP2006157041A (ja) * 1998-02-09 2006-06-15 Nikon Corp 測定方法、調整方法、マーク物体、及び検出装置
JP2001060003A (ja) * 1999-06-29 2001-03-06 Hyundai Electronics Ind Co Ltd フォトマスク及びこれを用いた半導体素子の微細パターン形成方法
JP2001152190A (ja) * 1999-11-26 2001-06-05 Samsung Electronics Co Ltd レジスト除去用組成物及びこれを用いたレジスト除去方法
JP2001176788A (ja) * 1999-12-21 2001-06-29 Hitachi Ltd パターン形成方法および半導体装置
JP2004520723A (ja) * 2001-05-18 2004-07-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ デバイスを製造するリソグラフィック方法
JP2004296930A (ja) * 2003-03-27 2004-10-21 Nec Electronics Corp パターン形成方法
JP2007027742A (ja) * 2005-07-14 2007-02-01 Asml Netherlands Bv 基板、リソグラフィ多重露光法、機械読み取り可能媒体
JP2007122025A (ja) * 2005-09-26 2007-05-17 Asml Netherlands Bv 基板、基板露光方法、および機械読取可能媒体
JP2010511915A (ja) * 2006-12-06 2010-04-15 フジフィルム・エレクトロニック・マテリアルズ・ユーエスエイ・インコーポレイテッド 二重パターン形成プロセスを利用した装置製造プロセス
JP2008310334A (ja) * 2007-06-18 2008-12-25 Samsung Electronics Co Ltd フォトレジストパターン用保護膜の形成方法及びこれを用いた微細パターンの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011066120A (ja) * 2009-09-16 2011-03-31 Toppan Printing Co Ltd パターン形成方法およびパターン形成体
JP2021515402A (ja) * 2018-03-02 2021-06-17 東京エレクトロン株式会社 パターンを層に転写する方法
JP7164773B2 (ja) 2018-03-02 2022-11-02 東京エレクトロン株式会社 パターンを層に転写する方法

Also Published As

Publication number Publication date
NL1035771A1 (nl) 2009-02-23
JP4800354B2 (ja) 2011-10-26
US20090148796A1 (en) 2009-06-11
US8119333B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
JP4482543B2 (ja) リソグラフィ基板の露光方法
JP4800354B2 (ja) リソグラフィ方法及びリソグラフィ装置の試験方法
US7781149B2 (en) Reduced pitch multiple exposure process
US20110273685A1 (en) Production of an alignment mark
JP2007258708A (ja) 基板計測のための縮小されたスクライブレーンの使用を有するリソグラフィ装置およびデバイス製造方法
JP2004226967A (ja) 誘導されたトポグラフィおよび導波路効果を減少させるための位相シフト・マスクおよびプレーナ位相シフト・マスク用の埋め込み型エッチング停止部
JP2007258707A (ja) リソグラフィ装置および二重露光オーバレイ制御を用いたデバイス製造方法
JP5178760B2 (ja) 半導体デバイスの製造方法及び製造システム
JP5068844B2 (ja) リソグラフィ方法及びリソグラフィ装置
JP2007335863A (ja) グレーフィルタを有する波面センサおよびそれを含むリソグラフィ装置
JP4881426B2 (ja) マーカの形成方法、マーカを有する基板及びデバイス製造方法
JP4936950B2 (ja) リソグラフィ処理セルおよびデバイス製造方法
KR100935001B1 (ko) 리소그래피 디바이스 제조 방법, 리소그래피 셀, 및 컴퓨터프로그램 제품
JP4879917B2 (ja) リソグラフィ方法
US20040120458A1 (en) Method of fabricating an optical element, lithographic apparatus and device manufacturing method
JP5091909B2 (ja) リソグラフィ方法
JP2007065665A (ja) デバイス製造方法、マスクおよびデバイス
JP4741627B2 (ja) デバイス製造方法、マスク作成方法及びマスク
KR20100122441A (ko) 리소그래피 더블 패터닝 공정에서 정렬 타겟 콘트라스트의 개선
US20110310369A1 (en) Lithographic method and apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110704

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees