KR20030058584A - 반도체소자의 콘택 형성방법 - Google Patents
반도체소자의 콘택 형성방법 Download PDFInfo
- Publication number
- KR20030058584A KR20030058584A KR1020010089098A KR20010089098A KR20030058584A KR 20030058584 A KR20030058584 A KR 20030058584A KR 1020010089098 A KR1020010089098 A KR 1020010089098A KR 20010089098 A KR20010089098 A KR 20010089098A KR 20030058584 A KR20030058584 A KR 20030058584A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact
- interlayer insulating
- film
- active region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 229920005591 polysilicon Polymers 0.000 claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 abstract 1
- 238000003860 storage Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 반도체소자의 콘택 공정시 특성 열화를 방지하기 위하여, 소자분리영역의 반도체기판 상에 활성영역을 노출시키는 층간절연막을 다마신 방법으로 형성하고 상기 층간절연막 사이를 활성영역을 매립하는 폴리실리콘막을 전체표면상부에 형성한 다음, 상기 폴리실리콘막을 평탄화식각하여 콘택플러그를 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 저장전극 콘택 간의 소자분리막으로 질화막을 이용하여 도전층 간의 보이드 ( void ) 생성을 억제하고 산화막/질화막의 CMP 및 폴리실리콘의 에치백공정으로 저장전극 노드간의 쇼트 ( short ) 불량을 방지하며 콘택플러그를 용이하게 형성함으로써 콘택 공정의 특성 열화를 방지하는 기술에 관한 것이다.
종래기술의 캐패시터 형성방법을 다음과 같다.
먼저, 게이트 LDD 형성후 층간절연막을 형성하고 콘택마스크를 이용한 사진식각공정으로 콘택홀을 형성한 다음, 이를 매립하는 폴리실리콘막을 형성한 다음, 평탄화식각하는 것이다.
도 1, 도 2a 내지 도 2c는 종래기술에 따른 반도체소자의 콘택 형성방법을 도시한 평면도 및 단면도로서, 도 2a 내지 도 2c는 상기 도 1 의 ⓐ-ⓐ 절단선을 따라 도시한 것이다.
도 1 및 도 2a를 참조하면, 반도체기판(11) 상부에 활성영역(15)을 정의하는 소자분리막(13)을 형성한다.
그리고, 상기 반도체기판(11) 상부에 게이트전극, 즉 워드라인(17)을 형성한다.
그리고, 전체표면상부에 층간절연막을 형성하고 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막을 식각하여 상기 반도체기판(11)의 활성영역을 노출시키는 콘택홀(20)을 형성한다.
이때, 상기 층간절연막(19)의 상부가 ⓧ 와 같이 손상된다.
도 2b 및 도 2c를 참조하면, 전체표면상부에 콘택플러그용 도전층인 폴리실리콘막(21)을 형성한다.
그리고, 상기 폴리실리콘막(21)을 평탄화식각하여 상기 콘택홀(20)을 매립하는 폴리실리콘막(21)으로 저장전극 콘택플러그를 형성한다.
이때, 상기 ⓧ 부분에 상기 폴리실리콘막(21)이 남아 콘택플러그와 쇼트될 수 있는 문제점이 있다.
그리고, 상기 층간절연막(19)의 손상된 부분인 ⓧ 부분에 형성된 폴리실리콘막(21)으로 인하여, 상기 층간절연막(19)과 폴리실리콘막(21)의 식각선택비 차이를 확보하기 어렵게 되고 상기 평탄화식각공정시 상기 층간절연막(19)이 과다 식각되는 문제점이 있다.
본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 다마신 방법을 이용하여 질화막으로 층간절연막을 형성하고 이를 이용하여 콘택플러그를 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 콘택 형성방법을 제공하는데 그 목적이 있다.
도 1, 도 2a 내지 도 2c는 종래기술에 따른 반도체소자의 콘택 형성방법을 도시한 평면도 및 단면도.
도 3, 도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 평면도 및 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판13,33 : 소자분리막
15,35 : 활성영역17,37 : 게이트전극, 워드라인
19 : 층간절연막21,43 : 폴리실리콘막
39 : 희생산화막41 : 질화막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택 형성방법은,
소자분리영역의 반도체기판 상에 활성영역을 노출시키는 층간절연막을 다마신 방법으로 형성하는 공정과,
상기 층간절연막 사이를 활성영역을 매립하는 폴리실리콘막을 전체표면상부에 형성하는 공정과,
상기 폴리실리콘막을 평탄화식각하여 콘택플러그를 형성하는 공정을 포함하는 것과,
상기 층간절연막은 질화막으로 형성하는 것과,
상기 다마신 방법은 활성영역과 소자분리영역을 분리시킬 수 있는 노광 마스크를 이용하여 실시하는 것과,
상기 평탄화식각공정은 에치백이나 CMP 공정으로 실시하는 것을 특징으로 한다.
한편, 본 발명의 원리는,
다마신 방법을 이용하여 소자분리영역 상에 질화막으로 형성된 층간절연막을 형성하고 상기 층간절연막 사이의 활성영역을 저장전극용 도전층으로 매립하여 저장전극 콘택플러그를 형성함으로써 소자의 특성 열화없이 소자를 제조하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3, 도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 도시한 평면도 및 단면도로서, 도 4a 내지 도 4c는 상기 도 3 의 ⓒ-ⓒ 절단선을 따라 도시한 것이다.
도 3 및 도 4a를 참조하면, 반도체기판(31) 상부에 활성영역(35)을 정의하는 소자분리막(33)을 형성한다.
그리고, 상기 반도체기판(31) 상부에 게이트전극, 즉 워드라인(37)을 형성한다.
그리고, 전체표면상부에 희생산화막(39)을 전체표면상부에 형성하고 상기 희생산화막(39) 상부에 감광막을 도포한 다음, 소자분리영역만을 노광시킬 수 잇는 노광마스크를 이용하여 노광 및 현상공정을 실시하고 감광막패턴을 형성한다.
그리고, 상기 감광막패턴을 마스크로 하여 상기 소자분리영역 상부에 희생산화막(39) 패턴을 남긴다.
도 4b를 참조하면, 전체표면상부에 질화막(41)을 증착하고 평탄화식각한 다음, 노출된 희생산화막(39)패턴을 제거함으로써 질화막(41)패턴을 형성한다.
이때, 상기 질화막(41)패턴은 상기 반도체기판(31)의 활성영역(35)을 노출시킨다.
도 4c를 참조하면, 전체표면상부에 폴리실리콘막(43)을 증착하고 이를 평탄화식각하여 상기 질화막(41)패턴을 노출시키는 동시에 상기 폴리실리콘막(43)으로 형성되는 저장전극용 콘택플러그를 형성한다.
이때, 상기 평탄화식각공정은 CMP 공정이나 에치백 공정으로 실시한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 콘택 형성방법은, 희생산화막을 이용하는 다마신 방법을 이용하여 질화막으로 층간절연막을 형성하여 보이드나 쇼트 없이 저장전극 콘택플러그를 용이하게 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다.
Claims (4)
- 소자분리영역의 반도체기판 상에 활성영역을 노출시키는 층간절연막을 다마신 방법으로 형성하는 공정과,상기 층간절연막 사이의 활성영역을 매립하는 폴리실리콘막을 전체표면상부에 형성하는 공정과,상기 폴리실리콘막을 평탄화식각하여 콘택플러그를 형성하는 공정을 포함하는 반도체소자의 콘택 형성방법.
- 제 1 항에 있어서,상기 층간절연막은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제 1 항에 있어서,상기 다마신 방법은 활성영역과 소자분리영역을 분리시킬 수 있는 노광 마스크를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
- 제 1 항에 있어서,상기 평탄화식각공정은 에치백이나 CMP 공정으로 실시하는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089098A KR20030058584A (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089098A KR20030058584A (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 콘택 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030058584A true KR20030058584A (ko) | 2003-07-07 |
Family
ID=32216485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010089098A KR20030058584A (ko) | 2001-12-31 | 2001-12-31 | 반도체소자의 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030058584A (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044607A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자 제조방법 |
| KR20010001376A (ko) * | 1999-06-03 | 2001-01-05 | 김영환 | 반도체소자의 제조방법 |
| KR20010005229A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체소자의 콘택 형성방법 |
| US6177320B1 (en) * | 1998-01-08 | 2001-01-23 | Samsung Electronics Co., Ltd. | Method for forming a self aligned contact in a semiconductor device |
| US6271132B1 (en) * | 1999-05-03 | 2001-08-07 | Advanced Micro Devices, Inc. | Self-aligned source and drain extensions fabricated in a damascene contact and gate process |
| US6287905B2 (en) * | 1999-12-24 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating semiconductor device |
-
2001
- 2001-12-31 KR KR1020010089098A patent/KR20030058584A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6177320B1 (en) * | 1998-01-08 | 2001-01-23 | Samsung Electronics Co., Ltd. | Method for forming a self aligned contact in a semiconductor device |
| KR20000044607A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자 제조방법 |
| US6271132B1 (en) * | 1999-05-03 | 2001-08-07 | Advanced Micro Devices, Inc. | Self-aligned source and drain extensions fabricated in a damascene contact and gate process |
| KR20010001376A (ko) * | 1999-06-03 | 2001-01-05 | 김영환 | 반도체소자의 제조방법 |
| KR20010005229A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체소자의 콘택 형성방법 |
| US6287905B2 (en) * | 1999-12-24 | 2001-09-11 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100448719B1 (ko) | 다마신공정을 이용한 반도체 장치 및 그의 제조방법 | |
| KR100465632B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR20030058584A (ko) | 반도체소자의 콘택 형성방법 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100732272B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100641491B1 (ko) | 반도체의 극 미세 컨택 플러그 형성방법 | |
| KR100358568B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100400321B1 (ko) | 반도체소자의 형성방법 | |
| KR20010005303A (ko) | 자기정렬적인 콘택 형성방법 | |
| KR100568789B1 (ko) | 반도체 소자 제조방법 | |
| KR20050066192A (ko) | 반도체소자의 콘택 형성방법 | |
| KR100546122B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100475882B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR100359165B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100475135B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100379511B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100576467B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100527568B1 (ko) | 반도체소자의 제조방법 | |
| KR100527589B1 (ko) | 반도체소자의 제조방법 | |
| KR19990074636A (ko) | 반도체소자의 콘택 형성방법 | |
| KR20050002479A (ko) | 랜딩플러그 형성 방법 | |
| KR20010058958A (ko) | 반도체소자의 형성방법 | |
| KR20010063771A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20020014240A (ko) | 반도체소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |