CN102376636B - 形成接触孔的方法 - Google Patents

形成接触孔的方法 Download PDF

Info

Publication number
CN102376636B
CN102376636B CN201010267499.4A CN201010267499A CN102376636B CN 102376636 B CN102376636 B CN 102376636B CN 201010267499 A CN201010267499 A CN 201010267499A CN 102376636 B CN102376636 B CN 102376636B
Authority
CN
China
Prior art keywords
contact hole
plasma
polymer
oxidizability
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010267499.4A
Other languages
English (en)
Other versions
CN102376636A (zh
Inventor
王新鹏
黄敬勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010267499.4A priority Critical patent/CN102376636B/zh
Publication of CN102376636A publication Critical patent/CN102376636A/zh
Application granted granted Critical
Publication of CN102376636B publication Critical patent/CN102376636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种形成接触孔的方法,包括:提供衬底,所述衬底上形成有金属硅化物,所述金属硅化物上形成有介质层;在所述介质层内形成接触孔,该接触孔内形成有聚合物;还包括:用氧化性等离子体轰击所述接触孔表面,去除所述接触孔表面的聚合物;在去除所述聚合物后,用还原性等离子体轰击所述接触孔的表面。本发明首先用氧化性等离子体轰击所述接触孔表面,去除所述接触孔表面的聚合物,在去除所述聚合物后,用还原性等离子体轰击所述接触孔表面,金属硅化物不会损失,至少损失减少,而且接触孔的形貌得到改善。

Description

形成接触孔的方法
技术领域
本发明涉及半导体工艺,尤其涉及一种形成接触孔的方法。
背景技术
随着集成电路向超大规模集成电路发展,集成电路内部的电路密度越来越大,所包含的元件数量也越来越多。在半导体集成电路中,金属氧化物半导体(Metal Oxide Semiconductor,MOS)晶体管是其中最为重要的元件之一,随着半导体集成电路的进一步发展,半导体元件的尺寸也随之减小,MOS晶体管的工艺也有许多的改进。
现有的MOS晶体管工艺是在半导体衬底上形成栅极结构,在栅极结构相对两侧的衬底中形成轻掺杂漏极结构(Lightly Doped Drain,LDD),接着在栅极结构侧壁形成侧墙,并以包括侧墙的栅极结构为掩膜,进行离子注入步骤,在半导体衬底中形成源区和漏区。
现有的半导体工艺会在源区、漏区以及多晶硅栅极上形成接触孔,在接触孔内填充金属形成接触插栓。然而,接触插栓与多晶硅栅极、源区、漏区的多晶硅或单晶硅之间导通性能并不理想,接触电阻比较高,为了改善接触插栓与源区、漏区以及多晶硅栅极的接触电阻,通常会在衬底上源区、漏区以及多晶硅栅极的表面形成金属硅化物(Silicide),例如硅化镍(NiSi),以降低接触插栓与源区、漏区以及多晶硅栅极的接触电阻。
现有技术中干法刻蚀形成接触孔后,会在接触孔内残留很多聚合物(此聚合物为形成接触孔的过程中形成的副产物),因此在干法刻蚀形成接触孔后,利用如:N2,He,Ar等气体对接触孔进行表面处理,用以去除接触孔内的聚合物,以保证接触孔的底部以及侧壁干净,从而使接触孔的RC延迟一致。
然而,利用如:N2,He,Ar等气体对接触孔进行表面处理时,会使接触孔底部的金属硅化物(Silicide),例如硅化镍被腐蚀很多,大概为40埃,而且会腐蚀侧壁,使接触孔的形貌不好,严重的可能影响器件的电学性能。
发明内容
本发明解决的问题是现有技术的形成接触孔的方法,形成的接触孔的形貌不好,并且使衬底上的金属硅化物损失过多的问题。
为解决上述问题,本发明提供一种形成接触孔的方法,包括:提供衬底,所述衬底上形成有金属硅化物,所述金属硅化物上形成有介质层;
在所述介质层内形成接触孔,该接触孔内形成有聚合物;还包括:
用氧化性等离子体轰击所述接触孔表面,去除所述接触孔表面的聚合物;
在去除所述聚合物后,用还原性等离子体轰击所述接触孔的表面。
可选的,所述氧化性等离子体包括氧和氦的等离子体。
可选的,所述氧、氦的体积比例为1/1~1/3。
可选的,所述还原性等离子体包括氮和氢的等离子体。
可选的,所述氮、氢的体积比例为1/1~1/3。
可选的,所述用氧化性等离子体轰击所述接触孔底部的时间为5~10秒。
可选的,所述用还原性等离子体轰击所述接触孔底部的时间为5~10秒。
可选的,所述氧化性等离子体通过下述方式获得:
用射频功率为800~1200w的射频信号等离化氧化性气体得到氧化性等离子体;
所述用氧化性等离子体轰击所述接触孔表面包括:使氧化性等离子体在50~200w的偏压功率的作用下射向接触孔表面。
可选的,所述还原性等离子体通过下述方式获得:
用射频功率为800~1200w的射频信号等离化还原性气体得到氧化性等离子体;
所述用还原性等离子体轰击所述接触孔表面包括:使还原性等离子体在50~200w的偏压功率的作用下射向接触孔表面。与现有技术相比,本发明具有以下优点:
本发明的形成接触孔的方法,在形成接触孔后,首先用氧化性等离子体轰击所述接触孔表面,去除所述接触孔表面(底部以及侧壁)的聚合物,在去除接触孔底部以及侧壁的聚合物时,氧化性等离子体将底部的金属硅化物氧化,同时也会氧化侧壁使侧壁被腐蚀;在去除所述聚合物后,用还原性等离子体轰击所述接触孔表面,将接触孔底部被氧化的金属硅化物还原,因此金属硅化物不会损失,至少损失减少,而且,也将被氧化的侧壁还原,使接触孔的形貌得到改善。
附图说明
图1为本发明具体实施方式的形成接触孔的流程图;
图2a~图2f是本发明的形成接触孔的剖面示意图方法;
图3为在接触孔内填充金属形成接触插栓的剖面结构示意图;
图4是接触孔的扫描电镜图。
具体实施方式
本发明的形成接触孔的方法,在形成接触孔后,首先用氧化性等离子体轰击所述接触孔表面,去除接触孔表面(底部以及侧壁)的聚合物,在去除接触孔底部以及侧壁的聚合物时,氧化性等离子体将接触孔底部的金属硅化物氧化,同时也会氧化侧壁使侧壁被腐蚀;在去除所述聚合物后,用还原性等离子体轰击所述接触孔表面,将接触孔底部被氧化的金属硅化物还原,因此金属硅化物不会损失,至少损失减少,而且,也将被氧化的侧壁还原,使接触孔的形貌得到改善。
为了使本领域技术人员可以更好的理解本发明,并且使本发明更清楚,下面结合附图对本发明的具体实施方式做详细说明。
图1为本发明具体实施方式的形成接触孔的流程图,参考图1,本发明的形成接触孔的方法包括:
步骤S1,提供衬底,在所述衬底上形成有金属硅化物,在所述金属硅化物上形成有介质层;
步骤S2,在所述介质层内形成接触孔,该接触孔内形成有聚合物;
步骤S3,用氧化性等离子体轰击所述接触孔表面,去除所述接触孔表面的聚合物;
步骤S4,在去除所述聚合物后,用还原性等离子体轰击所述接触孔的表面。
图2a~图2f是本发明的形成接触孔的剖面示意图方法,下面结合参考图2a~图2f以及图1,详细说明本发明的形成接触孔的方法。
结合参考图1和图2a、图2b、图2c,执行步骤S1,提供衬底10,在所述衬底10上形成有金属硅化物11,在所述金属硅化物11上形成有介质层13。
参考图2a,提供衬底10,所述衬底10内形成有源区和漏区,所述衬底上形成有栅极,图中并未示出源区、漏区以及栅极,该栅极为多晶硅栅极。
所述衬底10可以是单晶硅或硅锗;也可以是绝缘体上硅(SOI);或者还可以包括其它的材料,例如砷化镓等III-V族化合物。所述半导体衬底10可以具有一定的隔离结构,可以为浅沟槽隔离(STI)、局部场氧化隔离(LOCOS)。
参考图2b,在所述衬底10上形成有金属硅化物11,对该金属硅化物11的形成方法为:在衬底10上沉积形成金属层,然后对金属层和衬底10进行回火处理,在栅极、源区以及漏区上形成金属硅化物11。其中,金属层可以为镍金属层,金属硅化物为硅化镍NiSi。金属硅化物可以改善接触插栓与源区、漏区以及栅极的接触电阻。
参考图2c,在形成介质层之前,先在金属硅化物上形成刻蚀阻挡层12,然后,在所述刻蚀阻挡层12上形成介质层13。在本发明的具体实施例中,刻蚀阻挡层12为氮化硅(SiN)层,其形成方法为化学气相沉积(CVD)。之后在刻蚀阻挡层12上形成介质层13,其形成方法为化学气相沉积,此介质层13起绝缘作用,介质层13为氧化硅,在其他具体实施例中,氧化层13也可以为其他能起到绝缘作用的介质层。
结合参考图2d、2e和图1,执行步骤S2,在所述介质层内形成接触孔,该接触孔内形成有聚合物。参考图2d,在所述介质层13上形成光刻胶层14,图形化所述光刻胶层14,在所述光刻胶层14上形成开口15。形成光刻胶的工艺为旋涂光刻胶,此为本领域公知常识,不做详细说明。参考图2e,形成开口15后,用干法刻蚀所述开口15,刻蚀至刻蚀阻挡层12,在所述介质层13内形成接触孔16。
在接触孔16形成后,在接触孔16内会残留很多聚合物(此聚合物为形成接触孔的过程中,形成的副产物),在接触孔内填充金属形成插栓后,此聚合物会增加插栓与源区、漏区以及栅极的接触电阻,因此必须将聚合物清理,以形成干净的底部以及侧壁。
在形成接触孔16后,继续执行步骤S3,用氧化性等离子体轰击接触孔表面,去除所述接触孔表面即底部以及侧壁的聚合物。在本发明具体实施例中,所述氧化性等离子体包括氧(O2)、氦(He)等离子体,且所述氧、氦等离子体的体积比例为1/1~1/3,用氧化性等离子体轰击所述接触孔表面的时间为5~10秒。在具体实施例中,所述氧化性等离子体通过下述方式获得:用射频功率为800~1200w的射频信号等离化氧化性气体得到氧化性等离子体;所述用氧化性等离子体轰击所述接触孔表面包括:使氧化性等离子体在50~200w的偏压功率的作用下射向接触孔表面。也就是说,用800~1200w的射频信号将氧化性气体等离化得到氧化性等离子体,氧化性等离子体在50~200w的偏压功率的作用下射向接触孔,去除接触孔内的聚合物。等离子体在利用氧化性等离子体轰击所述接触孔的表面去除聚合物后,接触孔底部的金属硅化物由于氧化性等离子体的轰击被氧化腐蚀,接触孔的侧壁也被氧化腐蚀。
继续执行步骤S4,在去除所述聚合物后,用还原性等离子体轰击所述接触孔的表面。用还原性的等离子体轰击接触孔的底部将被氧化的金属硅化物还原,因此金属硅化物不会损失,至少损失减少;而且,还原性的等离子体也将被氧化的侧壁还原,使接触孔侧壁的形貌得到改善。在本发明的具体实施例中还原性等离子体包括氮(N2)、氢(H2)等离子体,所述氮、氢的体积比例为1/1~1/3。用还原性等离子体轰击所述接触孔表面的时间为5~10秒。在具体实施例中,所述还原性等离子体通过下述方式获得:用射频功率为800~1200w的射频信号等离化还原性气体得到还原性等离子体;所述用还原性等离子体轰击所述接触孔表面包括:使还原性等离子体在50~200w的偏压功率的作用下射向接触孔表面。也就是说,用800~1200w的射频信号将还原性气体等离化得到还原性等离子体,还原性等离子体在50~200w的偏压功率的作用下射向接触孔,将接触孔的底部将被氧化的金属硅化物还原,将被氧化的侧壁还原。
之后,去除光刻胶层14,由于在填充金属后,金属很容易扩散至介质层中,因此在接触孔的侧壁以及底部形成扩散阻挡层,以防止填充金属后,接触孔内的金属扩散至介质层中。图2f为在接触孔的侧壁以及底部形成扩散阻挡层的剖面结构示意图,参考图2f,在接触孔的侧壁以及底部形成扩散阻挡层17,该扩散阻挡层为TaN或TiN,形成扩散阻挡层的方法为化学气相沉积CVD。
在形成扩散阻挡层后,就可以在接触孔内填充金属形成接触插栓。图3为在接触孔内填充金属形成接触插栓的剖面结构示意图,参考图3,在接触孔内填充金属形成接触插栓18,在该具体实施例中为钨金属,在其他实施例中,也可以为本领域技术人员公知的其他金属,例如铜。在接触孔内填充金属形成接触插栓18的方法为本领域技术人员公知的物理气相沉积PVD,此不做详细说明。
图4为本发明具体实施例的接触孔的扫描电镜图,为了使接触孔的扫描电镜图更加清楚,图4中的接触孔的扫描电镜图为接触孔在填充金属后的扫描电镜图,图4中黑色区域20表示填充的金属,表面30为衬底与接触孔16的分界面,从图4中可以看出,采用上述方法形成的接触孔16的形貌良好。
综上所述,本发明形成接触孔的方法先用氧化性等离子体去除接触孔表面(底部以及侧壁)的聚合物,再用还原性等离子体将接触孔底部被氧化的金属硅化物和被氧化的接触孔侧壁还原,解决了现有技术中用惰性气体去除接触孔内的聚合物会使接触孔的形貌不好且腐蚀侧壁的问题。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (9)

1.一种形成接触孔的方法,包括:
提供衬底,所述衬底上形成有金属硅化物,所述金属硅化物上形成有介质层;
在所述介质层上形成具有开口的光刻胶层;
以所述具有开口的光刻胶层为掩膜,利用干法刻蚀所述介质层,以在所述介质层内形成接触孔,该接触孔内形成有聚合物,此聚合物为形成接触孔的过程中,形成的副产物;
其特征在于,还包括:
用氧化性等离子体轰击所述接触孔表面,去除所述接触孔表面的聚合物,去除聚合物后,接触孔底部的金属硅化物由于氧化性等离子体的轰击被氧化腐蚀,接触孔的侧壁也被氧化腐蚀;
在去除所述聚合物后,用还原性等离子体轰击所述接触孔的表面,还原性的等离子体轰击接触孔的底部将被氧化的金属硅化物还原,也将被氧化的侧壁还原。
2.如权利要求1所述的形成接触孔的方法,其特征在于,所述氧化性等离子体包括氧和氦的等离子体。
3.如权利要求2所述的形成接触孔的方法,其特征在于,所述氧和氦的体积比例为1/1~1/3。
4.如权利要求1所述的形成接触孔的方法,其特征在于,所述还原性等离子体包括氮和氢的等离子体。
5.如权利要求4所述的形成接触孔的方法,其特征在于,所述氮和氢的体积比例为1/1~1/3。
6.如权利要求1~5任一项所述的形成接触孔的方法,其特征在于,所述用氧化性等离子体轰击所述接触孔底部的时间为5~10秒。
7.如权利要求1~5任一项所述的形成接触孔的方法,其特征在于,所述用还原性等离子体轰击所述接触孔底部的时间为5~10秒。
8.如权利要求1~5任一项所述的形成接触孔的方法,其特征在于,所述氧化性等离子体通过下述方式获得:
用射频功率为800~1200w的射频信号等离化氧化性气体得到氧化性等离子体;
所述用氧化性等离子体轰击所述接触孔表面包括:使氧化性等离子体在50~200w的偏压功率的作用下射向接触孔表面。
9.如权利要求1~5任一项所述的形成接触孔的方法,其特征在于,所述还原性等离子体通过下述方式获得:
用射频功率为800~1200w的射频信号等离化还原性气体得到还原性等离子体;
所述用还原性等离子体轰击所述接触孔表面包括:使还原性等离子体在50~200w的偏压功率的作用下射向接触孔表面。
CN201010267499.4A 2010-08-24 2010-08-24 形成接触孔的方法 Active CN102376636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010267499.4A CN102376636B (zh) 2010-08-24 2010-08-24 形成接触孔的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010267499.4A CN102376636B (zh) 2010-08-24 2010-08-24 形成接触孔的方法

Publications (2)

Publication Number Publication Date
CN102376636A CN102376636A (zh) 2012-03-14
CN102376636B true CN102376636B (zh) 2014-04-02

Family

ID=45795023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010267499.4A Active CN102376636B (zh) 2010-08-24 2010-08-24 形成接触孔的方法

Country Status (1)

Country Link
CN (1) CN102376636B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206410A (zh) * 2015-05-07 2016-12-07 北大方正集团有限公司 一种接触孔刻蚀方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379213A (zh) * 2006-02-10 2009-03-04 应用材料股份有限公司 面对等离子的壁的水蒸气钝化

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888213B2 (ja) * 1996-11-26 1999-05-10 日本電気株式会社 半導体装置の製造方法
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process
US6797627B1 (en) * 2001-12-05 2004-09-28 Taiwan Semiconductor Manufacturing Company Ltd. Dry-wet-dry solvent-free process after stop layer etch in dual damascene process
US7192878B2 (en) * 2005-05-09 2007-03-20 United Microelectronics Corp. Method for removing post-etch residue from wafer surface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379213A (zh) * 2006-02-10 2009-03-04 应用材料股份有限公司 面对等离子的壁的水蒸气钝化

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-163216A 1998.06.19

Also Published As

Publication number Publication date
CN102376636A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101055708B1 (ko) Cmos 기술에서 듀얼 살리사이드를 형성하는 방법
US9917014B2 (en) Vertical air gap subtractive etch back end metal
US7256137B2 (en) Method of forming contact plug on silicide structure
CN106356331B (zh) 钴互连件技术
US7998822B2 (en) Semiconductor fabrication process including silicide stringer removal processing
US8030202B1 (en) Temporary etchable liner for forming air gap
US8044470B2 (en) Semiconductor device and method of fabricating the same
CN108321083B (zh) 半导体结构及其形成方法
US7935632B2 (en) Reduced metal pipe formation in metal silicide contacts
JP4377721B2 (ja) 半導体装置の製造方法
US6455433B1 (en) Method for forming square-shouldered sidewall spacers and devices fabricated
CN102376636B (zh) 形成接触孔的方法
JP2007234667A (ja) 半導体装置の製造方法
US9449922B2 (en) Contact critical dimension control
US8288821B2 (en) SOI (silicon on insulator) substrate improvements
US20080274607A1 (en) Semiconductor device and fabrication process thereof
US7326644B2 (en) Semiconductor device and method of fabricating the same
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2006203109A (ja) 半導体装置およびその製造方法
US9023725B2 (en) Filament free silicide formation
US7144785B2 (en) Method of forming isolation trench with spacer formation
CN108878528B (zh) 半导体结构及其形成方法
JP2006108452A (ja) 半導体装置の製造方法
JP3962010B2 (ja) 半導体装置の製造方法
KR100546059B1 (ko) 반도체 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121108

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant