JP2509175B2 - Manufacturing method of wiring structure - Google Patents

Manufacturing method of wiring structure

Info

Publication number
JP2509175B2
JP2509175B2 JP60054411A JP5441185A JP2509175B2 JP 2509175 B2 JP2509175 B2 JP 2509175B2 JP 60054411 A JP60054411 A JP 60054411A JP 5441185 A JP5441185 A JP 5441185A JP 2509175 B2 JP2509175 B2 JP 2509175B2
Authority
JP
Japan
Prior art keywords
layer
film
polymer resin
connection port
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60054411A
Other languages
Japanese (ja)
Other versions
JPS61214538A (en
Inventor
喜夫 本間
高 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60054411A priority Critical patent/JP2509175B2/en
Publication of JPS61214538A publication Critical patent/JPS61214538A/en
Application granted granted Critical
Publication of JP2509175B2 publication Critical patent/JP2509175B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は高分子樹脂を層間絶縁膜もしくは保護膜とし
て用いる配線構造体及びその製造方法に係り、特に基板
と配線もしくは配線相互の電気的接続が良好な配線構造
体およびその製造方法を提供することにある。
Description: FIELD OF THE INVENTION The present invention relates to a wiring structure using a polymer resin as an interlayer insulating film or a protective film and a method for manufacturing the same, and more particularly to a substrate and wiring or electrical connection between wirings. An object is to provide a good wiring structure and a manufacturing method thereof.

〔発明の背景〕[Background of the Invention]

第2図を用いて従来技術の問題点について述べる。な
おこの従来技術は斉木他;電子通信学会誌論文誌;Vol63
−C(9)(1980/9)p586に記載されている。まず第2
図(a)に示すように表面に絶縁層もしくは配線層(図
示せず)が形成されているSiウエハなどの基板10上にポ
リイミド樹脂からなる高分子樹脂層11を形成する。次い
で接続口13を形成するための、フオトレジスト等からな
るマスク12を形成し、抱水ヒドラジン系エツチング液に
よつて接続口13を形成する。この接続口13の形成によつ
て露出した基板10表面には一般にはエツチング液ともし
くはその後の洗浄に用いられる水などと表面に露出した
物質との反応層14が生成される。例えば基板10表面にSi
が露出した場合はSiO2などが、Alなどが露出した場合に
はAl2O3,Al(OH)などが生成される。この反応層14は
多くの場合高抵抗もしくは絶縁性を有し、この上に直ち
に配線層を形成しても、該配線層と下地の基板10や配線
層(図示せず)と良好な電気的接続を得ることは困難で
ある。そこでこの反応層14を除去することが必要であ
る。この反応層14は除去するには、スパツタクリーニン
グによつて行なうことができる。これは第2図(b)に
示すように、マスク12を除去した後に基板10全面をArな
どの不活性ガスイオンによつてエツチングして、高分子
樹脂層11表面を僅かに除去(厚さ2〜50nmが多い)して
同時に反応層14をも除去し、次いで第2図(c)に示す
ように基板10を大気に晒すことなく配線層15を形成し
て、これを所定の形状に加工する。この様にスパツタク
リーニングを用いることによつて、例えば基板10表面の
配線層(図示ぜず)と配線層15との間の、接続口13を介
しての接触抵抗は熱処理を行なわなくてもほぼ1×10-8
Ω・cm2と、十分に低い抵抗値が得られていた。しかし
以上の技術は以下の様な欠点を有することが本発明者の
検討の結果判明した。すなわち上記方法においては、接
続口13の深さTの、狭い方の幅Wに対する比、即ちアス
ペクト比が1/2よりも小さな場合には、上に説明した如
く良好な接続が得られる。しかしアスペクト比が1/2を
越えると第2図(d)に示すように、接続口13底部の反
応層14はスパツタクリーニングによつても十分には除去
されず、逆に高分子樹脂層11表面からエツチングされた
物質などが堆積したり、接続口13底部に露出した物質と
反応したりして出来る再付着物層16が却つて形成されて
しまい、低い接触抵抗が実現されなくなる場合のあるこ
とがわかつた。これは接続口13のアスペクト比が大きく
なるにつれて不活性ガスイオンの入射が少なくなり、反
応層14の除去速度の低下する反面、高分子樹脂層11表面
からエツチングされた物質が、接続口13底部に堆積した
り、被エツチング物質が分解して酸素などが生成されこ
の酸素などが接続孔13底部に露出した物質と反応したり
して、再付着物層が形成されるためであることがわかつ
た。従つて従来技術においてはアスペクト比1/2以上の
接続口13を用いることは困難であつた。例えば、高分子
樹脂層11の厚さが1μmである場合、幅Wが2μm以下
の微細な接続口23を用いることは困難であつた。
Problems of the prior art will be described with reference to FIG. This conventional technology is described in Saiki et al .; IEICE Transactions; Vol 63
-C (9) (1980/9) p586. First second
As shown in FIG. 3A, a polymer resin layer 11 made of polyimide resin is formed on a substrate 10 such as a Si wafer having an insulating layer or wiring layer (not shown) formed on the surface thereof. Next, a mask 12 made of photoresist or the like for forming the connection port 13 is formed, and the connection port 13 is formed using a hydrazine hydrate-based etching solution. On the surface of the substrate 10 exposed by the formation of the connection port 13, a reaction layer 14 is generally formed of an etching liquid or water used for subsequent cleaning and a substance exposed on the surface. For example, Si on the surface of substrate 10
When is exposed, SiO 2 or the like is generated, and when Al or the like is exposed, Al 2 O 3 , Al (OH) 3, or the like is generated. In many cases, the reaction layer 14 has a high resistance or an insulating property, and even if a wiring layer is immediately formed on the reaction layer 14, the wiring layer and the underlying substrate 10 or a wiring layer (not shown) have good electrical properties. Getting a connection is difficult. Therefore, it is necessary to remove this reaction layer 14. The reaction layer 14 can be removed by cleaning with a sputter. As shown in FIG. 2 (b), after removing the mask 12, the entire surface of the substrate 10 is etched with an inert gas ion such as Ar to slightly remove the surface of the polymer resin layer 11 (thickness). 2 to 50 nm) and simultaneously remove the reaction layer 14, and then form a wiring layer 15 without exposing the substrate 10 to the atmosphere as shown in FIG. To process. By using the sputter cleaning as described above, the contact resistance between the wiring layer (not shown) on the surface of the substrate 10 and the wiring layer 15 via the connection port 13 can be obtained without heat treatment. Almost 1 × 10 -8
A sufficiently low resistance value of Ω · cm 2 was obtained. However, as a result of the study by the present inventor, it was found that the above technique has the following drawbacks. That is, in the above method, when the ratio of the depth T of the connection port 13 to the narrower width W, that is, the aspect ratio is smaller than 1/2, a good connection can be obtained as described above. However, when the aspect ratio exceeds 1/2, as shown in FIG. 2 (d), the reaction layer 14 at the bottom of the connection port 13 is not sufficiently removed by the sputter cleaning, and conversely the polymer resin layer. 11 When a substance that has been etched from the surface is deposited, or when the redeposited layer 16 formed by reacting with the substance exposed at the bottom of the connection port 13 is formed instead, low contact resistance cannot be realized. I knew there was. This is because the incidence of inert gas ions decreases as the aspect ratio of the connection port 13 increases, and the removal rate of the reaction layer 14 decreases, but the substance etched from the surface of the polymer resin layer 11 is the bottom of the connection port 13. It is understood that the redeposited material layer is formed by depositing on the substrate or by decomposition of the material to be etched to generate oxygen and the like, which reacts with the material exposed at the bottom of the connection hole 13. It was Therefore, it was difficult to use the connection port 13 having an aspect ratio of 1/2 or more in the conventional technique. For example, when the thickness of the polymer resin layer 11 is 1 μm, it is difficult to use the fine connection port 23 having the width W of 2 μm or less.

〔発明の目的〕[Object of the Invention]

本発明は上記従来技術の欠点を克服し、1/2以上のよ
り望ましくは1以上の高アスペスト比の接続口を用いる
ことが可能な配線構造体とその製造方法とを提供するこ
とを目的とする。
It is an object of the present invention to overcome the above-mentioned drawbacks of the prior art and to provide a wiring structure capable of using a connection port having a high aspect ratio of 1/2 or more, and more preferably 1 or more, and a manufacturing method thereof. To do.

〔発明の概要〕[Outline of Invention]

上記従来技術の欠点の生ずる原因は、スパツタクリー
ニングの際に第2図(d)に示した如く再付着物層16が
形成されるためである。詳細な検討の結果、この様な再
付着物層16は、接続口13が高分子樹脂層中に形成される
場合に特に形成され易いことがわかつた。他方接続口が
SiO2や金属などからなる層に形成される場合、接続口の
アスペクトル比が1以上であつても再付着物の層は殆ど
形成されないことがわかつた。
The cause of the drawbacks of the prior art is that the redeposited material layer 16 is formed as shown in FIG. 2 (d) during the sputter cleaning. As a result of a detailed study, it was found that such a reattachment layer 16 is particularly likely to be formed when the connection port 13 is formed in the polymer resin layer. On the other hand
It has been found that when formed in a layer made of SiO 2 or metal, a redeposited layer is hardly formed even if the spectrum ratio of the connection port is 1 or more.

本発明は以上の検討結果に基づき、スパツタクリーニ
ングを行なう際に高分子樹脂層表面を再付着物層が生成
されにくく、また基板を汚染することのない物質からな
る第1の層でおおつた構造とし、しかる後にスパツタク
リーニングと第2の層の形成を行なうことによつて、ア
スペクト比が1/2以上の接続口部分においても十分に低
い接触抵抗の実現を可能としたものである。第1の層と
してCrもしくはCrを主成分とした合金もしくは化合物を
用いないのは以下の理由による。第1図(a)におい
て、ポリイミド等の高分子樹脂層21にアスペクト比1/2
以上の接続口23を形成するためには湿式の化学エツチン
グ液を用いることは一般に困難であることが知られてい
る。これに代る方法としては本間、他,アイ・イー・デ
ー・エム・テクニカル・ダイジエスト(Homma,et al;IE
DM Tehnical Digest)1979,p54に示されているように、
O2もしくはO2とAr、O2のフレオン系ガスとの混合ガスを
用いたドライエツチング法が用いられる。しかるにこの
ドライエツチング法によつて第1の層27も僅かにエツチ
ングされる。エツチングされた第1の層はエツチング装
置内部や基板20表面に付着する。基板20が主にSiから成
り、第1の層が主にCrから成る場合、付着したCrは比較
的低温(350℃以上)で速やかに基板20のSi中に拡散す
るために、そこに形成されている素子(図示せず)の特
性を損う結果となるためである。接続口23の形成の際に
露出した基板20表面には、主に基板20表面を構成する物
質の酸化物からなる反応層24が形成される。なお第1の
層27に接続口23のパターンを形成するためには、多くの
場合フオトレジストによるエツチングマスク(図示せ
ず)が用いられるが、このエツチングマスクは、殆どの
場合、高分子樹脂層21のエツチングの際に同時にエツチ
ングされてしまう。次に第1図(b)に示すように、基
板20の表面にスパツタクリーニングを施し、第1の層27
の一部と反応層24とをエツチング除去する。さらに基板
20を大気に晒すことなく第2の層25を被着する。第1図
(c)に示すように必要に応じて第2の層25をマスクと
して第1の層27の露出部分を除去することによつて本発
明の配線構造体が形成される。なお第1の層27が導電性
でない場合にはその露出部分を必ずしも除去する必要は
ない。
Based on the results of the above examination, the present invention covers the surface of the polymer resin layer with a first layer made of a substance that hardly causes a redeposited layer and does not contaminate the substrate when the sputter cleaning is performed. By making the structure and then performing the sputter cleaning and the formation of the second layer, it is possible to realize a sufficiently low contact resistance even in the connection port portion having an aspect ratio of 1/2 or more. The reason for not using Cr or an alloy or compound containing Cr as the main component for the first layer is as follows. In FIG. 1 (a), the polymer resin layer 21 such as polyimide has an aspect ratio of 1/2.
It is generally known that it is difficult to use a wet chemical etching liquid for forming the connection port 23. As an alternative method, Homma, et al., IE Day M Technical Digest (Homma, et al; IE
DM Tehnical Digest) 1979, p54,
A dry etching method using a mixed gas of O 2 or O 2 and a Freon-based gas of Ar and O 2 is used. However, the first layer 27 is slightly etched by this dry etching method. The etched first layer adheres to the inside of the etching apparatus and the surface of the substrate 20. When the substrate 20 is mainly composed of Si and the first layer is mainly composed of Cr, the deposited Cr is formed there because it is quickly diffused into Si of the substrate 20 at a relatively low temperature (350 ° C. or higher). This is because the characteristics of the element (not shown) that has been formed are impaired. On the surface of the substrate 20 exposed when the connection port 23 is formed, a reaction layer 24 mainly composed of an oxide of a substance forming the surface of the substrate 20 is formed. An etching mask (not shown) made of photoresist is often used to form the pattern of the connection port 23 in the first layer 27. In most cases, this etching mask is a polymer resin layer. 21 Etching is done at the same time. Next, as shown in FIG. 1 (b), the surface of the substrate 20 is subjected to sputter cleaning to remove the first layer 27.
And a part of the reaction layer 24 are removed by etching. Further substrate
The second layer 25 is deposited without exposing 20 to the atmosphere. As shown in FIG. 1 (c), the wiring structure of the present invention is formed by removing the exposed portion of the first layer 27 using the second layer 25 as a mask as needed. If the first layer 27 is not conductive, it is not always necessary to remove the exposed portion.

第1の層としてはNi,Ti,Mo,Ta,W,Pt,Pdなどの金属や
これらとAlやCuとの合金、さらにはAl,Ti,Ta,Siなどの
窒化物や窒化物と酸化物の混合物が適している。第2の
層は導電路の主体となるものでAlやCu、もしくはこれら
とSi,Be,Ni,Pd,Ti,W,Ta,Mo等との合金が望ましいが、必
ずしも単一の層である必要はなく上記物質の積層膜であ
つても良い。本発明の配線構造体においては、第2の層
25の下の第1の層27として耐湿性や耐熱性に優れた上記
の金属や合金もしくは化合物などを用いると、高分子樹
脂層21中の水分等による第2の層25の腐食が起こりにく
くなり、配線構造体の信頼性が著しく向上する。なお、
高分子樹脂層21中の水分とは、本来樹脂層中に含まれる
ものでなく、外部より高分子樹脂層21中に侵入・透過し
て、配線層にまで達するものとされている。また第2の
層25と接続口23底部に露出した層(図示せず)との接触
抵抗は、従来技術においては、1×10-8Ω・cm2以下に
低減化することは困難であるが、本発明を用いるとスパ
ツタクリーニングの際に高分子樹脂層21がエツチングさ
れることが殆どないために、第3図に示す様に、接続口
23のアスペクト比が1を超える場合においても抵抗低減
のための熱処理を行なう前において1〜3×10-9Ω・cm
2(いずれも熱処理前)という低い接触抵抗を実現でき
るなど、従来技術に比して著しい利点を有するものであ
る。
As the first layer, metals such as Ni, Ti, Mo, Ta, W, Pt, Pd, alloys of these with Al and Cu, and further nitrides such as Al, Ti, Ta, Si and oxides with nitrides A mixture of products is suitable. The second layer is the main component of the conductive path and is preferably Al or Cu or an alloy of these with Si, Be, Ni, Pd, Ti, W, Ta, Mo, etc., but it is not always a single layer. It is not necessary to use a laminated film of the above substances. In the wiring structure of the present invention, the second layer
When the above-mentioned metal, alloy or compound having excellent moisture resistance and heat resistance is used as the first layer 27 under 25, corrosion of the second layer 25 due to moisture in the polymer resin layer 21 is unlikely to occur. Therefore, the reliability of the wiring structure is significantly improved. In addition,
The water content in the polymer resin layer 21 is not originally contained in the resin layer, but is supposed to penetrate into and penetrate the polymer resin layer 21 from the outside and reach the wiring layer. Moreover, it is difficult to reduce the contact resistance between the second layer 25 and the layer (not shown) exposed at the bottom of the connection port 23 to 1 × 10 −8 Ω · cm 2 or less in the conventional technique. However, when the present invention is used, the polymer resin layer 21 is hardly etched during the cleaning of the sputter, so that as shown in FIG.
Even if the aspect ratio of 23 exceeds 1, before the heat treatment to reduce the resistance, 1 to 3 × 10 -9 Ωcm
It has significant advantages over the prior art, such as low contact resistance of 2 (before heat treatment).

〔発明の実施例〕Example of Invention

以下に第1図を用いて実施例を説明する。 An embodiment will be described below with reference to FIG.

実施例1 第1図(a)において、基板20は半導体素子(図示せ
ず)などが形成された集積回路基板であり、その表面の
絶縁層(図示せず)の所定の部分が除去されて素子と配
線層との接続部が露出されたものを表す。その上に厚さ
1μmのポリイミド樹脂からなる高分子樹脂層21が塗布
法によつて形成されている。その上に厚さ約50nmのTiの
窒素化合物(TiN)からなる第1の層27を被着し、素子
と配線層との接続部に相当する1μm角の部分がエツチ
ングによつて除去され、これをマスクとして高分子樹脂
層21がO2を用いた反応性スパツタエツチングによつて除
去され、素子の接続部表面にはSi酸化物からなる反応層
24が生成されている状態を示す。この反応層24は物質や
エツチング条件等によつて異なるが一般には5〜20nmと
いわれている。次に第1図(b)に示すようにArを用い
たスパツタクリーニングによつて、第1の層27を30nmエ
ツチングした。このエツチングの際に、反応物層24も同
時に除去された。次いで第2の層25として厚さ約0.9μ
mのAl−2%Si合金を被着し、フオトレジストをマスク
として所定の形状に加工した。更に第2の層をマスクと
して第1の層をも加工して、配線構造体を形成した。本
実施例においては、第2の層25の下にTiNからなる第1
の層27が存在し、このTiNが水分等を透過させないため
に第2の層25の腐食が防止されるという効果を有する。
いわゆる耐湿信頼性試験では従来構造に比して約1桁寿
命が向上した。なお接続孔23内部において第2の層は高
分子樹脂層21と直接に接しており、他の部分よりも腐食
が起こり易いといえる。しかし腐食の進行は局所的もし
くは確率的なものであり、接続口23部の接続面積は僅か
であるため、実用上は殆ど問題とならない。本実施例に
おいて、接続抵抗は1.5×10-9Ω・cm2という低い値が得
られた。
Example 1 In FIG. 1 (a), a substrate 20 is an integrated circuit substrate on which semiconductor elements (not shown) and the like are formed, and a predetermined portion of an insulating layer (not shown) on the surface thereof is removed. This shows that the connection between the element and the wiring layer is exposed. A polymer resin layer 21 made of a polyimide resin having a thickness of 1 μm is formed thereon by a coating method. A first layer 27 made of a Ti nitrogen compound (TiN) having a thickness of about 50 nm is deposited thereon, and a 1 μm square portion corresponding to a connecting portion between the element and the wiring layer is removed by etching. Using this as a mask, the polymer resin layer 21 was removed by reactive sputtering using O 2, and the reaction layer made of Si oxide was formed on the surface of the connecting portion of the device.
24 shows a state where 24 is generated. The reaction layer 24 is generally said to be 5 to 20 nm although it varies depending on the substance, etching conditions and the like. Next, as shown in FIG. 1 (b), the first layer 27 was etched to 30 nm by a sputter cleaning using Ar. During this etching, the reactant layer 24 was also removed at the same time. Then, as the second layer 25, the thickness is about 0.9 μ.
m Al-2% Si alloy was deposited and processed into a predetermined shape using the photoresist as a mask. Further, the first layer was also processed using the second layer as a mask to form a wiring structure. In this embodiment, the first layer of TiN is formed under the second layer 25.
Since the TiN layer 27 is present and this TiN does not allow water and the like to permeate, it has the effect of preventing the corrosion of the second layer 25.
In the so-called moisture resistance reliability test, the life was improved by about one digit compared to the conventional structure. The second layer is in direct contact with the polymer resin layer 21 inside the connection hole 23, and it can be said that the second layer is more likely to be corroded than other portions. However, the progress of corrosion is local or stochastic, and since the connection area of the connection port 23 is small, practically no problem occurs. In this example, the connection resistance was as low as 1.5 × 10 −9 Ω · cm 2 .

実施例2 基板20および高分子樹脂層21は実施例と同一のものを
用いた。第1の層27として、厚さ60nmのスパツタリング
によりTaを形成した。接続口23に対応する部分をフオト
レジストをマスクとして、CF4ガスを用いた反応性スパ
ツタエツチングによつて除去し、実施例1と同じ方法に
よつて接続口23を形成した。その後実施例1と同じ条件
によつて第2の層25を被着し、配線パターンに形成し
た。本構造により効果は大略実施例1と同等であるが、
TiN膜は反応性スパツタリングやCVD法によつて形成しな
ければならないのに対し、本実施例におけるTaは通常の
スパツタ法で被着でき、より簡便な方法であるといえ
る。
Example 2 The same substrate 20 and polymer resin layer 21 as those in Example were used. As the first layer 27, Ta was formed by sputtering with a thickness of 60 nm. The portion corresponding to the connection port 23 was removed by reactive sputtering using CF 4 gas using a photoresist as a mask, and the connection port 23 was formed by the same method as in Example 1. Then, the second layer 25 was deposited under the same conditions as in Example 1 to form a wiring pattern. With this structure, the effect is almost the same as that of the first embodiment,
While the TiN film has to be formed by reactive sputtering or CVD, Ta in this embodiment can be deposited by an ordinary sputtering method, which is a simpler method.

実施例3 第1図(a)において基板20として、MOS素子とそれ
に接続するAl−1%Cu合金からなる下部配線層(図示せ
ず)を含むSiウエハを用いた。この上に厚さ約2μmの
ポリイミド樹脂21を被着し、第1の層27として100nmの
シリカフイルム(塗布法のSiO2膜)を形成した。下部配
線層との接続予定部の1.5×1.5μm2に相当するシリカフ
イルムを除去し、実施例1と同様に高分子樹脂層21をエ
ツチングして接続口23を形成した。以下実施例1と同様
な手順によつて配線構造体を形成した。本実施例におい
ては、第1の層27は絶縁性であつて、第2の層25の加工
後に必ずしも第2の層25に沿つて露出部を除去する必要
はない。しかし、第1の層27下部の高分子樹脂層21は機
械的に柔かく、一方第1の層27は機械的に硬く、もろい
ために外部から機械的な力が加わつた際に破損し、その
破片などによつて高分子樹脂層21や第2の層27等に損傷
を及ぼす可能性もあるために、露出部を除去したもので
ある。本実施例の効果は前2例と同様であるが、第1の
層27が塗布法によつて形成可能であるという点でより簡
便である。
Example 3 In FIG. 1A, a Si wafer including a MOS element and a lower wiring layer (not shown) made of an Al-1% Cu alloy connected to the MOS element was used as the substrate 20. A polyimide resin 21 having a thickness of about 2 μm was deposited thereon, and a 100 nm silica film (SiO 2 film formed by a coating method) was formed as the first layer 27. The silica film corresponding to 1.5 × 1.5 μm 2 in the portion to be connected to the lower wiring layer was removed, and the polymer resin layer 21 was etched in the same manner as in Example 1 to form the connection port 23. A wiring structure was formed by the same procedure as in Example 1 below. In the present embodiment, the first layer 27 is insulative, and it is not always necessary to remove the exposed portion along the second layer 25 after processing the second layer 25. However, the polymer resin layer 21 under the first layer 27 is mechanically soft, while the first layer 27 is mechanically hard and fragile, so that it is damaged when an external mechanical force is applied to it. The exposed portions are removed because the polymer resin layer 21, the second layer 27, and the like may be damaged by debris or the like. The effect of this embodiment is similar to the previous two examples, but it is simpler in that the first layer 27 can be formed by a coating method.

実施例4 第1図(a)枚における基板20および高分子樹脂層21
は実施例3と同等のものを用いた。次にこの上に減圧CV
D法によつて100nmのW膜を形成した。W膜はWF5をガス
源とし、0.5〜1Torrの圧力下、基板温度約350℃で形成
した。次にこのW膜を過酸化水素水によつてエツチング
した。高分子樹脂層21表面にはW膜形成時にポリイミド
樹脂との反応によつて生成された約30nmのWC(タングス
テンカーバイドの層)が残り、これを第1の層27として
用いた。次いでレジストをマスクとし、Arイオンビーム
によつて接続口23形成予定部の2μm角のWCを除去し、
以下、実施例1と同様な配線構造体を形成した。なお本
実施例においては第2の層としてAl/Ta/Alが各々400nm/
10nm/400nmの積層膜を用いた。本実施例においては、第
1の層27の形成にやつ手数を要するが、形成されたもの
は高分子樹脂層21との反応生成物であるために、高分子
樹脂層21と第2の層25との接着が極めて良好であるとの
利点を有している。
Example 4 Substrate 20 and polymer resin layer 21 in FIG.
Was the same as in Example 3. Then decompress CV on top of this
A 100 nm W film was formed by the D method. The W film was formed by using WF 5 as a gas source and at a substrate temperature of about 350 ° C. under a pressure of 0.5 to 1 Torr. Next, this W film was etched with a hydrogen peroxide solution. Approximately 30 nm of WC (tungsten carbide layer) generated by the reaction with the polyimide resin during the formation of the W film remained on the surface of the polymer resin layer 21, and this was used as the first layer 27. Then, using the resist as a mask, the 2 μm square WC at the portion where the connection port 23 is to be formed is removed by Ar ion beam,
Hereinafter, a wiring structure similar to that of Example 1 was formed. In this embodiment, Al / Ta / Al is 400 nm / each as the second layer.
A laminated film of 10 nm / 400 nm was used. In this embodiment, it takes some time to form the first layer 27, but since the formed product is a reaction product with the polymer resin layer 21, the polymer resin layer 21 and the second layer 27 are formed. It has the advantage that the adhesion with 25 is very good.

〔発明の効果〕〔The invention's effect〕

上記説明から明らかように本発明の配線構造体及びそ
の製造方法は従来技術に対して下記の利点を有してい
る。
As is clear from the above description, the wiring structure and the manufacturing method thereof according to the present invention have the following advantages over the prior art.

1)アスペクト比が1/2以上の接続口を用いても十分に
低い接触抵抗が得られるため、配線構造の微細化が可能
となる。接触抵抗は1〜3×10-9Ω・cm2と従来の約1/1
0に低減される。
1) Even if a connection port with an aspect ratio of 1/2 or more is used, a sufficiently low contact resistance can be obtained, so that the wiring structure can be miniaturized. Contact resistance is 1 to 3 × 10 -9 Ω · cm 2, which is about 1/1 of the conventional value.
Reduced to 0.

2)高分子樹脂層と導電路の主体となる配線層との間に
耐湿性もしくは耐熱性に優れた層が介在するため、高分
子樹脂層/配線層界面からの配線層の腐食が抑制され、
耐湿信頼性は従来技術に比して1桁以上向上する。
2) Since a layer having excellent moisture resistance or heat resistance is interposed between the polymer resin layer and the wiring layer which is the main component of the conductive path, corrosion of the wiring layer from the polymer resin layer / wiring layer interface is suppressed. ,
The moisture resistance reliability is improved by one digit or more as compared with the conventional technique.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の配線構造体及びその製造方法を示す断
面図、第2図は従来技術による配線構造体及びその製造
方法を示すための断面図、第3図は本発明の特長の一つ
を説明するための図である。 10,20……基板、11,21……高分子樹脂層、12……マス
ク、13,23…接続口、14,24……反応層、15,25……配線
層となる第2の層、16……再付着物の層、27……第1の
層。
FIG. 1 is a sectional view showing a wiring structure of the present invention and a manufacturing method thereof, FIG. 2 is a sectional view showing a wiring structure of the prior art and a manufacturing method thereof, and FIG. 3 is one of the features of the present invention. It is a figure for explaining one. 10,20 …… Substrate, 11,21 …… Polymer resin layer, 12 …… Mask, 13,23… Connection port, 14,24 …… Reaction layer, 15,25 …… Second layer to be wiring layer , 16 …… Redeposited layer, 27 …… First layer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板の表面上に有機高分子からなる
絶縁膜およびNi、Ti、Mo、Ta、W、Pt、およびNi、Ti、
Mo、Ta、W若しくはPtとAl若しくはCuの合金およびAl、
Ti、Ta若しくはSiの窒化物と酸化物からなる群から選択
された材料からなる第1の膜を積層して形成する工程
と、当該第1の膜および上記絶縁膜の所定部分を除去し
てアスペクト比が1/2以上で、かつ、側面の傾斜がほぼ
垂直である開口部を形成する工程と、当該開口部を介し
て露出された上記半導体基板の表面に形成された、上記
半導体基板の表面を構成する物質の酸化物からなる反応
層を、酸素を含まない不活性ガスによるスパッタクリー
ニングによって除去する工程と、上記半導体基板の露出
された表面上から上記絶縁膜の側部を経て上記第1の膜
の上面上に延伸する導電性膜からなる第2の膜を形成す
る工程と、当該第2の膜を所定の形状に加工する工程を
含むことを特徴とする配線構造体の製造方法。
1. An insulating film made of an organic polymer and Ni, Ti, Mo, Ta, W, Pt, and Ni, Ti on the surface of a semiconductor substrate.
Mo, Ta, W or Pt and Al or Cu alloy and Al,
A step of stacking and forming a first film made of a material selected from the group consisting of Ti, Ta or Si nitrides and oxides, and removing a predetermined portion of the first film and the insulating film. Aspect ratio is 1/2 or more, and the step of forming an opening in which the side surface slope is substantially vertical, and the semiconductor substrate formed on the surface of the semiconductor substrate exposed through the opening, A step of removing the reaction layer composed of an oxide of a substance constituting the surface by sputter cleaning with an inert gas containing no oxygen; and a step of removing the reaction layer from the exposed surface of the semiconductor substrate through a side portion of the insulating film. 1. A method of manufacturing a wiring structure, comprising: a step of forming a second film made of a conductive film extending on the upper surface of the first film; and a step of processing the second film into a predetermined shape. .
JP60054411A 1985-03-20 1985-03-20 Manufacturing method of wiring structure Expired - Lifetime JP2509175B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60054411A JP2509175B2 (en) 1985-03-20 1985-03-20 Manufacturing method of wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60054411A JP2509175B2 (en) 1985-03-20 1985-03-20 Manufacturing method of wiring structure

Publications (2)

Publication Number Publication Date
JPS61214538A JPS61214538A (en) 1986-09-24
JP2509175B2 true JP2509175B2 (en) 1996-06-19

Family

ID=12969955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60054411A Expired - Lifetime JP2509175B2 (en) 1985-03-20 1985-03-20 Manufacturing method of wiring structure

Country Status (1)

Country Link
JP (1) JP2509175B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544921B2 (en) * 1987-03-25 1996-10-16 三菱電機株式会社 Method for forming electrode of semiconductor device
JPH0231445A (en) * 1988-07-20 1990-02-01 Hitachi Ltd Semiconductor device and manufacture thereof
JPH03262148A (en) * 1990-03-13 1991-11-21 Fujitsu Ltd Manufacture of semiconductor device
JPH04250651A (en) * 1991-01-25 1992-09-07 Nec Corp Dry etching of layer insulating polyimide film
JP4850326B2 (en) * 1999-03-26 2012-01-11 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2000349301A (en) * 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559741A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Preparation of semiconductor device
JPS5910064B2 (en) * 1978-11-22 1984-03-06 三菱電機株式会社 Manufacturing method of multilayer wiring structure
JPS5571089A (en) * 1978-11-24 1980-05-28 Hitachi Ltd Method of cleaning through hole portion
JPS58176950A (en) * 1982-04-12 1983-10-17 Sony Corp Multi-layer wiring substrate
JPS594024A (en) * 1982-06-30 1984-01-10 Hitachi Ltd Forming method of through-hole in organic insulating film

Also Published As

Publication number Publication date
JPS61214538A (en) 1986-09-24

Similar Documents

Publication Publication Date Title
EP0100735B1 (en) Lift-off process for fabricating self-aligned contacts
EP0039174B1 (en) Gold metallisation in semiconductor devices
JP2003504693A (en) Photoresist removal process using forming gas plasma
US6424021B1 (en) Passivation method for copper process
US6117793A (en) Using silicide cap as an etch stop for multilayer metal process and structures so formed
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
JP2509175B2 (en) Manufacturing method of wiring structure
US5316975A (en) Method of forming multilevel interconnections in a semiconductor integrated circuit
US6136691A (en) In situ plasma clean for tungsten etching back
JPH05144811A (en) Thin film semiconductor device and manufacture thereof
JP3125745B2 (en) Method for manufacturing semiconductor device
JPH10326830A (en) Manufacture of semiconductor device
JPH11312734A (en) Forming method and structure of contact to copper layer inside insulating layer via of semiconductor wafer
JPH07230993A (en) Wiring forming method of semiconductor device
US7163884B2 (en) Semiconductor device and fabrication method thereof
JPH0590417A (en) Method for forming multilayered interconnection of semiconductor element
JPH08293490A (en) Method of forming via hole of semiconductor device
JPH10125680A (en) Forming method of multilayer interconnection
JPH0629294A (en) Manufacture of semiconductor device
JPH0611042B2 (en) Method for manufacturing semiconductor device
US6136670A (en) Semiconductor processing methods of forming contacts between electrically conductive materials
JP2515801B2 (en) Semiconductor device
JP3323264B2 (en) Method for manufacturing semiconductor device
JPH04217323A (en) Manufacture of bump electrode for semiconductor device
JPH09237768A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term