JP3323264B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3323264B2
JP3323264B2 JP03183293A JP3183293A JP3323264B2 JP 3323264 B2 JP3323264 B2 JP 3323264B2 JP 03183293 A JP03183293 A JP 03183293A JP 3183293 A JP3183293 A JP 3183293A JP 3323264 B2 JP3323264 B2 JP 3323264B2
Authority
JP
Japan
Prior art keywords
film
forming
etching
wiring
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03183293A
Other languages
Japanese (ja)
Other versions
JPH06244181A (en
Inventor
政文 宍野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP03183293A priority Critical patent/JP3323264B2/en
Publication of JPH06244181A publication Critical patent/JPH06244181A/en
Application granted granted Critical
Publication of JP3323264B2 publication Critical patent/JP3323264B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、低抵抗のCu配線を
形成した半導体装置の製造方法に関するものである。
BACKGROUND OF THE INVENTION This invention relates to a method of manufacturing a semiconductor equipment forming a Cu wiring having a low resistance.

【0002】[0002]

【従来の技術】従来の技術を用い、半導体基板上に銅を
主材料とした配線層を形成する製造方法を例にとり、図
4(a) 〜(e) の工程順断面図を用いて説明する。なお、
本説明では簡略化のためトランジスタの形成工程は省略
した。まず、図4(a) に示すように、シリコン基板1上
に、配線層と電気的および物理的に分離するため、シリ
コンの酸化膜からなる絶縁膜2をCVD法により形成す
る。次に、絶縁膜2上に、スパッタ法によりTi膜3、
TiN膜4、Cu膜5を堆積する。Ti膜3、TiN膜
4、Cu膜5の厚さはそれぞれ200Å、1000Å、
5000Åである。
2. Description of the Related Art An example of a manufacturing method for forming a wiring layer mainly made of copper on a semiconductor substrate using a conventional technique will be described with reference to FIGS. 4 (a) to 4 (e). I do. In addition,
In this description, a transistor forming step is omitted for simplification. First, as shown in FIG. 4A, an insulating film 2 made of a silicon oxide film is formed on a silicon substrate 1 by a CVD method so as to be electrically and physically separated from a wiring layer. Next, a Ti film 3 is formed on the insulating film 2 by sputtering.
A TiN film 4 and a Cu film 5 are deposited. The thicknesses of the Ti film 3, TiN film 4, and Cu film 5 are 200 ° and 1000 °, respectively.
5000 $.

【0003】次に、図4(b) に示すように、Cu膜5の
上に膜厚1.5μmのフォトレジスト膜7により配線パ
タ−ンを形成する。続いて、耐熱性を向上させるため、
紫外線線照射と260℃のハードベーキングを行う。そ
の後、図4(c) に示すように、エッチングガスにSiC
4 とN2 を用いたリアクティブイオンエッチング法に
より、フォトレジスト膜7で覆われていない部分のCu
膜5、TiN膜4およびTi膜3を除去する。エッチン
グ時のシリコン基板1の温度は270℃である。
[0005] Next, as shown in FIG. 4 (b), a wiring pattern is formed on the Cu film 5 by a photoresist film 7 having a thickness of 1.5 μm. Next, to improve heat resistance,
Ultraviolet ray irradiation and hard baking at 260 ° C. are performed. Thereafter, as shown in FIG.
By a reactive ion etching method using l 4 and N 2 , a portion of Cu not covered with the photoresist film 7
The film 5, the TiN film 4, and the Ti film 3 are removed. The temperature of the silicon substrate 1 at the time of etching is 270 ° C.

【0004】続いて、図4(d) に示すように、エッチン
グのマスクに用いたフォトレジスト膜7を酸素アッシン
グにより除去する。最後に、パタ−ン形成した配線を保
護するため図4(e) に示すように、PSG膜9およびプ
ラズマ窒化膜10を形成する。
Subsequently, as shown in FIG. 4D, the photoresist film 7 used as an etching mask is removed by oxygen ashing. Finally, to protect the patterned wiring, a PSG film 9 and a plasma nitride film 10 are formed as shown in FIG.

【0005】[0005]

【発明が解決しようとする課題】このような従来の製造
方法を用い、銅の配線を形成した場合、まず、エッチン
グマスクに用いたフォトレジスト膜7を酸素アッシング
で除去した場合、図4(d) に示すように、酸素プラズマ
によりCu膜5の表面が酸化され、Cu膜表面および側
壁に銅の酸化膜13であるCu2 OあるいはCuO膜が
形成される。たとえば、200℃の温度下で5分アッシ
ングしただけで500ÅのCu膜が酸化される。Cu膜
厚が十分に厚くまた、配線幅が十分に広い場合には、酸
化による配線の有効断面積の減少は配線抵抗の増大にさ
ほど影響しないが、配線膜厚が5000Åと薄い場合は
膜厚が1割減少し、配線幅が0.5μmと細い場合には
配線の両側が酸化されるため配線幅が2割減少する。有
効断面積としては約3割減少するため配線抵抗は約1.
5倍になる。そのため、Alの約3分の2の比抵抗を有
する低抵抗のCu膜を配線に用いた効果が全く失われて
しまう。配線幅が細くなるに従い、配線抵抗は増大する
ため、微細配線には使用できない。
When a copper wiring is formed using such a conventional manufacturing method, first, when the photoresist film 7 used as an etching mask is removed by oxygen ashing, FIG. 2), the surface of the Cu film 5 is oxidized by oxygen plasma, and a Cu 2 O or CuO film which is a copper oxide film 13 is formed on the Cu film surface and side walls. For example, a 500 ° Cu film is oxidized only by ashing at a temperature of 200 ° C. for 5 minutes. When the Cu film thickness is sufficiently large and the wiring width is sufficiently large, the decrease in the effective cross-sectional area of the wiring due to oxidation does not significantly affect the increase in the wiring resistance. When the wiring width is as thin as 0.5 μm, both sides of the wiring are oxidized, so that the wiring width is reduced by 20%. Since the effective area is reduced by about 30%, the wiring resistance is about 1.
5 times. Therefore, the effect of using a low-resistance Cu film having a specific resistance of about two-thirds of that of Al for the wiring is completely lost. Since the wiring resistance increases as the wiring width becomes narrower, it cannot be used for fine wiring.

【0006】また、酸化されたCu膜5の表面および側
壁における酸化膜13とPSG膜9との密着性が悪い。
そのため、図4(e) に示すように、配線の保護のためC
u膜5上に形成したPSG膜9の浮き14が生じ、さら
には膜はがれを引き起こし、信頼性上、非常に大きな問
題であった。また、多層配線の層間絶縁としてプラズマ
酸化膜を形成した場合にも同様の問題が発生するため、
多層配線には使用できなかった。
Further, the adhesion between oxide film 13 and PSG film 9 on the surface and side wall of oxidized Cu film 5 is poor.
Therefore, as shown in FIG.
The floating 14 of the PSG film 9 formed on the u film 5 occurs, and further, the film peels off, which is a very serious problem in reliability. Also, the same problem occurs when a plasma oxide film is formed as interlayer insulation of a multilayer wiring,
It could not be used for multilayer wiring.

【0007】この発明は、上記課題を解決するもので、
Cu膜表面の酸化を防止し、保護膜の密着性が良いCu
配線を形成することができる半導体装置の製造方法を提
供することを目的とする。
The present invention solves the above problems,
Cu that prevents oxidation of the Cu film surface and has good adhesion of the protective film
And to provide a method of manufacturing a semiconductor equipment which it is possible to form a wiring.

【0008】[0008]

【課題を解決するための手段】請求項1の半導体装置
製造方法は、半導体基板上に絶縁膜を形成する工程と、
絶縁膜上に第1の高融点金属膜と銅膜および第2の高融
点金属膜を順次堆積してなる導電膜を形成する工程と、
導電膜上にフォトレジストにて配線パターンを形成する
工程と、フォトレジストをマスクにして導電膜をNH 3
とシリコン化合物からなるエッチングガスにてエッチン
グして配線層を形成する工程と、配線層を保護膜にて覆
う工程とを含むものである。
According to the present invention, there is provided a semiconductor device comprising :
The manufacturing method includes a step of forming an insulating film on the semiconductor substrate,
A first refractory metal film and a copper film and a second refractory metal film on the insulating film;
Forming a conductive film by sequentially depositing a point metal film;
Forming a wiring pattern with a photoresist on the conductive film
Process and using a photoresist as a mask to form a conductive film of NH 3
Etching with etching gas composed of silicon and silicon compound
And forming a wiring layer by covering the wiring layer with a protective film.
And a step of

【0009】[0009]

【0010】請求項の半導体装置の製造方法は、半導
体基板上に絶縁膜を形成する工程と、絶縁膜上に高融点
金属膜と銅膜を順次堆積してなる導電膜を形成する工程
と、ベンゾトリアゾールを含んだ水あるいはアルコール
溶液に銅膜を浸漬し銅膜上にキレート化合物膜を形成す
る工程と、キレート化合物膜上にフォトレジストにて配
線パターンを形成する工程と、フォトレジストをマスク
にしてキレート化合物膜と導電膜をNH3 とシリコン化
合物からなるエッチングガスにてエッチングして配線層
を形成する工程と、配線層を保護膜にて覆う工程とを含
むものである。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: forming an insulating film on a semiconductor substrate; and forming a conductive film by sequentially depositing a refractory metal film and a copper film on the insulating film. Immersing a copper film in a water or alcohol solution containing benzotriazole, forming a chelate compound film on the copper film, forming a wiring pattern with a photoresist on the chelate compound film, and masking the photoresist Forming a wiring layer by etching the chelate compound film and the conductive film with an etching gas comprising NH 3 and a silicon compound; and covering the wiring layer with a protective film.

【0011】請求項の半導体装置の製造方法は、半導
体基板上に絶縁膜を形成する工程と、絶縁膜上に第1の
高融点金属膜と銅膜および第2の高融点金属膜を順次堆
積してなる導電膜を形成する工程と、導電膜上に酸素を
構成元素としない膜を形成する工程と、酸素を構成元素
としない膜にて配線パターンを形成する工程と、酸素を
構成元素としない膜をマスクにして導電膜をNH3 とシ
リコン化合物からなるエッチングガスにてエッチングし
て配線層を形成する工程と、配線層を保護膜にて覆う工
程とを含むものである。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein an insulating film is formed on a semiconductor substrate, and a first high melting point metal film, a copper film, and a second high melting point metal film are sequentially formed on the insulating film. A step of forming a deposited conductive film, a step of forming a film without oxygen as a constituent element on the conductive film, a step of forming a wiring pattern with a film without oxygen as a constituent element, and a step of forming oxygen as a constituent element The method includes a step of forming a wiring layer by etching the conductive film with an etching gas containing NH 3 and a silicon compound using a film that is not used as a mask, and a step of covering the wiring layer with a protective film.

【0012】シリコン化合物は、SiCl4 ,SiH2
Cl2 ,SiHCl3 ,SiH4 のいずれかの物質から
なる。
The silicon compound is SiCl 4 , SiH 2
It is made of any one of Cl 2 , SiHCl 3 and SiH 4 .

【0013】[0013]

【作用】この発明の構成によれば、銅膜表面に第2の高
融点金属膜またはキレート化合物膜を形成したので、フ
ォトレジスト膜をマスクにエッチングした後、酸素アッ
シングによりフォトレジスト膜を除去する際、銅膜表面
の酸化を防止できる。また、NH3 とシリコン化合物か
らなるエッチングガスにてエッチングを行うので、エッ
チング時に銅膜の側壁に窒化膜が形成し、フォトレジス
ト膜を除去する際の銅膜側壁の酸化を防止できる。
According to the structure of the present invention, since the second refractory metal film or the chelate compound film is formed on the surface of the copper film, the photoresist film is etched using the mask, and then the photoresist film is removed by oxygen ashing. At this time, oxidation of the copper film surface can be prevented. Further, since etching is performed using an etching gas composed of NH 3 and a silicon compound, a nitride film is formed on the side wall of the copper film at the time of etching, so that oxidation of the side wall of the copper film when removing the photoresist film can be prevented.

【0014】[0014]

【実施例】第1の実施例 Cu膜の上層に形成した膜がCu膜の酸化を防止する技
術を用い、半導体基板上にCuを主材料とした配線層を
形成する製造方法を例にとり、図1(a)〜(e)の工程順断
面図を用いて説明する。なお、本説明では簡略化のため
トランジスタの形成工程は省略した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment A method of forming a wiring layer mainly composed of Cu on a semiconductor substrate using a technique for preventing a film formed on a Cu film from oxidizing the Cu film will be described as an example. This will be described with reference to the cross-sectional views in the order of steps shown in FIGS. Note that in this description, a transistor formation step is omitted for simplicity.

【0015】まず、図1(a) に示すように、シリコン基
板1上に、所定の位置以外での配線層と電気的および物
理的に分離するために、CVD法によりシリコンの酸化
膜からなる絶縁膜2を形成する。この絶縁膜2上に、ス
パッタ法によりTi膜3、TiN膜4、Cu膜5および
TiN膜6を堆積して導電膜を形成する。Ti膜3、T
iN膜4、Cu膜5およびTiN膜6の厚さはそれぞれ
200Å、1000Å,5000Å、1000Åであ
る。Ti膜3とTiN膜4で第1の高融点金属膜を形成
し、TiN膜6が第2の高融点金属膜を形成している。
また、TiN膜4およびTiN膜6は、ArにN2 を添
加した混合ガス中でスパッタして形成する。
First, as shown in FIG. 1 (a), a silicon oxide film is formed on a silicon substrate 1 by a CVD method in order to electrically and physically separate it from a wiring layer at a position other than a predetermined position. An insulating film 2 is formed. A Ti film 3, a TiN film 4, a Cu film 5, and a TiN film 6 are deposited on the insulating film 2 by a sputtering method to form a conductive film. Ti film 3, T
The thicknesses of the iN film 4, the Cu film 5, and the TiN film 6 are 200, 1000, 5000, and 1000, respectively. The Ti film 3 and the TiN film 4 form a first refractory metal film, and the TiN film 6 forms a second refractory metal film.
The TiN film 4 and the TiN film 6 are formed by sputtering in a mixed gas obtained by adding N 2 to Ar.

【0016】次に、図1(b) に示すように、所定の位置
に配線を形成するため、膜厚1.5μmのフォトレジス
ト膜7を塗布した後、露光を行い未露光部のフォトレジ
スト膜を現像液により除去し、配線パタ−ンを形成す
る。その後、耐熱性を向上させるため、紫外線を照射
し、続いて250℃で15分のベーキングを行う。次
に、図1(c) に示すように、フォトレジスト膜7をエッ
チングマスクとして使用し、エッチングガスにSiCl
4 、N2 、Cl2 およびNH3 を用いたリアクティブイ
オンエッチング(RIE)法により、フォトレジスト膜
7で覆われていない部分のTiN膜6、Cu膜5、Ti
N膜4およびTi膜3を除去する。エッチングには、カ
ソ−ド電極に13.56MHzの高周波を印加した枚葉
処理カソ−ドカップリング平行平板型RIE装置を用い
る。エッチング時のシリコン基板1の温度は270℃、
エッチング時の圧力は3Paである。SiCl4
2、Cl2 およびNH3 の流量はそれぞれ、100SCC
M、30SCCM、10SCCM、20SCCMである。エッチング
ガスにSiCl4 およびNH3 を用いているため、エッ
チングの進行とともにCu膜5の側壁にはSiN系の窒
化膜8が形成される。窒化膜8の厚さは数10から数1
00Åである。
Next, as shown in FIG. 1 (b), in order to form a wiring at a predetermined position, a photoresist film 7 having a thickness of 1.5 .mu.m is applied, and then exposed, and the photoresist in an unexposed portion is exposed. The film is removed with a developer to form a wiring pattern. Thereafter, in order to improve heat resistance, irradiation with ultraviolet rays is performed, followed by baking at 250 ° C. for 15 minutes. Next, as shown in FIG. 1 (c), using the photoresist film 7 as an etching mask,
4 , reactive ion etching (RIE) using N 2 , Cl 2 and NH 3 , the TiN film 6, Cu film 5, Ti
The N film 4 and the Ti film 3 are removed. For the etching, a single-wafer-processed cathode-coupling parallel plate type RIE apparatus in which a high frequency of 13.56 MHz is applied to a cathode electrode is used. The temperature of the silicon substrate 1 at the time of etching is 270 ° C.
The pressure during etching is 3 Pa. SiCl 4 ,
The flow rates of N 2 , Cl 2 and NH 3 are each 100 SCC
M, 30 SCCM, 10 SCCM, and 20 SCCM. Since SiCl 4 and NH 3 are used as the etching gas, the SiN-based nitride film 8 is formed on the side wall of the Cu film 5 as the etching proceeds. The thickness of the nitride film 8 is from several tens to several
00 °.

【0017】その後、図1(d) に示すように、酸素アッ
シングによりフォトレジスト膜7を除去する。最後に、
パタ−ン形成した配線を保護するため図1(e) に示すよ
うに、APCVD法により4wt%のPを含んだPSG
膜9を1000Å堆積した後、プラズマCVD法により
厚さ9000Åのプラズマ窒化膜10を形成する。
Thereafter, as shown in FIG. 1D, the photoresist film 7 is removed by oxygen ashing. Finally,
As shown in FIG. 1 (e), a PSG containing 4 wt% of P is formed by APCVD to protect the patterned wiring.
After depositing the film 9 at a thickness of 1000 プ ラ ズ マ, a plasma nitride film 10 having a thickness of 9000 に よ り is formed by a plasma CVD method.

【0018】このように構成された半導体装置およびそ
の製造方法によると、Cu膜5の表面はTiN膜6でカ
バーされ、Cu膜5の側壁は窒化膜8でカバ−されてい
るため、フォトレジスト膜7を除去する際に酸素プラズ
マによりCu膜5が酸化するのを防ぐことができる。な
お、Cu膜5の下層の第1の高融点金属膜にTi膜3と
TiN膜4の2層を、Cu膜5の上層の第2の高融点金
属膜にTiN膜6を用いているが、W膜あるいはTiW
膜等の高融点金属をCu膜5の下層および上層に用いて
もよい。また、Cu膜5に抵抗率を大幅に低下させるこ
となく耐熱性等の特性向上を図るために、0.01%の
Ag等の不純物を添加したCu膜を使用してもよい。
According to the semiconductor device and the method of manufacturing the same, the surface of the Cu film 5 is covered with the TiN film 6 and the side wall of the Cu film 5 is covered with the nitride film 8. Oxidation of the Cu film 5 by oxygen plasma when removing the film 7 can be prevented. Although two layers of the Ti film 3 and the TiN film 4 are used as the first refractory metal film below the Cu film 5 and the TiN film 6 is used as the second refractory metal film above the Cu film 5. , W film or TiW
A high melting point metal such as a film may be used for the lower layer and the upper layer of the Cu film 5. Further, in order to improve characteristics such as heat resistance without significantly lowering the resistivity of the Cu film 5, a Cu film to which an impurity such as Ag of 0.01% is added may be used.

【0019】また、シリコン化合物にSiCl4 を使用
したが、エッチング条件の最適化により、SiH2 Cl
2 、SiHCl3 あるいはSiH4 等をエッチングガス
に使用してもよい。 第2の実施例 Cu膜の上層に形成した保護膜がCu膜の酸化を防止す
る技術を用い、半導体基板上にCuを主材料とした配線
層を形成する製造方法を例にとり、図2(a) 〜(f) の工
程順断面図を用いて説明する。なお、本説明では簡略化
のためトランジスタの形成工程は省略した。
Although SiCl 4 is used as a silicon compound, SiH 2 Cl is used by optimizing etching conditions.
2 , SiHCl 3 or SiH 4 may be used as an etching gas. Second Embodiment FIG. 2 (A) shows an example of a manufacturing method in which a protective layer formed on a Cu film uses a technique for preventing oxidation of the Cu film and a wiring layer mainly composed of Cu is formed on a semiconductor substrate. A description will be given with reference to sectional views in the order of steps a) to (f). Note that in this description, a transistor formation step is omitted for simplicity.

【0020】まず、図2(a) に示すように、シリコン基
板1上に、所定の位置以外での配線層と電気的および物
理的に分離するために、CVD法によりシリコンの酸化
膜からなる絶縁膜2を形成する。この絶縁膜2上に、ス
パッタ法によりTi膜3、TiN膜4およびCu膜5を
堆積して導電膜を形成する。Ti膜3、TiN膜4およ
びCu膜5の厚さはそれぞれ200Å、1000Å,5
000Åである。Ti膜3とTiN膜4で高融点金属膜
を形成している。また、TiN膜4は、ArにN2 を添
加した混合ガス中でスパッタして形成する。
First, as shown in FIG. 2A, a silicon oxide film is formed on a silicon substrate 1 by a CVD method so as to be electrically and physically separated from a wiring layer at a position other than a predetermined position. An insulating film 2 is formed. A Ti film 3, a TiN film 4, and a Cu film 5 are deposited on the insulating film 2 by a sputtering method to form a conductive film. The thicknesses of the Ti film 3, TiN film 4 and Cu film 5 are 200, 1000 and 5, respectively.
000. A refractory metal film is formed by the Ti film 3 and the TiN film 4. Further, the TiN film 4 is formed by sputtering in a mixed gas obtained by adding N 2 to Ar.

【0021】次に、図2(b) に示すように、アルコ−ル
とベンゾトリアゾ−ルを1対1の比率で混合した30℃
の溶液にシリコン基板1を1分間浸漬し、Cu膜表面
に、厚さ500Åのキレ−ト化合物膜11を形成する。
その後、図2(c) に示すように、所定の位置に配線を形
成するため、膜厚1.5μmのフォトレジスト膜7を塗
布した後、露光を行い未露光部を現像液により除去し、
配線パタ−ンを形成する。その後、耐熱性を向上させる
ため、紫外線を照射し、続いて250℃で15分のベー
キングを行う。
Next, as shown in FIG. 2 (b), alcohol and benzotriazole were mixed at a ratio of 1: 1 at 30.degree.
The silicon substrate 1 is immersed in the above solution for 1 minute to form a chelate compound film 11 having a thickness of 500 ° on the surface of the Cu film.
Thereafter, as shown in FIG. 2 (c), in order to form a wiring at a predetermined position, a photoresist film 7 having a thickness of 1.5 μm is applied, and then exposed, and an unexposed portion is removed with a developing solution.
A wiring pattern is formed. Thereafter, in order to improve heat resistance, irradiation with ultraviolet rays is performed, followed by baking at 250 ° C. for 15 minutes.

【0022】次に、図2(d) に示すように、フォトレジ
スト膜7をエッチングマスクとして使用し、エッチング
ガスにSiCl4 、N2 、Cl2 およびNH3 を用いた
リアクティブイオンエッチング(RIE)法により、フ
ォトレジスト膜7で覆われていない部分のキレ−ト化合
物膜11、Cu膜5、TiN膜4およびTi膜3を除去
する。エッチングにはカソ−ド電極に13.56MHz
の高周波を印加した枚葉処理カソ−ドカップリング平行
平板型RIE装置を用いる。エッチング時のシリコン基
板1の温度は270℃、エッチング時の圧力は3Paで
ある。SiCl 4 、N2 、Cl2 およびNH3 の流量は
それぞれ、100SCCM、30SCCM、10SCCM、20SCCM
である。エッチングガスにSiCl4 およびNH3 を用
いているため、エッチングの進行とともにCu膜5の側
壁にはSiN系の窒化膜8が形成される。窒化膜8の厚
さは数10から数100Åである。
Next, as shown in FIG.
Etching using the strike film 7 as an etching mask
SiCl for gasFour, NTwo, ClTwoAnd NHThreeUsing
The reactive ion etching (RIE) method
Chelate compound of the part not covered with the photoresist film 7
The object film 11, the Cu film 5, the TiN film 4, and the Ti film 3 are removed.
I do. 13.56 MHz for cathode electrode for etching
Single-wafer processing cathode coupling with high frequency applied
A flat plate type RIE apparatus is used. Silicon base during etching
The temperature of the plate 1 was 270 ° C., and the pressure during etching was 3 Pa.
is there. SiCl Four, NTwo, ClTwoAnd NHThreeThe flow rate of
100 SCCM, 30 SCCM, 10 SCCM, 20 SCCM respectively
It is. SiCl for etching gasFourAnd NHThreeFor
The side of the Cu film 5 with the progress of etching.
A SiN-based nitride film 8 is formed on the wall. Thickness of nitride film 8
The length is several tens to several hundreds degrees.

【0023】その後、図2(e) に示すように、酸素アッ
シングによりフォトレジスト膜7を除去する。最後に、
パタ−ン形成した配線を保護するため図2(f) に示すよ
うに、APCVD法により4wt%のPを含んだPSG
膜9を1000Å堆積した後、プラズマCVD法により
厚さ9000Åのプラズマ窒化膜10を形成する。
Thereafter, as shown in FIG. 2E, the photoresist film 7 is removed by oxygen ashing. Finally,
As shown in FIG. 2 (f), a PSG containing 4 wt% of P is formed by APCVD to protect the patterned wiring.
After depositing the film 9 at a thickness of 1000 プ ラ ズ マ, a plasma nitride film 10 having a thickness of 9000 に よ り is formed by a plasma CVD method.

【0024】このように構成された半導体装置およびそ
の製造方法によると、Cu膜5の表面はキレ−ト化合物
膜11でカバ−され、Cu膜5の側壁は窒化膜8でカバ
−されているため、フォトレジスト膜7を除去する際に
酸素プラズマによりCu膜5が酸化するのを防ぐことが
できる。なお、Cu膜5の下層の第1の高融点金属膜に
Ti膜3とTiN膜4の2層を用いているが、W膜ある
いはTiW膜等の高融点金属をCu膜5の下層に用いて
もよい。また、Cu膜5に抵抗率を大幅に低下させるこ
となく耐熱性等の特性向上を図るために、0.01%の
Ag等の不純物を添加したCu膜を使用してもよい。
According to the semiconductor device and the method of manufacturing the same, the surface of the Cu film 5 is covered with the chelate compound film 11 and the side wall of the Cu film 5 is covered with the nitride film 8. Therefore, it is possible to prevent the Cu film 5 from being oxidized by the oxygen plasma when the photoresist film 7 is removed. Although two layers of the Ti film 3 and the TiN film 4 are used as the first refractory metal film below the Cu film 5, a refractory metal such as a W film or a TiW film is used as the lower layer of the Cu film 5. You may. Further, in order to improve characteristics such as heat resistance without significantly lowering the resistivity of the Cu film 5, a Cu film to which an impurity such as Ag of 0.01% is added may be used.

【0025】また、シリコン化合物にSiCl4 を使用
したが、エッチング条件の最適化により、SiH2 Cl
2 、SiHCl3 あるいはSiH4 等をエッチングガス
に使用してもよい。さらに、キレート化合物膜11の形
成に際しては、ベンゾトリアゾールを含んだ水に半導体
基板1を浸漬させてもよい。
Although SiCl 4 is used as a silicon compound, SiH 2 Cl is used by optimizing etching conditions.
2 , SiHCl 3 or SiH 4 may be used as an etching gas. Further, when forming the chelate compound film 11, the semiconductor substrate 1 may be immersed in water containing benzotriazole.

【0026】第3の実施例 Cu膜の上層に形成した2層の膜を、Cu膜の酸化防止
とCu膜をエッチングする際のマスクに使用し、微細パ
ターン形成に有利な技術を用い半導体基板上にCuを主
材料とした配線層を形成する製造方法を例にとり、図3
(a) 〜(g) の工程順断面図を用いて説明する。なお、本
説明では簡略化のためトランジスタの形成工程は省略し
た。
Third Embodiment A two-layer film formed on an upper layer of a Cu film is used as a mask for preventing oxidation of the Cu film and etching the Cu film. FIG. 3 shows an example of a manufacturing method in which a wiring layer mainly composed of Cu is formed thereon.
This will be described with reference to the cross-sectional views in the order of steps (a) to (g). Note that in this description, a transistor formation step is omitted for simplicity.

【0027】まず、図3(a) に示すように、シリコン基
板1上に、所定の位置以外での配線層と電気的および物
理的に分離するために、CVD法によりシリコンの酸化
膜からなる絶縁膜2を形成する。この絶縁膜2上に、ス
パッタ法によりTi膜3、TiN膜4、Cu膜5および
TiN膜6を堆積して導電膜を形成する。Ti膜3、T
iN膜4、Cu膜5、およびTiN膜6の厚さはそれぞ
れ200Å、1000Å,5000Å、1000Åであ
る。Ti膜3とTiN膜4で第1の高融点金属膜を形成
し、TiN膜6で第2の高融点金属膜を形成している。
また、TiN膜4およびTiN膜6は、ArにN2 を添
加した混合ガス中でスパッタして形成する。
First, as shown in FIG. 3A, a silicon oxide film is formed on a silicon substrate 1 by a CVD method in order to electrically and physically separate the wiring layer from a wiring layer other than at a predetermined position. An insulating film 2 is formed. A Ti film 3, a TiN film 4, a Cu film 5, and a TiN film 6 are deposited on the insulating film 2 by a sputtering method to form a conductive film. Ti film 3, T
The thicknesses of the iN film 4, the Cu film 5, and the TiN film 6 are 200, 1000, 5000, and 1000, respectively. A first refractory metal film is formed by the Ti film 3 and the TiN film 4, and a second refractory metal film is formed by the TiN film 6.
The TiN film 4 and the TiN film 6 are formed by sputtering in a mixed gas obtained by adding N 2 to Ar.

【0028】次に、図3(b) に示すように、TiN膜6
の上に、酸素を主元素に含まない膜として膜厚0.5μ
mのプラズマ窒化膜12を堆積する。反応ガスには、S
iH 4 ,NH3 を使用する。堆積時の温度は、300℃
である。その後、図1(c) に示すように、所定の位置に
配線を形成するため、膜厚1.5μmのフォトレジスト
膜7を露光し、未露光部を現像液により除去し、配線パ
タ−ンを形成する。
Next, as shown in FIG.
A film having a thickness of 0.5 μm as a film not containing oxygen as a main element.
m of plasma nitride film 12 is deposited. The reaction gas includes S
iH Four, NHThreeUse The temperature during deposition is 300 ° C
It is. Then, as shown in FIG.
1.5 μm thick photoresist for forming wiring
The film 7 is exposed, unexposed portions are removed with a developing solution, and the wiring pattern is removed.
Form a turn.

【0029】次に、図3(d) に示すように、フォトレジ
スト膜7をエッチングマスクとして使用し、エッチング
ガスにCHF3 、O2 を用いたドライエッチング法によ
りプラズマ窒化膜12をエッチングする。その後、図3
(e) に示すように、酸素アッシングによりフォトレジス
ト膜7を除去する。
Next, as shown in FIG. 3D, using the photoresist film 7 as an etching mask, the plasma nitride film 12 is etched by a dry etching method using CHF 3 and O 2 as an etching gas. Then, FIG.
As shown in (e), the photoresist film 7 is removed by oxygen ashing.

【0030】続いて、図3(f) に示すように、プラズマ
窒化膜12をエッチングマスクとして使用し、エッチン
グガスにSiCl4 、N2 、Cl2 およびNH3 を用い
たリアクティブイオンエッチング(RIE)法により、
プラズマ窒化膜12で覆われていない部分のTiN膜
6、Cu膜5、TiN膜4およびTi膜3を除去する。
エッチングにはカソ−ド電極に13.56MHzの高周
波を印加した枚葉処理カソ−ドカップリング平行平板型
RIE装置を用いる。エッチング時のシリコン基板1の
温度は270℃、エッチング時の圧力は3Paである。
SiCl4 、N2、Cl2 およびNH3 の流量はそれぞ
れ、100SCCM、30SCCM、10SCCM、20SCCMであ
る。エッチングガスにSiCl4 およびNH3 を用いて
いるため、エッチングの進行とともにCu膜5の側壁に
はSiN系の窒化膜8が形成される。窒化膜8の厚さは
数10から数100Åである。
Subsequently, as shown in FIG. 3F, reactive ion etching (RIE) using the plasma nitride film 12 as an etching mask and using SiCl 4 , N 2 , Cl 2 and NH 3 as etching gases. ) By law
The portions of the TiN film 6, Cu film 5, TiN film 4 and Ti film 3 not covered with the plasma nitride film 12 are removed.
For etching, a single-wafer-processed cathode-coupling parallel plate type RIE apparatus in which a high frequency of 13.56 MHz is applied to a cathode electrode is used. The temperature of the silicon substrate 1 during the etching is 270 ° C., and the pressure during the etching is 3 Pa.
The flow rates of SiCl 4 , N 2 , Cl 2 and NH 3 are 100 SCCM, 30 SCCM, 10 SCCM and 20 SCCM, respectively. Since SiCl 4 and NH 3 are used as the etching gas, the SiN-based nitride film 8 is formed on the side wall of the Cu film 5 as the etching proceeds. The thickness of the nitride film 8 is several tens to several hundreds degrees.

【0031】最後に、パタ−ン形成した配線を保護する
ため図3(g) に示すように、APCVD法により4wt
%のPを含んだPSG膜9を1000Å堆積した後、プ
ラズマCVD法により厚さ9000Åのプラズマ窒化膜
10を形成する。このように構成された半導体装置およ
びその製造方法によると、Cu膜5の表面はTiN膜6
でカバ−されているため、フォトレジスト膜7を除去す
る際に酸素プラズマによりCu膜5が酸化するのを防ぐ
ことができる。
Finally, as shown in FIG. 3 (g), in order to protect the patterned wiring, 4 wt.
After depositing the PSG film 9 containing 1000% of P by 1000 .ANG., A plasma nitride film 10 having a thickness of 9000 .degree. According to the semiconductor device thus configured and the method of manufacturing the same, the surface of the Cu film 5 is
Therefore, when the photoresist film 7 is removed, the Cu film 5 can be prevented from being oxidized by oxygen plasma.

【0032】また、フォトレジスト膜7をマスクにCu
膜5をエッチングしないため、耐熱性向上を目的とした
紫外線線照射および260℃のハードなベーキングを必
要としない。そのため、ハードベーキングによるフォト
レジスト膜7の収縮、膨張あるいは変形による寸法変換
の影響を避けることができ、微細パターンの形成が容易
である。
Further, using the photoresist film 7 as a mask, Cu
Since the film 5 is not etched, irradiation with ultraviolet rays for improving heat resistance and hard baking at 260 ° C. are not required. Therefore, the influence of dimensional conversion due to contraction, expansion or deformation of the photoresist film 7 due to hard baking can be avoided, and a fine pattern can be easily formed.

【0033】なお、Cu膜5の下層の第1の高融点金属
膜にTi膜3とTiN膜4の2層を、Cu膜5の上層の
第2の高融点金属膜にTiN膜6を用いているが、W膜
あるいはTiW膜等の高融点金属をCu膜5の下層およ
び上層に用いてもよい。また、Cu膜5に抵抗率を大幅
に低下させることなく耐熱性等の特性向上を図るため
に、0.01%のAg等の不純物を添加したCu膜を使
用してもよい。
The Ti film 3 and the TiN film 4 are used as the first refractory metal film below the Cu film 5 and the TiN film 6 is used as the second refractory metal film above the Cu film 5. However, a refractory metal such as a W film or a TiW film may be used for the lower layer and the upper layer of the Cu film 5. Further, in order to improve characteristics such as heat resistance without significantly lowering the resistivity of the Cu film 5, a Cu film to which an impurity such as Ag of 0.01% is added may be used.

【0034】また、シリコン化合物にSiCl4 を使用
したが、エッチング条件の最適化により、SiH2 Cl
2 、SiHCl3 あるいはSiH4 等をエッチングガス
に使用してもよい。
Although SiCl 4 was used as the silicon compound, optimization of the etching conditions resulted in SiH 2 Cl
2 , SiHCl 3 or SiH 4 may be used as an etching gas.

【0035】[0035]

【発明の効果】この発明の半導体装置の製造方法によれ
ば、銅膜表面に第2の高融点金属膜またはキレート化合
物膜を形成したので、フォトレジスト膜をマスクにエッ
チングした後、酸素アッシングによりフォトレジスト膜
を除去する際、銅膜表面の酸化を防止できる。また、N
3 とシリコン化合物からなるエッチングガスにてエッ
チングを行うので、エッチング時に銅膜の側壁に窒化膜
が形成し、フォトレジスト膜を除去する際の銅膜側壁の
酸化を防止できる。よって、酸化による比抵抗の増大を
防止し、PSG膜との密着性が良く、耐腐食性に優れた
低抵抗のCu配線を有する半導体装置を製造できる。
Effects of the Invention] According to the manufacturing method of the semiconductor equipment of the present invention, since the copper film was formed on the surface of the second refractory metal film or a chelating compound film, after etching the photoresist film as a mask, oxygen ashing Accordingly, when the photoresist film is removed, oxidation of the copper film surface can be prevented. Also, N
Since the etching by an etching gas composed of H 3 and a silicon compound, a nitride film is formed on the sidewalls of the copper film during etching, thereby preventing oxidation of the copper film side wall for removing the photoresist film. Therefore, an increase in specific resistance due to oxidation can be prevented, and a semiconductor device having a low-resistance Cu wiring with good adhesion to the PSG film and excellent corrosion resistance can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施例を用いて低抵抗のCu配線を形成
する場合の製造工程の手順を示す断面図である。
FIG. 1 is a cross-sectional view showing a procedure of a manufacturing process when a low-resistance Cu wiring is formed using a first embodiment.

【図2】第2の実施例を用いて低抵抗のCu配線を形成
する場合の製造工程の手順を示す断面図である。
FIG. 2 is a cross-sectional view showing a procedure of a manufacturing process when a low-resistance Cu wiring is formed using the second embodiment.

【図3】第3の実施例を用いて低抵抗のCu配線を形成
する場合の製造工程の手順を示す断面図である。
FIG. 3 is a cross-sectional view showing a procedure of a manufacturing process when a low-resistance Cu wiring is formed using the third embodiment.

【図4】従来例の製造工程の手順を示す断面図である。FIG. 4 is a cross-sectional view showing a procedure of a manufacturing process of a conventional example.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 絶縁膜 3 Ti膜 4 TiN膜 5 Cu膜 6 TiN膜 7 フォトレジスト膜 8 窒化膜 9 PSG膜 10 プラズマ窒化膜 11 キレ−ト化合物膜 12 プラズマ窒化膜 Reference Signs List 1 silicon substrate 2 insulating film 3 Ti film 4 TiN film 5 Cu film 6 TiN film 7 photoresist film 8 nitride film 9 PSG film 10 plasma nitride film 11 chelate compound film 12 plasma nitride film

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に第1の高融点金属膜と銅膜および第
2の高融点金属膜を順次堆積してなる導電膜を形成する
工程と、前記導電膜上にフォトレジストにて配線パター
ンを形成する工程と、前記フォトレジストをマスクにし
て前記導電膜をNH3 とシリコン化合物からなるエッチ
ングガスにてエッチングして配線層を形成する工程と、
前記配線層を保護膜にて覆う工程とを含む半導体装置の
製造方法。
(1) Forming an insulating film on the semiconductor substrate; forming a conductive film by sequentially depositing a first high melting point metal film, a copper film, and a second high melting point metal film on the insulating film; Forming a wiring pattern on the conductive film with a photoresist, forming the wiring layer by etching the conductive film with an etching gas containing NH 3 and a silicon compound using the photoresist as a mask,
Covering the wiring layer with a protective film.
【請求項2】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に高融点金属膜と銅膜を順次堆積して
なる導電膜を形成する工程と、ベンゾトリアゾールを含
んだ水あるいはアルコール溶液に前記銅膜を浸漬し前記
銅膜上にキレート化合物膜を形成する工程と、前記キレ
ート化合物膜上にフォトレジストにて配線パターンを形
成する工程と、前記フォトレジストをマスクにして前記
キレート化合物膜と前記導電膜をNH3 とシリコン化合
物からなるエッチングガスにてエッチングして配線層を
形成する工程と、前記配線層を保護膜にて覆う工程とを
含む半導体装置の製造方法。
2. A step of forming an insulating film on a semiconductor substrate, a step of forming a conductive film formed by sequentially depositing a refractory metal film and a copper film on the insulating film, Immersing the copper film in an alcohol solution to form a chelate compound film on the copper film; forming a wiring pattern on the chelate compound film with a photoresist; and forming the chelate using the photoresist as a mask. A method of manufacturing a semiconductor device, comprising: a step of forming a wiring layer by etching a compound film and the conductive film with an etching gas containing NH 3 and a silicon compound; and a step of covering the wiring layer with a protective film.
【請求項3】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に第1の高融点金属膜と銅膜および第
2の高融点金属膜を順次堆積してなる導電膜を形成する
工程と、前記導電膜上に酸素を構成元素としない膜を形
成する工程と、前記酸素を構成元素としない膜にて配線
パターンを形成する工程と、前記酸素を構成元素としな
い膜をマスクにして前記導電膜をNH3 とシリコン化合
物からなるエッチングガスにてエッチングして配線層を
形成する工程と、前記配線層を保護膜にて覆う工程とを
含む半導体装置の製造方法。
3. A step of forming an insulating film on a semiconductor substrate, and forming a conductive film formed by sequentially depositing a first refractory metal film, a copper film, and a second refractory metal film on the insulating film. Forming a film on the conductive film that does not include oxygen, forming a wiring pattern using the film that does not include oxygen, and masking the film that does not include oxygen. Forming a wiring layer by etching the conductive film with an etching gas composed of NH 3 and a silicon compound; and covering the wiring layer with a protective film.
【請求項4】 シリコン化合物が、SiCl4 ,SiH
2 Cl2 ,SiHCl3 ,SiH4 のいずれかの物質か
らなる請求項1,2または3記載の半導体装置の製造方
法。
4. The method according to claim 1, wherein the silicon compound is SiCl 4 , SiH
2 Cl 2, SiHCl 3, or the method of manufacturing the semiconductor device according to claim 1, wherein a substance of SiH 4.
JP03183293A 1993-02-22 1993-02-22 Method for manufacturing semiconductor device Expired - Fee Related JP3323264B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03183293A JP3323264B2 (en) 1993-02-22 1993-02-22 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03183293A JP3323264B2 (en) 1993-02-22 1993-02-22 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06244181A JPH06244181A (en) 1994-09-02
JP3323264B2 true JP3323264B2 (en) 2002-09-09

Family

ID=12342047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03183293A Expired - Fee Related JP3323264B2 (en) 1993-02-22 1993-02-22 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3323264B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2795746B1 (en) * 1999-07-01 2001-07-27 Commissariat Energie Atomique METHOD FOR DEPOSITING SILICON-BASED DIELECTRIC MATERIAL ON COPPER
JP2001223345A (en) * 1999-11-30 2001-08-17 Hitachi Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JPH06244181A (en) 1994-09-02

Similar Documents

Publication Publication Date Title
US5691238A (en) Subtractive dual damascene
JP2773530B2 (en) Method for manufacturing semiconductor device
JPH0360055A (en) Manufacturing method of integrated circuit
JP2000077625A5 (en)
KR20000035246A (en) Method of fabricating a semiconductor structure
US6057230A (en) Dry etching procedure and recipe for patterning of thin film copper layers
JP3323264B2 (en) Method for manufacturing semiconductor device
JP3534269B2 (en) Semiconductor device and manufacturing method thereof
JP2985326B2 (en) Method for manufacturing semiconductor device
JPH07201851A (en) Semiconductor device and manufacture thereof
JPH10209276A (en) Wiring forming method
JPS6113375B2 (en)
JP2783898B2 (en) Method for manufacturing semiconductor device
JPH11238732A (en) Wiring structure and formation of bonding pad opening
US6309963B1 (en) Method for manufacturing semiconductor device
JP3263481B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR100226755B1 (en) Interconnection structure and manufacturing method of the same in semiconductor device
JPH0344931A (en) Manufacture of semiconductor integrated circuit device
JPH08288255A (en) Manufacture of semiconductor device
JPH06163714A (en) Semiconductor device having multilayer interconnection structure and manufacture thereof
KR100275127B1 (en) Method of planarization multilayer metal line of semiconductor device
JPS62269340A (en) Method of filling contact hole drilled in insulating isolation layer with tungsten
JP2823727B2 (en) Contact formation method
CN117976614A (en) Method for forming semiconductor device
JP3329148B2 (en) Wiring formation method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees