JPH05144811A - Thin film semiconductor device and manufacture thereof - Google Patents
Thin film semiconductor device and manufacture thereofInfo
- Publication number
- JPH05144811A JPH05144811A JP30800691A JP30800691A JPH05144811A JP H05144811 A JPH05144811 A JP H05144811A JP 30800691 A JP30800691 A JP 30800691A JP 30800691 A JP30800691 A JP 30800691A JP H05144811 A JPH05144811 A JP H05144811A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- layer
- thin film
- film semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は薄膜半導体装置の構造及
び製造法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure and manufacturing method of a thin film semiconductor device.
【０００２】[0002]
【従来の技術】従来、薄膜半導体装置の配線層としてAl
配線が用いられ、その複数層間絶縁膜としてはSiO2を主
成分とした膜が用いられている。近年にいたり、比抵
抗、ストレス強度等の特性向上の観点からCuを配線材料
として用いた半導体装置が多用されつつあるが、Cuを用
いた配線においては耐酸化性が低いことから、Cuの酸化
を防止するために種々の方法が取られており、例えば、
絶縁膜SiN を電子サイクロトロン共鳴プラズマCVD 法ま
たはRFスパッタ法を用いて低温で形成する方法が知られ
ている（特開昭63-301548 号公報、 特開平1-106435号公
報、特開平1-248625号公報)。2. Description of the Related Art Conventionally, Al is used as a wiring layer of a thin film semiconductor device.
Wiring is used, and a film containing SiO 2 as a main component is used as the multi-layer insulating film. In recent years, semiconductor devices using Cu as a wiring material have been widely used from the viewpoint of improving characteristics such as specific resistance and stress strength.However, since oxidation resistance is low in wiring using Cu, Cu oxidation Various methods have been taken to prevent
There is known a method of forming an insulating film SiN at a low temperature by using an electron cyclotron resonance plasma CVD method or an RF sputtering method (JP-A-63-301548, JP-A-1-106435, JP-A-1-248625). Issue).
【０００３】また、特開昭64-25439号公報には、BPSG、
PSG 等からなる層間絶縁膜からＰ、Ｂ等がCu配線中へ拡
散するのを防止するために、Cu配線の周囲をすべてをプ
ラズマSiO2、SiN 、TiN 等の拡散防止膜によって覆うも
のが開示されている。Further, JP-A-64-25439 discloses a BPSG,
In order to prevent P, B, etc. from diffusing into the Cu wiring from the inter-layer insulation film made of PSG, etc., the circumference of the Cu wiring is covered with a diffusion prevention film such as plasma SiO 2 , SiN, TiN, etc. Has been done.
【０００４】[0004]
【発明が解決しようとする課題】半導体装置の高集積化
の進展とともに配線幅は縮小化され、今日ではサブミク
ロン(0.2〜0.3 μm)単位での配線加工が求められる。し
かしながら、上記従来技術には配線幅がそのようなサブ
ミクロン単位で配線加工する場合について配慮が特にさ
れていない。すなわち、 配線幅を0.3 μm 以下とするよ
うな製造プロセスでは平坦化のために、通常ECR-SiO2、
O3-TEOS などの従来のPSG 等よりも高い酸化雰囲気で形
成される絶縁膜を使用することとなるが、この絶縁膜形
成時にCuもしくはCuを主成分とする合金からなる配線表
面が酸化してしまう不都合が生じている。さらに、その
ような製造プロセスでは配線裾部への絶縁膜の付まわり
が困難であり、必然的にこの部分にかかるストレスが大
きくなることから、配線裾部へクラック等が生じ易く製
品の信頼性低下の原因となっている。With the progress of higher integration of semiconductor devices, the wiring width has been reduced, and nowadays, wiring processing in submicron (0.2 to 0.3 μm) units is required. However, in the above-mentioned conventional technique, no consideration is given to the case where wiring is processed in such a submicron unit. That is, in a manufacturing process with a wiring width of 0.3 μm or less, ECR-SiO 2 ,
An insulating film formed in a higher oxidizing atmosphere than conventional PSG such as O 3 -TEOS will be used, but the wiring surface made of Cu or an alloy containing Cu as a main component is oxidized during the formation of this insulating film. There is an inconvenience. Furthermore, it is difficult to attach the insulating film to the wiring skirt by such a manufacturing process, and the stress applied to this portion inevitably becomes large. It is causing the decline.
【０００５】また、 特開平1-106435号公報に示されるよ
うに、絶縁膜SiN を低温で形成する場合には、 Cu表面の
酸化は防止できる。しかし、 ここに示されるSiN 膜は応
力が高いため、 配線の膜剥がれ、 ストレスマイグレーシ
ョンによる断線等の問題が生じるのを避けられない。さ
らに、 特開昭64-25439号公報に記載のものは層間絶縁膜
からCu配線中への物質の拡散を防止することを目的とし
ているために、Cu配線の周囲がすべて拡散防止膜でによ
り覆われていなくてはならず、 またCu自身が絶縁膜中へ
の拡散しがちでありまたCuと絶縁膜との接着性も必ずし
も十分なものとはいえない。Further, as disclosed in JP-A-1-106435, when the insulating film SiN is formed at a low temperature, oxidation of the Cu surface can be prevented. However, since the SiN film shown here has high stress, it is unavoidable that the film peels off the wiring and causes problems such as disconnection due to stress migration. Further, since the one disclosed in JP-A-64-25439 aims to prevent the diffusion of a substance from the interlayer insulating film into the Cu wiring, the entire periphery of the Cu wiring is covered with a diffusion prevention film. In addition, Cu itself tends to diffuse into the insulating film, and the adhesiveness between Cu and the insulating film is not always sufficient.
【０００６】また、 半導体装置の場合、 絶縁膜にスルー
ホールを形成することが必要となるが、フッ素系のガス
を使用してスルーホールを形成する場合にスルーホール
底部のCu配線の表面にはフッ化物が形成されることを避
けられない。このフッ化物はその後、 配線の腐食を生じ
させ、 配線の信頼性が著しく劣化する。本発明は上記の
ような従来技術の持つ不都合を解決することを目的とし
ており、より具体的には、CuもしくはCuを主成分とする
合金からなる配線を少なくとも１層有する薄膜半導体装
置において、配線と絶縁膜の接着性を高め、かつ配線を
酸化させることなく絶縁膜を形成し、かつ膜応力による
配線の膜剥がれ、ストレスマイグレーションによる断線
等の問題を解決することにより配線の信頼性を向上させ
ることを目的としている。Further, in the case of a semiconductor device, it is necessary to form a through hole in the insulating film, but when a through hole is formed using a fluorine-based gas, the surface of the Cu wiring at the bottom of the through hole is formed. The formation of fluoride is inevitable. This fluoride then causes corrosion of the wiring, which significantly degrades the reliability of the wiring. An object of the present invention is to solve the above-mentioned disadvantages of the prior art. More specifically, in a thin film semiconductor device having at least one layer of wiring made of Cu or an alloy containing Cu as a main component, wiring is provided. To improve the reliability of the wiring by improving the adhesion between the insulating film and the insulating film, forming the insulating film without oxidizing the wiring, and solving problems such as film peeling of the wiring due to film stress and disconnection due to stress migration. The purpose is to
【０００７】さらに、加工プロセス中の配線の酸化及び
腐食を防止し、積層配線における信頼性を向上させ、か
つ、Cu配線を配線幅 0.3μm 以下で加工するプロセスに
適用することを目的としている。Furthermore, it is intended to prevent oxidation and corrosion of wiring during the processing process, improve the reliability of the laminated wiring, and apply it to a process of processing Cu wiring with a wiring width of 0.3 μm or less.
【０００８】[0008]
【課題を解決するための手段】上記の課題を解決しかつ
目的を達成するために、 本発明は、半導体基板の絶縁膜
上に、導電性物質からなる配線層と絶縁層とが積層され
てなる薄膜半導体装置において、配線層の少なくとも１
層はCuもしくはCuを主成分とする合金からなり、絶縁層
は前記配線層側より非酸化物層及び酸化物層とが順次積
層された構造であり、かつ酸化物層の厚さは非酸化物層
の厚さより厚いことを特徴とする薄膜半導体装置を開示
する。In order to solve the above-mentioned problems and to achieve the object, the present invention provides that a wiring layer made of a conductive material and an insulating layer are laminated on an insulating film of a semiconductor substrate. In the thin-film semiconductor device having at least one of the wiring layers
The layer is made of Cu or an alloy containing Cu as a main component, the insulating layer has a structure in which a non-oxide layer and an oxide layer are sequentially laminated from the wiring layer side, and the thickness of the oxide layer is non-oxidized. Disclosed is a thin film semiconductor device characterized by being thicker than a physical layer.
【０００９】非酸化物層は窒化シリコンまたは窒化アル
ミニウムで構成し、酸化物層はSiO2,PSG,BPSG またはア
ルミナで構成することは好ましい態様である。さらに、
前記非酸化物層の厚さを10以上150nm 以下とすること、
特に、配線の側壁の形状を前記配線層下部の該絶縁膜あ
るいは絶縁層の一部まで続くように形成する場合には、
非酸化物層の厚さを、配線側壁の形状が続いている該下
部絶縁膜あるいは絶縁層に生じる段差より小さい厚さと
することにより、より目的を達成することが可能とな
る。It is a preferred embodiment that the non-oxide layer is composed of silicon nitride or aluminum nitride, and the oxide layer is composed of SiO 2 , PSG, BPSG or alumina. further,
The thickness of the non-oxide layer is 10 or more and 150 nm or less,
In particular, when the side wall of the wiring is formed so as to continue to the insulating film or a part of the insulating layer under the wiring layer,
By making the thickness of the non-oxide layer smaller than the step formed in the lower insulating film or the insulating layer where the shape of the wiring side wall continues, it is possible to further achieve the object.
【００１０】本発明はまた、半導体基板の絶縁膜上に、
少なくとも１層はCuもしくはCuを主成分とする合金から
なる導電性物質からなる配線層を形成する工程と、該配
線層に対し絶縁層を積層する工程とを有する薄膜半導体
装置の製造方法において、該絶縁層を積層する工程は、
非酸化物を形成する工程および該非酸化物層に対しさら
に酸化物層を該非酸化物層の厚さより厚く形成する工程
とを有するを特徴とする薄膜半導体装置の製造方法をも
開示する。The present invention also provides, on an insulating film of a semiconductor substrate,
In a method of manufacturing a thin film semiconductor device, which comprises a step of forming a wiring layer made of a conductive substance, at least one layer of which is Cu or an alloy containing Cu as a main component, and a step of laminating an insulating layer on the wiring layer, The step of laminating the insulating layer includes
A method for manufacturing a thin film semiconductor device is also disclosed, which comprises the step of forming a non-oxide and the step of forming an oxide layer thicker than the thickness of the non-oxide layer with respect to the non-oxide layer.
【００１１】該非酸化物層を形成する前に配線表面をH2
もしくはNH3 プラズマ処理する工程をさらに有し、該工
程の後に、大気に接すること無く非酸化物層を形成する
ことは好ましい態様であり、それにより、非酸化物層と
配線の界面に酸化物が存在しないものを得ることがで
き、また、配線内部の酸素濃度を0.05wt% 以下とするこ
とができることにより、Cuの脆性の劣化が防止でき接着
性を向上できるとともに配線の信頼性をも向上できる。Before forming the non-oxide layer, the surface of the wiring is H 2
Alternatively, it is a preferred embodiment that the method further comprises a step of performing NH 3 plasma treatment, and after that step, the non-oxide layer is formed without contact with the atmosphere, whereby the oxide at the interface between the non-oxide layer and the wiring is formed. It is possible to obtain a non-existent material, and the oxygen concentration inside the wiring can be set to 0.05 wt% or less, so that deterioration of Cu brittleness can be prevented, adhesion can be improved, and wiring reliability is also improved. it can.
【００１２】さらに、水素を1%以上10% 以下含んだアル
ゴンと水素の混合ガスを用いたスパッタ法により配線層
を形成すると共に、 配線形成後にアニールを行うように
してもよく、その場合には、配線自身が水素を含むこと
によって配線内への酸素などの不純物の混入を抑制でき
ることに加え、アニールすることにより水素がCu表面に
拡散するため、 H2もしくはNH3 プラズマ処理と同様の効
果を得ることができる。Further, the wiring layer may be formed by a sputtering method using a mixed gas of argon and hydrogen containing 1% or more and 10% or less of hydrogen, and annealing may be performed after the wiring is formed. Since the wiring itself contains hydrogen, impurities such as oxygen can be suppressed from entering the wiring, and since hydrogen diffuses to the Cu surface by annealing, the same effect as H 2 or NH 3 plasma treatment can be obtained. Obtainable.
【００１３】また、酸素を含んだ雰囲気中で反応性イオ
ンエッチングを行うことによりスルーホールを形成し、
スルーホール形成後、 該配線表面をH2もしくはNH3 プラ
ズマ処理した後にスルーホールを埋め込むことも好まし
い態様であり、その場合には、加工プロセス中特に絶縁
膜へのスルーホール形成時に配線が腐食されること及び
スルーホールと配線表面間に反応生成物が堆積すること
を防止できる。Further, through holes are formed by performing reactive ion etching in an atmosphere containing oxygen.
After forming the through holes, it is also a preferable mode to bury the through holes after subjecting the surface of the wiring to H 2 or NH 3 plasma treatment. In that case, the wiring is corroded during the processing process, especially during the formation of the through holes in the insulating film. It is possible to prevent the reaction product from being deposited between the through hole and the wiring surface.
【００１４】本発明による配線層はその適用物に特に制
限はないが、LSI 用配線層であることは特に好適な態様
である。The wiring layer according to the present invention is not particularly limited in its application, but a wiring layer for LSI is a particularly preferable mode.
【００１５】[0015]
【作用】本発明においては、CuもしくはCuを主成分とす
る合金からなる配線と接する部分の絶縁層は非酸化物層
であるため、 非酸化物層形成時に配線の酸化は生じな
い。またその上の酸化物層は酸素を含む雰囲気で形成す
るが、 その際前記非酸化物層により配線の酸化を防止す
ることができる。また非酸化物層はその原子の結合状態
に起因し一般に応力が高いものであるが、非酸化物層は
薄く形成し、 その上に酸化物層を厚く形成することによ
り応力による膜剥がれ、 ストレスマイグレーション等の
問題も解決することができる。In the present invention, since the insulating layer in the portion in contact with the wiring made of Cu or an alloy containing Cu as a main component is a non-oxide layer, the wiring is not oxidized when the non-oxide layer is formed. Further, the oxide layer thereabove is formed in an atmosphere containing oxygen. At this time, the non-oxide layer can prevent oxidation of the wiring. The non-oxide layer generally has high stress due to the bonding state of its atoms, but by forming the non-oxide layer thinly and forming a thick oxide layer on it, film peeling due to stress, and stress Problems such as migration can also be solved.
【００１６】さらに、前記配線層の形状が、その配線の
側壁を下部の絶縁膜あるいは絶縁層の一部まで連続的に
続くように形成したために、 非酸化物層はこの下部絶縁
膜あるいは絶縁層の一部まで連続的に形成される。これ
により、 非酸化物層が下部絶縁膜あるいは絶縁層と接触
する面積を増やすことが可能となり、非酸化物層と下部
絶縁膜あるいは絶縁層との接着力が向上することに加
え、ストレスのかかる裾部は絶縁層間の接着となるため
に例え裾部にクラックが生じた場合でもクラック先端の
到達部位は絶縁層の部分となり、全体の信頼性が向上す
る。好ましくは、配線層側壁の形状が続いている下部絶
縁膜あるいは絶縁層の厚さを10nm以上300nm以下とし、
かつ非酸化物層の厚さを前記絶縁膜あるいは下部絶縁層
に生じる段差より小さくすることにより、非酸化物層の
裾部にかかる力が小さくなりかつクラックが入りにくく
なる。Further, since the wiring layer is formed such that the side wall of the wiring continuously extends to a part of the lower insulating film or insulating layer, the non-oxide layer is the lower insulating film or insulating layer. Is continuously formed up to a part of. This makes it possible to increase the area in which the non-oxide layer contacts the lower insulating film or the insulating layer, which improves the adhesive force between the non-oxide layer and the lower insulating film or the insulating layer, and also causes stress. Since the hem serves as a bond between the insulating layers, even if a crack occurs in the hem, the position where the crack tip reaches reaches the insulating layer, improving the overall reliability. Preferably, the thickness of the lower insulating film or insulating layer in which the shape of the wiring layer sidewall continues is 10 nm or more and 300 nm or less,
Moreover, by making the thickness of the non-oxide layer smaller than the step generated in the insulating film or the lower insulating layer, the force applied to the skirt of the non-oxide layer is reduced and cracks are less likely to occur.
【００１７】なお、ここで下部絶縁膜あるいは絶縁層の
段差を10nm以上300nm 以下としたのは、 非酸化物層は下
部絶縁膜あるいは絶縁層の厚さより薄く形成することが
好まし態様であるが、その際、非酸化物層の厚さが10nm
以下では形成条件の制御が困難でありまた絶縁膜として
の機能をもたないため10nm以上であることが必要であ
り、そのために、下部絶縁膜あるいは絶縁層の段差は10
nm以上であることが必要となる。また、300nm 以下とし
たのは、通常この種の半導体装置においてその層間絶縁
膜は最低でも１μm 程度の膜厚を持つものであるが、30
0nm以上の段差を形成した場合には絶縁性が劣化するた
めである。The step of the lower insulating film or the insulating layer is set to be 10 nm or more and 300 nm or less, although it is preferable that the non-oxide layer is formed thinner than the lower insulating film or the insulating layer. , Then the thickness of the non-oxide layer is 10 nm
In the following, it is necessary to have a thickness of 10 nm or more because it is difficult to control the forming conditions and it does not function as an insulating film.
It must be at least nm. Also, the reason why the thickness is 300 nm or less is that the interlayer insulating film usually has a film thickness of at least about 1 μm in this type of semiconductor device.
This is because the insulating property deteriorates when a step of 0 nm or more is formed.
【００１８】また、非酸化物層の膜厚を150nm 以上とす
ると応力による膜剥がれが生じ易いことが実験的にた確
かめられており、したがって、非酸化物層の膜厚は10〜
150nmとするのが好ましい。これにより信頼性が向上す
る。また、 本発明では、 非酸化物層の形成前に配線表面
をH2もしくはNH3 プラズマ処理する。それにより配線表
面の酸化膜を除去することでき、 さらに同一チャンバ内
で非酸化物を形成するため非酸化物層と配線の界面に酸
化物が存在せず、接着性が向上するとともに配線の信頼
性も向上する。It has been experimentally confirmed that film peeling due to stress occurs when the thickness of the non-oxide layer is 150 nm or more. Therefore, the thickness of the non-oxide layer is 10 to 10 nm.
It is preferably 150 nm. This improves reliability. Further, in the present invention, the wiring surface is treated with H 2 or NH 3 plasma before the formation of the non-oxide layer. As a result, the oxide film on the wiring surface can be removed. In addition, since non-oxide is formed in the same chamber, there is no oxide at the interface between the non-oxide layer and the wiring, which improves adhesion and improves wiring reliability. The property is also improved.
【００１９】一方、 配線内部の酸素濃度を0.05wt% 以下
とすることによりCuの靭性の劣化が防止できる。また、
配線自身に所定量の、好ましくは0.001wt%以上1wt%以下
の水素を含ませる場合には、配線内への酸素などの不純
物の混入を効果的に抑制することが可能となる。なお、
より高い濃度の水素を含有させた場合には配線の靭性が
劣化してしまうため水素濃度は0.001wt%以上1wt%以下で
あることがきわめて望ましい。さらに、配線内に水素を
含ませることにより、アニールにより水素がCu表面に拡
散するため表面の還元もでき、 H2もしくはNH3 プラズマ
処理と同様の効果を得ることができる。On the other hand, the toughness of Cu can be prevented from deteriorating by setting the oxygen concentration in the wiring to 0.05 wt% or less. Also,
When the wiring itself contains a predetermined amount of hydrogen, preferably 0.001 wt% or more and 1 wt% or less, it is possible to effectively suppress the entry of impurities such as oxygen into the wiring. In addition,
It is highly desirable that the hydrogen concentration is 0.001 wt% or more and 1 wt% or less because the toughness of the wiring is deteriorated when a higher concentration of hydrogen is contained. Further, by including hydrogen in the wiring, hydrogen is diffused to the Cu surface by annealing, so that the surface can be reduced and the same effect as the H 2 or NH 3 plasma treatment can be obtained.
【００２０】また、通常半導体装置の製造において、絶
縁膜へのスルーホール形成はフッ素系のガスを用いた反
応性イオンエッチング(RIE) で行うが、 エッチングがス
ルーホール底部まで到達するとCuもしくはCuを主成分と
する合金からなる配線表面にフッ化物が形成されてしま
い、配線の信頼性が低下する恐れがある。しかしなが
ら、本発明によればRIE作業を酸素を含んだ雰囲気で行
うために配線表面には酸化物が形成されフッ化物の形成
が抑制できる。さらに、 スルーホール形成後H2プラズマ
処理を行うことにより形成された酸化物を除去できる。In the manufacture of semiconductor devices, through holes are usually formed in the insulating film by reactive ion etching (RIE) using a fluorine-based gas. When etching reaches the bottom of the through holes, Cu or Cu is removed. Fluoride may be formed on the surface of the wiring made of an alloy containing the main component, which may reduce the reliability of the wiring. However, according to the present invention, since the RIE operation is performed in an atmosphere containing oxygen, an oxide is formed on the wiring surface and formation of fluoride can be suppressed. Further, the formed oxide can be removed by performing H 2 plasma treatment after forming the through hole.
【００２１】[0021]
【実施例】以下、 本発明の詳細を図示の実施例により説
明する。図１は本発明により形成された配線の電流方向
に垂直な断面の形状を表す図、 図２はこの配線の形成プ
ロセスを示した図である。図示の実施例において、主配
線１はCuまたはCu合金、 非酸化物層２はp-SiN 、 酸化物
層３はp-SiO2よりなる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the illustrated embodiments. FIG. 1 is a diagram showing the shape of a cross section of a wiring formed according to the present invention perpendicular to the current direction, and FIG. 2 is a diagram showing the formation process of this wiring. In the illustrated embodiment, the main wiring 1 is made of Cu or a Cu alloy, the non-oxide layer 2 is made of p-SiN, and the oxide layer 3 is made of p-SiO 2 .
【００２２】この配線の形成法を図２を用い以下説明す
る。まず、Si基板４の上に熱酸化膜５を500nm 形成す
る。その上にスパッタ法によりCuまたはCu合金膜１を50
0nm 形成する（図２のａ）。その上にホトリソグラフィ
技術によりレジストを形成し、ドライエッチング技術を
用いてCuまたはCu合金膜１をパターニングする。Cuまた
はCu合金膜のドライエッチングガスはSiCl4-N2を用い
る。この際に、ジャストエッチングより20〜30% 程度オ
ーバーエッチングを行い、 熱酸化膜５までパターニング
する。これにより熱酸化膜５は約100 〜150nm エッチン
グされる（図２のｂ）。パターニング後レジストをCF4
とO2の混合ガスを用いてプラズマアッシャで除去する。
なおここで酸素を用いるのはレジストのエッチング速度
を速くするためであり、CF4 のみで行っても差し支えな
い。A method of forming this wiring will be described below with reference to FIG. First, a thermal oxide film 5 having a thickness of 500 nm is formed on the Si substrate 4. On top of this, sputter the Cu or Cu alloy film 1 to 50
0 nm is formed (a in FIG. 2). A resist is formed thereon by a photolithography technique, and the Cu or Cu alloy film 1 is patterned by a dry etching technique. SiCl 4 -N 2 is used as the dry etching gas for the Cu or Cu alloy film. At this time, overetching is performed by 20 to 30% from just etching to pattern the thermal oxide film 5. As a result, the thermal oxide film 5 is etched by about 100 to 150 nm (FIG. 2B). After patterning the CF 4
It is removed by plasma asher using a mixed gas of O and O 2 .
Note that oxygen is used here to increase the etching rate of the resist, and CF 4 alone may be used.
【００２３】次に、この配線の表面をH2プラズマで処理
する。これによりレジスト除去時に酸化した配線表面が
還元される。H2プラズマで処理を行った後、同一チャン
バ内で10〜150nm 程度の微少厚さのSiN 膜２、好ましく
は、約50nm厚のSiN 膜２を形成する（図２のｃ）。SiN
膜２の形成を同一チャンバ内でかつSiH4、 NH3 、N2の混
合ガスにより行うことにより、H2プラズマで還元された
配線表面を清浄な状態に維持することができる。このた
めに、本発明においては、SiN 膜と配線との接着性がき
わめて良好となる。またSiN 膜は比較的高い応力を持つ
ものであるが、本実施例では50nmと薄いため配線に与え
る影響はきわめて少ない。Next, the surface of this wiring is treated with H 2 plasma. As a result, the wiring surface that has been oxidized when the resist is removed is reduced. After the treatment with H 2 plasma, a SiN film 2 having a small thickness of about 10 to 150 nm, preferably a SiN film 2 having a thickness of about 50 nm is formed in the same chamber (FIG. 2C). SiN
By forming the film 2 in the same chamber and using a mixed gas of SiH 4 , NH 3 , and N 2 , the wiring surface reduced by H 2 plasma can be maintained in a clean state. Therefore, in the present invention, the adhesion between the SiN film and the wiring is extremely good. Further, the SiN film has a relatively high stress, but in the present embodiment, since it is as thin as 50 nm, the influence on the wiring is extremely small.
【００２４】さらにこの実施例においては図3(a)に示す
ように、SiN 膜２の膜厚ａを熱酸化膜５のうちオーバー
エッチングにより除去された部分の膜厚ｂより薄く（す
なわちａ＜ｂ）形成している。これを、図3(b)に示すよ
うにSiN 膜厚ａが熱酸化膜５のうちオーバーエッチング
により除去された部分の膜厚ｂより厚い場合( すなわち
ａ＞ｂ）比較すると、 本実施例のものにおいては、SiN
膜２の折曲部すなわち裾部Ｃが配線部１より下方の箇所
に位置し得るために、図3(b)に示すものよりも裾部Ｃに
かかるストレスが小さくなり、裾部Ｃにクラックは入り
にくくなる。Further, in this embodiment, as shown in FIG. 3A, the film thickness a of the SiN film 2 is thinner than the film thickness b of the portion of the thermal oxide film 5 removed by overetching (that is, a < b) Formed. This is compared with the case where the SiN film thickness a is thicker than the film thickness b of the portion of the thermal oxide film 5 removed by overetching as shown in FIG. 3B (that is, a> b). In things, SiN
Since the bent portion of the film 2, that is, the hem portion C can be located below the wiring portion 1, the stress applied to the hem portion C becomes smaller than that shown in FIG. 3B, and the hem portion C is cracked. Is difficult to enter.
【００２５】また、裾部Ｃにクラックが生じた場合であ
っても、（b)に示す形状のものにあってはクラックが容
易に配線部に達してしまい、そこよりCuの拡散が生じて
絶縁性の劣化が生じるが、 この実施例のものにあって
は、裾部Ｃに生じたクラックは下部絶縁層に達するのみ
でありCuの拡散は起こらない。したがって絶縁性の劣化
がきわめて生じ難い。Even if a crack is generated in the skirt C, the crack easily reaches the wiring part in the shape shown in (b), and Cu is diffused from there. Although the insulation is deteriorated, in the case of this embodiment, the cracks generated in the skirt portion C only reach the lower insulating layer, and the diffusion of Cu does not occur. Therefore, it is extremely difficult for the insulation to deteriorate.
【００２６】次に、このSiN 膜２上にSiO2膜３を約１μ
m 形成する（図２のｄ）。この時配線は酸化雰囲気にさ
らされるが、表面に形成した薄いSiN 膜２により配線自
身の酸化は防止される。このように形成した配線では、
配線１と絶縁膜（SiN 膜２及びSiO2膜３）との接着性も
良好でありかつ絶縁膜からの応力も低いことから、配線
全体の信頼性が大きく向上する。Next, the SiO 2 film 3 is deposited on the SiN film 2 by about 1 μm.
m (d in FIG. 2). At this time, the wiring is exposed to an oxidizing atmosphere, but the thin SiN film 2 formed on the surface prevents the wiring itself from being oxidized. With the wiring formed in this way,
Since the adhesion between the wiring 1 and the insulating film (SiN film 2 and SiO 2 film 3) is good and the stress from the insulating film is low, the reliability of the entire wiring is greatly improved.
【００２７】なお、上記の実施例においては、Cuまたは
Cu合金膜（配線）１のパターニングにドライエッチング
技術を用いたものについて説明したが、パターニング手
段としてイオンミリング技術を用いても同様の効果を奏
し得ることは容易に理解されよう。また、非酸化物層と
しては窒化アルミニウムを、また、酸化物層としてはPS
G、BPSG、アルミナを用いても同様の効果を奏し得るこ
とも容易に理解されよう。In the above embodiment, Cu or
Although the dry etching technique is used for the patterning of the Cu alloy film (wiring) 1, it will be easily understood that the same effect can be obtained by using the ion milling technique as the patterning means. Aluminum nitride is used as the non-oxide layer and PS is used as the oxide layer.
It will be easily understood that the same effect can be obtained by using G, BPSG and alumina.
【００２８】次に、本発明の他の実施例（実施例２）に
より形成した配線の断面形状を図４に示す。この実施例
において、配線の形成法は図２に示した第１の実施例の
ものとほぼ同様にして行なうが、 配線層１と熱酸化膜５
の間にバリア層６を設けた点において実施例１と異な
る。すなわち、この実施例では、熱酸化膜５上にTiN 膜
６を約100nm の厚さに反応性スパッタ法を用いて形成す
る。さらにスパッタ法によりCuまたはCu合金膜１を約50
0nm 厚に形成し、 その上にホトリソグラフィ技術により
レジストを形成した後、 イオンミリング技術を用いて C
u またはCu合金膜１とTiN 膜６とを同時にパターニング
する。この場合においても、第１の実施例と同様に、20
〜30% オーバーミリングを行い熱酸化膜５までパターニ
ングする。その後H2プラズマで処理し、SiN膜２、SiO膜
３をECRプラズマ法により形成する。Next, FIG. 4 shows a cross-sectional shape of the wiring formed by another embodiment (second embodiment) of the present invention. In this embodiment, the wiring is formed in substantially the same manner as in the first embodiment shown in FIG. 2, except that the wiring layer 1 and the thermal oxide film 5 are formed.
This is different from Example 1 in that the barrier layer 6 is provided between them. That is, in this embodiment, the TiN film 6 is formed on the thermal oxide film 5 to a thickness of about 100 nm by the reactive sputtering method. Furthermore, about 50 Cu or Cu alloy film 1 is formed by the sputtering method.
After forming a film with a thickness of 0 nm and forming a resist on it by photolithography, C using ion milling
The u or Cu alloy film 1 and the TiN film 6 are simultaneously patterned. Also in this case, as in the first embodiment, 20
-30% over milling is performed to pattern the thermal oxide film 5. After that, it is treated with H 2 plasma, and the SiN film 2 and the SiO film 3 are formed by the ECR plasma method.
【００２９】このように形成した配線にあっては、配線
と絶縁膜との接着性が一層良好となることに加え、TiN
膜６がバリア層として作用し配線膜の酸化を防止するこ
とから、配線全体の信頼性をさらに向上させることがで
きる。なお、上記の説明ではバリア層６としてTiN 膜に
ついて説明したが、TiN 以外に例えばMo、 W 、 TiW 、Ta
でも有効であることは容易に理解されよう。またCuまた
はCu合金膜１とTiN 膜６のパターニング手法について
も、第１の実施例の場合と同様に、ドライエッチング技
術を用いることが可能である。In the wiring thus formed, the adhesion between the wiring and the insulating film is further improved, and in addition, TiN
Since the film 6 acts as a barrier layer to prevent the wiring film from being oxidized, the reliability of the entire wiring can be further improved. Although the TiN film has been described as the barrier layer 6 in the above description, other than TiN, for example, Mo, W, TiW, Ta may be used.
However, it is easy to understand that it is effective. As for the patterning method for the Cu or Cu alloy film 1 and the TiN film 6, the dry etching technique can be used as in the case of the first embodiment.
【００３０】次に、本発明のさらに他の実施例（実施例
３）により形成した配線の断面形状を図５に示す。この
実施例においても、配線の形成法は図２に示した第１の
実施例のものとほぼ同様にして行なうが、 バリア層とし
てMo膜７を有すること、 及び非酸化物層２の形成前にCu
もしくはCuを主成分とする合金からなる配線１の表面を
NH3 プラズマを用いて処理することにおいて実施例１の
ものと異なっている。Next, FIG. 5 shows a cross-sectional shape of a wiring formed according to still another embodiment (Example 3) of the present invention. Also in this embodiment, the wiring is formed in substantially the same manner as in the first embodiment shown in FIG. 2, except that the Mo film 7 is provided as a barrier layer, and the non-oxide layer 2 is not formed. To Cu
Alternatively, the surface of the wiring 1 made of an alloy containing Cu as a main component
It differs from that of Example 1 in that it is treated with NH 3 plasma.
【００３１】NH3プラズマで配線の表面を処理すること
により、配線の表面はH2プラズマで処理した場合と同様
に還元されることに加え、配線表面には図５、６に示す
ように表面に薄い窒化銅膜８が形成される。この実施例
のものにあっては、この後に同一チャンバ内でSiN 膜２
を形成するが、前述のようにSiN 膜２は還元性の雰囲気
中で形成されさらに配線表面には窒化銅８が存在するた
めに、配線は酸化されることはない。また、得られた製
品について、その配線表面のSIMS分析を行った結果を図
６に示す。図示のように、上記のような手段を講じた場
合に、絶縁膜中の窒素濃度が配線との界面で最も高くな
っており、そこからも、この実施例においては、SiN 膜
２と配線との接着性は一層向上することがわかる。By treating the surface of the wiring with NH 3 plasma, the surface of the wiring is reduced in the same manner as in the case of treatment with H 2 plasma, and in addition, the surface of the wiring is treated as shown in FIGS. Then, a thin copper nitride film 8 is formed. In the case of this embodiment, after that, the SiN film 2 is formed in the same chamber.
However, since the SiN film 2 is formed in a reducing atmosphere and the copper nitride 8 is present on the wiring surface as described above, the wiring is not oxidized. The results of SIMS analysis of the wiring surface of the obtained product are shown in FIG. As shown in the figure, when the above-mentioned means is taken, the nitrogen concentration in the insulating film is the highest at the interface with the wiring. From this, it can be seen that the SiN film 2 and the wiring are It can be seen that the adhesive property of is further improved.
【００３２】次に、本発明のさらに他の実施例（実施例
４）を説明する。この実施例は水素を含んだ雰囲気中で
成膜し、それにより形成した配線中にもある程度水素が
含有され、この水素によって配線表面を還元する点にお
いて、他の実施例（特に、実施例３）のものと異なって
いる。すなわち、この実施例において、まず、Si基板４
の上に熱酸化膜５を約500nm 厚に形成する。その上にMo
膜７を約100nm 厚にスパッタ法で形成する。さらにアル
ゴン(Ar)と水素(H2)の混合ガス雰囲気でスパッタ法によ
りCuまたはCu合金膜１を約 500nm形成する。その際、ガ
スの混合比はAr:H2=10:1で行うことが好ましいが、水素
が少なくとも0.1wt%以上含まれる雰囲気であれば下記に
示す一定の効果を奏することが可能である。このような
雰囲気でスパッタしたCuまたはCu合金膜１中には少なく
とも0.001wt%の水素が含まれる。その上にホトリソグラ
フィ技術によりレジストを形成し、 イオンミリング技術
を用いてCuまたはCu合金膜１とMo膜７をパターニングす
る。Next, still another embodiment (fourth embodiment) of the present invention will be described. In this example, a film is formed in an atmosphere containing hydrogen, and the wiring formed thereby contains hydrogen to some extent, and the hydrogen reduces the surface of the wiring. ) Different. That is, in this embodiment, first, the Si substrate 4
A thermal oxide film 5 having a thickness of about 500 nm is formed thereon. Mo on it
The film 7 is formed to a thickness of about 100 nm by the sputtering method. Further, a Cu or Cu alloy film 1 is formed to a thickness of about 500 nm by sputtering in a mixed gas atmosphere of argon (Ar) and hydrogen (H 2 ). At that time, it is preferable that the mixing ratio of the gases is Ar: H 2 = 10: 1, but the following effects can be obtained in an atmosphere containing at least 0.1 wt% of hydrogen. The Cu or Cu alloy film 1 sputtered in such an atmosphere contains at least 0.001 wt% hydrogen. A resist is formed thereon by a photolithography technique, and the Cu or Cu alloy film 1 and the Mo film 7 are patterned by using an ion milling technique.
【００３３】パターニング後レジストをCF4 とO2の混合
ガスを用いてプラズマアッシャを除去する。次にこの配
線を真空中で所定の条件で、好ましくは、450 ℃×30mi
n でアニールを行う。配線膜１内部の水素は配線表面ま
で拡散する。これによりレジスト除去時に酸化した配線
表面が還元される。アニールを行った後、 同一チャンバ
内でSiN 膜２を約100 nm形成する。前述の理由から配線
膜１の表面の酸化はほぼ生じない。その後、 ECR プラズ
マ装置を用いてSiO2膜３を約１μm 形成する。従来のEC
R-SiO2を用いた絶縁膜では使用するガスが100%酸素であ
るため通常この雰囲気中に曝され場合、CuまたはCu合金
膜１は酸化されてしまう。しかし、この実施例によれば
配線表面は薄いSiN 膜でおおわれているため配線表面の
酸化は生じない。After patterning, the plasma asher is removed from the resist using a mixed gas of CF 4 and O 2 . This wire is then placed in a vacuum under specified conditions, preferably 450 ° C x 30 mi.
Anneal at n. Hydrogen in the wiring film 1 diffuses to the wiring surface. As a result, the wiring surface that has been oxidized when the resist is removed is reduced. After annealing, a SiN film 2 of about 100 nm is formed in the same chamber. For the above reason, the surface of the wiring film 1 is hardly oxidized. After that, the SiO 2 film 3 is formed to a thickness of about 1 μm using an ECR plasma device. Conventional EC
Since the gas used in the insulating film using R-SiO 2 is 100% oxygen, the Cu or Cu alloy film 1 is usually oxidized when exposed to this atmosphere. However, according to this embodiment, since the wiring surface is covered with the thin SiN film, the wiring surface is not oxidized.
【００３４】図７は、本発明のさらに他の実施例（実施
例５）を示す断面図であり、上記した図５に基づく第３
の実施例を例にとり、その構成を多層配線構造としたも
のである。なお、１組の配線層及び絶縁膜層の形成プロ
セスは図２に示す実施例のものに準じて行う。この実施
例の半導体装置は、以下のようにして製造される。すな
わち、図２のｄに示されるようにSiO2膜３を約１μm の
厚さに形成後、エッチバックもしくはSpin On Glass(SO
G)技術を用いて平坦化を行う。平坦化後ホトリソグラフ
ィ技術によりレジストを形成し、 反応性イオンエッチン
グ(RIE) 技術を用いて絶縁膜へスルーホール９を形成す
る。エッチングガスはCF4と酸素の混合ガス(CF4:O2=1:
1)を使用する。この際CF4 のかわりにSF6 を使用しても
よい。FIG. 7 is a sectional view showing still another embodiment (fifth embodiment) of the present invention, which is the third embodiment based on FIG. 5 described above.
Taking the above example as an example, the structure is a multilayer wiring structure. The process of forming one set of wiring layer and insulating film layer is performed according to the embodiment shown in FIG. The semiconductor device of this embodiment is manufactured as follows. That is, as shown in FIG. 2d, after forming the SiO 2 film 3 to a thickness of about 1 μm, etch back or Spin On Glass (SO
G) Planarization is performed using the technology. After planarization, a resist is formed by the photolithography technique, and the through hole 9 is formed in the insulating film by the reactive ion etching (RIE) technique. The etching gas is a mixed gas of CF 4 and oxygen (CF 4 : O 2 = 1:
Use 1). At this time, SF 6 may be used instead of CF 4 .
【００３５】図８は、従来例における配線断面と実施例
５における配線表面のXPS 分析結果を示している。従
来、この種の反応性イオンエッチング(RIE) 技術を用い
た絶縁膜へのスルーホール９の形成にはエッチングガス
としてCF4 あるいはSF6 を単独で用いていたために、 エ
ッチングがスルーホール底部まで到達するとCuもしくは
Cuを主成分とする合金からなる配線１の表面に図8(a)に
示すようにフッ化物が形成されてしまい、 配線の信頼性
が低下してしまう不都合を有していた。FIG. 8 shows an XPS analysis result of the wiring cross section in the conventional example and the wiring surface in the fifth embodiment. Conventionally, CF 4 or SF 6 is used alone as an etching gas for forming the through hole 9 in the insulating film using this kind of reactive ion etching (RIE) technique, and therefore the etching reaches the bottom of the through hole. Then Cu or
As shown in FIG. 8 (a), fluoride is formed on the surface of the wiring 1 made of an alloy containing Cu as a main component, which has a disadvantage that the reliability of the wiring is reduced.
【００３６】この実施例においては、RIE を酸素を含ん
だ雰囲気で行うため配線表面には図8(b)に示すように酸
化物が形成され、フッ化物の形成が抑制できる。さら
に、 スルーホール形成後、H2プラズマ処理を行うことに
より形成した酸化物は除去できる。このスルーホールに
CVD 法によりCuを埋め込む。コンタクト部はH2プラズマ
処理されており、 かつCu/Cu であるため界面の問題（拡
散、 導通不良等）は生じない。In this embodiment, since RIE is performed in an atmosphere containing oxygen, an oxide is formed on the wiring surface as shown in FIG. 8 (b), and formation of fluoride can be suppressed. Further, the oxide formed by performing H 2 plasma treatment after forming the through hole can be removed. In this through hole
Cu is embedded by the CVD method. Since the contact part is H 2 plasma treated and is Cu / Cu, there are no interface problems (diffusion, poor conduction, etc.).
【００３７】本発明により製造される半導体装置は、上
述のようにその配線をすべてCuもしくはCuを主成分とす
る合金より形成することができるため、低抵抗化が実現
でき、１６Ｍ以降の６４Ｍ、２５６ＭのLSI 用の配線と
してCuを適用することが可能となる。In the semiconductor device manufactured according to the present invention, since all the wiring can be formed of Cu or an alloy containing Cu as a main component as described above, it is possible to realize low resistance, and 64M after 16M, Cu can be applied as wiring for 256M LSI.
【００３８】[0038]
【発明の効果】本発明においては、 配線層側壁の形状を
下部絶縁層の一部までつづいた構造とし、 かつ絶縁層を
薄い非酸化物層とこれより厚い酸化物層からなる2 層構
造とすることにより、 CuもしくはCuを主成分とする合金
からなる配線層の酸化を防止でき、 かつ配線と絶縁膜の
接着性も向上できる。さらにストレスによる絶縁層のク
ラックの発生を防止し、さらに応力による配線の膜剥が
れ、 ストレスマイグレーションによる断線等の問題も解
決しかつ配線の信頼性を向上させることができる。According to the present invention, the side wall of the wiring layer has a structure in which a part of the lower insulating layer is continued, and the insulating layer has a two-layer structure including a thin non-oxide layer and a thicker oxide layer. By doing so, it is possible to prevent the oxidation of the wiring layer made of Cu or an alloy containing Cu as a main component, and improve the adhesion between the wiring and the insulating film. Further, it is possible to prevent the occurrence of cracks in the insulating layer due to stress, solve problems such as film peeling of wiring due to stress, disconnection due to stress migration, and improve the reliability of wiring.
【図１】本発明の一実施例（実施例１）により形成した
半導体装置の電流方向に垂直な面の断面図。FIG. 1 is a cross-sectional view of a plane perpendicular to a current direction of a semiconductor device formed according to an example (Example 1) of the present invention.
【図２】実施例１における半導体装置の形成プロセスを
示す概念図。FIG. 2 is a conceptual diagram showing a process of forming a semiconductor device according to a first embodiment.
【図３】実施例１により形成した半導体装置の配線側壁
の形状と従来例との比較を示す断面図。FIG. 3 is a cross-sectional view showing a comparison between a wiring sidewall shape of the semiconductor device formed according to the first embodiment and a conventional example.
【図４】実施例２により形成した半導体装置の電流方向
に垂直な面の断面図。FIG. 4 is a cross-sectional view of a surface of a semiconductor device formed according to a second embodiment, which is perpendicular to a current direction.
【図５】実施例３により形成した半導体装置の電流方向
に垂直な面の断面図。FIG. 5 is a cross-sectional view of a surface of a semiconductor device formed according to a third embodiment, which is perpendicular to a current direction.
【図６】実施例３における配線表面のSIMS分析結果を示
す図。FIG. 6 is a diagram showing a result of SIMS analysis of a wiring surface in Example 3.
【図７】実施例５により形成した半導体装置の電流方向
に垂直な面の断面図。FIG. 7 is a cross-sectional view of a surface of a semiconductor device formed according to a fifth embodiment, which is perpendicular to a current direction.
【図８】実施例５における配線表面のXPS 分析結果を示
す図。FIG. 8 is a diagram showing a result of XPS analysis on a wiring surface in Example 5.
1 …主配線、2…非酸化物層、3…酸化物層、4…Si基板、5…
熱酸化膜、6…TiN 膜、 7…Mo膜、8…窒化物層、9…スルーホール1 ... Main wiring, 2 ... Non-oxide layer, 3 ... Oxide layer, 4 ... Si substrate, 5 ...
Thermal oxide film, 6 ... TiN film, 7 ... Mo film, 8 ... Nitride layer, 9 ... Through hole
Claims (16)
らなる配線層と絶縁層とが積層されてなる薄膜半導体装
置において、配線層の少なくとも１層はCuもしくはCuを
主成分とする合金からなり、絶縁層は前記配線層側より
非酸化物層、酸化物層が順次積層された構造であり、か
つ酸化物層の厚さは非酸化物層の厚さより厚いことを特
徴とする薄膜半導体装置。1. A thin-film semiconductor device comprising a wiring layer made of a conductive material and an insulating layer laminated on an insulating film of a semiconductor substrate, wherein at least one wiring layer is Cu or an alloy containing Cu as a main component. The insulating layer has a structure in which a non-oxide layer and an oxide layer are sequentially stacked from the wiring layer side, and the thickness of the oxide layer is thicker than that of the non-oxide layer. Semiconductor device.
て、非酸化物層は窒化シリコンまたは窒化アルミニウム
であり、酸化物層はSiO2,PSG,BPSG またはアルミナであ
ることを特徴とする薄膜半導体装置。2. The thin film semiconductor device according to claim 1, wherein the non-oxide layer is silicon nitride or aluminum nitride, and the oxide layer is SiO 2 , PSG, BPSG or alumina. ..
において、前記非酸化物層の厚さは10以上150nm 以下で
あることを特徴とする薄膜半導体装置。3. The thin film semiconductor device according to claim 1, wherein the non-oxide layer has a thickness of 10 or more and 150 nm or less.
導体装置において、 配線の側壁の形状は前記配線層下部
の該絶縁膜あるいは絶縁層の一部まで続いていることを
特徴とする薄膜半導体装置。4. The thin film semiconductor device according to claim 1, wherein the shape of the side wall of the wiring continues to the insulating film below the wiring layer or a part of the insulating layer. apparatus.
て、非酸化物層の厚さは、配線側壁の形状が続いている
該下部絶縁膜あるいは絶縁層に生じる段差より小さい厚
さであることを特徴とする薄膜半導体装置。5. The thin film semiconductor device according to claim 4, wherein the thickness of the non-oxide layer is smaller than a step generated in the lower insulating film or insulating layer where the shape of the wiring side wall continues. Characteristic thin film semiconductor device.
導体装置において、前記配線層と絶縁層との界面の少な
くとも一部に窒化銅膜が存在することを特徴とする薄膜
半導体装置。6. The thin film semiconductor device according to claim 1, wherein a copper nitride film is present on at least a part of an interface between the wiring layer and the insulating layer.
導体装置において、絶縁層は水素を含有しており、その
濃度が前記配線層との界面でもっとも高いことを特徴と
する薄膜半導体装置。7. The thin film semiconductor device according to claim 1, wherein the insulating layer contains hydrogen, and the concentration of hydrogen is highest at the interface with the wiring layer.
導体装置において、絶縁層中の窒素は膜厚方向に濃度勾
配を有し、 前記配線層との界面で濃度がもっとも高いこ
とを特徴とする薄膜半導体装置。8. The thin film semiconductor device according to claim 1, wherein nitrogen in the insulating layer has a concentration gradient in the film thickness direction, and the concentration is highest at the interface with the wiring layer. Thin film semiconductor device.
導体装置において、前記非酸化物層はさらに酸素を含有
しており、その濃度が0.05wt% 以下であることを特徴と
する薄膜半導体装置。9. The thin film semiconductor device according to claim 1, wherein the non-oxide layer further contains oxygen, and the concentration thereof is 0.05 wt% or less. ..
導体装置において、配線層の酸素濃度が、0.05wt% 以下
であることを特徴とする薄膜半導体装置。10. The thin film semiconductor device according to claim 1, wherein the wiring layer has an oxygen concentration of 0.05 wt% or less.
半導体装置において、配線層はさらに水素を有してお
り、その濃度は0.001wt%以上１wt% 以下であることを特
徴とする薄膜半導体装置。11. The thin film semiconductor device according to claim 1, wherein the wiring layer further contains hydrogen, and the concentration thereof is 0.001 wt% or more and 1 wt% or less. ..
層はCuもしくはCuを主成分とする合金からなる導電性物
質からなる配線層を形成する工程と、該配線層に対し絶
縁層を積層する工程とを有する薄膜半導体装置の製造方
法において、該絶縁層を積層する工程は、非酸化物を形
成する工程および該非酸化物層に対しさらに酸化物層を
該非酸化物層の厚さより厚く形成する工程とを有するを
特徴とする薄膜半導体装置の製造方法。12. At least one on the insulating film of the semiconductor substrate.
In the method for manufacturing a thin film semiconductor device, the layer includes a step of forming a wiring layer made of a conductive material made of Cu or an alloy containing Cu as a main component, and a step of laminating an insulating layer on the wiring layer. The method for manufacturing a thin film semiconductor device, wherein the step of stacking layers includes the step of forming a non-oxide and the step of further forming an oxide layer thicker than the thickness of the non-oxide layer with respect to the non-oxide layer. ..
H2もしくはNH3 プラズマ処理する工程をさらに有し、該
工程の後に、大気に接すること無く非酸化物層を形成す
ることを特徴とする、請求項１２記載の薄膜半導体装置
の製造方法。13. The wiring surface is formed before forming the non-oxide layer.
13. The method for manufacturing a thin film semiconductor device according to claim 12, further comprising a step of performing a H 2 or NH 3 plasma treatment, and after the step, the non-oxide layer is formed without contact with the atmosphere.
水素の混合ガスを用いたスパッタ法によりCuもしくはCu
を主成分とする合金からなる配線層を形成すると共に、
さらに配線形成後にアニールを行う工程をさらに有する
ことを特徴とする請求項１２ないし１３いずれか記載の
薄膜半導体装置の製造方法。14. Cu or Cu is formed by a sputtering method using a mixed gas of argon and hydrogen containing 1% or more and 10% or less of hydrogen.
While forming a wiring layer made of an alloy containing as a main component,
14. The method of manufacturing a thin film semiconductor device according to claim 12, further comprising a step of annealing after forming the wiring.
ッチングを行うことによりスルーホールを形成する工
程、スルーホール形成後、 該配線表面をH2もしくはNH3
プラズマ処理した後にスルーホールを埋め込む工程、と
をさらに有することを特徴とする請求項１２ないし１４
いずれか記載の薄膜半導体装置の形成方法。15. A step of forming a through hole by performing reactive ion etching in an atmosphere containing oxygen, and after forming the through hole, the wiring surface is covered with H 2 or NH 3
15. The step of filling a through hole after the plasma treatment is further included.
7. A method for forming a thin film semiconductor device according to any one of the above.
とする請求項１ないし１１いずれか記載の半導体装置。16. The semiconductor device according to claim 1, wherein the wiring layer is an LSI wiring layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30800691A JPH05144811A (en) | 1991-11-22 | 1991-11-22 | Thin film semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30800691A JPH05144811A (en) | 1991-11-22 | 1991-11-22 | Thin film semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144811A true JPH05144811A (en) | 1993-06-11 |
Family
ID=17975760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30800691A Pending JPH05144811A (en) | 1991-11-22 | 1991-11-22 | Thin film semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144811A (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000165002A (en) * | 1998-11-26 | 2000-06-16 | Furontekku:Kk | Electronic device board therefor, its manufacture and electronic device |
| US6255217B1 (en) | 1999-01-04 | 2001-07-03 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| JP2002526916A (en) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | In situ deposition of low-κ silicon carbide barrier layers, etch stop and anti-reflective coatings for damascene applications |
| JP2002530845A (en) * | 1998-11-17 | 2002-09-17 | アプライド マテリアルズ インコーポレイテッド | Removal of oxides or other reducible contaminants from substrates by plasma treatment |
| JP2003530694A (en) * | 2000-04-11 | 2003-10-14 | マイクロン テクノロジー インコーポレイテッド | Use of aluminum nitride as a copper protective layer and thermal conductor |
| JP2007065689A (en) * | 2006-11-15 | 2007-03-15 | Lg Philips Lcd Co Ltd | Substrate for electronic equipment and its manufacturing method, and electronic equipment |
| JP2008066450A (en) * | 2006-09-06 | 2008-03-21 | Rohm Co Ltd | Semiconductor device |
| JP2009290073A (en) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| WO2011125928A1 (en) * | 2010-04-01 | 2011-10-13 | ローム株式会社 | Semiconductor device and method for manufacturing same |
| US8183150B2 (en) | 1998-11-17 | 2012-05-22 | Applied Materials, Inc. | Semiconductor device having silicon carbide and conductive pathway interface |
| JP2017503432A (en) * | 2014-01-15 | 2017-01-26 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | An electronic acoustic filter and a method for manufacturing an electronic acoustic filter. |
| US9780032B2 (en) | 2015-12-25 | 2017-10-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
| KR20180100772A (en) * | 2017-03-02 | 2018-09-12 | 주성엔지니어링(주) | Semiconductor device and method the same |
-
1991
- 1991-11-22 JP JP30800691A patent/JPH05144811A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002526916A (en) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | In situ deposition of low-κ silicon carbide barrier layers, etch stop and anti-reflective coatings for damascene applications |
| JP2010212694A (en) * | 1998-11-17 | 2010-09-24 | Applied Materials Inc | Removal of oxide or other reducible contaminants from substrate by plasma treatment |
| JP2002530845A (en) * | 1998-11-17 | 2002-09-17 | アプライド マテリアルズ インコーポレイテッド | Removal of oxides or other reducible contaminants from substrates by plasma treatment |
| US8183150B2 (en) | 1998-11-17 | 2012-05-22 | Applied Materials, Inc. | Semiconductor device having silicon carbide and conductive pathway interface |
| JP4901004B2 (en) * | 1998-11-17 | 2012-03-21 | アプライド マテリアルズ インコーポレイテッド | Method for removing copper oxide on a substrate surface |
| JP2000165002A (en) * | 1998-11-26 | 2000-06-16 | Furontekku:Kk | Electronic device board therefor, its manufacture and electronic device |
| US6255217B1 (en) | 1999-01-04 | 2001-07-03 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| US6261951B1 (en) | 1999-01-04 | 2001-07-17 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| US6593660B2 (en) | 1999-01-04 | 2003-07-15 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| JP2003530694A (en) * | 2000-04-11 | 2003-10-14 | マイクロン テクノロジー インコーポレイテッド | Use of aluminum nitride as a copper protective layer and thermal conductor |
| JP2008066450A (en) * | 2006-09-06 | 2008-03-21 | Rohm Co Ltd | Semiconductor device |
| JP4593551B2 (en) * | 2006-11-15 | 2010-12-08 | エルジー ディスプレイ カンパニー リミテッド | Electronic device substrate, method for manufacturing the same, and electronic device |
| JP2007065689A (en) * | 2006-11-15 | 2007-03-15 | Lg Philips Lcd Co Ltd | Substrate for electronic equipment and its manufacturing method, and electronic equipment |
| JP2009290073A (en) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | Semiconductor device and manufacturing method thereof |
| WO2011125928A1 (en) * | 2010-04-01 | 2011-10-13 | ローム株式会社 | Semiconductor device and method for manufacturing same |
| US9425147B2 (en) | 2010-04-01 | 2016-08-23 | Rohm Co., Ltd. | Semiconductor device |
| JP2017503432A (en) * | 2014-01-15 | 2017-01-26 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | An electronic acoustic filter and a method for manufacturing an electronic acoustic filter. |
| US9780032B2 (en) | 2015-12-25 | 2017-10-03 | Shinko Electric Industries Co., Ltd. | Wiring substrate |
| KR20180100772A (en) * | 2017-03-02 | 2018-09-12 | 주성엔지니어링(주) | Semiconductor device and method the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3648480B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100319588B1 (en) | Method for forming interconnection structure | |
| KR100790452B1 (en) | Method for forming multi layer metal wiring of semiconductor device using damascene process | |
| JPH05144811A (en) | Thin film semiconductor device and manufacture thereof | |
| JPH0936230A (en) | Manufacture of semiconductor device | |
| US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
| JP2002203899A (en) | Method for forming copper interconnection structure | |
| JPH10256372A (en) | Manufacture of semiconductor device | |
| JPH09172017A (en) | Semiconductor device manufacturing method | |
| JP3339901B2 (en) | Semiconductor device having a multilayer wiring structure and method of manufacturing the same | |
| JP4752108B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100399066B1 (en) | Method for aluminium-alloy in semiconductor device | |
| JPH10209276A (en) | Wiring forming method | |
| JP2874216B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0629410A (en) | Semiconductor device and its manufacture | |
| JPH08115979A (en) | Formation of multilayer wiring | |
| JP4152164B2 (en) | Manufacturing method of semiconductor device | |
| US20030032271A1 (en) | Method for making a semiconductor device having copper conductive layers | |
| JPH08111455A (en) | Formation of wiring | |
| JPH11265934A (en) | Forming method of connecting part | |
| KR20000045351A (en) | Method for forming metal wiring contact | |
| JP2674473B2 (en) | Wiring structure | |
| JP3378693B2 (en) | Method for manufacturing semiconductor device | |
| JPH06244187A (en) | Manufacture of semiconductor device | |
| JPH11204644A (en) | Semiconductor device and its manufacture |