JP2544921B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JP2544921B2 JP2544921B2 JP62072211A JP7221187A JP2544921B2 JP 2544921 B2 JP2544921 B2 JP 2544921B2 JP 62072211 A JP62072211 A JP 62072211A JP 7221187 A JP7221187 A JP 7221187A JP 2544921 B2 JP2544921 B2 JP 2544921B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- forming
- metal
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体装置の電極形成方法に関し、特に表
面保護絶縁膜に覆われた金属配線層から外部へ接続する
電極の形成方法に関するものである。
面保護絶縁膜に覆われた金属配線層から外部へ接続する
電極の形成方法に関するものである。
［従来の技術］ 表面保護絶縁膜を有する半導体素子を電気的に不良解
析するとき、半導体素子内部から電気的に接続された解
析用の電極を、表面保護絶縁膜上へ新たに形成する必要
がしばしば起きる。特に解析しようとする半導体素子
が、外部リード端子やボンディングパッドを有しない場
合や、外部リード端子やボンディングパッドがあっても
外部リード端子やボンディングパッドからの入力・出力
信号だけでは不十分で、半導体素子の内部回路と入力・
出力信号の授受を行ないたい場合に、こうした解析用の
電極を形成する必要が生じる。
析するとき、半導体素子内部から電気的に接続された解
析用の電極を、表面保護絶縁膜上へ新たに形成する必要
がしばしば起きる。特に解析しようとする半導体素子
が、外部リード端子やボンディングパッドを有しない場
合や、外部リード端子やボンディングパッドがあっても
外部リード端子やボンディングパッドからの入力・出力
信号だけでは不十分で、半導体素子の内部回路と入力・
出力信号の授受を行ないたい場合に、こうした解析用の
電極を形成する必要が生じる。
半導体素子を構成するたとえば金属配線などのパター
ン寸法とパターン間隙寸法の大きいときには、表面保護
絶縁膜の一部もしくは全部を除去してたとえば金属配線
などを露出させた後、探針（プローバ）を金属配線へ直
接に接触させ、内部回路と入力・出力信号の授受ができ
た。しかし半導体素子が高集積かつ複雑な構造となっ
て、たとえば金属配線などのパターン寸法とパターン間
隙寸法が極めて小さくなっている現在では、これらの寸
法が探針（プローバ）の先端寸法よりずっと小さいた
め、不良解析するとき探針（プローバ）の先端がたとえ
ば金属配線などに損傷を与えるなどの障害を生じ、半導
体素子の不良解析が困難になってきている。そこで探針
（プローバ）の先端寸法よりも大きい形状寸法を有し、
かつ内部回路と電気的に接続された解析用の電極を表面
保護絶縁膜の上に形成し、この電極と探針（プローバ）
とを接触させて内部回路と入力・出力信号の授受を行な
う方法がとられている。
ン寸法とパターン間隙寸法の大きいときには、表面保護
絶縁膜の一部もしくは全部を除去してたとえば金属配線
などを露出させた後、探針（プローバ）を金属配線へ直
接に接触させ、内部回路と入力・出力信号の授受ができ
た。しかし半導体素子が高集積かつ複雑な構造となっ
て、たとえば金属配線などのパターン寸法とパターン間
隙寸法が極めて小さくなっている現在では、これらの寸
法が探針（プローバ）の先端寸法よりずっと小さいた
め、不良解析するとき探針（プローバ）の先端がたとえ
ば金属配線などに損傷を与えるなどの障害を生じ、半導
体素子の不良解析が困難になってきている。そこで探針
（プローバ）の先端寸法よりも大きい形状寸法を有し、
かつ内部回路と電気的に接続された解析用の電極を表面
保護絶縁膜の上に形成し、この電極と探針（プローバ）
とを接触させて内部回路と入力・出力信号の授受を行な
う方法がとられている。
第3A図〜第3E図は従来の半導体装置の電極形成方法を
示す概略工程断面図である。以下、図を参照して形成方
法について説明する。
示す概略工程断面図である。以下、図を参照して形成方
法について説明する。
一導電形式の基板110に不純物拡散領域としてソース
（ドレイン）121、およびドレイン（ソース）122が形成
され基板110との境界がpn接合131、132となっている。
ソース（ドレイン）121とドレイン（ソース）122との間
のチャンネル領域となるべき部分の基板110上にゲート
酸化膜123を介してゲート電極124が形成されてMOSトラ
ンジスタ120を構成している。ゲート電極124、ソース
（ドレイン）121およびドレイン（ソース）122にそれぞ
れコンタクトをとるべく金属配線１が個々に接続され、
基板110や配線同志は絶縁膜140で絶縁分離されている。
以上のように構成された半導体装置の表面全体が表面保
護絶縁膜２で覆われ、表面の平坦化および外部からの汚
染物の侵入防止が図られている。
（ドレイン）121、およびドレイン（ソース）122が形成
され基板110との境界がpn接合131、132となっている。
ソース（ドレイン）121とドレイン（ソース）122との間
のチャンネル領域となるべき部分の基板110上にゲート
酸化膜123を介してゲート電極124が形成されてMOSトラ
ンジスタ120を構成している。ゲート電極124、ソース
（ドレイン）121およびドレイン（ソース）122にそれぞ
れコンタクトをとるべく金属配線１が個々に接続され、
基板110や配線同志は絶縁膜140で絶縁分離されている。
以上のように構成された半導体装置の表面全体が表面保
護絶縁膜２で覆われ、表面の平坦化および外部からの汚
染物の侵入防止が図られている。
まず、解析用電極を接続しようとする金属配線１の接
続箇所11上方の表面保護絶縁膜２に局部的に集束イオン
・ビーム３を照射する（第3A図参照）。
続箇所11上方の表面保護絶縁膜２に局部的に集束イオン
・ビーム３を照射する（第3A図参照）。
集束イオン・ビーム３が照射されると、表面保護絶縁
膜２の構成原子がスパッタリング現象によって飛散して
掘削され（第3B図参照）、この掘削を所望の金属配線１
が露出するまで、すなわち電気的な接続に必要な深さま
で続けられて、表面保護絶縁膜２に所定の開口が形成さ
れる（第3C図参照）。
膜２の構成原子がスパッタリング現象によって飛散して
掘削され（第3B図参照）、この掘削を所望の金属配線１
が露出するまで、すなわち電気的な接続に必要な深さま
で続けられて、表面保護絶縁膜２に所定の開口が形成さ
れる（第3C図参照）。
次に、イオン・ビームの照射によって金属を分解生成
するガス状もしくは蒸気状の金属化合物31を供給しつ
つ、掘削せる箇所、すなわち接続箇所11を含みかつ形成
しようとする解析用電極の形状寸法範囲内を集束イオン
・ビーム３にて照射し、生成金属６の被膜を形成させる
（第3D図参照）。
するガス状もしくは蒸気状の金属化合物31を供給しつ
つ、掘削せる箇所、すなわち接続箇所11を含みかつ形成
しようとする解析用電極の形状寸法範囲内を集束イオン
・ビーム３にて照射し、生成金属６の被膜を形成させる
（第3D図参照）。
そして、所定の形状寸法および厚みの生成金属６の被
膜が形成されたならば、集束イオン・ビーム３の照射と
金属化合物31の供給は停止するが、この最終の工程で得
た生成金属６の被膜が解析用電極４である（第3E図参
照）。
膜が形成されたならば、集束イオン・ビーム３の照射と
金属化合物31の供給は停止するが、この最終の工程で得
た生成金属６の被膜が解析用電極４である（第3E図参
照）。
［発明が解決しようとする問題点］ しかし、上記の従来の電極形成方法には、以下の第4A
図〜第4C図で示すような欠点があった。
図〜第4C図で示すような欠点があった。
第4A図は従来の半導体装置の電極形成方法の欠点を説
明するための概略断面図である。
明するための概略断面図である。
第4A図においてはCmは解析用電極４の形成される前の
解析用電極４が接続しようとする金属配線１と基板110
との間の電気容量である。Ceは解析用電極４が形成され
た後の解析用電極４と接続した金属配線１を含めた解析
用電極４と基板110との間の電気容量である。Ibは集束
イオン・ビーム３のイオン電流である。Teは表面保護膜
２上の生成金属６による解析用電極４を形成するために
要した、金属化合物31を供給しつつ照射した集束イオン
・ビーム３の金属生成のイオン照射時間である。Veは基
板110と金属配線１を含めた解析用電極４との間の電位
差である。また、Vtは半導体素子が破壊を引き起こす限
界の電位差Veの値すなわち耐電圧値である。また32は集
束イオン・ビーム３の照射によって発生した２次電子で
ある。
解析用電極４が接続しようとする金属配線１と基板110
との間の電気容量である。Ceは解析用電極４が形成され
た後の解析用電極４と接続した金属配線１を含めた解析
用電極４と基板110との間の電気容量である。Ibは集束
イオン・ビーム３のイオン電流である。Teは表面保護膜
２上の生成金属６による解析用電極４を形成するために
要した、金属化合物31を供給しつつ照射した集束イオン
・ビーム３の金属生成のイオン照射時間である。Veは基
板110と金属配線１を含めた解析用電極４との間の電位
差である。また、Vtは半導体素子が破壊を引き起こす限
界の電位差Veの値すなわち耐電圧値である。また32は集
束イオン・ビーム３の照射によって発生した２次電子で
ある。
金属配線１を露出するまで表面保護絶縁膜２を掘削し
た後、集束イオン・ビーム３の照射により金属化合物31
を分解し、生成金属６の被膜の生成によって掘削せる箇
所、すなわち接続箇所11を含む解析用電極４となるべき
所定の形状寸法範囲内に解析用電極４を形成している
間、金属配線１に集束イオン・ビーム３のイオン電流Ib
が流れ込む。このイオン電流Ibの金属配線１への流れ込
みは、生成金属６の被膜が所定の形状寸法および厚みと
なって、解析用電極４が形成されるまで続く。したがっ
て、解析用電極４の形成が完了したTe時間後には、金属
配線１へ供給された電荷量QeはQe＝Ib・Teであって、基
板110からの金属配線の電位差VeはVe＝Qe/Ceとなる。そ
れゆえ同じIb、同じTeによる同じ電荷量Qeであっても、
小さい電気容量Ceほど電位差Veは大きい値となる。
た後、集束イオン・ビーム３の照射により金属化合物31
を分解し、生成金属６の被膜の生成によって掘削せる箇
所、すなわち接続箇所11を含む解析用電極４となるべき
所定の形状寸法範囲内に解析用電極４を形成している
間、金属配線１に集束イオン・ビーム３のイオン電流Ib
が流れ込む。このイオン電流Ibの金属配線１への流れ込
みは、生成金属６の被膜が所定の形状寸法および厚みと
なって、解析用電極４が形成されるまで続く。したがっ
て、解析用電極４の形成が完了したTe時間後には、金属
配線１へ供給された電荷量QeはQe＝Ib・Teであって、基
板110からの金属配線の電位差VeはVe＝Qe/Ceとなる。そ
れゆえ同じIb、同じTeによる同じ電荷量Qeであっても、
小さい電気容量Ceほど電位差Veは大きい値となる。
ところが、高集積化された半導体装置での、たとえば
MOSトランジスタ120、それを構成するソース（ドレイ
ン）121、ドレイン（ソース）122、ゲート電極124、金
属配線などのパターン寸法は極めて小さいことからCmは
比較的小さい。またゲート酸化膜123の厚みも極めて薄
く、ゲート酸化膜123の耐電圧値Vtも低い。また解析用
電極４そのものと基板110との間の電気容量は、両者間
の間隙がゲート酸化膜123よりも広いので、比較的小さ
く、Cmを含めたCeも比較的小さい。
MOSトランジスタ120、それを構成するソース（ドレイ
ン）121、ドレイン（ソース）122、ゲート電極124、金
属配線などのパターン寸法は極めて小さいことからCmは
比較的小さい。またゲート酸化膜123の厚みも極めて薄
く、ゲート酸化膜123の耐電圧値Vtも低い。また解析用
電極４そのものと基板110との間の電気容量は、両者間
の間隙がゲート酸化膜123よりも広いので、比較的小さ
く、Cmを含めたCeも比較的小さい。
こうした小さい電気容量Ceであると、通常のIb、Tbに
よる電荷量Qeでは電位差Veがすぐ耐電圧値Vtを越えてし
まい、半導体素子が破壊されていた。
よる電荷量Qeでは電位差Veがすぐ耐電圧値Vtを越えてし
まい、半導体素子が破壊されていた。
解析用電極４の寸法を、通常の探針（プローバ）の先
端を接触させるのに必要な寸法、たとえば80〜120μｍ
角としたとき、上記実施の方法ではほとんどの半導体素
子が破壊された。
端を接触させるのに必要な寸法、たとえば80〜120μｍ
角としたとき、上記実施の方法ではほとんどの半導体素
子が破壊された。
そこで、半導体素子の破壊を防ぐため、解析用電極４
の寸法を大きくして、Ceを大きくすることが考えられる
けれども、解析用電極４の寸法を大きくしようとすれ
ば、かえってTeが長くなり、QeそしてVeが増加し、結
局、VeがVtを越えて半導体素子を破壊いてしまうのであ
る。
の寸法を大きくして、Ceを大きくすることが考えられる
けれども、解析用電極４の寸法を大きくしようとすれ
ば、かえってTeが長くなり、QeそしてVeが増加し、結
局、VeがVtを越えて半導体素子を破壊いてしまうのであ
る。
特に通常の集束イオン・ビーム３はプラスイオンのビ
ームであるから、集束イオン・ビーム３の照射に伴なっ
て発生する２次電子32による２次電子電流Iseとイオン
電流Ibの流れる方向は同じ方向であり、電位差VeはVe＝
（Ib＋Ise）・Te/Ceとなって、上述のVeより大きく半導
体素子はより一層破壊されやすい。
ームであるから、集束イオン・ビーム３の照射に伴なっ
て発生する２次電子32による２次電子電流Iseとイオン
電流Ibの流れる方向は同じ方向であり、電位差VeはVe＝
（Ib＋Ise）・Te/Ceとなって、上述のVeより大きく半導
体素子はより一層破壊されやすい。
すなわち、第4B図に示す例では生成金属６の被膜が所
定の形状寸法および厚みとなるまで集束イオン・ビーム
３を照射している間に、生成金属６の被膜および金属配
線１と電気的に接続しているゲート電極124の電位がゲ
ート酸化膜124の耐圧値以上に上昇し、ゲート酸化膜124
が絶縁破壊（×印の箇所）を起こし、MOSトランジスタ1
20は動作しなくなる。
定の形状寸法および厚みとなるまで集束イオン・ビーム
３を照射している間に、生成金属６の被膜および金属配
線１と電気的に接続しているゲート電極124の電位がゲ
ート酸化膜124の耐圧値以上に上昇し、ゲート酸化膜124
が絶縁破壊（×印の箇所）を起こし、MOSトランジスタ1
20は動作しなくなる。
また、第4C図に示す例では、金属配線１と電気的に接
続されたソース（ドレイン）121の電位がpn接合131の耐
圧値以上に上昇し、pn接合131が破壊されてMOSトランジ
スタ120が動作しなくなる。
続されたソース（ドレイン）121の電位がpn接合131の耐
圧値以上に上昇し、pn接合131が破壊されてMOSトランジ
スタ120が動作しなくなる。
このように従来の電極形成方法では、解析しようとす
る半導体素子を破壊しやすく、正しい不良解析を行なえ
なくなるという問題点があった。
る半導体素子を破壊しやすく、正しい不良解析を行なえ
なくなるという問題点があった。
この発明は、かかる問題点を解決するためになされた
もので、所望の範囲の電極が半導体素子の破壊のおそれ
なく確実に形成できる電極形成方法を提供することを目
的とする。
もので、所望の範囲の電極が半導体素子の破壊のおそれ
なく確実に形成できる電極形成方法を提供することを目
的とする。
［問題点を解決するための手段］ この発明に係る電極形成方法は、電極の形成工程の前
に表面保護絶縁膜上に導電膜を形成し、電極形成後その
下部以外の導電膜を除去するものである。
に表面保護絶縁膜上に導電膜を形成し、電極形成後その
下部以外の導電膜を除去するものである。
［作用］ 実施例に示す第1E図でもって、この発明の作用原理に
ついて説明する。
ついて説明する。
第1E図は従来の技術における第3D図に相当する工程を
示しているが、図に示すごとく表面保護絶縁膜２上に導
電膜として金属被膜５が形成されている。他は第3D図と
同様である。
示しているが、図に示すごとく表面保護絶縁膜２上に導
電膜として金属被膜５が形成されている。他は第3D図と
同様である。
第１の金属被膜５の範囲領域は第２の金属被膜である
生成金属６の被膜の範囲領域よりも大きく、第１の金属
被膜５の上に第２の金属被膜である生成金属６があり、
両者は電気的に導通状態にある。Caは基板110と金属配
線１を含めた第２の金属被膜である生成金属６の被膜お
よび第１の金属被膜である金属被膜５との間の電気容量
である。
生成金属６の被膜の範囲領域よりも大きく、第１の金属
被膜５の上に第２の金属被膜である生成金属６があり、
両者は電気的に導通状態にある。Caは基板110と金属配
線１を含めた第２の金属被膜である生成金属６の被膜お
よび第１の金属被膜である金属被膜５との間の電気容量
である。
Caの値は第１の金属被膜５の範囲寸法から容易に理解
されるように、第4A図でもって説明したCeの値よりも大
きい。したがって、第3D図でもって説明した従来の方法
と同じIb・同じIse、同じTeによる同じ電荷量Qeであっ
ても、従来の方法による電気容量Ceの場合の電位差Ve
（Ve＝Qe/Ce＝Ib・Te/Ce、２次電子32を考慮したときは
Ve＝（Ib＋Ise）・Te/Ce）よりも、第１の金属被膜５の
上に第２の金属被膜である生成金属６があって、電気容
量Caが作り出されている第1E図の場合の電位差Va（Va＝
Qe/Ca＝Ib・Te/Ca、２次電子32を考慮したときはVa＝
（Ib＋Ise）・Te/Ca）の方が小さい。したがって、この
発明の場合、解析用電極４の形状寸法となるまでの生成
金属６を集束イオン・ビーム３の照射によって金属化合
物31を分解させ続けても、金属配線１を含めた第２の金
属被膜である生成金属６の被膜および第１の金属被膜で
ある金属被膜５の電位差の増加は従来の場合よりも少な
くなり、その電位差Vaは耐電圧値Vtを越えることが少な
くなって、半導体素子が破壊されることが少なくなる。
そして第１の金属被膜５を、たとえばチップやウエハ全
面など半導体素子全面にわたって被覆するなどできるだ
け広い領域で表面保護絶縁膜２の上に被覆しておけば、
第２の金属被膜である生成金属６の被膜、すなわち解析
用電極４の形成過程において、全く半導体素子は破壊さ
れなくなる。
されるように、第4A図でもって説明したCeの値よりも大
きい。したがって、第3D図でもって説明した従来の方法
と同じIb・同じIse、同じTeによる同じ電荷量Qeであっ
ても、従来の方法による電気容量Ceの場合の電位差Ve
（Ve＝Qe/Ce＝Ib・Te/Ce、２次電子32を考慮したときは
Ve＝（Ib＋Ise）・Te/Ce）よりも、第１の金属被膜５の
上に第２の金属被膜である生成金属６があって、電気容
量Caが作り出されている第1E図の場合の電位差Va（Va＝
Qe/Ca＝Ib・Te/Ca、２次電子32を考慮したときはVa＝
（Ib＋Ise）・Te/Ca）の方が小さい。したがって、この
発明の場合、解析用電極４の形状寸法となるまでの生成
金属６を集束イオン・ビーム３の照射によって金属化合
物31を分解させ続けても、金属配線１を含めた第２の金
属被膜である生成金属６の被膜および第１の金属被膜で
ある金属被膜５の電位差の増加は従来の場合よりも少な
くなり、その電位差Vaは耐電圧値Vtを越えることが少な
くなって、半導体素子が破壊されることが少なくなる。
そして第１の金属被膜５を、たとえばチップやウエハ全
面など半導体素子全面にわたって被覆するなどできるだ
け広い領域で表面保護絶縁膜２の上に被覆しておけば、
第２の金属被膜である生成金属６の被膜、すなわち解析
用電極４の形成過程において、全く半導体素子は破壊さ
れなくなる。
［実施例］ 第1A図〜第1G図はこの発明の一実施例を示す概略工程
断面図である。
断面図である。
以下、図を参照してこの発明の形成方法について説明
する。
する。
一導電形式の基板110に不純物拡散領域としてソース
（ドレイン）121、およびドレイン（ソース）122が形成
され基板110の境界がpn接合131、132となっている。ソ
ース（ドレイン）121とドレイン（ソース）122との間の
チャンネル領域となるべき部分の基板110上にゲート酸
化膜123を介してゲート電極124が形成されてMOSトラン
ジスタ120を構成している。ゲート電極４、ソース（ド
レイン）121およびドレイン（ソース）122にそれぞれに
コンタクトをとるべく金属配線１が個々に接続され、基
板110や配線同志は絶縁膜140で絶縁分離されている。以
上のように構成された半導体装置の表面全体が表面保護
絶縁膜２で覆われ、表面の平坦化および外部からの汚染
物の侵入防止が図られている（第1A図参照）。
（ドレイン）121、およびドレイン（ソース）122が形成
され基板110の境界がpn接合131、132となっている。ソ
ース（ドレイン）121とドレイン（ソース）122との間の
チャンネル領域となるべき部分の基板110上にゲート酸
化膜123を介してゲート電極124が形成されてMOSトラン
ジスタ120を構成している。ゲート電極４、ソース（ド
レイン）121およびドレイン（ソース）122にそれぞれに
コンタクトをとるべく金属配線１が個々に接続され、基
板110や配線同志は絶縁膜140で絶縁分離されている。以
上のように構成された半導体装置の表面全体が表面保護
絶縁膜２で覆われ、表面の平坦化および外部からの汚染
物の侵入防止が図られている（第1A図参照）。
次に、第1B図で示す半導体素子の表面保護絶縁膜２の
上へ、解析用電極４と電気的に接続しようとするたとえ
ば金属配線１の接続箇所11の上を含む広い領域範囲にわ
たり、図に示すごとく第１の金属被覆５を被覆する。第
１の金属被膜５の被覆は、この被覆過程において半導体
素子を電気的に破壊しないように、たとえば公知の蒸着
法やスパッタリング法などのような非荷電性もしくは弱
荷電性の金属付着手段でもって、たとえば金（Au）被膜
を厚み10nmで半導体素子全面にわたって表面保護絶縁膜
２を被覆する。
上へ、解析用電極４と電気的に接続しようとするたとえ
ば金属配線１の接続箇所11の上を含む広い領域範囲にわ
たり、図に示すごとく第１の金属被覆５を被覆する。第
１の金属被膜５の被覆は、この被覆過程において半導体
素子を電気的に破壊しないように、たとえば公知の蒸着
法やスパッタリング法などのような非荷電性もしくは弱
荷電性の金属付着手段でもって、たとえば金（Au）被膜
を厚み10nmで半導体素子全面にわたって表面保護絶縁膜
２を被覆する。
続いて、第1C図に示すごとく、解析用電極４を形成し
ようとする接続箇所11の上を含む第１の金属被膜５と表
面保護絶縁膜２へ集束イオン・ビーム３を照射し、第１
の金属被膜５および表面保護絶縁膜２の構成する各々の
原子をスパッタリング現象によって飛散せしめ、第１の
金属被膜５と表面保護絶縁膜２を掘削する。集束イオン
・ビーム３としては、たとえばイオン・ビーム・エネル
ギ30KeV、イオン・ビーム電流400〜100pAのガリウムイ
オン（Ga+）を用いる。この集束イオン・ビーム３によ
れば、たとえば酸化シリコン（SiO2）膜、窒化シリコン
（Si3N4）膜、リンシリケートガラス（PSG）膜など、ま
たはこれらの多層膜などの表面保護絶縁膜２を掘削でき
る。この掘削は接続箇所11の金属配線１が露出するま
で、いわゆる電気的な接続に必要な深さとなるまで続け
た後、集束イオン・ビーム３の照射を停止し、表面保護
絶縁膜２の掘削を終了する。この集束イオン・ビーム３
による掘削の状態が第1D図である。
ようとする接続箇所11の上を含む第１の金属被膜５と表
面保護絶縁膜２へ集束イオン・ビーム３を照射し、第１
の金属被膜５および表面保護絶縁膜２の構成する各々の
原子をスパッタリング現象によって飛散せしめ、第１の
金属被膜５と表面保護絶縁膜２を掘削する。集束イオン
・ビーム３としては、たとえばイオン・ビーム・エネル
ギ30KeV、イオン・ビーム電流400〜100pAのガリウムイ
オン（Ga+）を用いる。この集束イオン・ビーム３によ
れば、たとえば酸化シリコン（SiO2）膜、窒化シリコン
（Si3N4）膜、リンシリケートガラス（PSG）膜など、ま
たはこれらの多層膜などの表面保護絶縁膜２を掘削でき
る。この掘削は接続箇所11の金属配線１が露出するま
で、いわゆる電気的な接続に必要な深さとなるまで続け
た後、集束イオン・ビーム３の照射を停止し、表面保護
絶縁膜２の掘削を終了する。この集束イオン・ビーム３
による掘削の状態が第1D図である。
さらに、第1E図に示すごとく、集束イオン・ビーム３
の照射を受けると金属を分解生成するガス状もしくは蒸
気状の金属化合物31を供給しつつ、掘削せる箇所すなわ
ち接続箇所11を含みかつ形成しようとする解析用電極４
の形状寸法範囲内を集束イオン・ビーム３にて照射し、
生成金属６の被膜を形成させる。そして所定の形状寸法
および厚みの生成金属６の被膜が形成されたならば、集
束イオン・ビーム３の照射と金属化合物31の供給を停止
する。金属化合物31としては、たとえば炭酸タングステ
ン（Ｗ（CO3）６）を用いる。この例示の金属化合物31
と、イオン・ビーム・エネルギ30KeV、イオン・ビーム
電流100pA〜2nA、ガリウムイオン（Ga+）の集束イオン
・ビーム３とによれば第２の金属被膜の生成金属６とし
て解析用電極４として十分な厚み100nmのタングステン
（Ｗ）を生成することができる。金属化合物31として炭
酸モリブデン（Mo（CO3）６）が生成される。この工程
を終わったときの状態を示すのが第1F図である。
の照射を受けると金属を分解生成するガス状もしくは蒸
気状の金属化合物31を供給しつつ、掘削せる箇所すなわ
ち接続箇所11を含みかつ形成しようとする解析用電極４
の形状寸法範囲内を集束イオン・ビーム３にて照射し、
生成金属６の被膜を形成させる。そして所定の形状寸法
および厚みの生成金属６の被膜が形成されたならば、集
束イオン・ビーム３の照射と金属化合物31の供給を停止
する。金属化合物31としては、たとえば炭酸タングステ
ン（Ｗ（CO3）６）を用いる。この例示の金属化合物31
と、イオン・ビーム・エネルギ30KeV、イオン・ビーム
電流100pA〜2nA、ガリウムイオン（Ga+）の集束イオン
・ビーム３とによれば第２の金属被膜の生成金属６とし
て解析用電極４として十分な厚み100nmのタングステン
（Ｗ）を生成することができる。金属化合物31として炭
酸モリブデン（Mo（CO3）６）が生成される。この工程
を終わったときの状態を示すのが第1F図である。
最後に、第１の金属被膜５を腐触し、かつ表面保護絶
縁膜２および第２の金属被膜の生成金属６を腐触しない
第１の金属被膜５の除去手段により、第２の金属膜の生
成金属６で覆われていない領域の第２の金属被覆５を除
去する。既に例示した表面保護絶縁膜２、第１の金属被
覆５、第２の金属被膜の生成金属５の場合における、第
１の金属被膜５の除去手段としては、四弗化炭素（C
F4）と酸素（O2）を混合したエッチングガスを使った、
公知のプラズマエッチング技術を用いる。この例示の除
去手段によれば、第１の金属被膜５のみを容易にエッチ
ングして除去できるだけでなく、第２の金属被膜の生成
金属６で覆われている第１の金属被膜５を侵さない。す
なわち、第２の金属被膜の生成金属６の被膜の下の第１
の金属被膜５に対するサイドエッチングが少なく、第２
の金属被膜の生成金属６の被膜の剥離が発生しない。
縁膜２および第２の金属被膜の生成金属６を腐触しない
第１の金属被膜５の除去手段により、第２の金属膜の生
成金属６で覆われていない領域の第２の金属被覆５を除
去する。既に例示した表面保護絶縁膜２、第１の金属被
覆５、第２の金属被膜の生成金属５の場合における、第
１の金属被膜５の除去手段としては、四弗化炭素（C
F4）と酸素（O2）を混合したエッチングガスを使った、
公知のプラズマエッチング技術を用いる。この例示の除
去手段によれば、第１の金属被膜５のみを容易にエッチ
ングして除去できるだけでなく、第２の金属被膜の生成
金属６で覆われている第１の金属被膜５を侵さない。す
なわち、第２の金属被膜の生成金属６の被膜の下の第１
の金属被膜５に対するサイドエッチングが少なく、第２
の金属被膜の生成金属６の被膜の剥離が発生しない。
以上の工程を経て得た第２の金属被膜の生成金属６の
被膜が第1G図に示す解析用電極４となる。
被膜が第1G図に示す解析用電極４となる。
なお、上記実施例におけるガリウムイオン（Ga+）で
は、ビーム径0.3μｍの集束イオン・ビーム３が容易に
得られるから、最近の高集積化された半導体装置におけ
る極薄の金属配線１へ簡単に電気的接続を行なえる。ま
た集束イオン・ビーム３は容易に偏向・走査できるか
ら、集束イオン・ビーム３を所定の形状範囲で走査し
て、所望の形状寸法の解析用電極４を実現できる。
は、ビーム径0.3μｍの集束イオン・ビーム３が容易に
得られるから、最近の高集積化された半導体装置におけ
る極薄の金属配線１へ簡単に電気的接続を行なえる。ま
た集束イオン・ビーム３は容易に偏向・走査できるか
ら、集束イオン・ビーム３を所定の形状範囲で走査し
て、所望の形状寸法の解析用電極４を実現できる。
なお、上記実施例では接続箇所11として金属配線１を
示したが、接続箇所11は金属配線１だけでなく、単結晶
シリコン（Si）基板や単結晶または多結晶シリコン（S
i）膜の接続箇所11であっても解析用電極４を実現でき
る。
示したが、接続箇所11は金属配線１だけでなく、単結晶
シリコン（Si）基板や単結晶または多結晶シリコン（S
i）膜の接続箇所11であっても解析用電極４を実現でき
る。
第2A図〜第2I図はこの発明の他の発明の一実施例を示
す概略工程断面図である。
す概略工程断面図である。
以下、図を参照してこの発明の形成方法について説明
する。
する。
第2A図および第2B図は第1A図および第1B図に対応する
もので、全く同一であるので説明を省略する。
もので、全く同一であるので説明を省略する。
次に第2C図に示すごとく、続続箇所11の上を含む第１
の金属被膜５の上へ金属化合物31を供給しつつ、形成し
ようとする解析用電極４の形状寸法範囲内を集束イオン
・ビーム３にて照射し、生成金属６の被膜を形成させ
る。そして所定の形状寸法および厚みの生成金属６の被
膜が形成されたならば、集束イオン・ビーム３の照射と
金属化合物31の供給を停止する。この工程を終わったと
きの状態を示すのが第2D図である。
の金属被膜５の上へ金属化合物31を供給しつつ、形成し
ようとする解析用電極４の形状寸法範囲内を集束イオン
・ビーム３にて照射し、生成金属６の被膜を形成させ
る。そして所定の形状寸法および厚みの生成金属６の被
膜が形成されたならば、集束イオン・ビーム３の照射と
金属化合物31の供給を停止する。この工程を終わったと
きの状態を示すのが第2D図である。
次に、第2E図に示すごとく、集束イオン・ビーム３を
照射し、第２の金属被膜の生成金属６の被膜、第１の金
属被膜５および表面保護絶縁膜２を掘削する。この掘削
は接続箇所11の金属配線１が露出するまで、すなわち電
気的な接続に必要な深さとなるまで続けた後、集束イオ
ン・ビーム３の照射を停止し、表面保護絶縁膜２の掘削
を終わる。この集束イオン・ビーム３による掘削後の状
態が第2F図である。
照射し、第２の金属被膜の生成金属６の被膜、第１の金
属被膜５および表面保護絶縁膜２を掘削する。この掘削
は接続箇所11の金属配線１が露出するまで、すなわち電
気的な接続に必要な深さとなるまで続けた後、集束イオ
ン・ビーム３の照射を停止し、表面保護絶縁膜２の掘削
を終わる。この集束イオン・ビーム３による掘削後の状
態が第2F図である。
次に、第2G図に示すごとく、再び金属化合物31を供給
しつつ、掘削せる箇所および掘削せざる箇所の一部を含
む範囲内を、集束イオン・ビーム３にて照射し、埋め込
み生成金属61を形成させる。そして、埋め込み生成金属
61によって金属配線１と生成金属６の被膜が電気的接続
がなされるような、所定の形状寸法および厚みの埋め込
み生成金属61が形成されたならば、集束イオン・ビーム
３の照射と金属化合物31の供給を停止する。この工程を
終わったときの状態を示すのが第2H図である。
しつつ、掘削せる箇所および掘削せざる箇所の一部を含
む範囲内を、集束イオン・ビーム３にて照射し、埋め込
み生成金属61を形成させる。そして、埋め込み生成金属
61によって金属配線１と生成金属６の被膜が電気的接続
がなされるような、所定の形状寸法および厚みの埋め込
み生成金属61が形成されたならば、集束イオン・ビーム
３の照射と金属化合物31の供給を停止する。この工程を
終わったときの状態を示すのが第2H図である。
次に、第１の金属被覆５を腐触し、かつ表面保護絶縁
膜２、第２の金属被膜の生成金属６および埋め込み生成
金属61を腐蝕しない第１の金属被膜５の除去手段によ
り、第２の金属被膜の生成金属６および埋め込み生成金
属61で覆われていない領域の第１の金属被膜５を除去す
る。
膜２、第２の金属被膜の生成金属６および埋め込み生成
金属61を腐蝕しない第１の金属被膜５の除去手段によ
り、第２の金属被膜の生成金属６および埋め込み生成金
属61で覆われていない領域の第１の金属被膜５を除去す
る。
以上の工程を経た第２の金属被膜の生成金属６の被膜
および埋め込み生成金属61が第2I図に示す解析用電極４
を構成する。
および埋め込み生成金属61が第2I図に示す解析用電極４
を構成する。
この実施例では、金属配線１を接続箇所11にて露出さ
せた後の、金属化合物31の分解による埋め込み生成金属
61を行なう集束イオン・ビーム３のイオン照射時間Teが
前述の実施例におけるイオン照射時間Teよりも短いの
で、半導体装置の破壊がより一層少なくなる。
せた後の、金属化合物31の分解による埋め込み生成金属
61を行なう集束イオン・ビーム３のイオン照射時間Teが
前述の実施例におけるイオン照射時間Teよりも短いの
で、半導体装置の破壊がより一層少なくなる。
なお、埋め込み生成金属61は第２の金属被膜の生成金
属６と同じ種類であっても、異なった種類であっても差
支えない。
属６と同じ種類であっても、異なった種類であっても差
支えない。
また、上記両発明の実施例では、いずれも露出した金
属配線１上の電極の形成に金属化合物を供給しつつ集束
イオン・ビームの照射を用いているが、金属配線１の厚
さに余裕がある場合には金属化合物を供給せずにスパッ
タリング現象によって飛散する金属配線の構成原子を利
用して電極とすることも可能である。
属配線１上の電極の形成に金属化合物を供給しつつ集束
イオン・ビームの照射を用いているが、金属配線１の厚
さに余裕がある場合には金属化合物を供給せずにスパッ
タリング現象によって飛散する金属配線の構成原子を利
用して電極とすることも可能である。
さらに、上記両発明の実施例では、いずれも不良解析
用電極を対象としているが、他の用途の電極形成にも適
用できることは言うまでもない。
用電極を対象としているが、他の用途の電極形成にも適
用できることは言うまでもない。
［発明の効果］ この発明は以上説明したとおり、表面保護絶縁膜上に
導電膜を形成した後、電極を形成するので形成時におけ
る電極の容量が確実に増加して半導体装置の耐電圧に対
する金属配線の電位差の上昇が少なくなる結果、内部回
路の破壊のおそれが激減する効果を奏する。
導電膜を形成した後、電極を形成するので形成時におけ
る電極の容量が確実に増加して半導体装置の耐電圧に対
する金属配線の電位差の上昇が少なくなる結果、内部回
路の破壊のおそれが激減する効果を奏する。
第1A図〜第1G図はこの発明の一実施例を示す概略工程断
面図、第2A図〜第2I図はこの発明の他の発明の一実施例
を示す概略工程断面図、第3A図〜第3E図は従来の形成方
法による概略工程断面図、第4A図〜第4C図は従来の形成
方法による欠点を説明するための概略断面図である。 図において、１は金属配線、２は表面保護絶縁膜、３は
集束イオン・ビーム、４は解析電極、５は金属被膜、6,
61は生成金属、31は金属化合物、110は基板、140は絶縁
膜である。 なお、各図中同一符号は同一または相当部分を示す。
面図、第2A図〜第2I図はこの発明の他の発明の一実施例
を示す概略工程断面図、第3A図〜第3E図は従来の形成方
法による概略工程断面図、第4A図〜第4C図は従来の形成
方法による欠点を説明するための概略断面図である。 図において、１は金属配線、２は表面保護絶縁膜、３は
集束イオン・ビーム、４は解析電極、５は金属被膜、6,
61は生成金属、31は金属化合物、110は基板、140は絶縁
膜である。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 浩 伊丹市瑞原４丁目１番地 三菱電機株式 会社エル・エス・アイ研究所内 (56)参考文献 特開 昭61−245164（ＪＰ，Ａ) 特開 昭61−214538（ＪＰ，Ａ) 特開 昭56−35437（ＪＰ，Ａ) 特開 昭61−274345（ＪＰ，Ａ) 特開 昭63−152150（ＪＰ，Ａ) 特開 昭58−225651（ＪＰ，Ａ) 特開 昭51−97767（ＪＰ，Ａ) 特開 昭63−142825（ＪＰ，Ａ) 特開 昭62−229956（ＪＰ，Ａ) 特公 平７−60824（ＪＰ，Ｂ２) 米国特許4184909（ＵＳ，Ａ) 米国特許4948749（ＵＳ，Ａ) 米国特許5043290（ＵＳ，Ａ) 米国特許4962059（ＵＳ，Ａ) 米国特許4853341（ＵＳ，Ａ)
Claims (14)
- 【請求項１】半導体基板上に形成された絶縁膜に埋設し
ている導電部と外部とを接続する電極を形成する半導体
装置の電極形成方法であって、 前記半導体基板上に前記導電部を形成する工程と、 前記導電部を覆い、前記半導体基板上に前記絶縁膜を形
成する工程と、 前記絶縁膜上でかつ少なくとも前記導電部の上方に導電
膜を形成する工程と、 前記導電部の所望の位置上における前記絶縁膜および前
記導電膜を一部除去して、前記所望の位置の導電部を露
出させる工程と、 前記露出した導電部上を含み、前記導電膜上に所望の前
記電極を集束イオン・ビームの照射と前記集束イオン・
ビームの照射によって金属を分離生成するガス状または
蒸気状の金属化合物の供給とによって形成する工程と、 前記電極下を除き、前記導電膜を除去する工程とを備え
た、半導体装置の電極形成方法。 - 【請求項２】前記金属化合物は、炭酸タングステンまた
は炭酸モリブデンである、特許請求の範囲第１項記載の
半導体装置の電極形成方法。 - 【請求項３】前記絶縁膜および導電膜の一部は、集束イ
オン・ビームの照射によって除去する、特許請求の範囲
第１項または第２項記載の半導体装置の電極形成方法。 - 【請求項４】前記導電膜は、蒸着法またはスパッタリン
グ法によって形成される、特許請求の範囲第１項、第２
項または第３項記載の半導体装置の電極形成方法。 - 【請求項５】前記導電膜は、金である、特許請求の範囲
第４項記載の半導体装置の電極形成方法。 - 【請求項６】前記電極下を除いた前記導電膜を除去する
方法は、四弗化炭素と酸素とを混合したエッチングガス
を用いるプラズマエッチング法である、特許請求の範囲
第５項記載の半導体装置の電極形成方法。 - 【請求項７】半導体基板上に形成された絶縁膜に埋設し
ている導電部と外部とを接続する電極を形成する半導体
装置の電極形成方法であって、 前記半導体基板上に前記導電部を形成する工程と、 前記導電部を覆い、前記半導体基板上に前記絶縁膜を形
成する工程と、 前記絶縁膜上でかつ少なくとも前記導電部の上方に導電
膜を形成する工程と、 前記導電部の所望の位置に対応した前記導電膜上に前記
電極の一部となる第１の電極を形成する工程と、 前記第１の電極、前記導電膜および前記絶縁膜の一部を
除去して前記所望の位置の導電部を露出させる工程と、 前記露出した導電部上を含み、前記第１の電極上に、集
束イオン・ビームの照射と前記集束イオン・ビームの照
射によって金属を分離生成するガス状または蒸気状の金
属化合物の供給とによって、前記露出した導電部と接続
し、かつ前記第１の電極の面積より小さい面積の第２の
電極を形成し、前記第１の電極とともに前記電極を形成
する工程と、 前記電極下を除き、前記導電膜を除去する工程とを備え
た、半導体装置の電極形成方法。 - 【請求項８】前記第１および第２の電極は、集束イオン
・ビームの照射と前記集束イオン・ビームの照射によっ
て金属を分離生成するガス状または蒸気状の金属化合物
の供給とによって形成される、特許請求の範囲第７項記
載の半導体装置の電極形成方法。 - 【請求項９】前記金属化合物は、炭酸タングステンまた
は炭酸モリブデンである、特許請求の範囲第８項記載の
半導体装置の電極形成方法。 - 【請求項１０】前記第１の電極の材質は、前記第２の電
極の材質とは相違する、特許請求の範囲第８項または第
９項記載の半導体装置の電極形成方法。 - 【請求項１１】前記第１の電極、前記導電膜および前記
絶縁膜の一部は、集束イオン・ビームの照射によって除
去する、特許請求の範囲第７項、第８項または第９項記
載の半導体装置の電極形成方法。 - 【請求項１２】前記導電膜は、蒸着法またはスパッタリ
ング法によって形成される、特許請求の範囲第７項から
第11項のいずれかに記載の半導体装置の電極形成方法。 - 【請求項１３】前記導電膜は、金である、特許請求の範
囲第12項記載の半導体装置の電極形成方法。 - 【請求項１４】前記電極下を除いた前記導電膜を除去す
る方法は、四弗化炭素と酸素とを混合したエッチングガ
スを用いるプラズマエッチング法である、特許請求の範
囲第13項記載の半導体装置の電極形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072211A JP2544921B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置の電極形成方法 |
| US07/118,031 US4853341A (en) | 1987-03-25 | 1987-11-09 | Process for forming electrodes for semiconductor devices using focused ion beams |
| US07/338,274 US5043290A (en) | 1987-03-25 | 1989-04-14 | Process for forming electrodes for semiconductor devices by focused ion beam technology |
| US07/338,236 US4948749A (en) | 1987-03-25 | 1989-04-14 | Process for forming electrodes for semiconductor devices |
| US07/338,233 US4962059A (en) | 1987-03-25 | 1989-04-14 | Process for forming electrodes for semiconductor devices using focused ion beam deposition |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072211A JP2544921B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237438A JPS63237438A (ja) | 1988-10-03 |
| JP2544921B2 true JP2544921B2 (ja) | 1996-10-16 |
Family
ID=13482680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62072211A Expired - Lifetime JP2544921B2 (ja) | 1987-03-25 | 1987-03-25 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544921B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4184909A (en) | 1978-08-21 | 1980-01-22 | International Business Machines Corporation | Method of forming thin film interconnection systems |
| US4853341A (en) | 1987-03-25 | 1989-08-01 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrodes for semiconductor devices using focused ion beams |
| US4948749A (en) | 1987-03-25 | 1990-08-14 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrodes for semiconductor devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5635437A (en) * | 1979-08-29 | 1981-04-08 | Nec Corp | Manufacturing of semiconductor device |
| JP2509175B2 (ja) * | 1985-03-20 | 1996-06-19 | 株式会社日立製作所 | 配線構造体の製造方法 |
| JPS61245164A (ja) * | 1985-04-23 | 1986-10-31 | Seiko Instr & Electronics Ltd | パタ−ン修正装置 |
| JPS61274345A (ja) * | 1985-05-29 | 1986-12-04 | Toshiba Corp | 半導体装置の製造方法 |
-
1987
- 1987-03-25 JP JP62072211A patent/JP2544921B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4184909A (en) | 1978-08-21 | 1980-01-22 | International Business Machines Corporation | Method of forming thin film interconnection systems |
| US4853341A (en) | 1987-03-25 | 1989-08-01 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrodes for semiconductor devices using focused ion beams |
| US4948749A (en) | 1987-03-25 | 1990-08-14 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrodes for semiconductor devices |
| US4962059A (en) | 1987-03-25 | 1990-10-09 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrodes for semiconductor devices using focused ion beam deposition |
| US5043290A (en) | 1987-03-25 | 1991-08-27 | Mitsubishi Denki Kabushiki Kaisha | Process for forming electrodes for semiconductor devices by focused ion beam technology |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63237438A (ja) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3383377B2 (ja) | トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法 | |
| US4822750A (en) | MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide | |
| US4962059A (en) | Process for forming electrodes for semiconductor devices using focused ion beam deposition | |
| JP3067847B2 (ja) | Ｍｉｓ集積回路の活性層上に電気的接触を形成する方法 | |
| JPS58148445A (ja) | 相補形電界効果型トランジスタの製造方法 | |
| JP2544921B2 (ja) | 半導体装置の電極形成方法 | |
| JPH05304154A (ja) | 半導体装置 | |
| JPH0576176B2 (ja) | ||
| US4948749A (en) | Process for forming electrodes for semiconductor devices | |
| JP3424091B2 (ja) | 半導体素子の製造方法 | |
| JPH05198796A (ja) | 半導体装置およびその作製方法 | |
| JPH0760824B2 (ja) | 半導体装置の電極形成方法 | |
| JP2000164862A (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JP2742432B2 (ja) | 半導体装置の製造方法 | |
| TW522566B (en) | Vertical field-effect-transistor and its production method | |
| JPS62102564A (ja) | 半導体装置 | |
| JP2730532B2 (ja) | 半導体装置 | |
| US7066390B2 (en) | Method for manufacturing semiconductor device | |
| JP2002270831A (ja) | 半導体装置の製造方法 | |
| JP3132480B2 (ja) | 半導体装置の製造方法 | |
| JPH11168139A (ja) | 半導体装置の製造方法 | |
| JP2618479B2 (ja) | 半導体素子の製造方法 | |
| US20050233530A1 (en) | Enhanced gate structure | |
| JPH0524658B2 (ja) | ||
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 |