TWI309443B - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TWI309443B
TWI309443B TW095106349A TW95106349A TWI309443B TW I309443 B TWI309443 B TW I309443B TW 095106349 A TW095106349 A TW 095106349A TW 95106349 A TW95106349 A TW 95106349A TW I309443 B TWI309443 B TW I309443B
Authority
TW
Taiwan
Prior art keywords
film
relative dielectric
dielectric constant
low relative
sico
Prior art date
Application number
TW095106349A
Other languages
English (en)
Other versions
TW200634927A (en
Inventor
Hideshi Miyajima
Hideaki Masuda
Tsutomu Shimayama
Shunichi Shibuki
Original Assignee
Toshiba Kk
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk, Sony Corp filed Critical Toshiba Kk
Publication of TW200634927A publication Critical patent/TW200634927A/zh
Application granted granted Critical
Publication of TWI309443B publication Critical patent/TWI309443B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

'130944如ι〇6349號專利申請案 中文說明書替換頁(97年12月） f序/玥了日修正替換頁丨 - 九、發明說明： ^ 【發明所屬之技術領域】 本發明係關於一種在一互連件或類似物周圍堆疊一絕緣 膜之成膜技術，更明確地說，本發明係關於一種製造一半 導體裝置之方法，其中強度靠近一層間絕緣膜(其由一所謂 的低相對介電常數媒（低讀）構成且其中埋有一互連件或類 似物）與另-層間絕緣媒（堆疊於該層間絕緣膜上且其中埋 有一互連件或類似物）間之一界面。 Φ 【先前技術】 近年來，隨著半導體裝置之微圖案化、高積體密度、加 速發展或類似特徵’在半導體裝置中之互連結構之微圖案 化或多層化亦肖前發展’且該内部互連結構之主流已自單 層結構轉移至多層結構。亦發展並產生了具有由五個或五 個以上的層構成之多層互連結構之一些半導體。然而，當 内部互連結構之微圖案化發展時，基於一所謂的互連寄生 電奋及互冑電阻之訊號傳輸延遲亦造纟了問題。由於該内 部互連結構之多層化’由多層互連結構引起之訊號傳輸延 遲經常阻止半導體裝置之高速操作。當前，針對此等訊號 傳輸延遲，研究了各種對策。 。般而P，由互連寄生電容及互連電阻之乘積可表達該 Λ號傳輸延遲。因此’ A 了減少訊號傳輸延遲，可減少互 連寄生電容及互連電阻中之至少―者。更較言之，為了 減）互連電阻’有人嘗試將互連材料自鋁改變至具有較低 電阻之銅的技術。然而，與鋁互連件之形成不同，當前技術 109014-971209.doc 1309443 很難藉由乾式餘刻方法形成銅互連件。因此，當將銅互連 ^ 件用作内部互連件時，通常使用所謂的埋入互連（金屬鑲嵌 互連）結構。 為了減少互連寄生電容’嘗試將所謂的低相對介電常數 膜應用於一層間絕緣膜以替代普通絕緣膜之技術。舉例而 * 言，此一技術描述於日本專利案第3436221號中。該技術亦 - 描述於 Η. κ_ 等人的，，Copper Dual Damascene
Interconnects with Very Low-k Dielectrics Targeting for 130 i nm Node"(2000 年的 pr〇ceeding 〇f the IEEE 2000
International Interconnect Technology Conference，第 270 頁 至272頁（San Francisco，CA，USA))或類似文獻中。更特定 言之’檢查將藉由CVD方法形成之Si〇F膜、藉由旋塗方法 形成之所謂的SOG(旋塗式玻璃法）膜、由聚合物製成的有機 樹脂膜等或類似物應用於層間絕緣膜以替代由si〇2或類似 物製成且藉由CVD方法形成之二氧化矽膜的技術。 • 舉例而言，雖然一普通Si〇2膜之相對介電常數為39，但 可將SiOF膜之相對介電常數降低至約3 4。然而，自該膜之 穩定性看，實踐使用中很難將Si0F膜之相對介電常數降低 至約3.4。與此形成對比，可將藉由諸如旋塗方法之塗覆方 法形成的低相對介電常數塗覆膜之相對介電常數降低至約 2.0。因此，當前，有效地向前發展了將低相對介電常數塗 覆膜應用於一層間絕緣膜之研究。 在該種狀態下，作為形成埋入互連件之典型方法，下文 將簡要描述一實例，其令在一下層膜上形成一上層互連件 109014.doc 1309443 作為埋人互連件，在該下層膜中預先形成充當-下層互連 件之埋入互連件。假設使用一低相對介電常數膜作為一層 間絕緣膜。 首先在下層膜上形成一蝕刻阻止膜，在該下層膜中 預先形成充當下層互連件之埋人互連件。接著，在該钮刻 阻止膜上形成由低相對介電常數膜構成之層間絕緣膜。隨 後’在該㈣絕緣膜上形成—蓋膜。在該蓋膜上形成一用 於形成，之抗银遮草膜。隨後，藉由餘刻在用於形成 -通孔、蓋膜及層i絕緣膜之抗姓遮罩膜之内部形成一通 孔。其後，移除用於形成一通孔之抗蝕遮罩膜。 ,接下來’在該具有形成於其中之通孔的蓋膜上形成用於 形成-互連槽之抗蝕遮罩膜。接著，在用於形成一互連槽 之抗钱遮罩膜之内部形成—互連槽。藉由姓刻，在該蓋膜 及該層間、{緣媒之内部形成__互連槽。隨後，肖由蚀刻進 步下挖該通孔以打開該㈣阻止膜，使得曝露該下層互 、 表面’、後，移除用於形成一互連槽之抗蚀遮罩膜。 接下來在及通孔及該互連槽中連續形成—障壁金屬膜 及充當該上層互連件之下層膜之一種子Cu膜。隨後，藉由 一電鑛方法在該種子〜膜上形成-充當該上層互連件之主 體之-Cu膜以由該障壁金屬膜及該cu膜埋入該通孔及該 互連槽。最後，藉由CMP方法㈣«膜之表面以使該表 面變平。以此方式，在下層膜上形成充當一上層互連件之 埋入Cu互連件，在該下層膜中預先形成充當該下層互連件 之埋入互連件。 109014.doc 1309443
在形成上文所描述之上層互連件的步驟中，通常將在 Si〇2中含有一甲基（-CH3)之低相對介電常數膜用作充當層 間絕緣膜之低相對介電常數膜。從而，通常使用一 si〇2膜 作為蓋膜。通常藉由使用TEOS/〇2或SiH4/N2〇作為一來源氣 之電漿CVD方法形成該蓋膜。在此一狀況下，一含有當形 成該蓋膜時產生的氧（〇)之電漿氧化充當下層膜之低相對 "电4數層間絕緣膜之表面部分。此時，自層間絕緣膜之 内部移除有機組份會在層間絕緣膜之表面部分内形成一損 傷層。該損傷層較之層間絕緣膜之其他部分脆性更大。在 形成該蓋膜後，該損傷層在蓋膜與低相對介電常數層間絕 緣膜間之界面附近充當-脆性層。結果，當在蓋膜（si〇2) 之表面執行CMP方法時，膜在蓋膜與低相對介電常數層間 絕緣膜間之界面附近剥落之可能性變得很高。 【發明内容】 根據本發明之一態樣，提供一種半導體裝置之製造方 法其包含·在一基板上方提供一低相對介電常數膜，該 低相對介電常數膜至少含有氧（◦)且具有33或更大的相對 介電常數’-導體被埋入該低相對介電常數膜内；藉由放 & 3有一稀有氣體作為主要組份之氣體對該低相對介電 常數膜執行-電装處理’該電毁處理係在其上方提^ 低相對介電常數膜之該基板儲存於—處理腔室㈠執/ 該處理腔室具有一覆蓋有一由除了氧之外 :：: 料之内部且大體嗖定於一盔蓋士 γ 〒攝成的材 大體D又疋於無軋大氣下；及藉由—電 方法在該低相對介電常數臈上 穴伢弟絕緣骐，該第 I09014.doc 1309443 含有氧之材料及一含有一與氧反應之 一者的材料製成，一導體被埋入該第 根據本發明之另_態樣，提供—種半導體裝置之製造方 法’其包含：在—基板上方提供一第一低相對介電常數膜， 該第-低相對介電常數膜至少含有氧⑼且具有“或更小’ 的相對"電^數導體被埋人該第—低相對介電常數辑
内’在該第-低相對介電常數膜上提供—第二低相對介電 常數膜’該第二低相對介電常數膜至少含有氧（〇)、具有3 3 或更小的相對介電常數且具有比該第—低相對介電常數膜 之膜密度更高的膜密度，一導體被埋入該第二低相對介電 常數膜内；且在至少該等第—及第二低相對介電常數膜上 照射一電子束。 【實施方式】 下文將參考附圖描述根據本發明之實 施例。
一絕緣膜由一含有— 元素的材料中之至少 一絕緣膜内。 (第一實施例） 下文將參考圖1A至圖1E、圖2A至圖2D、圖3A至圖3D及 圖4詳細描述根據本發明之第一實施例。圖1 a至圖3D為展 示製造根據本實施例之半導體裝置之方法的過程剖視圖。 圖4為簡單化地展示用於製造根據本實施例之半導體裝置 之設備的剖視圖。 如圖1A所示，將第n(n為1或更大之整數）個絕緣膜（層間 絕緣膜）2配置於一半導體基板（晶圓μ上’在該半導體基板 上形成一元件隔離區（未圖示）、各種半導體元件及其類似 I09014.doc -10- 1309443 w物。如稍後描述之第（n+1)個層間絕緣膜6之第n個層間絕緣 膜（層間介電質（ILD))2可由一所謂的低相對介電常數膜（低 k膜）構成。更特定言之，該第n個層間絕緣膜2可由一 mc〇_h 膜構成。在該第n個層間絕緣膜2之表面部分中埋入一由（例 如）Cu製成之下層互連件3。同時，在該第口個層間絕緣膜2 之表面部分中埋入一由（例如）TaN製成的障壁金屬膜4以覆 蓋該下層互連件3。隨後’執行一預定成膜製程 I (film-forming process)、一蝕刻製程及其類似製程以形成 由一低相對介電常數膜構成之第（η+1)個層間絕緣膜6,該低 相對介電常數膜配置於該第η個層間絕緣膜2上，且將一電 連接至該下層互連件3之上層互連件丨5埋入該第（η+1)個層 間絕緣膜6内。 首先，如圖1Α中所示，藉由一電漿CVD方法在第η個層間 絕緣膜2之表面上形成一 siCN:H膜5以覆蓋下層互連件3及 障壁金屬膜4之表面（曝露面）。在以(：1^11膜5之形成中，將 一含有有機矽烷（烷基矽烷）及NH3之氣體用作一成膜源（來 源氣）。將SiCN:H膜5沉積於層間絕緣膜2上，直到g；iCN:H 膜5具有約50 nm之厚度。SiCN:H膜5充當一 Ί虫刻阻止膜，以 阻止下層互連件3因在稍後描述之通孔1〇的形成中之過度 钱刻而受到餘刻。 接下來’如圖1Β所示’藉由電漿CVD方法，在SiCN:H膜 5之表面上形成一充當第（n+1)個層間絕緣膜之SiC〇:H膜 6。在SiC0:H膜6的形成中，使用一含有具有一環狀結構之 有機碎烧及〇2之氣體作為一來源氣。將在siCO:Η膜6的形成 109014.doc -11 - 1309443 中之一成膜溫度（基板溫度）設定為約35〇t。將sic〇:H膜6 沉積於SiCN:H膜5上，直到SiC0:_6具有約35() nm之厚 度。SiCO:!^為所謂的低相對介電常數膜（低_)且亦被 稱作低相對介電常數層間絕緣膜。雖然充#—普通層間絕 緣膜之二氧化矽膜㈣膜)之相對介電常數為約（Ο，但 SiCO:!!膜6之相對介電常數減至約2 5。隨後，在稍後將要 描述的第一絕緣膜8之形成前，將一由除了氧之外的元素 構成之第二絕緣膜7形成於SiC0:H膜6之表面上。更特定言 之，在充當第一絕緣膜之以〇2膜8之形成前，將充當第二絕 緣膜之SiCN:H膜7形成於siC0:H膜6之表面上。 在本實施例中，藉由如siCN:H膜5或81(：〇:11膜6之電漿處 理之方法形成SiCN:H膜7。然而，在與SiCN:H膜5或SiC0:H 膜6形成於其中之處理腔室（反應容器）（未圖示）不同的處理 腔室中，藉由與SiCN:H膜5或3冗0:11膜6之成膜方法不同的 成膜方法（處理方法）形成SiCN:H膜7。在無氧大氣下固持具 有配置於其上之SiC0:H膜6之半導體基板1，直到SiCN:H膜 7之形成結束，使得阻止31(：〇:11膜6之表面部分被氧（〇)氧化 及膜貝劣化。更特定言之，在一與大氣或類似物不接觸 之大氣下’固持具有配置於其上之SiC0:H膜6之半導體基板 1 ’直到SiCN:H膜7之形成結東，使得阻止一脆性層形成於 SiC0:H膜6之表面部分上。下文將詳細描述形成SiCN:H膜7 之步驟。 首先’參看圖4，下文將描述用於形成siCN:H膜7之根據 本貝％例之半導體裝置製造設備18。該半導體裝置製造設 109014.doc -12· 1309443 備18為一電漿cvd設備，其為一種成膜設備。更特定言之， 藉由—電漿CVD方法形成SiCN:H膜7。用於SiCN:H膜7之形 成中之電漿CVD方法與形成SiCN:H膜5或SiCO:H膜6時使 用之普通電漿CVD方法不同。 如圖4所示，該電漿CVD設備18包括一由一上部主體19a 及一下部主體19b構成之設備主體19。該上部主體19a構成 °亥5又備主體19之一蓋及一側壁。該下部主體19b構成該設備 主體19之底部。設備主體19亦被稱作反應容器、真空容器 (鐘罩）、腔室或其類似物。該設備主體丨9之内部充當一處理 腔至2〇,其中具有形成於其上之SiCO:H膜ό的半導體基板i 經輸送以藉由一電漿CVD方法經受81(：^:11膜7之成膜製程。 在該處理腔室20中，充當一第一電極之上部電極21及充 田第一電極之下部電極22(該上部電極21及該下部電極 22皆具有平面形狀）經配置使得相對面相互平行。因此，電 漿CVD设備18亦被稱為平行板電漿cvd設備。將上部電極 21經由一整流器（未圖示）電連接至一高頻電源（ac電 源）23。與此相對，將下部電極22接地。以此方式，在上部 電極21與下部電極22間產生_古相古 ^ 间頻南電場以使得能夠在處 理腔室20中實現高頻放電。在 你卜邵電極22中，配置一充當 一溫度調節器之加熱器24。如下立牌田 3卜文將描述，當執行一成膜 製知日守，猎由加熱器24加敎安署於τ加中此，， .、、、文置於下部電極22上之半導體 基板1，使得基板溫度變成一人、ώ σ適的成臈溫度且保持該基板 溫度。 如圖4中所示，以中空形妝犯 7成上。卩電極21使得氣體可在 109014.doc -13- 1309443 其中流動。同此，上部電極21穿透上部主體19a、自處理腔 至20之内部延伸至其外部且連接至一配置於處理腔室之 外部的氣體供應裝置（未圖示）。在上部電極21之一表面上 (與下部電極22相對之表面）形成複數個供氣孔2U，該等供 氣孔用於經由上部電極21之内部將自氣體供應裝置供應之 氣體引入至處理腔室20之内部，其如圖4中之一框線箭頭所 示。以此方式，上部電極21亦充當一供氣管（供氣噴嘴或分 散噴嘴）以供應一預定氣體至處理腔室2〇中。舉例而言，經 由上部電極21，將SiCN:H膜7之一來源氣（反應氣）引入至處 理腔室20之内部。同此，經由上部電極2丨，將在利用電漿 CVD方法之SiCN:H膜7之成膜製程中使用之電漿離子來源 氣（電漿氣體）引入至處理腔室20中。 如圖4中展示’在下部主體19b上配置一用於自處理腔室 20之内部排出（排放）SiCN:H膜7之成膜製程中不需要的氣 體至其外部之排氣管（排氣噴嘴）25。在排氣管25中，配置充 當一壓力調節裝置以將處理腔室20中之壓力設定為一所要 壓力之壓力調節閥26。此外，雖未圖示，但在處理腔室2〇 之外部配置充當一排氣裝置（吸氣裝置）以將處理腔室2〇中 之氣體吸出處理腔室20之真空泵。經由壓力調節閥26將排 氣管25連接至真空泵。在SiCN:H膜7之成膜製程前，經由排 氣管25、壓力調節闊26及真空泵，將對SiCN:H臈7之成膜製 程不起作用的處理腔室20中之氣體或過量來源氣或類似氣 體排出處理腔室20，其如圖4中以黑線箭頭所示。 接下來，參看圖4及圖1B，下文將描述精由使用電聚cvd 109014.doc -14- 1309443 设備18形成SiCN:H膜7之方法。在本實施例中，如圖4中所 示，在處理腔室20中之SiCN:H膜7之成膜製程前，處理腔室 20之内部幾乎全部由除了氧之外的元素組成的元素構成之 材料27覆蓋。更特定言之，在將具有形成於其上之siC〇:H 膜6的半導體基板1輸送（經配置）至處理腔室2〇前，將由充當 與第二絕緣膜7之材料相同的材料之SiCN:H製成的預塗覆 膜27幾乎全部塗覆於處理腔室2〇之内部。處理腔室2〇之内 部不僅包括處理腔室20之内壁表面，而且包括該等上部及 下部電極21及22之表面或類似表面。在此狀況下，在閣釋 關於开> 成SiCN: Η膜7的方法前，下文將描述用於該預塗覆膜 (SiCN:H膜）27之塗覆方法。 首先’如上文所述’為了阻止以(：〇:11膜6在以(：1^^1膜7之 成膜製程結束前與氧接觸，如圖4中以黑線箭頭所示，在將 具有形成於其上之SiCO: Η膜6的半導體基板1輸送至處理腔 室20前，預先經由排氣管25、壓力調節閥26及真空泵將處 理腔室20中存在的空氣或類似氣體排出處理腔室2〇。以此 方式’在塗覆材料27之前，將處理腔室2〇之内部設定為一 高真空狀態，其中僅存在極少的氧。 隨後’如圖4十以一框線箭頭所示，經由供氣喷嘴（上部 電極）21之供氣孔21 a將材料27之材料引入處理腔室2〇中。 在本實施例中，如上文所述’預塗覆膜27由如該第二絕緣 膜7中之SiCN:H膜構成。因此，將與該第二絕緣膜7之材料 相同的材料用作該預塗覆膜27之材料。為了保持在處理腔 室20中僅存在極少的氧之狀態，將一由一除了氧之外的元 109014.doc -15- 1309443 素構成之材料用作預塗覆膜27的材料。更特定言之，將一 氣心一甲基矽烷（HSi (CH3)3)之有機矽烷及氨（Nh3)之氣 體匕5物用作預塗覆膜27之材料。以一約3:1的混合比將三 甲基矽烷氣體及氨氣引入處理腔室20中。當將預定數量的 三曱基矽烷氣體及氨氣引入處理腔室2〇時，在處理腔室2〇 中之三甲基石夕烷氣體及氨氣之供應則停止。其後，壓力調 痛闊26、真空泵及其類似物經操作以分別將處理腔室20中 之壓力及溫度設定為預定值。 隨後，藉由使用高頻電源23，將約為13.56 MHz之高頻電 壓細加至上部電極21。以此方式，在上部電極21與下部電 極22間產生一高頻高電場以在處理腔室20中實現高頻放 電。藉由高頻放電將處理腔室2〇中之三甲基矽烷氣體及氨 氣之氣體混合物設定為一電漿狀態，以引起包含於該電漿 氣體中之各種電衆離子相互反應。以此方式，在處理腔室 20中產生SiCN:H分子，且該等產生的SiCN:H分子開始黏附 於處理腔室20之内側。更特定言之，在處理腔室2〇中開始 形成充當一預塗覆膜之SiCN:H膜27。 當SiCN:H膜27幾乎全部黏附於處理腔室20之内側時且當 該經黏附的SiCN:H膜27之膜厚度達到一預定所要的厚度 時’停止將一高頻電壓施加至上部電極21。以此方式，將 處理腔室20中之三曱基矽烷氣體及氨氣之氣體混合物（大 氣）自電漿狀態釋放以結束SiCN:H膜27之成膜製程。更特定 言之，結束在處理腔室20中之預塗覆。其後，如圖中以黑 線箭頭所示，由排氣管25、壓力調節閥26及真空泵將處理 I09014.doc •16- 1309443 腔室20中之三甲基矽烧氣體及氨氣之氣體混合物、過量 SiCN:H分子及其類似物吸出處理腔室2〇且排出處理腔室 20 〇 執行該等步驟到目前為止，包括上部及下部電極2丨及22 之表面或類似表面的處理腔室2〇之内部幾乎全部塗覆有 SiCN:H膜27«其後，將具有形成於其上之81(：〇:11膜6的半
導體基板1輸送（經配置）至處理腔室2〇中以開始充當該第二 絕緣膜之第二絕緣膜7之成膜。 接下來，下文將描述形成該第二絕緣膜7之方法。當保持 SiCO:H膜6無氧時，將具有形成於其上之3{(：〇:11膜6的半導 體基板1輸送至塗覆有預塗覆膜（SiCN:H膜27)之電漿cvd 胂吴有形成於其 設備18之處理腔室2〇。更特定言 SiCO.H膜6的半導體基板丨輸送出一 CVD設備（cvd成臈處 理腔至)(未圖示)’在該CVD設備中，在不曝露於空氣(大氣) 之情況下執行SiCO:H膜6之成膜製程，且將該半導體基板i 輸送至塗覆有預塗覆膜27之處理腔室2G。此時，由麼力調 郎閥26、真空泵及其類似物將處理腔室2〇之内部保持於真 空，態。更特定言之，將處理腔室2〇之内部設定於一無氧 大氣下，在該無氧大氣下，氧原子、氧分子、從而含有氧 原子之材料及其類似物大體極少地存在。 々圖4中所不’在上部電極21與充當上部電極u之對立電 極的下部電極22間配置輸送至處理腔室扣之半導體美板 二。二時，將半導體基⑹安置於充當一晶圓面電極之；部 " 之主表面上’該主表面朝向上部電極21，使得形成 109014.doc 17 1309443 於半導體基板1上之SiCO:H膜6朝向上部電極21。其後，大 體上開始第二絕緣膜7之成膜製程。 首先，如圖4中以一框線箭頭所示，經由供氣嘴嘴（上部 电極）21之供氣孔21&將在8丨〇1^:11膜7之成膜製程（濺鍍製程） 中使用的電漿離子之來源氣（電漿氣體）引入處理腔室2〇 中。在本實施例中，如上文所述，使用稀有氣體中之一元 素氬（Ar)，其為用於在SiCN: Η膜7之成膜製程中使用的電聚 離子之材料。壓力調節閥26、真空泵及其類似物經操作以 分別將處理腔室20中之壓力及溫度設定為預定值。在將預 定數量的氬氣引入處理腔室20後，高頻電源23將一高頻電 壓施加至上部電極21 »以此方式，在上部電極21與下部電 極22間產生一高頻高電場以在處理腔室2〇中實現高頻放 電。藉由高頻放電將處理腔室20中之氬氣設定為一電漿狀 態，以產生氬原子電漿離子。在此步驟中，根據本實施例， 所有的成膜氣體皆被引入該處理腔室20，使得不會發生一 簡單的成膜現象，此與一普通的電漿CVD方法不同◊更特 定言之，在本實施例中，無須使用一藉由普通的電漿CVD 方法將由SiCN:H構成的薄膜7沉積於SiCO:H膜6上之簡單 現象，而在SiCO:H膜6上形成SiCN:H膜7。下文將對其作詳 細描述。 當由一施加至上部電極21之高頻電壓在上部電極21與下 部電極22間產生一高頻高電場以在處理腔室2〇中引起高頻 放電時，將一被稱作自給偏壓（self bias)之負電位（電壓）施 加至上部電極21。在此狀況下，經電漿離子化的氬原子（氩 109014.doc -18- 1309443 離子.Ar )29當以高速加速時由上部電極2丨吸引。如圖4中 實線則碩，由上部電極21吸引之氬離子29快速與沉積於朝 下f5电極22之上部電極？！的主表面上之sicN:H膜27(沉 積於上。卩笔極21之表面上的SiCN:H膜（預塗覆臈或塗覆 膜）27)碰撞。以此方式，如圖4中以實線箭頭所示， 分子30主要自沉積於朝向下部電極22之上部電極21的主表 面上之SiCN:H膜27拍出（濺鍍出）。在置放於朝向上部電極 21之下部電極22之主表面上的半導體基板1上，自SiCN:H 膜27濺鍍之SiCN:H分子30再次開始黏附（沉積）於Sic〇:Ii膜 6之表面。更特定言之，開始充當第二絕緣膜之81〇^:11膜7 之成膜°在本實施例中，將形成於SiC0:H膜6上之SiCN:H 膜7的成膜溫度設定為約35(TC，其與當SiCO:H膜6形成於半 導體基板1上時所使用的成膜溫度相等。當SiCN:H膜7形成 於SiCO:H膜6上時由建置於下部電極22中之加熱器24將半 導體基板1之基板溫度亦設定為約350°C。 如圖1B所示，將SiCN:H膜7沉積於SiCO:H膜6之表面上， 直到SiCN:H膜7之膜厚度為約2 nm。當SiCN:H膜7之膜厚度 達到約2 nm時’停止將高頻電壓施加至上部電極21 ^以此 方式’將處理腔室20中之氬氣（大氣）自電漿狀態釋放以結束 SiCN:H膜7之成膜製程。一旦完成SiCN:H膜7之成膜製程， 如圖4中以黑線箭頭所示，由排氣管25、壓力調節閥26及真 空泵將處理腔室20中殘留的氬氣吸出處理腔室2〇且排出處 理腔室20。
當充當第一絕緣膜（稍後描述）之Si02膜8形成於SiCN:H 109014.doc -19- 1309443
膜7上時，SiCO:H膜6上之SiCN:H膜7充當一所謂的犧牲膜 (障壁膜）以抑制SiCO:H膜6被氧化。根據由本發明者實施的 一實驗’已發現，當Si〇2膜8形成時，消除siCN:H膜7之可 能性很尚’因為SiCN:H膜7很薄’約為2 nm。如圖ic中所 示，已瞭解，當SiCN:H膜7較厚地形成時，SiCN:H膜7保持 於SiCO:H膜6與Si02膜8間’甚至在Si02膜8形成於SiCO.H 膜6上方後。 在SiCN:H膜7中，隨著SiCN:H膜7之厚度的增加，抑制 SiCO:H膜6被氧化之障壁功能得到改良。因此，當SiCN:H 膜7之厚度增加時，SiCN:H膜7易於達到其目標。然而， SiCN:H膜7為一具有低相對介電常數之普通絕緣膜，其與一 低相對介電常數層間絕緣膜SiCO:H膜6不同。隨著SiCN:H 膜7之厚度增加，藉由使用siC0:H膜6作為一佔據層間絕緣 膜之大部分之部件’難以達成半導體裝置之高速操作。關 於具有折衷關係的效果，本發明者已進一步實施了一實 驗，發現了可使該等效果以一平衡方式高水平相容之 SlCN:H膜7之厚度。結果，已瞭解，該SiCN:H膜7之厚度較 佳為約5 nm或更少。更特定言之，根據由本發明者實施的 實驗，已瞭解，當SiCN:H膜7之厚度為約5 nm或更少時， SiC0:H膜6之氧化抑制功能與半導體裝置之高速操作可以 一平衡方式實現一高水平相容。 低相對介電常數絕緣膜3沱〇汨膜6為一多孔絕緣膜且具 有一低於正常絕緣膜之密度的膜密度。因此， SiCO.H膜6具有的機械強度（物理強度）亦低於SiCN:H臈7之 i09014.doc -20, 1309443 機械強度。然而，如上文所述，在本實施例中，在Sie〇:H 膜6上形成SiCN:H膜7之步驟中，在將氧離子及其類似物大 體排除之一大氣下，對SiCO:H膜6之表面部分執行由氬離子 29進行之電漿處理。以此方式，與除了 §1(：〇:11膜6之表面部 分之部分相比，該表面部分的密度得到了增加（密度増長）。 更特定言之，如圖1B中所示，當以(：^:11膜7形成於Sic〇:H 膜6上時，藉由電漿處理，在81(：:〇:只膜6之表面部分上亦形 成一密集層6a。更特定言之，如圖1B中所示，經受電漿處 理之SiCO:H膜6形成為大體具有兩層結構之低相對介電常 數層間絕緣膜，該兩層結構係由一充當表面部分的密集層 6a及一充當除了表面部分之一部分的多孔層沾構成，就膜 品質而言，該密集層6a與該多孔層6b不同。 接下來，如圖1C中所示，由含有氡之材料及一含有一與 氧反應之元素的材料中之至少一材料製成的第一絕緣膜8 形成於充當第二絕緣膜之SiCN:H膜7的表面上。更特定言 之，藉由一正常電漿CVD方法，將充當第一絕緣臈之以〇2 膜8形成於SiCN:H膜7的表面上。將8丨〇2膜8沉積於SiCN:H 膜7上，直到Si〇2膜8之厚度變成約1〇〇 nm。^〇2膜8充當 SiCO:H膜6之一所謂的蓋膜（cap出瓜），6充當一 層間絕緣膜。在Si〇2膜8之形成中，將氣態以私及氣態n2〇 之氣體混合物用作來源氣。 接下來，如圖1D中所示，在Si〇2膜8之表面上形成一第一 凹口部分成形抗蝕膜9。隨後，藉由光微影方法，在抗蝕膜 9中對與下層互連件3之表面連通之第一凹口部分ι〇之一圖 1090l4.doc -21 - 1309443 案進行圖案化。使用該經圖案化的抗蝕膜9作為一遮罩，藉 由一反應式離子蝕刻（RIE)方法處理Si〇2臈8、7及
SlC〇:H膜6 1此方式，在該下層互連件3上方，形成穿透 抗餘膜9 Si〇2膜8、SiCN:H膜7及SiCO:H膜6且具有一預定 圖案之第一凹口部分10。如上文所述，充當-始刻阻止膜 且覆盍下層互連件3之表面的以匸义!!膜5形成於8ί(：0··ϋ臈6 與下層互連件3間。因此，在該蝕刻步驟中，該第一凹口部 刀ίο以使侍第一凹口部分1〇之低端曝露該膜$之表 面之深度形成。 在第一凹口部分1〇中，配置如稍後將作描述之充當電連 接至下層互連件3之一第一導體之一插塞（介層插塞（ν“ plug)或接觸插塞）16 ^因此，更特定言之，該第一凹口部分 10為一插塞凹口部分（塞槽、通孔或接觸孔）1()。同樣，第一 凹口部分成形抗蝕膜9為一插塞凹口部分成形抗蝕膜（塞槽 成形抗触冑 ' 通？L成形抗敍膜或接觸成形抗银膜）9。在 下列闡釋中，假設第一凹口部分成形抗蝕膜9、第一凹口部 分10及第一導體16分別被稱作通孔成形抗蝕膜9、通孔⑺及 介層插塞16。 接下來，如圖1E中所示，藉由使用一經放電的〇2氣體， 將該通孔成形抗蝕膜9自具有形成於其中之通孔1〇之以〇2 膜8的表面剝落且移除。 接下來，如圖2A中所示’在通孔1〇之内部及具有形成於 其中之通孔10之Si〇2膜8上形成一第二凹口部分成形抗蝕 膜11。 I09014.doc -22- 1309443 接下來’如圖2B中所示，藉由一光微影方法，在抗蝕膜 11中將與該通孔連通之一第二凹口部分12之一圖案進行 圖案化。 如圖2C中所示’使用該經圖案化的抗蝕膜丨丨作為一遮 罩’藉由RIE方法處理Si02膜8、SiCN:H膜7及SiCO:H膜6。 以此方式，具有一預定圖案之第二凹口部分12形成於下層 互連件3上方之第一凹口部分成形抗钱膜11 ' si〇2膜8、 SiCN:H臈7及SiCO:H膜6中以與該通孔1〇連通。第二凹口部 分12以使得第二凹口部分12之低端位於該siC〇:H膜6之中 間部分之深度形成。 在第二凹口部分12中，配置如稍後將作描述之充當經由 介層插塞16電連接至下層互連件3之一第二導體之互連件 (上層互連件）15。因此，第二凹口部分12特定地為一互連凹 口 °卩刀（互連槽、上層互連件凹口部分或上層互連件槽）12。 同樣地，第二凹口部分成形抗蝕膜u特定地為一互連凹口 部分成形抗蝕膜（互連槽成形抗蝕臈、上層互連件凹口部分 成形抗姓膜或上層互連件槽成形抗蝕膜）u。在下列闡釋 中’假k第一凹口部分成形抗钱膜11、第二凹口部分I]及 第二導體15分別被簡稱作上層互連件凹口部分成形抗蝕膜 U、上層互連件凹口部分12及上層互連件15。 接下來，如圖2D中所示，藉由使用一經放電的氣體， 將上層互連件凹口部分成形抗姓膜Η自具有形成於其中之 上層互連件凹口部分12之Si〇2膜8的表面剝落且移除。 接下來，如圖3A中所示，藉由RIE方法處理SiCN:H膜5， 1090J4.doc -23- 1309443 直到通孔ίο穿透形成該通孔1〇之底部的siCN汨膜5。以此方 式，將下層互連件3之表面曝露於通孔1〇中。因此，形成一 埋入通孔1〇及上層互連件凹口部分12中之介層插塞丨6及上 層互連件15之下層。 接下來，如圖3B中所示，藉由一賤鐘方法，在通孔1〇及 上層互連件凹口部分12中以及以〇2膜8上形成一障壁金屬 膜13。在本實施例中，該障壁金屬膜u*TaN製成。隨後， 同樣藉由該濺鍍方法，充當一在上層互連件15及介層插塞 b之形成中使用的基座之一基底層（下層膜）形成於TaN膜 13之表面上。在本實施例中，上層互連件15及介層插塞16 由Cu製成。因此’該基底層i4a係由Cu製成。 接下來，如圖3C中所示，充當上層互連件15及介層插塞 16之主體部分之形成於Cu基底層14a的表面上，直 到埋入通孔1 〇及上層互連件凹口部分i 2。更特定言之，藉 由將該基底層14a用作一種子層，藉由一電解電鑛方法將一 Cii電鍍膜14b形成於Cu基底層14a的表面上。此時，Cu種子 層（Cu基底層）i4a與Cu電鐘膜14b整合於一起形成一單一 cu 膜14。 接下來’如圖3D中所示，藉由化學機械研磨（CMP)方法 拋光並移除Si〇2膜8之表面上之TaN膜13及Cu膜14。以此方 式’將TaN膜13及Cu膜14埋入通孔10及上層互連件凹口部 分12中。結果，在上層互連件凹口部分12及通孔1〇中形成 由Cu膜14整體形成之上層互連件15及介層插塞16。更特定 言之’將具有所謂的雙金屬鑲嵌結構之上層互連件15及介 109014.doc -24- 1309443 層插塞16埋入3丨02膜8、SiCN:H膜7、SiCO:H膜6及SiCN:H 膜5中。將充當一埋入互連件之Cu上層互連件i5經由&介 層插塞16及髓膜13電連接至下層互連件3。執行該等步驟 到目前為止，如圖3D中所示，可獲得一具有一所要埋入互 連結構之半導體裝置17。 如上所述，如圖1B至圖3D所示，根據該第一實施例，具 有低於一正常絕緣膜之膜密度及機械強度之膜密度及機械 強度的SiCO:H膜6形成為一大體具有兩層結構之低相對介 電常數絕緣膜，該兩層結構係由一表面部分之密集層以及 除了該表面部分之一部分之多孔層6b構成。該表面部分之 牷集層6a具有比多孔層6b更高的機械強度。以此方式，在 根據本實施例之半導體裝置17中，在充當低相對介電常數 層間絕緣膜之SiCO:H膜6與直接或間接堆疊於以€〇:11臈6 上之充當另一普通絕緣膜之SiCN:H膜7或Si〇2膜8間之界面 附近改良了黏附性或強度。結果，在本實施例之半導體裝 置Π中’減少了 SiCO:H膜6與SiCN:H膜7或8102膜8間之界面 附近的剝落。因此，根據該第一實施例，可易於製造該半 導體裝置17 ’其中，在SiCO:H膜6、SiCN:H膜7與Si02膜8 間之界面附近不易發生由外力引起的剝落。 在該種狀態下’作為本實施例之一比較實例，下文將參 考圖9簡要地描述一半導體裝置及一製造該半導體裝置之 方法。圖9為一展示一根據本實施例之比較實例之半導體裝 置的剖視圖。 如圖9中所示，在一半導體基板ιοί上形成一層間絕緣膜 1090l4.doc -25· 1309443 1 02。在層間絕緣膜i 〇2之一表面部分中埋入一下層互連件 103及一覆蓋該下層互連件1〇3之障壁金屬膜1〇4。隨後，藉 由一電漿CVD方法在層間絕緣膜102上形成一 SiCN:H膜105 以覆蓋下層互連件103及障壁金屬膜104之表面。在SiCN:H 膜105之形成中，將有機矽烷（烷基矽烷）及nh3用作來源 氣。接著，藉由一電漿CVD方法在SiCN··!!膜105上形成一充 當一低相對介電常數層間絕緣膜之SiCO:H膜106。在 SiCO:H膜106之形成中，將諸如烷基矽烷之有機矽烷或具有 一環狀結構之有機矽烷及〇2用作來源氣。藉由一電漿CVD 方法在SiCO:H膜106上形成一 Si02膜107。在Si02膜107之形 成中’將SiH4 + N20用作來源氣。 隨後’藉由一正常的光微影方法或一反應式離子蝕刻 (RIE)方法處理Si〇2膜1〇7及SiCO:H膜106以在下層互連件 103上方之Si02膜107及SiCO:H膜106中形成一通孔108。隨 後’藉由正常的光微影方法或RIE方法處理3丨02膜1〇7及 SiCO:H膜106以在該等膜1〇6及107中形成一與通孔108連通 之互連槽109。接著，藉由r〗e方法處理該SiCN:H膜105， 直到通孔108穿透形成通孔1〇8之底部的SiCN:H膜105以曝 露下層互連件103之表面。 隨後，在通孔108及互連槽109中及在Si02膜107上形成一 障壁金屬膜110。在障壁金屬膜110上形成一 Cu膜111，直到 埋入通孔108及互連槽1〇9。隨後，藉由化學機械研磨（CMP) 方法移除Si〇2膜107上之障壁金屬膜110及Cu膜1U，且將障 壁金屬膜110及Cu膜111埋入通孔108及互連槽109中。結 109014.doc •26· 1309443 果，將由Cu膜111整體形成之一上層互連件112及一介層插 塞113經由障壁金屬膜110電連接至下層互連件1〇3，且其形 成於通孔108及互連槽109中〇更特定言之，獲得一具有一 埋入互連結構之半導體裝置114，在該埋入互連結構中，將 由一所明的雙金屬鑲嵌結構構成的Cu上層互連件112埋入
Si〇2膜 107、SiCO:H膜 106及 SiCN:H膜 1〇5 中。 然而’根據一由本發明者實施的實驗，已發現，在一藉 由如圖9中所示的製造方法製造半導體裝置114之CMp方法 中，在Si〇2膜107與SiCO:H膜106間之界面上，以一很高的 比率發生剝落。本發明者努力實施的研究之結果為，已發 現，在Si〇2膜107與SiCO:H膜100間之界面上的剝落發生係 由於下列原因。 根據該製造方法，藉由一電漿CVD方法在SiCO:H膜106 上形成該Si〇2膜107。在該種狀態下，已發現，充當以〇2膜 107之一下層膜之SiCO:ii膜106之表面部分被〇2氣體（氧電 漿離子）氧化以引起一如下列化學方程式表達的化學反應： =Si ~ CH^ 202 ^ Si-0H + C02+H20··. (1) 在此化學方程式（1)中，ESi-CH3表示一包含於SiCO:H膜 106中之曱基。由該化學反應產生的Ξ si_〇H基充當一吸收 水分（H2〇)之所謂的水分吸收處（m〇isture abs〇rpti〇n site)。如圖9所示，藉由sSi_OH基，在SiCO:H膜106之表面 109014.doc -27- 1309443
部分上形成一吸收水分（H2〇)的脆性層i〇6a，以充當下層膜 之SiCO:H膜106與上層膜之Si〇2膜1〇7間之界面。脆性層 106a比SiCO:H膜106之另一部分更具脆性且具有低機械強 度（物理強度）。更特定言之，脆性層106a對外部應力之抵抗 力低於SiCO:H膜106之另一部分的對外部應力之抵抗力。因 " 此，如圖9所示，在形成Si〇2膜107之步驟之後處理的CMP - 步驟中，充當SiCO:H膜106與Si〇2膜1 〇7間之界面的脆性層 106a受到應力，.在siCO:H膜106與Si〇2膜1〇7間易於發生剝 •落。 §在跪性層106a與Si〇2膜107間發生剝落時，實際上不能 繼續隨後的CMP步驟。更特定言之，實際上不能實現由Cu 上層互連件112及Cu介層插塞113構成的埋入互連結構。因 此，貫際上不能製造半導體裝置114。即使繼續CMp步驟以 使得能夠實現由上層互連件112及Cu介層插塞丨13構成的埋 入互連結構，SiCO:H膜106、Si02膜1〇7、障壁金屬膜11〇、 φ Cu上層互連件112、Cu介層插塞113及其類似物之劣化易於 自發生剝落的位置開始。當將易於受到氧化（腐姓）之用 作互連件或介層插塞之材料時，此現象尤其顯著。 以此方式，當在層間絕緣膜1〇6附近發生剝落時，埋入互 連結構之品質及可靠性劣化。因此，總體上，半導體裝置 114之品質、可靠性、效能及其類似特徵會劣化。該半導體 裝置114難以充分且合適地發揮所要的功能。因此，將在層 間絕緣膜106附近發生剝落之半導體裝置i 14看作有缺陷的 產品，所以不能將該半導體裝置丨14裝運至市場。更特定言 109014.doc -28· 1309443 之，半導體裝置114之良率及生產效率下降了。 較之經描述為比較實例之半導體裝置114及製造該半導 體裝置之方法，根據本發明之第一實施例之半導體裝置17 及製造該半導體裝置之方法具有下文描述的很多優點。下 文將對該等優點作詳細描述。 首先’在本實施例中，如上所述，低相對介電常數層間 絕緣膜SiCO:H膜6以及形成於SiCO:H膜6上之正常絕緣膜 SiCN:H膜7及Si〇2膜8並不連續形成於相同的反應容器（成 膜裝置）中。且’避免具有形成於其上之SiCO:H膜6的半導 體基板1與氧接觸，直到在SiCO:H膜6上之SiCN:H膜7之形 成結束。在SiCO:H膜6上之SiCN:H膜7形成前，用於形成 SiCN:H膜7之反應容器19之内部幾乎全部塗覆有無氧預塗 覆膜（SiCN:H膜）27。以此方式，將氧自反應容器19之外部 經由一間隙或類似物（未圖示）插入反應容器19(處理腔室 20)的風險很低》 以此方式，在一氧分子（〇2)或類似氣體大體不存在之無 氧大氣下，電聚放電含有氬氣作為主要組份之一無氧氣 體，且藉由使用電漿氬氣對SiCO:H膜ό執行電漿處理。對 SiCO:H膜6執行使用電漿氬氣（氬離子29)之電漿處理的同 時，在SiCO:H膜6上形成由除了氧之外的一元素構成的 SiCN:H膜7。根據該成臈方法，在81(：化1^膜7之形成中，可 消除在處理腔室20中由電漿玫電產生電漿離子（電漿〇2氣 體）之風險。因此，可消除藉由在電漿氬氣中混合氧氣產生 的氧離子與SlCO:H膜6的表面部分起化學反應之風險。 109014.doc -29- 1309443
SiCN:H臈7含有易於與氧原子（〇)反應之碳原子（c)及氮 原子（N)。一般而言，當將含有易於與氧反應之元素的膜配 置於SiCO:H膜6上直接與SiCO:H膜6接觸時，將siCO:H膜6 中之氧原子輕合至該等碳原子或氮原子，以在SiC〇:fj膜6 之表面部分上形成一易於吸收Si〇2膜、Si〇N膜或類似物中 之水分（H：2〇)的膜。結果，如在闞釋為比較實例之半導體裝 置114中，SiCO:H膜ό之表面部分經氧化以在以匸〇:11膜6之 表面部分形成一脆性層，且在SiCO:H膜6與其上之上層膜間 之界面上，剥落或類似現象非常易於發生。然而，如上所 述，在本實施例中，當在以(：0汧膜6上形成SiCN:H膜7時， 在氧大體上不存在的大氣下，對以(：0:11膜6執行電漿處理。 以此方式，由於密集層6a形成於之表面部分上， 所以不僅在SiCO:H膜6之表面部分中的氧原子而且在多孔 層6b中的氧原子經耦合至SiCN:H膜7中之碳原子或氮原子 之風險很低。 低相對介電常數絕緣膜通常為多孔絕緣膜，且具有比正 常絕緣膜更低的膜密度。低相對介電常數絕緣膜比一習知 絕緣膜具有更低的機械強度（物理強度）。然而，在本實施例 中，如上所述，在充當低相對介電常數絕緣膜之膜6 之表面部分上形成密集層6a。以此方式，在sic〇: Η膜6之周 圍大氣下’難以將SiCO:H膜6之密集層6a耦合至氧分子、氧 離子或類似物。更特定言之’不易於使SiC〇:H膜6之密集層 6a氧化。根據一由本發明者實施的實驗，已發現，具有約 10 nm之厚度的密集層6a充分抑制多孔層讣受到氧化及脆 109014.doc -30- 1309443 f化更特疋D之，已發現，具有約50 nm之厚度的密集層 6a係理心的，因為藉由增加可較佳地抑制全部沿膜6 之相對介電常數。 根據結果’在本實施例中，在沉魏膜7之形成中， SiCO:H膜6之表面部分吸收水分(h2〇)且經氧化以在充當 SiCNrH膜7之下層膜之sic〇:_ 6之密集層&上形成一脆 性層之風險彳MHb，根據本#_之成财法，在對 具有合適的膜品質之^00:11膜6執行電漿處理的同時，在 SiC0:H膜6之膜品質不劣化的情況下，可在以〇〇汨膜6上形 成30:11旗7。以此方式’降低Sic〇__SiCN:M7間 之界面之黏附性的風險很低。 作為塗覆於處理腔室20之内部的預塗覆膜（SiCN:H膜）27 之材料，使用與形成於處理腔室2〇内的SiCN:H膜7之 SiCN:H相同的SiCN:H。以此方式，可抑制在處理腔室2〇中 產生一阻止具有合適品質的SiCN:H膜7形成之材料的風 險。即，在處理腔室20中產生一使充當SiCN汨膜7之下層膜 之SiCO_H膜6的膜品質損壞或劣化之材料之風險很低。更特 定言之，藉由自設備主體（反應容器）19或處理腔室2〇之周圍 的類似物之電漿放電產生包括引起金屬污染之金屬粒子、 引起微粒污染之粉塵或粒子或者對SiCN:H膜7之形成不起 作用的有機或無機材料之各種污染物的風險很低。 根據本實施例，不僅處理腔室2〇之内壁表面幾乎全部塗 覆有SiCN:H膜27，而且該等上部及下部電極21及22之表面 或類似表面幾乎全部塗覆有SiCNiH膜27。如上所述，再次 109014.doc -31 - 1309443 將藉由自沉積於朝向下部電極22之上部電極2丨的主表面上 之SiCN:H膜27之氬離子29之碰撞濺鍍的siCN:H分子3〇沉 積於SiCO:H膜6之表面上。以此方式，31(：^:11膜7形成於 SiCO.H膜6上。此一現象與發生於一普通濺鍍裝置（未圖示） 中之現象相同。根據—正常電漿CVD方法，藉由使用有機 矽烷及NH3氣體之氣體混合物執行放電形成SiCN:H膜。然 而，在此方法中，ΝΗ〗氣體之放電損傷了充當下層膜之 SiCO:H膜。以此方式，使該之表面部分脆性化， 且在形成SiCN:H膜之步驟之後處理中在層間絕緣膜附近可 能引起有缺陷的剝落。與此形成對比，根據在使用利用氬 離子29濺鍍現象之實施例中製造一半導體裝置的方法，NH3 氣體或類似氣體之放電一點也不發生。因此，當SiCN: Η膜7 幵>成於SiC0:H膜6上時，損傷SiC0:H膜6之風險很低。 以此方式，根據本實施例’該脆性膜形成於充當SiCN:H 膜7之下層膜的SiC0:H膜6之表面部分上或siC0:H膜6之膜 品質劣化之風險很低’使得能夠形成具有合適膜品質之
SiCN:H膜7。因此’降低在SiCO:H膜6與SiCN:H膜7間之界 面的機械強度之風險，使得能夠改良SiCO:H膜6與SiCN:H 膜7間之界面的黏附性。 在本實施例中’ SiCO:H膜6之表面部分（密集層）6a之膜密 度得到增加，足可以抵抗在CMP步驟中藉由電漿處理施加 於表面部分6a上之外力（應力）。結果，密集層6a之機械強度 得到改良，足可以抵抗在該CMP步驟中施加於密集層6a上 之應力。因此，SiC0:H膜6之密集層6a與SiCN:H膜7間之界 109014.doc -32- 1309443 面的黏附性得到改良，使得在密集層6&與81(1^:11臈7間之剝 落不會由在CMP步驟中施加於密集層6&上之應力引起。 SiCO:H膜6之表面部分（密集層）6&之機械強度經改良高於 除了 SiCO:H膜6之表面部分6a外之多孔部分（多孔層）的之 機械強度，當然該多孔部分之跟隨膜結構大於表面部分6a 之跟隨膜結構。 如上所述，由於密集層6a形成於SiCO:H膜ό之表面部分 上，所以在SiCO:H膜6周圍大氣下的氧分子、氧離子及其類 似物極少能到達SiC0:H膜6之多孔層6b。即，密集層6a充當 一障壁層，其阻止氧分子、氧離子及其類似物到達多孔層 6b。以此方式，多孔層6b難以與密集層6&以相同水平被氧 化，且多孔層6b之膜品質不易劣化。因此，密集層6a之機 械強度及密集層6a與充當下層膜之SiC：N:H膜5間之界面的 黏附性降低的風險很低。 與低相對介電常數膜（低k膜）SiCO:H膜6不同，Si0^8及 直接位於Si〇2膜8下之SiCN:H膜7為普通絕緣膜，每一者皆 具有比低相對介電常數膜更高的相對介電常數。因此，Si〇2 膜8及SiCN:H膜7具有比SiCO:H膜6更高的膜密度及機械強 度。從而’ Si〇2膜8與SiCN:H膜7間之界面的黏附性高於根 據上文所描述的先前技術之Si〇2膜1〇7與SiCN:Η膜106間之 界面的黏附性。因此，與比較實例（其中，在CMp步驟中， 剝落發生於Si〇2膜107與SiCN:H膜106間之界面上）之半導 體114不同’即使在該CMP步驟中，剝落發生於si〇2膜8與 SiCN:H膜7間之界面上的風險很低。 1090l4.doc -33- 1309443 如上所述，充當犧牲膜之形成於siCN:H膜ι〇6 與Si〇2膜8間。當由含有氧之材料製成的以〇2膜8形成於 SiCO:H膜6上方時，义(^:11膜7充當一障壁膜（層），其阻斷 自Si〇2膜8之來源氣中之一者Να氣體產生的電漿氧離子到 達SiCO:H膜6之表面部分6ae因此，即使在以〇2膜8之形成 中自N2〇氣體產生電漿氧離子，該等氧離子到達81匸〇:^膜6 之表面部分6a的風險很低。更特定言之，在以〇2膜8之形成 中，電漿氧離子與SiCO:H膜6反應以使SiCO:H膜ό之表面部 分6a吸收水分（η2〇)的風險很低。 因此，與比較實例之半導體114不同，當Si〇2膜8形成於 SiCO:H膜6上方時，以(：0:11膜6之表面部分6a受到電漿氧離 子氧化以在SiCO:H膜6之表面部分6a上形成一脆性層（損傷 層）之風險很低。結果，即使8丨〇2膜8形成於Sic〇:H膜6上 方，形成於SiCO:H膜6之表面部分上的密集層6a之機械強度 仍保持增加’其足以抵抗在CMP步驟中施加的應力，且降 低該機械強度之風險很低。同樣，在SiC0:H膜6之表面部分 (密集層）6a與SiCN:H膜7間之界面的黏附性保持改良，其足 以抵抗在CMP步驟中施加的應力，且降低該黏附性之風險 很低。 在本實施例中，如配置於SiCO:H膜6上方之第一絕緣膜， 由一含有氧之材料製成的Si〇2臈8按上文所描述的方式形 成。然而’如在本實施例中，當在氧大體上不存在 氧大氣下對SiCO:H膜6執行電漿處理時，根據在以(：：〇:;^臈6 與第一絕緣膜間形成SiCN:H膜7之步驟，第一絕緣膜不限於 109014.doc -34- 1309443
Si〇2膜。舉例而言，作為第—絕緣膜，使一由自身不含有 氧原子且含有與氧反應之元素之材料製成的臈（如該 SiCN:H膜7)形成於SiCO:H膜6上方’可獲得與在本實施例中 之效果相同的效果。下文將簡要、具體地對此進行描述。
雖未圖示，但是假設（例如）一Sic膜、一SiN膜或類似物 形成於SiCO:H膜6上方，作為由一含有與氧反應之元素之材 料製成的第一絕緣膜。此時，如在比較實例之半導體114 中，假設在氧大體上不存在之大氣下，未對該81(：〇:11膜6 執行电漿:處理。或者，假設充當一障壁膜之Si CN: Η膜7形成 於SiCO:H膜6與SiC膜或SiN膜間。在該種狀態下，在Sic〇:H 膜6中之氧原子（〇)經耦合至Sic膜中之碳原子（c)或SiN膜 中之氮原子（N)以在SiCO:H膜6之表面部分上形成一易於吸 收Si〇2膜或SiON膜之水分（HA)的膜。結果，如在該半導體 裝置114中，一脆性層形成於SiCO··!!膜6之表面部分上，且 在SiCO.Η膜6與SiC膜或SiN膜間之界面上，剝落或類似現象 非常易於發生。 如上所述’在本實施例中’在氧大體上不存在的大氣下， 對SiC0:H膜6執行電漿處理以在SiC0:H膜6之表面部分上 形成密集層6a。從而，在SiCO: Η膜6上形成充當一障壁膜之 SiCN:H膜7，使得SiCN:H膜7直接接觸SiCChH膜6。以此方 式’不僅SiC0:H膜6之表面部分中的氧原子而且多孔層6b 中的氧原子可極少地經耦合至SiCN:Η膜7上之SiC膜中之碳 原子或SiN膜中之氮原子》因此，根據本實施例，即使使用 由一含有與氧反應之元素之材料製成的SiC膜、SiN膜及其 I09014.doc -35· 1309443 類似物中之任一者作為形成KSic〇:H膜6上方之第一絕緣 膜’一脆性層形成於SiCO:H膜6之表面部分上的風險仍很 低。因此’剝落發生於SiCO:H膜6與形成於其上之另一絕緣 膜間的風險很低。 以此方式，根據本實施例，在一低相對介電常數層間絕 緣膜SiCO:H膜6與一與SiCO:H膜6直接接觸形成的普通絕 緣膜SiCN:Η膜7間之界面附近的黏附性及機械強度經改良 足以充分抵抗在CMP步驟中產生的應力。從而，siCO:H膜6 與為經由SiCN:H膜7間接堆疊於SiCO:H膜6上之另一普通 絕緣膜間的黏附性以及由三個絕緣膜（即，Sic〇:H膜6、 SiCN:H膜7及Si〇2膜8)構成的層狀膜之機械強度亦經改良 足以充分抵抗在CMP步驟中產生的應力。更特定言之， SiCO:H膜6、SiCN:H膜7及Si〇2膜8經改良以抵抗由CMP方法 或類似方法施加的應力（外力）。因此，當將上層互連件15 及Cu介層插塞16埋入Si〇2膜8、SiCN:H膜7、SiCO:H膜6及 SiCN:H膜5中時，剝落發生於該等膜6、7及8(即，SiCO:H 膜6至Si〇2膜8)間之界面上的風險很低。 根據一由本發明者實施的實驗，與比較實例之半導體114 不同，剝落不發生於SiCO:H膜6、SiCN:H膜7與Si02膜8間之 界面上來充當成膜步驟之後處理。更特定言之，根據製造 本貫施例之一半導體裝置之方法（成膜方法），已發現，可避 免當將導體14埋入由一低相對介電常數絕緣膜構成的 SiCO:H膜6及接觸該SiCO:H膜6形成的SiCN:H膜7中時易於 發生於SiCO:H膜6與SiCN:H膜7間之界面附近之有缺陷的 109014.doc -36- 1309443 剝落。在根據本實施例之半導體裝置17中，在該Cmp步驟 中，剝落當然不發生於一低相對介電常數層間絕緣膜 SiCO:H膜6與一充當該以(：0:11膜6之一下層膜之普通絕緣 膜SiCN:H膜5間的界面上。同樣，當其中埋有cut層互連 件3之第η個層間絕緣膜2係由一如第（η+ι)個層間絕緣膜6之 低相對介電常數膜（SiCO:H膜）構成時，在該CMP步驟中， 剝落當然不發生於SiCN:H膜5與第n個層間絕緣膜2間的界 面上。 根據一由本發明者實施的實驗，在將81€〇:11膜6沉積於
SiCN:H膜5上後，在形成8沱〇:11膜6之電漿CVD裝置的反應 容器中，對SiCO:H膜6連續執行使用氬氣（氬離子）之電漿處 理。在該種狀況下，可獲得與本實施例中之效果相同的效 果。貫際上，在Si02膜8、SiCN:H膜7與SiCO:H膜ό間之界面 上之有缺陷剝落降級，或有缺陷的剝落之發生機率增加。 本發明者努力實施的研究之結果已發現，原因為下列現象 的發生。 虽SiCO:H膜6係藉由電漿CVD方法形成時，將81(：〇:]9[膜6 不僅 >儿積於半導體基板丨上，而且沉積於反應容器中。當在 反應容器中執行-雜製程時，#自電衆離子麟沉積於 忒反應谷器中，尤其為晶圓電極之對立電極之一目標電極 上之SiCO.H膜6中的SiCO:H分子◎在電聚大氣下激發該等 經滅鍍的8_分子以產生氧離子。在該種狀況下，已發 現該等產生的氧離子與半導體基板丨上之以(：：〇:11膜6反應 乂引起由在比較貫例中描述的化學方程式（丨）所表達之化 109014.doc 07- 1309443 學反應。由該化學反應獲得的結果為，已發現，在半導體 土板1上之SiCO.H膜6之表面部分上，水分（H2〇)經吸收以氧 化SiCO:H膜6之表面部分。 由於該等現象發生，在其中已形成Sic〇:i^6之反應容器 中，對^〇〇:11膜6連續執行電漿處理，與此相反，在si〇2 膜8、SiCN:H膜7與以〇:〇:11膜6間之界面上之有缺陷的剝落 可降級’或有缺陷的剥落之發生機率增加。因此，為了獲 仔本貫缸例之效果’在其中已沉積了 81(：〇:11膜6之反應容器 中之SiCO:H膜6的成臈製程後，不應連續對81(：〇:11膜6執行 電漿處理。 此外，根據一由本發明者實施的實驗，已發現，同樣， 當在藉由電漿CVD方法形成Si〇2膜8前將一由不含氧之材 料製成的預塗覆膜塗覆於用於沉積該以〇2膜8之反應容器 中作為形成SiCb膜8之步驟的預處理時，可獲得與本實施例 中之效果相同的效果。舉例而言，已發現’同樣，當在將 一除了 Si〇2膜外之預塗覆膜塗覆於用於沉積該si〇2膜8之 反應容器中後藉由電漿CVD方法在該反應容器中連續形成 Si〇2膜8時，可獲得與本實施例中之效果相同的效果。 如上所述，根據該第一實施例，如圖3D中所示，半導體 裒置17可易於獲得，其中，將具有雙金屬鑲嵌結構之 層互連件15及Cu介層插塞16埋入si〇2膜8、siCN:H膜7、 SiCO:H膜6及SiCN:H臈5中，且剝落不發生於至少sic〇:H膜 6、SiCN:H膜7與51〇2膜8間。更特定言之，根據該第一實施 例，該半導體裝置17可易於製造，其中，在一低相對介電 109014.doc -38- 1309443 常數層間絕緣膜SiCO:H膜6與直接或間接堆疊於該8丨(：〇:11 膜6上之另一普通絕緣膜SiCN:H膜7或SiCh膜8間之界面附 近的黏附性及強度得到改良，且在絕緣膜6、絕緣膜7與絕 緣膜8間之界面附近，外力不引起剝落。 由於在根據本實施例之半導體裝置17中，剝落不發生於
Si02膜 8、SiCN:H膜 7、SiCO:H膜 6及 SiCN:H膜 5 間之界面 上’所以埋入該等膜5、膜6'膜7及膜8中之上層互連件15 及Cu介層插塞16劣化的風險很低。更特定言之，由半導體 裝置17固持之埋入的互連件（Cu上層互連件）15之品質、可 靠性及其類似特徵劣化的風險很低。因此，總體上，該半 V體裝置17之品質、可靠性、效能及其類似特徵劣化的風 險很低。因此，半導體裝置117可在一長時間段内充分且合 適地發揮所要的功能。換言之，半導體裝置117具有長的壽 命。此外，如上所述，在半導體裝置117中，有缺陷的剝落 之發生率得到降低，且因此，良率或生產效率很高。 (第二實施例） 下文將參考圖5A至圖5D描述本發明之第二實施例。圖5a 至圖5D為展示一種製造一根據本實施例之半導體裝置之方 法㈣程剖視圖。與在[實施例中之參考數字㈣的參 考數字表示相同的零件，且將省略其描述。 在該第二實施例中，與在第一實施例中不同，當在對一 低相對介電常數層間絕緣膜之表面部分執行電漿：理時， 為了阻止在該低相對介電常數層間絕緣膜與形成於其上之 另一普通絕緣膜間之界面（膣„、μ &在,# χ 介囟（肤間）上的剝洛，未使用在該低相 109014.doc -39· 1309443 對介電常數層間絕緣臈上形成另一並 本實施例中，在，另 i a 、、，、，犋之步驟。在 在該另一普通絕緣膜形成於該 數層間絕緣膜上前，該低相-相對介電常 以且有一由一“對介電常數層間絕緣膜經形成 第低相對介電常數臈及—第二 常數膜構成的兩® 相對介電 Ζ膜構成的兩層結構。在該種㈣下，作
膜弟二低相對介電常數膜，一低柏斜 "電常數膜具有一更密集膜結構(其具有比該第一低對 介電常數臈之膜密度更高的膜密度），且具有一比該第—低 相對介電常數膜之相對介電常數更高的 將-電子束照射於該等第一及第二低相對介電：膜： 後，該另一普通絕緣膜形成於該第二低相對介電常數膜 上。以此方式’阻止在該低㈣介電f數層間絕緣膜與形 成於其上之另一普通絕緣膜間之界面（膜間）上的剝落。下文 將對其進行詳細描述。 首先，如圖5A中所示，在一其上已形成—Cu下層互連件 3、一具有約50 nm之厚度且充當一钱刻阻止之膜5 及其類似物之半導體基板1上，如第一實施例藉由電漿CVD 方法形成一充當第一低相對介電常數膜之SiCO:H膜6。隨 後，藉由電漿CVD方法在SiCN:H膜6之表面上形成充當第二 低相對介電常數膜之另一 SiCO:H膜31。 雖然充當一普通層間絕緣膜之二氧化矽（Si02)之相對介 電常數為約4.0，但SiCO:H膜31之相對介電常數減至約 2·9。如在第一實施例中所述，SiCO:H膜6具有一約2.5之相 對介電常數。因此，SiCO:H膜31具有一比SiCO:H膜6更高 109014.doc -40- 1309443 的相對介電常數。與此相關，SiCO:H膜3 1之膜密度高於 SiCO:H膜6之膜密度，且SiCO:H膜31比SiCO:H膜6具有更密 集的膜結構。更特定言之，雖然§1(^(^11膜6之膜密度為約^ g/cc，但SiCO:H膜31之膜密度為約丨,2 g/cc ’其稍高於 SiCO:H膜6之膜密度。 在SiCO:H膜31之形成中，不使用一與在以€〇:11膜6之形 成中使用的來源氣不同且含有具有環狀結構之有機矽烷之 氣體。更特定言之，藉由使用一含有一諸如具有一相對低 的分子量之三曱基矽烷之有機材料之氣體形成Sic〇:H膜 31。將形成SiCO:H膜31之成膜溫度（基板溫度）設定為約35〇 °C，其等於當形成SiCO:H膜6時使用的成膜溫度。將SiC0:H 膜31沉積於SiCO:H膜6上，直到SiCO:H臈31之厚度為約5 nm。以此方式，如圖5A中所示，形成一由具有兩層結構的 層狀膜構成的第（n+1)個低相對介電常數層間絕緣臈32，該 兩層結構係由充當一下層低相對介電常數層間絕緣膜之 SiCO:H膜6及充當一上層低相對介電常數層間絕緣膜之 SiCO:H膜31構成。在下列闡釋中，假設將siCO:H膜6及 SiCO:H膜31分別稱作下層SiCO:H膜6及上層SiCO:H膜31， 以有助於SiCO:H膜6與SiCO:H膜31間之辨別。 在形成下層SiCO:H膜6後，在一用於下層SiCO:H膜6之形 成中之反應容器19(成膜設備18)中可連續執行上層sic〇:H 膜31之成膜製程。或者，SiCO:H膜3 1之成膜製程可經執行， 使得在反應容器19中形成下層SiCO:H膜6後，將具有形成於 其上之下層SiCO:H膜6之半導體基板1自該反應容器19移入 109014.doc •41 - 1309443 另一反應容器（成膜設備）（未圖示）β在上層81(：〇:11膜31之形 成中，可將半導體基板丨周圍的大氣設定於一狀態，其中， 上層SiCOiH膜31之成膜氣體與下層81(：〇:11膜6之成膜氣體 大體上未經相互混合^較佳地，將具有形成於其上之下層 SlC〇:H膜6之半導體基板1保持於一狀態，其中未將半導體 基板1曝露於空氣或類似物令，直到結束至少上層SiCO H 膜31之成膜製程。此外，更佳地’將具有下層51(：〇:]^膜6 及形成於其上之上層8沱0:11膜31之半導體基板丨保持於一 狀態，其中未將半導體基板丨曝露於空氣或類似物中，直到 至少電子束照射（稍後進行描述）。 接下來，如圖5B中所示，將一電子束（EB)照射於上層 SiCO:H膜31、下層以00:!1膜6及其類似物上。在下列環境 下執行該電子束照射。首先，將其上已形成上層Sic〇:H膜 31及下層SiCO:H膜6之半導體基板1配置於包括其壓力經降 低至約5 Torr之氬氣的大氣下。其次，將其上已形成上層 SiCO:H膜31及下層SiCO:H膜6之半導體基板丨之溫度（基板 溫度）設定為約350°C。在該等環境下，將一電子束照射於 上層SiCO:H膜31及下層SiCO:H膜6上，使得將輻射量設定 為約 130 pC/cm2。 該電子束照射使形成於下層SiCO:H膜6之表面部分6a上 之一脆性層的膜結構之密度增加（增加密度），以大體消除該 脆性層。結果，其上已形成上層Sic〇:H膜31之下層SiCO:H 膜6之表面部分6a具有一密集膜結構，其膜密度等於上層 SiCO:H膜3 1之膜密度。換言之，藉由該電子束之照射，使 I09014.doc •42· 1309443 下層SiCO:H膜6之表面部分6a變形為一具有約丨2 g/cc之膜 密度的密集層。因此，如圖5B中所示，根據本實施例之經 電子束照射的下層SiCO:H膜6經形成為一大體具有兩層結 構之低相對介電常數層間絕緣膜，該兩層結構係由表面部 分之密集層6a及除了該表面部分之一部分之一多孔層牝構 成，如在受到電漿處理之第一實施例之Sico:H膜6中一樣， 密集層6a與多孔層6b具有不同的膜品質。 在將表面部分6a之膜密度增加至幾乎與上層8沱〇:11膜31 之膜密度相等之步驟（過程）中，將下層8乂〇:11臈6之表面部 分6a大體與上層81〇〇:11膜31整合於一起。即，在與上層 SiCO:H膜31整合於一起時形成密集層以。以此方式，一旦 形成捃集層6a之步驟完成，密集層以與上層Sic〇:H膜η大 體上構成-單層結構。結果，其上結束電子束照射之第㈣） 個低相對介電常數層間絕緣膜3 2經形成為一具有兩層結構 之低相對介電常數層間絕緣膜，該兩層結構係藉由疊大 體具有不同膜品質之兩種類型之兩個低相對介電常數膜而 獲得。更特定言之，如圖5B中所示，其上結束了電子束照 射之第（n+1)個低相對介電常數層間絕緣膜32經形成為一低 相對介電常數層狀膜由充#—下層低相對介電常數層 間：緣膜之多孔層6b及一兩層結構構成，該兩層結構係： 充當一其膜密度比多孔層讣更高之經整合上層低相對介電 常數層間絕緣膜之密集層6a及上層^(：〇:11膜31構成。—旦 完成在上層SiCO:H膜31及下層&(：0:1^膜6上之電子束二 射，形成第（n+1)個低相對介電常數層間絕緣膜32之步驟結 109014.doc •43- 1309443 束。 接下來，如圖5C中所示，根據與第一實施例中之方法相 同的方法，充當一犧牲膜之SiCN:H膜7及充當一蓋膜之以〇2 臈8形成於上層SiCO:H膜31上。將SiCN:H膜7沉積於上層 SiCO:H膜31之表面上，直到SiCN:H膜7之厚度為約2 nm。 將SiCh膜8沉積於SiCN:H膜7之表面上，直到Si〇2膜8之厚度 為約100 nm。在充當一犧牲膜之SiCN:H膜7之形成中，具有 一密集膜結構之上層SiCO:H膜31預先形成於充當一下層膜 之低相對介電常數層間絕緣膜32上。因此，與在本實施例 中不同’藉由一使用含有有機矽烷及NHs作為來源氣之正常 電漿CVD方法，可形成SiCN:H膜7。 接下來’如圖5D中所示’根據與第一實施例中之方法相 同的方法，在Si02膜8、SiCN:H膜7、上層SiCO:H臈31、下 層SiCO:H膜6及SiCN:H膜5中形成一通孔1〇及一上層互連 件凹口部分12。隨後，在通孔10及上層互連件凹口部分12 中形成在一TaN膜Π及一 Cu膜Μ。其後，藉由CMP方法拋 光及移除Si〇2膜8上不必要的TaN膜13及不必要的Cu膜14。 以此方式，將TaN膜13及Cu膜14埋入通孔1〇及上層互連件 凹口部分12中以形成與Cu介層插塞16整體形成且具有金屬 鑲嵌結構之一 Cu上層互連件I5及一障壁金屬膜13。執行該 等步驟到目前為止，如圖5D中所示，獲得一具有一所要的埋 入互連結構之半導體裝置33。同樣，如在第一實施例之半導 體裝置17中之在第二實施例之半導體裝置33中，當然在 y驟中，有缺陷的剝落不發生於與充當siCN:H膜 109014.doc -44- 1309443 5之一下層膜之第η個層間絕緣膜2間的界面以及SiCN:H獏7 與充當SiCN:H膜7之上層膜之Si〇2膜8間的界面上。 如上所述，在第二實施例中，藉由將低膜密度多孔下層 SiCO:H膜6用作一下層膜形成上層81(：〇:11膜31，其具有比 SiCO:H膜6之膜結構更密集的膜結構及比81(：〇:11膜6之骐 後度更咼的膜密度。上層及下層SiCO:H膜6及3 1兩者皆藉由 電漿CVD方法形成。在上層SiC0:H膜31形成於下層Sic〇:H 膜ό上後’在SiCO:H膜6及31上照射一電子束。其後，藉由 電漿CVD方法在上層SiCO:H膜31上方形成8丨〇2膜8 » 根據成膜方法’如在第一實施例中’當藉由電漿Cvd方 法在充當一下層膜之低相對介電常數層間絕緣膜32(上層 及下層SiCO:H膜6及31)上方形成充當一上層氧化膜之以〇2 膜8時，可易於抑制低相對介電常數層間絕緣膜32之表面部 女受到電漿氧離子之氧化及跪性化。因此，可易於改良低 相對介電常數層間絕緣膜32之表面部分的機械強度，且可 易於保證低相對介電常數層間絕緣膜32、8丨(：阶11膜7與Si〇2 膜8間之界面的高黏附性。因此，在形成以〇2膜8之步驟之 後處理之CMP步驟中，可易於抑制剝落發生於低相對介電 常數層間絕緣膜32、SiCN:H膜7與Si02膜8間之界面上的風 險。
結果，如圖5D中所示，可易於製造半導體裝置33,其中， 將具有雙金屬鑲嵌結構之Cu上層互連件15及（：11介層插塞 16埋入81〇2膜8、SiCN:H膜7、上層 SiCO:H膜 31、SiCO:H膜 6及SiCN:H膜5中，且剝落不發生於至少以仏膜8、siCN:H 1090l4.doc •45· 1309443 膜7、上層SiCO:H膜31與下層SiCO:H膜6間。更特定言之， 根據第二實施例’半導體裝置33可易於製造，其中，在為 低相對介電常數層間絕緣膜32之SiCO:H膜6及31與直接或 間接堆疊於上層及下層SiCO:H膜6及31上之其他普通絕緣 膜的SiCN:H膜7及Si〇2膜8間之界面附近的黏附性及強度得 到改良，且在絕緣膜6、絕緣膜31、絕緣膜7與絕緣膜8間之 界面附近，外力不引起剝落》根據第二實施例，可獲得與 第一實施例中之效果相同的效果。 如上所述’在本實施例中，藉由電漿CVD方法，在下層 SiCO:H膜6上形成具有比下層SiCO:H膜6之膜結構更密集 的膜結構及比下層SiCO:H膜6之膜密度更高的膜密度之上 層SiCO:H膜31。因此，在上層siC0:Ii膜31之形成中，執行 氧氣之電漿放電’且氧離子經產生為電漿離子化的氧。一 般而言，此時’如在第一實施例中所述，充當上層Sic〇:H 膜31之下層膜的下層SiCO:H膜6之表面部分6a受到氧離子 之氧化，且一脆性層（未圖示）形成於下層SiCO:H膜6之表面 部分6a上的風險很高。因此，當在隨後的步驟中藉由cmp 方法將一互連件或類似物埋入上層SiCO:H膜3 1及下層 SiCO:H膜6中時，剝落非常易於發生於上層siC0:H膜31與 下層SiCO:H膜6間之界面上。 然而’在本實施例中，如上所述，在上層sic〇:H膜31形 成於下層SiCO:H膜6上後，在上層siCO:H膜31及下層 SiCO:H膜6上照射一電子束。以此方式，下層以€〇:11膜6變 成一大體具有兩層結構之低相對介電常數層間絕緣膜，該 109014.doc -46- 1309443 兩層結構係由表面部分之密集層6a及除了表面部分之—部 分之多孔層6b構成，密集層6埃多孔層❿具有不同的膜品 質。藉由電子束照射整合於一起之下層加〇湖6及上: SiCO.Η膜31充s -阻止氧離子或類似物到達多孔層的之障 壁層（犧牲層），其如在第一實施例中藉由電聚處理形成於下 層31(：0:11膜6之表面部分上的密集層^。以此方式，可抑制 多孔層6b受到當在後處理中藉由電漿CVD方法將^〇2膜8 沉積於上層SiC0:H膜31上方時產生的氧電毁氣體（氧離子） 之氧化。如上所述，由於上層31(：〇:11膜31具有比下層 SlC〇:H膜6之膜結構更密集的膜結構及比81(：〇:11膜6之膜 密度更高的膜密度，所以與下層以(：〇:11膜6相比，上層 SiC0:H膜31更不易於受到氧化影響。因此，在成膜步驟中， 上層SiCO:H膜31之膜品質極少劣化。更特定言之，上層 SiC0:H膜31之機械強度及上層31(：〇^膜31與下層Sic〇:H 膜6之表面部分6a間之黏附性劣化的風險很低。 根據一由本發明者實施的實驗，已發現，如在第一實施 例中，當低相對介電常數層間絕緣膜32係藉由如上文所述 之成膜方法形成時，在後處理之CMP步驟中，可阻止有缺 陷的剝落發生於上層與下層31(：〇:11膜6間之界 面上。從而已發現，在CMP步驟中，可阻止有缺陷的剝落 發生於低相對介電常數層間絕緣膜32與充當低相對介電常 數層間絕緣膜32之下層膜之SiCN:H膜5間的界面以及低相 對介電常數層間絕緣膜32與充當低相對介電常數層間絕緣 膜32之上層膜之SiCN:H膜7間的界面上。 I09014.doc -47- 1309443 (第二實施例） 下文將參考圖6A至圖6D、圖7A至圖7D以及圖8A至圖8D 也述本發明之第三實施例。圖6A至圖8D為展示一種製造一 根據第三實施例之半導體裝置之方法的過程剖視圖。與在 第一及第二實施例中之參考數字相同的參考數字表示相同 的零件，且將省略其描述。 在第三實施例中，與在第一實施例不同，當在對一低相 對介電常數層間絕緣膜之表面部分執行電漿處理時，為了 阻止在低相對介電常數層間絕緣膜與形成於其上之另一普 通絕緣膜間之界面（膜間）上的剝落，未使用在低相對介電常 數層間絕緣膜上形成另一普通絕緣膜之步驟。在本實施例 中如在第―實施例中，形成—由—第一低相對介電常數 膜及一第二低相對介電常數膜構成的兩層結構。此外，一 低相對"電常數膜用作形成於第—低相對介電常數膜上之 第二低相對介電常數膜，其具有_更㈣的膜結構^呈有 比第一低相對介電常數膜之膜密度更高的膜密度），且呈有 -比第-低相對介電常數膜之相對介電常數更高的相對介 一月々〇 m T ，在將. 电子束’…射於第一及第二低相對介電常數膜前，在第二 相對介電常數臈上形成—具有3·3或更小的相對^ 之第三低相對介電常數膜。其後，將—電子束照射於第一 第一及弟二低相對介電常數膜。在將電子束照 — 第二及第三低相對介電常數膜上後，另一普通絕緣膜形成 1090J4.doc -48- 1309443 於第二低相對介電常數膜上。以此方式，可阻止在低相對 介電常數層間絕緣膜與形成於其上之另一普通絕緣膜間之 界面（膜間）上的剥落。下文將對此進行描述。 首先，如圖6A中所示，在一其上已形成一 cu下層互連件 3、一具有約50 nm之厚度且充當一蝕刻阻止之SiCN:H膜5 及其類似物之半導體基板1上，如第一及第二實施例藉由電 漿CVD方法形成一下層以(：〇:11膜6。將下層8沱〇:11膜6沉積 於SiCO:H膜5上，直到下層siCO:H膜6之厚度為約15〇nm。 隨後，藉由電漿CVD方法在下層膜ό之表面上形成一 上層SiCO:H膜31。將上層siCO:H膜31沉積於下層SiCO:H膜 6上’直到上層SiCO:H膜31之膜厚度為約5nm。如在第一及 第二實施例中’將形成上層及下層Sic〇:H膜6及31之成膜溫 度（基板溫度）設定為約35(rc。然而，在上層Sic〇:H膜31之 形成中’不使用在下層SiC0:H膜6之形成中使用的含有具有 環狀結構之有機矽烷之氣體。在本實施例中，如在第二實 施例中，在上層SiCO:H膜31之形成中，將含有一具有一相 對低的分子量之諸如三曱基矽烷之有機材料及〇2之氣體用 作來源氣。 接下來’如圖6B中所示，藉由一塗覆方法，在上層sic〇:H 膜31之表面上形成—具有3 3或更小的相對介電常數之第 二低相對介電常數膜41。更特定言之，藉由旋塗法在上層 SiCO:H膜3 1之表面上形成一聚伸芳基（PAr)膜41。ρΑι^ 41 亦為一如上層及下層SiC〇:H膜6及31之低相對介電常數 膜。更特疋吕之，PAr膜41為一由一具有約2.6之相對介電 I09014.doc -49- 1309443 常數之有機樹脂製成的低相對介電常數膜。將1>八1_膜41塗覆 於上層SiCN:H膜31之表面上，直到！>心膜41之厚度為約15〇 nm °
如圖6B中所示，在！>^膜41之形成中，在半導體基板1上 之PAr膜41或類似物上照射一電子束，以執行熱處理。在與 第二實施中之電子束處理中之相同的環境下執行電子束照 射。更特定言之，將其上塗覆有1>人1*膜41之半導體基板丨配 置於包括其壓力經降低至約5 Torr之氬氣的大氣下。從而， 將半導體基板1之溫度（基板溫度）設定為約35(Γ〇>在該等環 境下，將一電子束照射於1>八]*膜41 '上層81(：〇:11臈31、下層 SiCChH膜6及其類似物上，使得將輻射量設定為約13〇 pC/cm2。執行該等步驟到目前為止，在上層Sic〇:H膜31之 表面上形成具有約15〇nm之厚度之1>八]*膜41。以此方式，如 圖6B中所不，形成一由具有三層結構之低相對介電常數層 狀膜構成的第（n+1)個低相對介電常數層間絕緣膜42，該三 層結構由充當一下層低相對介電常數層間絕緣膜2Sic〇:H 膜6、充當一中間層低相對介電常數層間絕緣膜之Sic〇:H 膜3 1以及充當一上層低相對介電常數層間絕緣膜之1>八『膜 41構成。 接下來，如圖6C中所示，藉由與第一實施例中之方法相 同的方法，在PAr膜41之表面上形成Si〇2膜8。即，藉由使 用氣態SiH4及氣態ΝΑ之氣體混合物作為來源氣之電聚 CVD方法’將Si〇2膜8沉積於PAr膜41之表面上，直到si〇2 膜8之厚度為約150 nm。隨後，在si〇2膜8之表面上形成一 109014.doc •50· 1309443
SiN膜43。藉由使用氣態叫及氣態NH3之氣體混合物作為 來源氣之電漿CVD方法，將3出膜43沉積於ΜΑ膜8之表面 上直到SlN膜43之厚度為約100 nm。隨後，在SiN膜43之 表面上形成另一Si〇2膜44。藉由使用氣態TE〇s及氣態〇2之 氣體混合物作為來源氣之電漿CVD方法，將叫膜44沉積 於SiN膜43之表面上，直到叫膜44之厚度為約1〇〇_。隨 後，雖未圖示，但在叫膜44之表面上形成用於形成—上 層互連件凹π部分45之—上層互連件凹口部分成形抗钱 膜。 接下來，如圖6D中所示，在Cu下層互連件3上方，上層 互連件凹口部分45形成於Si〇2膜44中。更特定言之，如在 第貝鉍例中，藉由光微影方法，在上層互連件凹口部分 成形抗㈣巾將上層互連㈣口部分45之圖案加以圖案 化。其後，藉由將經圖案化的上層互連件凹口部分成形抗 蝕膜用作一遮罩之RIE方法蝕刻以〇2膜44。以此方式，在 下層互連件3上方，具有一穿透Si〇2膜44之預定圖案之上層 互連件凹口部分45形成於Si〇2膜44中。隨後，在一放電狀 下藉由使用氣體，自Si〇2膜44之表面剝落及移除上 層互連件凹口部分成形抗蝕膜。雖未圖示，但是由一有機 樹脂製成之用於形成通孔4 6之通孔成形抗蝕膜形成於s丨〇 2 膜44之表面及8旧膜43之表面上，siN膜“之表面部分由上 層互連件凹口部分45之曝露。 接下來如圖7A中所示，與上層互連件凹口部分衫連通 之通孔46分別形成於&N臈43、Si〇2膜8及PAr膜41中。更特 109014.doc -51 · 1309443
疋$之’如在第一實施例中，藉由光微影方法，在一通孔 成形抗蝕膜上將通孔46之圖案加以圖案化。其後，藉由將 經圖案化的通孔成形抗蝕膜用作一遮罩之RIE方法蝕刻 \ 3 Si〇2膜8及PAr膜41。以此方式，具有一穿透siN膜43、 Si〇2膜8及PAr膜41以與上層互連件凹口部分45連通之預定 圖案之通孔46形成於膜43、8及41中。在該種狀況下，當對 為一如通孔成形抗蝕膜之有機樹脂膜的PAr膜41進行處理 (蝕刻）時，將通孔成形抗蝕膜與PAr膜41 一起蝕刻。結果， 虽形成通孔46時，以一自對準方式自8以膜43之表面剝落及 移除通孔成形抗姓膜。 接下來，如圖7B中所示，藉由將在上層互連件凹口部分 45中圖案化的81〇2膜44用作一遮罩之rie方法蝕刻My膜 43，且下挖上層互連件凹口部分钻，直到上層互連件凹口 部分45穿透SiN膜43。以此方式，具有預定圖案之上層互連 件凹口部分45亦形成於3以膜43中。藉由將si〇2膜料及以^^ 膜43用作遮罩之相同方法蝕刻上層3冗〇:11膜31及下層 SiCO:H膜6以下挖通孔46。在該種狀況下，下挖通孔牝，直 到通孔46穿透上層SiCO:H膜31以使通孔46之下端到達下層 SiCO:H膜6之中間部分。 接下來’如圖7C中所示，藉由RIE方法姓刻下層^〇:Η 膜6以下挖通孔46，直到通孔46穿透下層以〇：〇:11膜6以部分 曝露下層SiCN:H膜5之纟面。在該種狀況下，由於曝露於㈣ 膜43下之Si〇2膜8及以匕膜8上之^匕膜料為具有如下層 SiCOiH膜6之Si-Ο鍵結的膜，所以'當餘刻下層沉〇侧6時 109014.doc -52- 1309443 蝕刻Si〇2膜8及Si〇2膜44。結果，當形成通孔46時，以一自 對準方式自SiN膜43之表面剝落及移除si〇2膜44。 接下來，如圖7D中所示，藉由將SiN膜43下的以〇2膜8用 作一遮罩之RIE方法蝕刻SiCN:H膜5以下挖通孔46，直到通 孔46穿透SiCN:H膜5以部分爆露Cu下層互連件3之表面。當 通孔46穿透SiCN:H膜5以部分曝露Cu下層互連件3之表面 時，形成通孔46之步驟結束。此時，將以〇2膜8上的SiN膜 43與SiCN:H膜5—起蝕刻。結果，當形成通孔46時，以一自 對準方式自Si〇2臈8之表面剝落及移除SiN膜43。 接下來，如圖8A中所示，藉由將其中對上層互連件凹口 部分45加以圖案化之以〇2膜8用作一遮罩之RIE方法蝕刻 PAr膜41，且下挖上層互連件凹口部分45以穿透pAr膜。 以此方式，具有預定圖案之上層互連件凹口部分45亦形成 於PAr膜41中。當上層互連件凹口部分45形成於pAr膜“中 時，形成上層互連件凹口部分45之步驟結束。在1>八1_膜Μ 之触刻製程中，將NH3氣體用作蝕刻氣體。 接下來，如圖8B中所示，如在第一實施例中，在通孔邨 及上層互連件凹口部分45中以及在以〇2膜8上，藉由濺鍍方 法形成一 TaN膜（障壁金屬膜）13。隨後，藉由相同的濺鍍方 法，在TaN膜13上形成一 Cu基底層（Cu種子層）i4a。 接下來，如圖8C中所示’如在第一實施例中，藉由電解 電鍍方法在Cu種子層i4a之表面上形成Cu電鍍膜丨仆以掩埋 通孔46及上層互連件凹口部分45。此時，Cu種子層與〔η 電錢膜14b整合於一起形成一單一Cu膜14。 1090l4.doc -53- 1309443 接下來，如圖8D中所示，如在第一實施例中，藉由cMp 方法拋光並移除Si〇2膜8之表面上的TaN膜13及Cu膜14。以 此方式，將TaN膜13及Cu膜14埋入通孔46及上層互連件凹 口部分45中。結果，由Cu膜14將具有一與cu介層插塞16整 合於一起之雙金屬鑲嵌結構之Cu上層互連件15埋入Si02膜
8、PAr 棋 41、上層 SiCO:H膜 31、下層 SiCO:H膜 6 及 SiCN:H 膜5中。將充當一埋入互連件之Cu上層互連件15經由Cu介 層插塞16及TaN膜13電連接至下層互連件3。執行該等步驟 到目前為止’如圖8D中所示，獲得一具有一所要的埋入互 連結構之半導體裝置47。 如上所述，根據第三實施例，可獲得與在第一及第二實 施例中之效果相同的效果。在本實施例中，在多孔下層 SiCO:H膜6與由聚合物製成的PAr膜41間形成充當一密集層 之上層SiCO:H膜31。以此方式，當形成PAr膜41時，上層 SiCO:H膜31可充當一抑制下層SiCO:H膜6劣化之障壁膜。 可由上層SiCO:H膜31改良PAr膜41與下層SiCO:H膜6間之 黏附性。此外，由於藉由將充當一密集層之上層SiCO:H膜 31用作一下層膜’在上層siCO:H膜31之表面上形成充當一 聚合物塗覆膜之PAr膜41，所以PAr膜41之可濕性得到改 良。因此’可易於改良由PAr膜41、上層SiCO:H膜31及下層 SiCO:H膜6構成的第（n+1)個低相對介電常數層間絕緣膜42 之機械強度。即，可易於抑制剝落發生於低相對介電常數 層間絕緣膜42中之風險。 結果，如圖8D中所示，可易於獲得半導體裝置47，其中， 1090l4.doc -54- 1309443 將具有雙金屬鑲嵌結構之以上層互連件丨5及以介層插塞 16埋入 Si02膜 8、PAr膜 41、上層 SiCO:H膜 31、SiCO:H 膜 6 及SiCN:H膜5中，且剝落不發生於至少Si〇2膜8、PAr膜41、 上層SiCO:H膜31與下層SiC0:Ii膜6間。換言之，根據第三 實施例，半導體裝置47可易於製造，其中，在為第（11+1)個 低相對介電常數層間絕緣膜42之pAr膜41以及上層及下層 SiCO:H膜6及31與經由PAr膜41間接堆疊於上層及下層 SiCO:H膜6及31上之另一普通絕緣膜以〇2膜8間之界面附近 的黏附性及強度得到改良，且在絕緣膜6、絕緣膜31、絕緣 膜41與絕緣膜8間之界面附近，外力不引起剥落。當然，根 據第三實施例之半導體裝置47具有與在第一實施例之半導 體裝置17及第二實施例之半導體裝置33中之效果相同的效 果。 根據一由本發明者實施的實驗，當上層Sicc^H膜31未形 成於PAr膜41與下層siCO:H膜6間時，在CMP步驟中，剝落 發生於PAr膜41與下層SiCO:H膜6間之界面上。與此相對， 根據本實施例之成膜方法，在CMP步驟中，剝落不發生於 構成第（n+1)個低相對介電常數層間絕緣膜42之pAr膜4卜上 層SiCO:H膜31與下層SiC0:H膜6間的界面上。因此，在cMp 步驟中’剝落不發生於第（n+1)個低相對介電常數層間絕緣 膜42與充當第（η+ι)個低相對介電常數層間絕緣膜42之上層 膜之Si〇2膜8間的界面以及第（n+1)個低相對介電常數層間 絕緣膜42與充當第（n+1)個低相對介電常數層間絕緣膜42之 下層膜之SiCN:H膜5間的界面上。此外，當然，剝落不發生 109014.doc -55· 1309443 於SiCN:H膜5與充當以(：^:11膜5之下層膜之第n個層間絕緣 膜2間的界面上。 根據另一由本發明者實施的實驗，已發現，在？八1>膜4 j 之形成甲’將一電子束照射於1>心膜41或類似物上，使得能 夠降低PAr膜41上之熱負荷。亦已發現，可改良至少pAr膜 41與上層SiCO:H膜31間、上層SiCO:H膜31與下層SiCO:H膜 6間 '以及下層siCO:H膜6與SiCN:H膜5間之界面的黏附 性。如在第一及第二實施例中，已發現，可改良下層Sic〇:H 膜6之機械強度。此外，已發現，由於充當直接位於pAr膜 41下之密集層之上層SiCO:H膜3 1的存在，PAr膜41與上層 SiCO:H膜31間的黏附性強度自約〇 2 Mpa.m1/2增加至〇.4 MPa’m1/2 ’即，約加倍增加。 更特疋s之’已發現，具有三層結構之第（η+ι)個低相對 介電常數層間絕緣膜42之機械強度及黏附性可抵抗在CMP 步驟中產生的應力且經改良足以阻止剝落發生於低相對介 電常數膜6、31與41間的界面上。因此，已發現，低相對介 電吊數層間絕緣膜42與充當低相對介電常數層間絕緣膜42 之下層旗之SiCN:H膜5間的黏附性以及低相對介電常數層 間絕緣膜42與充當低相對介電常數層間絕緣膜42之上層膜 之Si〇2膜8間的黏附性經改良足以抵抗在cmp步驟中產生 的應力且阻止剝落發生於絕緣膜5、42與8間的界面上。
如上所述’在本實施例中，當藉由RIE方法姓刻卩八『膜4丄 以下挖上層互連件凹口部分45時’將NH3氣體用作蝕刻氣 體。在該種狀況下，充當PAr膜41之下層膜之下層sic〇:H 109014.doc -56- 1309443 膜6之臈品質可能因NH3氣體而劣化。可因在下層SiCO:H膜 6與NH3氣體間發生下列化學反應引起此現象。下文將參考 典型的化學反應對由NH3氣體引起的下層SiCO:H膜6之膜 品質劣化現象加以描述。 由於下層SiCO:H膜6為一具有弱鍵結力之幾乎多孔的 膜，故下層SiCO:H膜6易於與NH3氣體反應。更特定言之， 當NH3氣體黏附至下層SiCO:H膜6之表面時，下層siCO:H膜 6之表面部分的甲基與NH3氣體中之氫（H)反應，使得引起一 按以下化學方程式（2)所表達的化學反應。 = Si-CH,+H -^=Si~+CH4-(2) 隨後，下層SiCO:H膜6之表面部分進一步與大氣中的水分 (Ηζο)反應，使得引起一由以下化學方程式（3)所表達的化學 反應β 2-Si-+H20~^Si-〇H+sSi-H."(3)
在化學方程式（2)中，=Si-CH3表示一包含於下層sic〇:H 膜6中之甲基。由如化學方程#门、 甲柱式（3)所表達之化學反應產生的 經基官能㈤i.OH)充當-吸收水分（Η2〇)之所謂的水分吸 收處。因此’當在上層互連件凹口部分45之形成中將丽3 氣體用作㈣氣體時，水分易於點附於下層SiCO:H膜6之表 109014.doc -57- 1309443 面部分。當cu上層互連件15形成於上層互連件凹口部分45 中時，Cu上層互連件15易於受到氧化（腐蝕）及劣化。結果， 互連件之可靠性及效能易於降低。 然而，在第三實施例中，如在第二實施例中，在下層 SiCO:H膜6上形成具有比下層8冗仏11膜6之膜結構更密集 的膜結構之上層SiC0:H膜31。如在第一及第二實施例中所 描述，為一密集層之上層SiCO:H膜31不易被氧化。因此， 由於為一密集層之上層以(：0:11膜31之存在，^^^氣體對下 層SiCO’.H膜6之影響（氧化）得以降低。換言之，當1>^膜41 經蝕刻以下挖上層互連件凹口部分45時，上層3圯〇:11膜31 降低NH3氣體對下層以(：〇:]^膜6之損傷。結果，在根據本實 施例之半導體裝置47及製造裝置之方法中，Cu上層互連件 15之可罪性及效能顯著劣化的風險很低。在經形成以覆蓋 Cu上層互連件15之TaN膜（障壁金屬膜）i3中，此為真實情 況。結果’本實施例之互連結構之可靠性及效能得到改良。 由化學方程式（2)及（3)表達的化學反應僅為發生於下層 SiC0:H膜6與NHS氣體間之各種化學反應之一些典型的化 學反應。實際上’除了如化學方程式（2)及表達的化學反 應外’還有多種化學反應發生於下層SiC0:Ii膜6與NH3氣體 間。 製造一根據本發明之半導體裝置之方法不限於第一及第 二實施例。在不偏離本發明之精神及範疇之情況下，藉由 將第一及第二實施例之一些組態、一些製造步驟或其類似 物改變為各種設置或者使用各種設置之合適的組合，可執 109014.doc •58· 1309443 行該方法。 舉例而言，雖然在第一實施例中，在相同的步驟中執行 對下層SiCO:H膜6之電漿處理及以(；^:11膜7之成膜製程，但 此組態不限制本發明。可在不同的步驟中分別執行對下層 SiCO:H膜6之電漿處理及SiCN._H膜7之成膜製程。 雖然在第一及第二實施例中，將siCN:H膜27用作形成於 反應谷器19中的預塗覆膜，但siCN:H膜27不限制本發明。 由包括除了氧（0)之外的至少一元素之材料可形成SiCN:H 膜27。更佳地，由一無氧且含有矽（Si)、碳及氮中之 至少一元素之材料可形成SiCN:H臈27。舉例而言，藉由使 用一單硬烧（SiH4)及氨（NH3)之氣體混合物一 SiCN:H可形成 為預塗覆膜27。或者，當在反應容器19中執行成膜製程時， 使用SiC:H膜替代SiCN:H臈27，可獲得與SiCN:H膜27相同 的抗氧化效果。 同樣，雖然在第一及第二實施例中將氬氣用作對下層 SiCO:H膜6或上層進行電漿處理之氣體，但用 於電漿處理之氣體不限於氬氣。可將含有一稀有氣體作為 主要組份之氣體用作用於電漿處理之氣體。舉例而言，同 樣，當含有氦（He)、氖（Ne)、氪（Kr)、氙（Xe)及氡（Rn)中之 至；元素作為主要組份之氣體替代氬（Ar)時，可獲得與 第一及第二實施例中之效果相同的效果。或者，可藉由使 用不同類型之稀有氣體對下層以(：:〇:]^膜6或上層Sic〇:H膜 31執行多次電漿處理。舉例而言，在藉由使用電漿氩氣對 下層SiCO:H膜6或上層siC0:H膜31執行電漿處理後，可藉 109014.doc -59- 1309443 由使用一電漿氦氣連續執行電漿處理。根據一由本發明者 實轭的貫驗，已證實，藉由使用上文描述之電漿處理可獲 知與第一及第二實施例中之效果相同的效果。 在約350°C執行在第一實施例中之對Sic〇:H膜或類似物 之電聚處理以及在第二及第三實施例中t電子束照射，該 溫度等於在第一至第三實施例中之sic〇:H膜的成膜溫度。 然而，設定的溫度不限於35(rc。根據—由本發明者實施的 實驗，已證實，當對&(：〇:11膜或類似物執行電漿處理或電 子束照射的溫度為約450°C或更低時，可獲得與第一至第三 實施例中之效果相同的效果。 在第二及第三實施例中，將不包含於多孔下層以(：〇:11膜6 之成膜材料中的有機矽烷用作充當一密集層之上層Sic〇:H 膜31之成膜材料中之一者，但通常使用不同的材料。根據 一由本發明者實施的實驗，已證實，即使將作為下層Sic〇: H 膜6之成膜材料之相同的來源氣用作上層31(：〇:11膜31之成 臈材料’藉由使放電條件最佳化，仍可獲得與上文所述效 果相同的效果。 第一至第三實施例獲得的效果並不限於如在第一至第三 實施例中之半導體裝置17、33及47中之彼等互連結構相同 的互連結構。根據一由本發明者實施的實驗，已證實，當 將圖3D、5D及8D中所示之至少一種類型的互連結構之一互 連結構用作半導體裝置之内部互連結構之一部分時，可獲 得與第一至第三實施例中之彼等效果相同的效果。第一至 第三實施例獲得的效果並不限於第一至第三實施例中所描 109014.doc •60· 1309443 述的雙金屬鑲後結構。根據一由本發明者實施的實驗，已 證實，即使在一所謂的單金屬鑲嵌結構中（其中上層互連件 15及介層插塞16係單獨形成），可獲得與在第一至第三實施 例中之彼專效果相同的效果。此外’上層互連件丨5、介層 插塞16及下層互連件3之材料不限於Cu。根據一由本發明者 實施的實驗，已證實，即使上層互連件15、介層插塞16及 下層互連件3係由鋁（A1)製成，仍可獲得與第一至第三實施 例中之彼等效果相同的效果。此外，障壁金屬膜丨3之材料 不限於TaN。根據一由本發明者實施的實驗，已證實，即使 障壁金屬膜13由一不僅含有Ta而且含有（例如）Nb、评或卩 之材料形成，仍可獲得與第一至第三實施例中之彼等效果 相同的效果。 雖然在第一至第三實施例中將31(：〇:11膜6及31用作主要 的低相對介電常數層間絕緣膜，但低相對介電常數層間絕 緣膜不限於SiCO:H膜。可將至少含有氧且具有3 3或更小的 相對介電常數之低相對介電常數膜用作低相對介電常數層 間絕緣膜。較佳地，使用一由一含有氧以及矽（si)、碳（c) 及氫（H)中之至少一元素之材料製成的低相對介電常數層 間絕緣膜’可獲得與第-至第三實施例中之彼等效果相^ 的效果。同樣，雖然將Si〇2膜8及44用作第一至第三實施例 中之低相對介電常數層間絕緣膜之上層氧化膜，但上層氧 化膜不限於Si〇2膜。上層氧化膜可由一含有氧的材料形 成較仏地，當使用一由一含有氧及至少矽（Si)之材料製成 的上層氧化膜時，可獲得與第一至第三實施例中之彼等效 109014.doc -61 - 1309443 果相同的效果。 在第一實施例中，當將SiCN:H膜27預塗覆於反應容器19 之内部（處理腔室20)時，將約13.56 MHz之一高頻電壓施加 至上部電極21 *然而，高頻電壓不限於約13·56 mHz。施加 至上部電極21之高頻電壓值可視預塗覆膜27之膜品質、膜 厚度及其類似特徵之情況合適地設定，使得合適地形成預 塗覆膜27。 φ 此外，在第一至第三實施例中使用的電漿CVD設備18並 非用於只形成預塗覆臈27。藉由使用電漿CVD設備18，在 反應容器19内，可在半導體基板i上形成不同類型的膜。在 該種狀況下，例如，在反應容器19中形成一種類型之膜後， 經由供氣喷嘴（上部電極）21之供氣孔2U，將一敍刻且分解 黏附於反應容器19之内部之膜為氣體之餘刻氣體（清洗氣 體H、應至反應谷态19。在將黏附於反應容器i 9之内部之膜 分解為—不影響下一成膜製程的氣體後，可經由排氣管25 • 及真空泵將該氣體及反應容器19中之氣體排出反應容器 19。其後，經由供氣噴嘴(上部電極)幻之供氣孔2ia將一充 當適合於下-成膜製程之預塗覆膜之材料的氣體供應至反 應容器19中，且可將一新預塗覆膜塗覆於反應容器19之内 部上。當重複此等步驟時，能夠形成不同類型的高品質絕 $膜，使得極少因使用_電漿⑽設備_低相對介電常 數膜進行氧化而使絕緣臈之膜品質劣化。 對於熟習此項技術者而言，不難出現額外的優勢及修 改。因此，在本發明之更廣泛的態樣中，其不限於本文所 I090l4.doc -62- 1309443
展示及描述的具體細節及代表性奋#加 乂衣性只靶例。從而，在不偏離 如由隨附申請專利範圍及其均黧舳 — 勺4物界疋之總體發明概念之 精神或範嘴的情況下，可進行各種修改。【圖式簡單說明】 圖1Α至圖1Ε為展示製造根據笫— 谭弟實把例之半導體裝置 之方法的過程剖視圖； 圖2A至圖2D為接著圖以之後的過程剖視圖 根據第一實施例之半導體裝置之方法. 圖3A至圖3D為接著圖2D之後的過程剖視圖 根據第一實施例之半導體裝置之方法. 圖4為簡單化地展示用於製造根 媒第—實施例之半導體 裝置之設備的剖視圖； 圖5A至圖5D為展示製造根據第二實 之方法的過程剖視圖； 圖6A至圖6D為展示製造根據第二 弟一貫知例之半導 之方法的過程剖視圖； 圖7Λ至圖7D為接著圖6D之後的過程丨 狂°〗現圖，其展示絮拌 根據第三實施例之半導體裝置之方法； Ik 圖8A至圖8D為接著圖7D之後的過程 °1』現圖，其展示_ > 根據第三實施例之半導體裝置之方法；及 ^ 圖9為展示充當第一貫施例之比較會/ ,貫例之半導體裝置之 剖視圖。【主要元件符號說明】 1 半導體基板 其展示製造 其展示製造 施例之半導體裝置 體裝置 109014.doc -63- 1309443 2 第η個層間絕緣膜 3 下層互連件 4 障壁金屬膜 5 SiCN:H 膜 6 SiCO:H 膜 6a 密集層 6b 多孔層 7 SiCN:H 膜 8 Si02 膜 9 通孔成形抗蝕膜 10 通孔 11 第二凹口部分成形抗蝕膜（上層互連件凹口部分成 形抗蝕膜） 12 第二凹口部分（上層互連件凹口部分） 13 障壁金屬膜 14 Cu 膜 14aCu種子層 14b Cu電鍍膜 15 上層互連件 16 介層插塞 17 半導體裝置 18 電漿CVD設備 19 反應容器 19a 上部主體 109014.doc -64- 1309443 19b 下部主體 20 處理腔室 21 供氣喷嘴（上部電極） 21a 供氣孔 22 下部電極 23 面頻電源 24 加熱器 25 排氣管 26 壓力調節閥 27 預塗覆膜 29 氬離子 30 SiCN:H 分子 31 SiCO:H 膜 32 低相對介電常數層間絕緣膜 33 半導體裝置 41 PAr 膜 42 低相對介電常數層間絕緣膜 43 Si· 44 Si02 膜 45 上層互連件凹口部分 46 通孔 47 半導體裝置 101半導體基板 102 層間絕緣膜 109014.doc -65- 1309443 下層互連件 障壁金屬膜 SiCN:H 膜 SiCN:H 膜 脆性層 Si〇2 膜 通孔 互連槽 障壁金屬膜 Cu膜
Cu上層互連件 Cu介層插塞 半導體裝置 109014.doc •66

Claims (1)

1309轉伞51〇6349號專利申請案
中文申請專利範圍替換本(9'7年12月） 十、申請專利範圍： -1·—種半導體裝置之製造方法，其包含 在-基板上方提供一低相對介電常數膜，該低相對介 I常數膜至少含有氧(〇)且具有3.3或更大之一相對介電 $數’·》導體被埋人該低相對介電常數膜中； 藉由放電3有—稀有氣體作為-主要組份之氣體， h低相對；I電常數膜執行__電聚處理，該電漿處理係 在其上方提供有該低相對介電常數膜之該基板儲存於1、 • 處理腔室中時 味 于執仃，該處理腔室具有一覆蓋有一由—除 了氧之外之素構成的材料之内部1大體設定於一 大氣下；及 ’…乳 藉由電漿CVD方法在該低相對介電常數膜上方提供 第、，邑緣膜，該第一絕緣膜由一含有氧之材料及—含 一氧反應之元素的材料中之至少一者的材料製成， 一導體被埋入該第一絕緣膜中。 2. 3. 如凊求項1之方法，其進一步包含： 錢供該第—絕緣膜前，在該低相對介電常數膜上提 供-第二絕緣膜，該第二絕緣臈由一除了氧之外的元素 製成，—導體被埋人該第二絕緣膜中，且當對該低相對 介電常，膜執行該電黎處理時將該第二絕緣膜提供於該 處理腔室中，將其上方提供有該低相對介電常數膜之基 板保持於—無氧大氣下，直到該第二絕緣膜之形成結束。 如凊求項1之方法，其中： 該低相對介電常數膜係藉由使用—含有氧(〇)以及矽 109014-971209.doc 1309443 (Si)、碳（c)及氫（H)中之至少一元素之材料形成。 4·如請求項1之方法，其中·· 該第一絕緣膜係藉由使用一至少含有氧及一與氧反應 之元素中之至少一者以及矽（Si)之材料形成。 5 如請求項1之方法，其中： "亥電漿處理係在不同於一用於提供該低相對介電常數 膜之處理腔室之另一處理腔室中執行。 6. 如請求項1之方法，其中： 該電漿處理係藉由使用一含有氬（Ar)、氦（He)、氖 (Ne)、氪（Kr)、氙（xe)及氡（Rn)中之至少一元素作為—主 要組份之氣體執行。 7. 如請求項1之方法，其中： 該電漿處理係藉由使用含有不同稀有氣體元素作為主 要組份之不同類型的氣體而多次執行。 8. 如請求項1之方法，其中： 該％漿處理係在約45CTC或更低的溫度下執行。 9 ·如請求項2之方法，其中： 在提供該第二絕緣膜前，該處理腔室之内部覆蓋有與 s亥第二絕緣膜之材料相同的材料。 10_如請求項2之方法，其中： 在提供該第二絕緣膜前，該處理腔室之内部覆芸有 含有矽（Si)以及碳（c)及氮（N)中之至少一者的材料= u. 一種半導體裝置之製造方法，其包含： 在一基板上方提供一第一低相對介電常數臈，哕第 1090L4.doc • 2· 1309443 低相對介電常數膜至少含有氧⑼且具有3.3或更小之一 相對介電常數，一導體被埋入該第—低相對介電常數膜 中； 在該第-低相對介電常數膜上提供—第二低相對介電 常數膜，該第二低相對介電常數臈至少含有I、具有3.3 或=小之-相對介電常數以及具有1該第—低相對介 電常數膜之膜密度更高的膜厚度，—導體被埋入該第二 低相對介電常數膜中；及 將一電子束照射於至少該等第一及第二低相對 數膜上。 12. 13. 如請求項11之方法，其進一步包含： 在將該電子束照射於該等第一及第二低相對介電常數 膜上後，藉由一電製CVD方法在該第二低相對介電常數 膜上方提供—第—絕緣膜，該第-絕緣膜由-含有氧及 -與氧反應之元素中之至少一者之材料製成，一 埋入該第—絕緣膜中。 如睛求項11之方法，其進一步包含： “在：該電子束照射於該等第一及第二低相對介電常數 ”上刖’藉由一塗覆方法在該第二低相對介電常數膜上 提供-第三低相對介電常數膜，該第三低相對介電常數 膜具有3.3或更小之-相對介電常數，且在將該第三低相 對介電常數膜提供於該第二低相對介電常數臈上後，將 該電子束照射於該等第一、第二及第三低相對常： 膜上。 电幂數 109014.doc 1309443 14.如請求項η之方法，其中： f 7如月，日修正替換ΐ| 該等第一及第二低相對介電常數膜係由使用一含有氧 (〇)以及矽（Si)、碳（C)及氳（Η)中之至少一元素之材料形 成。 15. 如請求項η之方法，其中： 其上方提供有該第一低相對介電常數膜之該基板保持 於一無氧大氣下’至少直到完成該第二低相對介電常數 膜之形成。
16. 如請求項u之方法，其中： 該電子束照射係在約4 5 01或更低溫度下執行。 17. 如請求項12之方法，其中： 一該第一絕緣膜係由使用一至少含有氧及一與氧反應之 元素中之至少一者以及矽（Si)之材料形成。 18. 如請求項12之方法，其進一步包含： 在提供該第一絕緣膜前在該第二低相對介電常數膜上 第二絕緣膜，該第二絕緣膜由-除了氧之外的元 素製成，一導體被埋入該第二絕緣祺中。 19·如請求項18之方法，其中： 該第二絕緣膜係在一具有一覆著 硝rru e 益有—含有矽（Si)以及 厌（C)及氮（N)中之至少一者的材科 一盔急上A 叶之内部且大體設定於 ·、、、孔大氣下的處理腔室中對該第_ 執行一雷將+ β ±1 乐〜低相對介電常數膜 電漿處理時被提供。 2〇·如請求項13之方法，其中： 該第三低相對介電常數膜係由— 有機樹脂形成。 109014-971209.doc
TW095106349A 2005-02-25 2006-02-24 Method of manufacturing semiconductor device TWI309443B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050939A JP4357434B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200634927A TW200634927A (en) 2006-10-01
TWI309443B true TWI309443B (en) 2009-05-01

Family

ID=36944633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095106349A TWI309443B (en) 2005-02-25 2006-02-24 Method of manufacturing semiconductor device

Country Status (3)

Country Link
US (1) US20060199373A1 (zh)
JP (1) JP4357434B2 (zh)
TW (1) TWI309443B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
JP5142538B2 (ja) * 2007-01-26 2013-02-13 株式会社東芝 半導体装置の製造方法
JP5424551B2 (ja) * 2007-11-07 2014-02-26 ローム株式会社 半導体装置
JP2009283812A (ja) * 2008-05-26 2009-12-03 Renesas Technology Corp 半導体装置の製造方法
US8334204B2 (en) * 2008-07-24 2012-12-18 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US20100109155A1 (en) * 2008-11-05 2010-05-06 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnect integration
JP5238615B2 (ja) * 2009-06-04 2013-07-17 株式会社東芝 半導体装置の製造方法
CN103338928B (zh) * 2010-12-28 2015-04-15 麒麟麦酒株式会社 阻气性塑料成型体及其制造方法
US9812380B2 (en) * 2014-05-22 2017-11-07 Microchip Technology Incorporated Bumps bonds formed as metal line interconnects in a semiconductor device
US9754822B1 (en) 2016-03-02 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10199500B2 (en) 2016-08-02 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
CN113690174A (zh) * 2020-05-19 2021-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230187395A1 (en) * 2021-12-10 2023-06-15 Intel Corporation Oxide and carbon layers at a surface of a substrate for hybrid bonding

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119941B (fi) * 1999-10-15 2009-05-15 Asm Int Menetelmä nanolaminaattien valmistamiseksi
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US20070158178A1 (en) * 2002-07-23 2007-07-12 Tosoh Smd, Inc. Method and apparatus for deposition of low-k dielectric materials
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
DE10319136B4 (de) * 2003-04-28 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallisierungsschicht mit einer mit Stickstoff angereicherten Barrierenschicht mit kleinem ε
US7141485B2 (en) * 2003-06-13 2006-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
US20050221020A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
JP4257252B2 (ja) * 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法
US7253123B2 (en) * 2005-01-10 2007-08-07 Applied Materials, Inc. Method for producing gate stack sidewall spacers

Also Published As

Publication number Publication date
US20060199373A1 (en) 2006-09-07
JP2006237349A (ja) 2006-09-07
TW200634927A (en) 2006-10-01
JP4357434B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
TWI309443B (en) Method of manufacturing semiconductor device
TWI242259B (en) Manufacturing method of semiconductor device
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
TWI269373B (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
JP4142941B2 (ja) 半導体装置の製造方法
JP5554951B2 (ja) 半導体装置の製造方法
US7795142B2 (en) Method for fabricating a semiconductor device
TWI278968B (en) Method for forming a multi-layer low-k dual damascene
TW200401339A (en) Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof
US20100102452A1 (en) Method for fabricating semiconductor device and semiconductor device
JP4364258B2 (ja) 半導体装置及び半導体装置の製造方法
TWI413212B (zh) 半導體裝置及其製造方法
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP4567587B2 (ja) 半導体装置の製造方法
US20070249164A1 (en) Method of fabricating an interconnect structure
JP2007027347A (ja) 半導体装置およびその製造方法
TW200411770A (en) Method for manufacturing a semiconductor device
JP2010287655A (ja) 半導体装置の製造方法
KR20080030954A (ko) 반도체 장치의 제조 방법
JP2003309170A (ja) 半導体装置及びその製造方法
US7763538B2 (en) Dual plasma treatment barrier film to reduce low-k damage
JP2006196642A (ja) 半導体装置およびその製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees