TW201019398A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TW201019398A
TW201019398A TW098124803A TW98124803A TW201019398A TW 201019398 A TW201019398 A TW 201019398A TW 098124803 A TW098124803 A TW 098124803A TW 98124803 A TW98124803 A TW 98124803A TW 201019398 A TW201019398 A TW 201019398A
Authority
TW
Taiwan
Prior art keywords
film
semiconductor device
forming
conductive layer
manufacturing
Prior art date
Application number
TW098124803A
Other languages
English (en)
Inventor
Takaaki Matsuoka
Shinji Ide
Yoshiyuki Kikuchi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201019398A publication Critical patent/TW201019398A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201019398 六、發明說明· 【發明所屬之技術領域】 本發明係有關一種半導體裝置及其製造方法，特別 是關於一種具有銅作為主成份之配線的半導體裝置及 其製造方法。 【先前技術】 近年來，隨著半導體積體電路之高速化及高整合❹ 化’如電晶體等元件亦朝微型化發展。對應此微型化趨 勢而不斷嘗試將配線微型化來改善配線延遲（wiring delay)。 因此’係積極地發展一種使用了具有低電阻、高電 子遷移（EM : Electro-migration)抵抗性之銅（Cu)的 配線’來代替一般於 LSI (Large Scale Integration ;大 型積體電路）之配線材料中所使用的鋁合金。 然而’在主要由銅所組成的配線之情況中，係於配❹ 線上形成一覆膜用以抑制銅擴散至形成於配線上方的 絕緣體中。於此同時，由於銅係具有容易被氧化之特 陡係會於形成覆膜之前在該配線之表面先形成一氧化 物。其係可能造成配線與覆膜之間的黏合性降低。故發 展出一種於配線上形成一具有適當黏合性之覆膜的方 法以下係舉出習知技術中可達成上述目標之例子。 未審查之日本專利申請公開案第2〇〇3_347299號係 4 201019398 於形成該主要由_所組成的配線後使用有機 2(〇rgan〇silane)氣體作為成膜氣體透過化學氣相沉 =而於配線上堆積絕緣體以形成一覆膜、實施氨電 了程序、並於配線之表面實施第丨原子之固溶熱處理 =mlon heat treatment)藉以抑制或防止銅之注 技術。 ❹ 揭•未本專射請公開案第屬-_7號係 絕緣體作為配線覆蓋膜，且不會氧化該 日^要^所組成之配狀導電性阻隔賴技術。具體說 :施=設之第2層配線U進行還原獅序時， 定㈣的第1電極之電力減低至較面 ::亥曰曰圓之第2電極以下、或減低至零。如 第2層配線L2之導電性阻隔膜W之露出面 =化，揭露之技術係可抑制或防止該導電性阻 膜17a之露出部份被氧化。 璧未審Ϊ之日本專射請公開案第露鳩79號係 揭露一種半導體裝置之製造方法， 步驟：於美；fe卜帘忐且古 且》亥方法係包3下列 pennit/Λ —相斟介電係數（relative 由m 3之絕緣體；於該絕緣财形成一 =:組狀喊；供輯原_細喊之表面；以 之，該還原氣體後在配線切成—_膜。換言 Ί徵在於無需在形成阻_前供給電聚至配線之 表面，便能形成阻隔膜。 未審查之日本專利巾睛公開案第2⑽Μ42579係揭 201019398 露一種當形成絕緣體15b作為配線覆蓋膜時，於埋設有 一包含銅之配線結構之半導體襄置中防止埋設之第2 層配線L2之導電性阻隔膜17a氧化的技術，舉例說明， 配線覆蓋膜係藉由電漿CVD法並使用三曱氧矽烷 (trimethoxysilane )氣體與氧化氮氣體的混合氣體來形 成SiON薄膜。具體說明，係至少於配線上堆積第2絕 緣體來用以保護第1導電性薄膜不被氧化後，使用含氧 氣體藉由化學氣相沉積法而於第2絕緣體上堆積一第3 絕緣體（絕緣體15b)。 然而’由於前述之先前技術皆會增加程序或實質處 理步驟之數目’而無法於簡單程序（處理步驟）中實現 於導電層表面上形成一覆膜。舉例說明’未審查之曰本 專利申請公開案第2003-347299號需於氨電漿程序後實 施第1原子之固溶熱處理，故，無可避免地增加程序（處 理步驟）之數目。因此，期望有一種可僅使用較簡單程 序（處理步驟）而於導電層表面上形成一覆膜的技術。 【發明内容】 有關本發明之半導體裝置之製造方法，其包含下列 程序：形成-覆蓋於基板上的中間層；於該中間層 作-開口；於該開口中產生—導電層；以及於該導電展 之表面上形成―覆膜；其中該覆膜之形成程序係包人二 對該導電層之該表面的還原處理與一成媒
Is! ni ^ λα 工且卉係 201019398 根據有關本發明之半導體裝置之製造方法，係可同 時進行覆膜之成膜處理與含有銅之導電層表面之還原 處理。因此，可藉由單一處理而於導電層表面上形成一 車乂佳之覆膜。換s之，由於自導電層表面去除該氧化物 膜與覆膜之成膜係同時發生，覆膜進行成膜時不會使導 電層之表面重新氧化。因此，可於導電層上形成一具有 較佳黏合性的覆膜。所以，係抑制導電層中所包含之金 ❹ 屬原子擴散至設置於導電層上的中間層内，並可製成一 具高度信賴性的半導體裝置。 在有關本發明之半導體裝置之製造方法中，該導電 層可包含有銅。此實施例中，係可形成一低電阻的配 線。特別是，銅係為一容易氧化之金屬，然而，藉由同 時進行β還原處理與成膜處理，係可提供一種能抑制銅 原子擴散進入中間層的半導體裝置。 在有關本發明之半導體裝置之製造方法中，可於該 〇 覆膜之形成步驟中產生來源氣體或供應氣體中至少一 者之電漿後，對基板實施一電漿處理。根據本實施例， 係於覆膜之形成步驟中，藉由用於成膜處理或還原處理 中至少任一者之氣體產生電漿後，對基板進行一電漿處 理。因此，相較於在基板存在之狀況下藉由產生電漿以 實施電漿處理方法之情況，係可減少直接曝露於電漿之 部份（例如基板）的損害。 在有關本發明之半導體裝置之製造方法中，該覆膜 之形成程序係可包含一於形成該覆膜時改變施加於基 201019398 板的偏壓功率。 在有關本發明之半導體裝置之製造方法中，用以形 成該覆膜之供給氣體可包含不少於一個氫原子的有機 矽化合物。 在有關本發明之半導體裝置之製造方法中，用以形 成該覆膜之該供給氣體可至少包含三曱基矽烷 (trimethylsilane )。 在有關本發明之半導體裝置之製造方法中，用以形 成該覆膜之該供給氣體可包含一含氮之化合物。 在有關本發明之半導體裝置之製造方法中，較佳係 於形成開口之後且於形成該導電層之前，於該開口之内 表面上形成一阻隔膜（barrier film )。 在有關本發明之半導體裝置之製造方法中，該阻隔 膜可至少包含有钽（Ta)。 有關本發明之半導體裝置之製造方法，其包含下列 程序：形成一覆蓋於基板上的絕緣體；於該絕緣體中製 作一開口；於該開口中產生一導電層；以及至少於該導 電層之表面上形成一保護膜；其中該保護膜之形成程序 係包含一對該導電層之該表面的還原處理與一保護膜 之成膜處理，且該保護膜之供給氣體係用以作為還原物 種之來源氣體。 根據有關本發明之半導體裝置之製造方法，用以形 成保護膜之供給氣體係可用以作為產生還原物種而於 導電層表面上進行還原處理之來源氣體。因此，於單一 201019398 便可於導電層表面上形成 一較佳之保護膜。一般 / 5兄’移除導電層表面上之氧化物膜與形成一保護膜 njfe 、 ’’必須改變該供給氣體。然而’本發明不須改變供給 八因此，藉由一較簡易方法即可進行導電層表面上 之還原與保護膜之形成。
在有關本發明之半導體裝置之製造方法中，該導電 層可包含触作為其主要比例。 根據本實施例，可形成一低電阻配線。特別是，銅 係為一容易氧化之金屬，然而，藉由同時進行還原處理 與成膜處理，係可提供一種可抑制銅原子擴散進入中間 層的半導體裝置。 在有關本發明之半導體裝置之製造方法中，係於形 ί保5蒦膜之程序♦產生供給氣體的電漿後，對基板進 行還原處理或成膜處理。 在有關本發明之半導體裝置之製造方法中，用以形 ^保錢之該供給氣體可包含—含有於 原子的有機矽化合物。 乳 體之II本實施例’於產生之程序中，作為供給氣 有用你、》魏合物^的氫料_離。贿離成份係具 可使之功能。因此’藉由使时機梦化合物 行。還原作用與覆膜之形成同時進 之有機化發明之有機魏合物可為—含有⑽鍵 體（通式ί之。此外於形成覆臈時亦可使用Cxiiy氣 ^ x、y係為自然數）。當使用CxHy氣體來 201019398 形成覆膜時，可形成α-C膜。 在有關本發明之半導體裝置之製造方法中，用以形 成該保護膜之該供給氣體可至少包含三甲基矽烷。 在有關本發明之半導體裝置之製造方法中，用以形 成該保護膜之該供給氣體可包含一含有氮之化合物。 在根據本發明之半導體裝置之製造方法中，於形成 該導電層之前，可於該開口之内表面上形成一阻隔膜。 在根據本發明之半導體裝置之製造方法中，該阻隔 膜可至少含有钽。 【實施方式】 本發明之實施例係解說如下。 (半導體裝置） 參考第1、2圖來解說有關本發明之一實施例之半 導體裝置。第1、2圖係圖解有關該實施例之半導體裝 置的剖面圖。如第1、2圖所示，有關該實施例之半導 體裝置100係包含一基板10、一中間層20、一導電區 30、以及一覆膜40。另外，於第1、2圖所示之半導體 裝置的中間層20之結構係不相同的。該等半導體裝置 中相同之組件係使用相同之元件符號並省略其說明。 設置一中間層20覆蓋於基板10上方。雖然第1圖 並未詳細說明，基板10與中間層20中間亦可形成各種 不同的半導體元件、另外之配線、抑或另外之中間層（圖 201019398 中未顯示）。該中間層20係可使用單一種類之絕緣材料 來形成（如第1圖所顯示）、抑或使用複數種類之絕緣 材料來形成（如第2圖所顯示）。導電區30係由障壁金 屬32 (barrier metal)與主要由銅組成的導電層34所形 成的。覆膜40至少覆蓋於導電層34上，而本實施例中 其係覆蓋於導電區30與中間層20之上方。順帶一提， 導電層34可為接觸栓塞（contact plug)或介層栓塞（via plug)中任一者。「接觸栓塞」意指電氣連接一形成於 半導體基板之導電區域(例如源極、沒極、或閘極)與一 覆蓋於該半導體基板上之配線層的導電層。「介層栓塞」 意指將覆蓋於半導體基板上之多數配線層彼此電氣連 接之導電層。另外，覆膜40亦可代表一保護層4〇 (protection layer) ° 基板10係為一半導體基板，其中，係可使用單晶 石夕基板或各種不同的化合物之半導體基板。 該十間層20係可使用如氧化石夕（si〇2)、氮化石夕 (SixNy)、碳化矽（Sic)與碳氮化矽（SiCN)、&⑽ 膜、SiCO膜、SiCHO膜抑或a_C或a_c : Si膜等絕緣 ^料。中間層_2 G係可由單—種類之絕緣材料來形成（如 第1圖所顯不）、亦或由彼此相異之複數絕緣材料層來 疊層形成（如第2圖所顯示）。 如第2 @所示，將彼此相異之複數絕緣材料層憂層 時，該複數縣叙-部錄㈣為齡電餘材料所 形成的膜。於低介電係崎射，有騎料係為低強度 11 201019398 以致難以利用其本身。然而，藉由採用低介電係數層作 為中間層之一部份，係可對該善配線延遲有所幫助。疊 層結構之中間層20係容待後續參照第2圖說明。 如第2圖所顯示，中間層20係依序由第1絕緣體 22、低介電係數膜24、以及第2絕緣體26疊層而成。 第1絕緣體22與第2絕緣體26係可使用氧化矽> (Si02)、氮化妙（SixNy)、碳化矽（siC)與碳氮化矽 (SiCN)、SiON 膜、SiCO 膜、SiCH〇 膜、抑或 a_C 或 a-C . Si膜。第1絕緣體22與第2絕緣體26可為相同® 之材料或相異之材料。於圖樣化而形成開口 31時，第 2絕緣體26係扮演低介電係數膜24之硬遮罩(11狀(1 mask)。 含碳之氧化石夕膜、多孔質氧化石夕膜、含碳、氧和氫 之薄膜（SiCOH膜）、加氟之碳膜（以下稱作「氟化石炭 膜」，換言之係為碳（C)與氟（F)之化合物）係可考 慮作為低介電係數膜24。特別是，低相對介電係數之 氟化碳膜係為較佳選擇。此時，氟化碳膜通常係為通式❹ (―CxFy~) n之CF系材料（通式中之X、y與η係 為自然數）。 導電區30貫穿中間層2〇。並且，其功能係連結下 層配線（圖中未顯系）與上層配線（圖中未顯示）。具 體地，係藉由一貫穿該中間層20的開口 31、一覆蓋於 開口 31之内表面的陴隔膜32、以及一填充該開口 31 的導電層34而配置形成該導電區30。順帶一提，開口 12 201019398 31可為接觸孔、抑或介展^丨^ π 被-導電層㈣充ϋ以貫祕接觸孔」意指 =於半導體基板中之導 =接 = 與-覆蓋於該半導趙基板上之配線層。以 ίΓ 半導體基板上之多數配線層彼此^ ❹ ❿ 二=====層 較佳者，該阻隔膜之膜厚係小於10nma。aN、m 較佳者係使用主要包含銅的導電 電層34。藉以實現該低電阻之配線。材㈣成該導 覆膜40係至少形成於導電層M ;〇i層方2用以抑制導電性材料擴散至形成於= 之主要成八:二(圖中未顯示)、及用以抑制形成:觸 到sd W t具體綱，魏4(3之膜厚宜為w j Onm並且，覆臈4〇之膜厚宜小於1〇⑽。 係可使用SiCN膜、siC膜、以及a、c膜或以、 另外’本實施例之覆膜40亦可稱為〜保護膜4〇。i° (半導體裝置之製造方法） 其次，將說明有關本發明之半導體裝置之製造方 13 201019398 法。本發明之半導體裝置之製造方法係包含下述程 於基板上軸—中間層、於該中間層上形成-開口、艰 成-填充該開Π之導電層、以及於該導電層表面上^ -覆膜。於職覆膜之程序中，導電層表面之還原^ 與覆膜之成膜係同時進行。更進―步，有關本發 導體裝置之製造方法之特徵在於：該成膜氣體、以 覆膜成膜之程序中產生（供給）還原物種而用於導電層 表面之還原作用的還原氣體’係為相同的。 © 以下係參照第3至6圖來說明本發明相關實 之半導體裝置之製造方法。第3至6圖係圖解有關 施例之半導體裝置之製造方法之程序的剖面圖。另二， 以下係說明如第2圖所顯示之半導體裝置之製造方 法，其中，係採用氟化碳膜作為低介電係數膜24。無 須贅&，本發明之範圍並非限定於該等中間層之結構。 首先，如第3圖所示，係於基板1〇上形成一中間 層20。具體說明，形成一第1絕緣體22。可使用如前 述之絕緣材料來作為該第1絕緣體22，且較佳者^ SiCN。舉例說明，成膜方法係可採用cVD方法。在形 成SlCN來作為第1絕緣體22的情況中，係可考慮曱烷 與石夕烧、單曱基碎烧（monomethyl silane : IMS )、二曱 基梦烧（dimethyl silane : 2MS )、三甲基矽烷（trimethyl Sllane : 3MS )、四甲基矽烷（tetramethyl silane : 4MS )、 以及石夕氮烷（silazane)來作為成膜氣體。亦可使用該 等之混合氣體。更進一步’除了前述氣體外，另可藉由 201019398 添加，（N2)與氨（NH3)來進行沉積。以下係稱該等 添加氣體為添加劑氣體（additivegas)。 其次，於第1絕緣體22上形成一氟化碳膜24。舉 例說明，氟化碳膜24之成膜方法係CVD方法。藉由 CVD方法成膜之情況中，係可考慮cjp C3Fs、 他與（¾來作為材料氣體（成膜氣體）。此時，該 CVD裝置係可使用平行平板CVD裝置紐用放射狀槽 孔天線（Radial Line Slot Antenna : RLSA)之微波電漿 的CVD裝置。更進一步，氟化碳膜24之膜厚宜為l〇〇nm 左右。 其次，於氟化碳膜24上形成一第2絕緣體26。第 2絕緣體26可以類似第1絕緣體22的方式形成。第2 絕緣體26之功能係於後述形成開口時作為一硬遮罩、 抑或於形成導電區30時作為蝕刻遮罩或CMIM·止層。
其次，如第4圖所示，形成中間層2〇的開口 。 具體說明，本程序中係於中間層2〇上之預定區域中形 成一具有開口的遮罩M1。舉例說明，係可使用光阻作 為遮罩Ml。接著，使用遮罩Ml作為遮罩並蝕刻該中 間層20進而形成開口 31。舉例說明，可藉由溼蝕刻方 法或乾蝕刻方法來進行中間層20之餘刻。 X 其次，於開口 31上形成一導電區3〇。於形成導 區30時’首先，如第5圖所示至少於開口 3丨之内 上形成-阻隔膜32。舉例說明，可藉由濺鑛方法來= 成該阻隔膜32°接著’形成—導電性材料層％(其將^ 15 201019398 成導電層34)以覆蓋於開口 31内部並覆蓋於中間層20 上。導電性材料層35宜主要由銅配置而成。形成導電 性材料層35時可使用濺鍍方法或電鍍方法。 其次，移除導電性材料層35之一部份與阻隔膜32 直到露出中間層20之上表面，其結果係如第6圖所顯 示。係可藉由 CMP (Chemical Mechanical Polishing ; 化學機械研磨）法來進行導電性材料層35與阻隔膜32 的移除。如此一來，係可於開口 31内部形成一導電區 30 ° 其次，如第1或2圖所示，至少於導電區30上形 成一覆膜40。舉例說明，該覆膜40係可使用SiCN膜、 SiC膜、抑或α-C膜或α-C : Si。該覆膜40係用以防止 構成導電區30的導電性材料擴散進入形成於導電區30 上方的中間層（圖中未顯示）中。覆膜40之成膜方法 係詳述如下。 在有關本實施之半導體裝置之製造方法中，於覆 膜40之成膜程序中，係同時執行導電區30曝露於外之 表面的還原程序以及覆膜40的成膜。更進一步，有關 本實施之半導體裝置之製造方法中，係維持用以形成覆 膜40的環境氣體，並於該條件下（該環境氣體中）執 行導電區30曝露於外之表面的還原程序。 可藉由電漿CVD方法來執行覆膜40之成膜。於 此同時，藉由將基板曝露包含處於電漿狀態中之還原物 種的環境氣體中來執行該還原程序。換言之，有關本實 16 201019398 =半導體裝置之製造方法，同時執行還原程序並形成 覆膜4〇亦可意指同時供給成膜氣體與還原氣體至電浆 處理室中。 7 此，該㈣處理室意指—可使基板曝露於電聚 化成膜氣體或還原物種供給氣體之環境氣體中的環 境。舉例說明，於電漿CVD裝置之情況中，成獏室： 相當於電漿處理室。係可使用平行平板電漿產生裝置或 φ 使用放射狀槽孔天線之微波電漿產生裝置來作為一用 以使成膜氣體或還原種供給氣體電漿化之方法。 較佳地，於本實施例之半導體裝置中，當基板1〇 曝露於成膜氣體與還原物種供給氣體的電漿氣體環境 中時，宜預先產生供給氣體與成膜氣體之電漿，然後使 其接觸基板10。如此一來，可減少基板10之損害。 故，較佳者係藉由使用RLSA(放射狀槽孔天線)微 波電漿源來作為預先產生電漿之方法。根據該方法，係 ❹ 可產生间植度且低電子溫度的電漿。藉由使用 RLSA 電 裝’可更穩定地產生還原物種。 還原物種供給氣體與成膜氣體可使用含有一個或 以上之氫原子的有機矽化合物（以下稱為“特定有機矽 化合物”）。該有機矽化合物係可為單曱基矽烷 (monomethyl silane : IMS )、二曱基矽烷（dimethyl silane : 2MS )、三甲基碎烧（trimethyl silane : 3MS )及 四甲基矽烷（tetramethyl silane : 4MS)。又，還原物種 供給氣體與成膜氣體係可使用含有一個或以上之氫原 17 201019398 子的碳氬化合物。該碳氫化合物係可為CH4、C2H2、 C5H1()、C5H8及QH6。此外，成膜氣體係依需要可使用 有機石夕化合物與碳氫化合物之外的添加劑氣體。該添加 劑氣”如NH3、沁及Ar。又，係將基板曝露 於成膜氣體與還原物種供給⑽的電漿氣體環境中。 在有關本實施例之半導體裝置之製造方法中，覆 膜40Λ成膜氣體亦可用於作為還原物種供給氣體。該 ❹ 成膜乳體係可為該特定有_化合物。雜定有機石夕化 合物，於化合物中包含—個或以上之氫原子。藉由電裝 化使虱原子解離’藉此以該氫原子進行導電區30表面 之還原作用料。如此-來根據本實施例之半導體裝置 =製，方”無須進行還原作用氣體與成膜氣體之切 ^。故’在ft早程序中即可於導電區Μ上形成一覆膜 4ϋ 〇 ，佳地豸原作用程序與成膜程序之溫度為2〇〇 一 4〇〇C。處理室之壓力宜為50mTorr〜500mTorr，而 甲基夕烧（有機石夕化合物)之流率宜為20〜500sccm。 m。tff 4M彡成料巾可對基板1G施加—偏壓功 '二[於覆骐40形成過程中連續地或間歇地施 ^ 、功；：，亦可於程序中開啟或關閉偏壓 於基^之偏壓X力率宜為1()〜12·。 忐瞄二二吏：除了有機矽化合物以外之添加劑氣體作為 人榀巩、，供給該氣體之時點可同時供給該有機矽化 口 。然而，相較於供給有機矽化合物，供給該氣體至 201019398 處理氛圍中較延遲者為佳。具體說明，較佳地，♦導電 區30表面之還原仙完錢，再供给除了有機^化合 膜氣體。換言之’於導電區3〇表面已完整 地被薄膜覆蓋後。此時，較佳地係將議氣 供給除了有機魏合物之外的成職體至處^圍中。 較佳地，當使用該添加劑氣體作為 餘Π)施加-偏壓功率時，較佳者應於導電 ❹ 兀全地被該祕後’再開始供給添加劑氣體，而合 覆膜4〇之形成程序開始後施加偏壓功率，並於開始二 給該添加劑氣體時停止施加該偏壓功率。相較於未施加 偏壓功率，該實施例係具有提高密封性能之優勢。。 依本實施例半導體裝置之製造方法，覆膜40之形 成與導電層34表面之還原作用程序係於覆膜4G之形成 程序中同時進行的。因此，在單一程序中便可於 34(導電區30)表面上形成一較佳之覆獏4〇。換言之曰， ❹ 由於係於開始形成覆膜之同時移除導電層34表面上氧 化物膜，導電層34表©不會被重新氧化而可開始形成 覆膜40。因此，形成於導電層34上之覆膜4()係具有 較佳之黏合性。因此，可抑制導電層34所包含之金屬 原子擴散進入設置於導電層34上方的中間層内，故可 製成一具高度信賴性的半導體裝置。 更進一步，上述實施例係揭露一種以單鑲嵌(single damascene)方法來形成該導電區3〇的方法，但本發明 並非限定於該實施例。舉例說明，亦可使用雙鑲嵌(dual 201019398 damascene)方法。此時係如第7圖所示，於中間層20 内將該導電區30與該導線50形成為一個單元，再於其 上形成一覆膜40。 【圖式簡單說明】 第1圖係圖解以有關本發明之一實施例之製造方 法所製造之半導體裝置的剖面圖。 第2圖係顯示有關該實施例之半導體裝置之製造 方法之程序的剖面圖。 第3圖係顯示有關該實施例之半導體裝置之製造 方法之程序的剖面圖。 第4圖係顯示有關該實施例之半導體裝置之製造 方法之程序的剖面圖。 第5圖係顯示有關該實施例之半導體裝置之製造 方法之程序的剖面圖。 第6圖係顯示有關該實施例之半導體裝置之製造 方法之程序的剖面圖。 第7圖係顯示有關該實施例之半導體裝置之製造 方法之程序的剖面圖。 【主要元件符號說明】 10 基板 20 中間層 22 絕緣體 20 201019398 薄膜 絕緣體 導電區 開口 阻隔膜 導電層 導電性材料層 ❿ 覆膜 導線 半導體裝置 遮罩 21

Claims (1)

  1. 201019398 七、申請專利範圍· 1. 一種半導體裝置之製造方法，包含下列步驟： 形成一覆蓋於基板上的中間層； 於該中間層中製作一開口； 於該開口中產生一導電層；以及 於該導電層之表面上形成一覆膜； 其中該覆膜之形成步驟係包含一對該導電層之該表 面的還原處理與一成膜處理，且其係同時進行的。 2. 如申請專利範圍第1項之半導體裝置之製造方法， 其中，該導電層係包含有銅。 3. 如申請專利範圍第2項之半導體裝置之製造方法， 其中，在產生至少一種用於還原處理的電漿氣體或 用於成膜處理的氣體後，於該覆膜之形成步驟中， 對基板實施一電漿處理。 4. 如申請專利範圍第3項之半導體裝置之製造方法， 其中，該覆膜之形成步驟包含於形成該覆膜時改變 施加於基板的偏壓功率。 5. 如申請專利範圍第4項之半導體裝置之製造方法， 其中，該覆膜係藉由使用一包含不少於一個氫原子 的有機矽化合物作為成膜時之供給氣體而形成。 6. 如申請專利範圍第5項之半導體裝置之製造方法， 其中，用以成膜之該供給氣體係至少包含三曱基矽 院（trimethylsilane )。 7. 如申請專利範圍第6項之半導體裝置之製造方法， 22 201019398 其中，用以成膜之該供給氣體係包含一含氮之化合 物。 8. 如申請專利範圍第7項之半導體裝置之製造方法， 更進一步包含有：於形成該導電層之前，於該開口 之内表面上形成一阻隔膜（barrier film )。 9. 如申請專利範圍第8項之半導體裝置之製造方法， 其中，該阻隔膜係至少包含有鈕（Ta)。 10. —種半導體裝置之製造方法，包含下列步驟： 形成一覆蓋於基板上的絕緣體； 於該絕緣體中製作一開口； 於該開口中產生一導電層；以及 至少於該導電層之表面上形成一保護膜； 其中該保護膜之形成步驟係包含一對該導電層之該 表面的還原處理與一保護膜之成膜處理，且該保護 膜之供給氣體係用以作為還原物種之來源氣體。 11. 如申請專利範圍第10項之半導體裝置之製造方 法，其中，該導電層係包含銅以作為其主要比例。 12. 如申請專利範圍第11項之半導體裝置之製造方 法，其中，於產生還原處理用的電漿氣體與成膜處 理用的氣體後，至少實施還原處理或成膜處理中任 一者。 13. 如申請專利範圍第12項之半導體裝置之製造方 法，其中，用以形成該保護膜之該供給氣體係包含 一含有不少於一個氫原子的有機砍化合物。 23 201019398 14. 如申請專利範圍第13項之半導體裝置之製造方 法，其中，用以形成該保護膜之該供給氣體係至少 包含三甲基矽烷。 15. 如申請專利範圍第14項之半導體裝置之製造方 法，其中，用以形成該保護膜之該供給氣體係包含 一含有氮之化合物。 16. 如申請專利範圍第15項之半導體裝置之製造方 法，更進一步包含：於形成該導電層之前，於該開 口之内表面上形成一阻隔膜。 17. 如申請專利範圍第16項之半導體裝置之製造方 法，其中，該阻隔膜係至少含有钽。
    24
TW098124803A 2008-07-24 2009-07-23 Method for manufacturing semiconductor device TW201019398A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/220,555 US8334204B2 (en) 2008-07-24 2008-07-24 Semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
TW201019398A true TW201019398A (en) 2010-05-16

Family

ID=41569013

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098124803A TW201019398A (en) 2008-07-24 2009-07-23 Method for manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US8334204B2 (zh)
JP (1) JP2010034517A (zh)
KR (1) KR101152203B1 (zh)
TW (1) TW201019398A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI568046B (zh) * 2011-03-18 2017-01-21 三星顯示器有限公司 有機發光二極體顯示器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6523091B2 (ja) * 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN115241322A (zh) * 2022-06-22 2022-10-25 通威太阳能（安徽）有限公司 电极的去氧化方法、电池的制备方法、电池和电子产品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233630A (ja) 1998-02-18 1999-08-27 Sony Corp 半導体装置の製造方法およびこれを用いた半導体装置
US6368988B1 (en) * 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2002110679A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP2003142579A (ja) 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003347299A (ja) 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4647184B2 (ja) * 2002-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4746829B2 (ja) * 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004296476A (ja) 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
KR100780199B1 (ko) 2003-08-15 2007-11-27 동경 엘렉트론 주식회사 반도체 장치 및 그 제조 방법
JP4357434B2 (ja) * 2005-02-25 2009-11-04 株式会社東芝 半導体装置の製造方法
JP4655725B2 (ja) * 2005-04-01 2011-03-23 パナソニック株式会社 半導体装置の製造方法
JP2006294679A (ja) 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
CN102148217A (zh) * 2005-06-20 2011-08-10 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法
JP5022900B2 (ja) 2005-08-15 2012-09-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4548280B2 (ja) 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
JP4535505B2 (ja) 2006-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI568046B (zh) * 2011-03-18 2017-01-21 三星顯示器有限公司 有機發光二極體顯示器

Also Published As

Publication number Publication date
KR101152203B1 (ko) 2012-06-15
JP2010034517A (ja) 2010-02-12
US8334204B2 (en) 2012-12-18
KR20100011899A (ko) 2010-02-03
US20100022048A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
CN1518075B (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
JP4350337B2 (ja) 半導体装置
US7393780B2 (en) Dual layer barrier film techniques to prevent resist poisoning
TWI246730B (en) A novel nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US20080054467A1 (en) Method for manufacturing a semiconductor device and semiconductor device
WO2004107434A1 (ja) 配線構造およびその製造方法
TW200425404A (en) Semiconductor device and its manufacturing method
TW201007883A (en) Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure
JP2004253790A (ja) 半導体装置及びその製造方法
JP2002043315A (ja) 半導体装置およびその製造方法
JP2001223269A (ja) 半導体装置およびその製造方法
JP4746829B2 (ja) 半導体装置およびその製造方法
JPWO2009107205A1 (ja) 半導体装置及びその製造方法
TWI300596B (en) Semiconductor device
JP3559026B2 (ja) 半導体装置の製造方法
TWI234847B (en) A dielectric diffusion barrier
TW201019398A (en) Method for manufacturing semiconductor device
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
TWI399811B (zh) 半導體元件及其製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP5428151B2 (ja) 半導体装置の製造方法
JP4312785B2 (ja) 半導体装置
JP4752108B2 (ja) 半導体装置およびその製造方法
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
KR100994368B1 (ko) 반도체 소자의 제조방법