JP4312785B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4312785B2 JP4312785B2 JP2006294225A JP2006294225A JP4312785B2 JP 4312785 B2 JP4312785 B2 JP 4312785B2 JP 2006294225 A JP2006294225 A JP 2006294225A JP 2006294225 A JP2006294225 A JP 2006294225A JP 4312785 B2 JP4312785 B2 JP 4312785B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sichn
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明の第1の実施の形態となるSiOCH膜について詳細に説明する。
次に、本発明の第2の実施の形態であるSiCH膜を説明する。
続いて、第2の実施の形態の変形例であるSiCH膜中にビニル基を含有したSiCH膜について説明する。
第3の実施形態であるSiCHN膜について説明する。
第3の実施の形態の変形例として、ビニル基を含有したSiCHN膜について説明する。
中にビニル基を含有した。第2の実施形態と同様に、トリメチルビニルシラン300sccmを300sccm以上に増大し、しかもプラズマ電力を50―100Wと、より低電力にして堆積した。
図2は、第1の実施例であるシングルダマシン構成を有する半導体装置の部分断面図である。
図6(b)のように、CMPによりハードマスク膜上のバリアメタル膜321、第3の導体膜322を除去し第2の配線324を形成した。
(実施例2)
次に実施例2として、デュアルダマシン構造を図7の部分断面図を用いて説明する。
(実施例3)
SiCHおよびSiCHN絶縁膜を半導体装置のバリア絶縁膜として適用した場合の実施例3について示す。
0002 SiO2配線溝層間膜
0003 エッチングストッパSiN絶縁膜
0007 Cu配線
0012 SiN膜(拡散防止絶縁膜)
0010 絶縁膜
1 上部電極
2 下部電極
4 高周波電源
5 気体導入部
6 ガス排気部
201 下地絶縁膜
202 第1のエッチングストッパ膜
203 第1のSiOCH膜
204 第1のハードマスク膜
210 第1の銅配線
211 第1のバリア絶縁膜
212 第2のSiOCH膜
213 第2のハードマスク膜
214 第2のエッチングストッパ膜
217 第3のSiOCH膜
218 第3のハードマスク膜
223 第2のバアリア絶縁膜
224 第2の銅配線
228 銅プラグ
301 下地絶縁膜
302 第1のエッチングストッパ膜
303 第1のSiOCH膜
304 第1のハードマスク膜
305 第1のフォトレジスト
306 溝パターン
307 第1の配線溝パターン
308 第1のバリアメタル膜
309 第1の導体膜
310 第1の銅配線
311 第1のバリア絶縁膜
312 第2のSiOCH膜
313 第2のハードマスク膜
314 第2のエッチングストッパ
315 フォトレジスト
316 ビア用レジストパターン
317 第3のSiOCH膜
318 第3のハードマス
319 第3のフォトレジスト
320 第2の配線溝用レジストパターン
321 第3のバリアメタル
322 第3の導体膜
323 第2のバリア絶縁膜
324 第2の配線
325 反射防止膜
326 第2のバリアメタル膜
327 第2の導体膜
328 第1の導体プラグ
401 下地絶縁膜
402 第1のエッチングストッパ
403 第1のSiOCH膜
404 第1のハードマスク膜
410 第1の銅配線
411 第2のバリア絶縁膜
412 第2のSiOCH膜
413 第2のエッチングストッパ
414 第3のSiOCH膜
417 第2のハードマスク膜
422 第2の銅配線
423 第2のバリア絶縁膜
510 第1のCu配線
511 第2のSiCHN膜
512 第2のSiOCH膜
513 第3のSiCHN膜
514 第3のSiOCH膜
515 第2のSiO2膜
516 反射防止膜
517 フォトレジスト
518 ビア用レジストパターン
519 反射防止膜
520 フォトレジスト
521 第2の溝配線用レジストパターン
522 第2のTa/TaN膜
523 第2のCu膜
524 第2のCu配線
525 第4のSiCHN膜
610 第1のCu配線
611 第2のSiCH膜
612 第2のSiOCH膜
613 第3のSiCH膜
614 フォトレジスト
615 ビア用レジストパターン
616 第3のSiOCH膜
617 第3のSiO2膜
618 フォトレジスト
619 第2の溝配線用レジストパターン
620 第2のTa/TaN膜
621 第2のCu膜
622 第4のSiCH膜
623 第2のCu配線
710 第1の銅配線
711 第2のSiCH膜
712 第2のSiOCH膜
713 第3のSiCH膜
714 フォトレジスト
715 ビア用レジストパターン
716 第3のSiOCH膜
717 第1のSiO2膜
718 フォトレジスト
719 第2溝配線用レジストパターン
720 第2のTa/TaN膜
721 第2のCu膜
723 第2の銅配線
725 反射防止膜
801 下層絶縁膜
802 第1のSiC膜
803 第2のSiOCH膜
804 第1のSiO2膜
805 第1の銅配線
806 第2のSiCN膜
807 第2のSiOC膜
808 第3のSiCN膜
809 第3のSiOC膜
810 第2のSiO2膜
811 反射防止膜
812 フォトレジスト
813 ビアパターン用レジスト
818 フォトレジスト
819 第2の溝配線用レジストパターン
825 反射防止膜
831 銅の酸化膜
Claims (20)
- 半導体基板上に層間絶縁膜と前記層間絶縁膜に形成された溝配線を有し、前記溝配線上にバリア絶縁膜として、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜を有する
ことを特徴とする半導体装置。 - 前記C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜は、1.4〜1.6g/cm3の膜密度を持つ
ことを特徴とする請求項1に記載の半導体装置。 - 前記バリア絶縁膜が前記SiCHN膜とSiCH膜との積層膜である
ことを特徴とする請求項1または2に記載の半導体装置。 - 半導体基板上に層間絶縁膜と前記層間絶縁膜に形成された溝配線を有し、前記層間絶縁膜はエッチングストッパ膜を有し、前記エッチングストッパ膜が、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜である
ことを特徴とする半導体装置。 - 前記C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜は、1.4〜1.6g/cm3の膜密度を持つ
ことを特徴とする請求項4に記載の半導体装置。 - 前記溝配線上にバリア絶縁膜として、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜を有する
ことを特徴とする請求項4または5に記載の半導体装置。 - 前記層間絶縁膜がC=Cを膜中に含んだSiOCH膜である
ことを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。 - 前記エッチングストッパ膜が、前記SiCHN膜とSiCH膜との積層膜である
ことを特徴とする請求項4〜6のいずれか一項に記載の半導体装置。 - 半導体基板上部に第1の絶縁膜と、前記第1の絶縁膜内に形成された第1の溝配線と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された第3の絶縁膜と、前記第3の絶縁膜内に形成された第2の溝配線と、前記第2の絶縁膜内に形成され、前記第1の溝配線と前記第2の溝配線とを接続する接続プラグとを有する溝配線構造を有する半導体装置において、
前記第1の絶縁膜がエッチングストッパ膜とSiOCH膜の積層構造を有し、
前記エッチングストッパ膜が、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜である
ことを特徴とする半導体装置。 - 前記C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜は、1.4〜1.6g/cm3の膜密度を持つ
ことを特徴とする請求項9に記載の半導体装置。 - 半導体基板上部に第1の絶縁膜と、前記第1の絶縁膜内に形成された第1の溝配線と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された第3の絶縁膜と前記第3の絶縁膜内に形成された第2の溝配線と、前記第2の絶縁膜内に形成され、前記第1の溝配線と前記第2の溝配線とを接続する接続プラグとを有する溝配線構造を有する半導体装置において、
前記第2の絶縁膜がバリア絶縁膜とSiOCH膜の積層構造を有し、前記バリア絶縁膜が、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜であることを特徴とする半導体装置。 - 前記C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜は、1.4〜1.6g/cm3の膜密度を持つ
ことを特徴とする請求項11に記載の半導体装置。 - 前記第3の絶縁膜がエッチングストッパ膜とSiOCH膜の積層構造を有し、
前記エッチングストッパ膜が、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜である
ことを特徴とする請求項9〜12のいずれか一項に記載の半導体装置。 - 半導体基板上部に第1の絶縁膜と、前記第1の絶縁膜内に形成された第1の溝配線と、前記第1の絶縁膜上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された第3の絶縁膜と前記第3の絶縁膜内に形成された第2の溝配線と、前記第2の絶縁膜内に形成され、前記第1の溝配線と前記第2の溝配線とを接続する接続プラグとを有する溝配線構造を有する半導体装置において、
前記第3の絶縁膜がエッチングストッパ膜とSiOCH膜の積層構造を有し、
前記エッチングストッパ膜が、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜であることを特徴とする半導体装置。 - 前記C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜は、1.4〜1.6g/cm3の膜密度を持つ
ことを特徴とする請求項14に記載の半導体装置。 - 前記第2の絶縁膜がバリア絶縁膜とSiOCH膜の積層構造を有し、前記バリア絶縁膜が、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜である
ことを特徴とする請求項14または15に記載の半導体装置。 - 前記SiOCH膜がC=Cを膜中に含むことを特徴とする請求項9〜16のいずれか一項に記載の半導体装置。
- 前記エッチングストッパ膜が、前記SiCHN膜とSiCH膜との積層膜である
ことを特徴とする請求項9、10、13、14〜16のいずれか一項に記載の半導体装置。 - 前記バリア絶縁膜が、前記SiCHN膜とSiCH膜との積層膜である
ことを特徴とする請求項11または12に記載の半導体装置。 - 前記C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜は、
トリメチルビニルシラン、トリエチルビニルシラン、ジメチルジビニルシラン、ジエチルジビニルシラン、メチルトリビニルシラン、エチルトリビニルシラン及び、テトラビニルシランからなる群から選択される1以上の有機シラン原料に窒化源を導入することにより成膜することが可能である、C=Cを膜中に含み、C/Si組成比が1.0〜1.3であるSiCHN膜である
ことを特徴とする請求項1〜19のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294225A JP4312785B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006294225A JP4312785B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003006285A Division JP3898133B2 (ja) | 2003-01-14 | 2003-01-14 | SiCHN膜の成膜方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007088495A JP2007088495A (ja) | 2007-04-05 |
JP4312785B2 true JP4312785B2 (ja) | 2009-08-12 |
Family
ID=37975086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006294225A Expired - Fee Related JP4312785B2 (ja) | 2006-10-30 | 2006-10-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4312785B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5470969B2 (ja) * | 2009-03-30 | 2014-04-16 | 株式会社マテリアルデザインファクトリ− | ガスバリアフィルム、それを含む電子デバイス、ガスバリア袋、およびガスバリアフィルムの製造方法 |
BR112013015633A2 (pt) * | 2010-12-28 | 2016-10-11 | Kirin Brewery | produto de plástico moldado de barreira de gás e método para produzir um produto de plástico moldado de barreira de gás |
-
2006
- 2006-10-30 JP JP2006294225A patent/JP4312785B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007088495A (ja) | 2007-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3898133B2 (ja) | SiCHN膜の成膜方法。 | |
JP4425432B2 (ja) | 半導体装置の製造方法 | |
US8927442B1 (en) | SiCOH hardmask with graded transition layers | |
JP4328725B2 (ja) | 改良された信頼性を有する超低誘電率(k)誘電体を集積化する構造および方法 | |
JP4045216B2 (ja) | 相互接続構造体 | |
US7371461B2 (en) | Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics | |
US7163721B2 (en) | Method to plasma deposit on organic polymer dielectric film | |
US7741224B2 (en) | Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics | |
KR20040071631A (ko) | 반도체장치 및 그 제조방법 | |
JP2001077196A (ja) | 半導体装置の製造方法 | |
TW200401339A (en) | Bilayer HDP CVD/PE CVD cap in advanced BEOL interconnect structures and method thereof | |
JP4746829B2 (ja) | 半導体装置およびその製造方法 | |
JP3193335B2 (ja) | 半導体装置の製造方法 | |
JP2007281114A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004235548A (ja) | 半導体装置およびその製造方法 | |
JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
JP4312785B2 (ja) | 半導体装置 | |
JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
JPH11233630A (ja) | 半導体装置の製造方法およびこれを用いた半導体装置 | |
US7250364B2 (en) | Semiconductor devices with composite etch stop layers and methods of fabrication thereof | |
US7199038B2 (en) | Method for fabricating semiconductor device | |
JP2010034517A (ja) | 半導体装置および半導体装置の製造方法 | |
US6753607B1 (en) | Structure for improving interlevel conductor connections | |
US20070264843A1 (en) | Formation and applications of nitrogen-free silicon carbide in semiconductor manufacturing | |
JP2002134610A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4312785 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |