KR20040071631A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR20040071631A
KR20040071631A KR1020040007357A KR20040007357A KR20040071631A KR 20040071631 A KR20040071631 A KR 20040071631A KR 1020040007357 A KR1020040007357 A KR 1020040007357A KR 20040007357 A KR20040007357 A KR 20040007357A KR 20040071631 A KR20040071631 A KR 20040071631A
Authority
KR
South Korea
Prior art keywords
film
interlayer insulating
insulating film
wiring
carbon concentration
Prior art date
Application number
KR1020040007357A
Other languages
English (en)
Other versions
KR100652243B1 (ko
Inventor
우사미다쓰야
모리타노보루
오토고이치
엔도가즈히코
Original Assignee
엔이씨 일렉트로닉스 가부시키가이샤
닛본 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 가부시키가이샤, 닛본 덴끼 가부시끼가이샤 filed Critical 엔이씨 일렉트로닉스 가부시키가이샤
Publication of KR20040071631A publication Critical patent/KR20040071631A/ko
Application granted granted Critical
Publication of KR100652243B1 publication Critical patent/KR100652243B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 목적은 층간절연막에 대한 높은 식각선택비, Cu확산에 대한 양호한 방지기능, 낮은 유전율, 및 Cu배선에 대한 우수한 접착성을 가지는 장벽막을 포함하는 반도체장치 및 그 제조방법을 제공하는 것이다. 배선(interconnection) 또는 비아플러그 및 그것의 상층인 층간절연막 사이에 배치된 장벽막(예컨대, 제2장벽막(6))은 실리콘 및 탄소(바람직하게는, 실리콘 탄소 및 질소)를 함유하며 다른 탄소함유량을 갖는 복수개의 막들로 이루어지며, 특히, 이 적층구조에서, 적은 탄소함유량의 저탄소농도막(6a)이 하층이 되며 많은 탄소함유량의 고탄소농도막(6b)이 상층이 되는 적층구조를 가지도록 만들어져, Cu확산의 효과적인 방지, 높은 식각선택비 및 Cu배선에 대한 양호한 접착성은 저탄소농도막(6a)에 의해 확실히 제공될 수 있고, 전체 유전율은 고탄소농도막(6b)에 의해 만족스러울 만큼 감소될 수 있다.

Description

반도체장치 및 그 제조방법{Semiconductor device and manufacturing method thereof}
본 발명은 반도체장치 및 그 제조방법에 관한 것으로 보다 상세하게는 상감(damascene)법에 의해 형성된 다층배선을 포함하는 반도체장치 및 그 제조방법에 관한 것이다.
근년에, 반도체장치의 더 높은 집적화와 더 작은 칩사이즈를 얻기 위한 기술의 발달에 따라, 배선을 더욱 소형화하는 것과 다층배선의 광범위한 적용이 행해지고 있고, 다층배선구조를 형성하는 방법으로서, 배선(interconnection) 트렌치 또는 비아홀을 구리(Cu)로 채운 다음 그것에 화학기계적연마(CMP)법에 의한 평탄화를 적용함으로써 상호접속 또는 비아플러그를 형성하는 상감(다마신)공정이라 불리는 것이 폭 넓게 사용되고 있다. 이 상감공정은 확실히 배선들이 조밀한 간격을 두고 배치되게 할 수 있지만, 일단 서로 가까이 위치된 배선들은 이러한 배선들 간의 기생용량들로 인한 신호지연의 문제를 야기한다. 이러한 신호지연의 문제를 해소하기 위해서는, 배선용량(커패시턴스)의 감소가 매우 중요한 문제가 된다.
배선용량을 감소시키는 방법으로서, 종래의 SiO2계 절연막 대신, 낮은 유전율을 갖는 재료를 층간절연막에 사용하는 방법이 많이 연구되고 있다. 이제, 도면들을 참조하여, 저유전율의 막을 층간절연막으로서 채용하는 종래의 상감공정이 설명된다. 도 11 및 도 12는 종래의 상감법의 단계들을 순서대로 도시하는 개략적인 단면도들이다.
먼저, 도 11(a)에 보인 것처럼, 제1장벽막(2) 및 제1층간절연막(3)이기판(1)상에 순차적으로 성장된 후, 반사방지막 및 포토레지스트로 된 코팅물들이 제1층간절연막(3) 위에 순차 도포된 다음, 노광 및 현상이 수행되어 레지스트패턴(도면들에는 미도시)이 형성되고, 이 레지스트패턴을 마스크로서 사용하여, 제1배선트렌치가 공지의 건식식각기법에 의해 형성된다. 다음에, 레지스트패턴 및 반사방지막이 산소애싱(ashing)에 의해 제거된 후, 제1장벽금속(4)과 Cu의 증착물들이 도포된 다음, 제1층간절연막(3) 위에 놓인 제1장벽금속(4) 및 Cu의 부분들을 제거함으로써, 하층배선(5)이 형성된다.
다음, 도 11(b)에 보인 것처럼, 하층배선(5)상에는, Cu확산을 방지하며 비아홀의 식각스토퍼로서 기능하는 SiCN으로 된 제2장벽막(6)과 SiOC, 하이드로겐실세스퀴옥산(이후 HSQ라 함) 또는 메틸실세스퀴옥산(이후 MSQ라 함)과 같은 저유전율금속으로 된 막으로 만들어진 제2층간절연막(7)이 연속해서 성장된다. 그 후, 반사방지막 및 포토레지스트로 된 코팅물들이 제2층간절연막(7) 위에 순차 도포된 다음, 노광 및 현상이 수행되어 비아홀(7a)의 형성을 위한 레지스트패턴(도면들에는 미도시)이 형성되고, 이 레지스트패턴을 마스크로서 사용하여, 제2층간절연막(7)이 공지의 건식식각기법에 의해 식각된다. 다음에, 레지스트패턴 및 반사방지막이 산소애싱에 의해 제거된 후, 제2장벽막(6)이 에치백에 의해 식각되어 제2층간절연막(7) 및 제2장벽막(6)을 관통하는 비아홀(7a)이 형성된다.
다음, 도 11(c)에 보인 것처럼, 배선금속을 위한 기부(base)로서 사용될 제2장벽금속(8)과, 구리(9a)의 증착물들이 도포된 후, 도 11(d)에 보인 것처럼, 제2층간절연막(7) 위에 놓인 제2장벽금속(8) 및 Cu(9a)의 부분들이 제거되어,하층배선(5)과 연결되는 비아플러그(9)가 형성된다.
그 후, 위에서 설명된 바와 동일한 방식으로, 제3장벽막(10)과 제3층간절연막(11)이 그 위에 성장되고, 공지의 포토리소그래피 및 건식식각의 기법들을 이용하여, 제2배선트렌치(11a)가 형성된(도 12(a) 참조) 다음, 제3장벽금속(12)과 Cu(13a)의 증착물들이 만들어진 후(도 12(b) 참조), 제3층간절연막(11) 위에 놓인 제3장벽금속(12) 및 구리(13a)는 CMP법에 의해 제거되어 상층배선(13)이 형성된다(도 12(c) 참조). 전술한 다층배선구조를 갖는 반도체장치는 이러한 단계들을 반복적으로 수행함으로써 제조될 수 있다.
이러한 상감공정에서, 장벽막은 밑에 있는 배선 또는 비아플러그의 Cu가 위에 있는 층간절연막 속으로 확산되는 것을 방지하는 기능뿐만 아니라 그 후에 비아홀 또는 배선이 위에 있는 층간절연막에 형성될 때에 식각스토퍼로서 작용하는 기능도 수행해야만 한다. 예를 들어, 제2장벽막(6)이 식각스토퍼로서 만족스럽지 못하다면, 제2층간절연막(7)이 도 11(b)의 단계에서 식각될 때, 식각은 제2장벽막(6)에 의해 중단되지 않고 진행되어 하층배선(5)을 노출시키고, 그 결과, 레지스트패턴을 제거하기 위해 행해지는 산소애싱 시에, 하층배선(5)의 표면은 산화될 것이고, 하층배선들(5)과 비아플러그(9) 간에는 접속불량이 생기게 된다. 이 문제를 해결하기 위해서는, 위에 있는 층간절연막과의 식각선택비를 높게 하는 것이 장벽금속에 필요하고, 이런 관점에서, SiC, SiN 또는 SiCN과 같은 금속이 일반적으로 채용된다.
게다가, SiN을 이용한 장벽막의 성막에 관련하여, 예를 들면, 일본공개특허공보 제2002-9150호에는, SiN의 성막온도가 400℃ 정도일 때, 기판 온도의 상승에 수반하여, Cu가 더욱 확실하게 응집되고 Cu표면의 상동성(homology)이 열화된다는 문제가 제기되어 있다. Cu응집을 억제하는 방법들 중의 하나는 성막온도를 더 낮게 설정하는 것이 있지만, 성막온도가 낮게 설정된다면, SiN으로 된 막은 저밀도의 절연막이 될 수 있고, 이는 SiO2등으로 된 층간절연막과의 식각선택비에 관하여 만족스러운 식각선택비를 제공할 수 없다. 따라서, 위의 공보에는, 장벽막(Cu확산방지절연막)이 화학기상증착(CVD)법에 의해 350℃ 미만의 저온에서 성장된 제1절연막과 CVD법에 의해 350℃ 내지 450℃ 범위의 고온에서 성장된 제2절연막으로 이루어진 층구조를 가지도록 만들어져, 배선 측의 막의 성막온도를 낮춤으로써 Cu응집을 억제하고, 층간절연막 측의 막의 성막온도를 높임으로써 식각선택비의 저하를 방지하는 내용이 개시되어 있다.
더구나, 저유전율막이 층간절연막으로서 사용되는 경우, 장벽막의 유전율도 낮추어 배선들 간의 기생용량이 감소될 수 있게 하는 것이 필요하다. SiN계 장벽막의 유전율은 상당히 높아, SiOF등으로 된 불소함유막이 밑에 있는 층간절연막으로서 사용되고 이 막이 플라즈마식각을 받는 경우, SiN계 막은 그 식각 시에 생성되는 불소라디칼들에 의해 손상될 수도 있다. 한편, SiC계 장벽막은 식각선택비가 우수하고 5 근방의 낮은 유전율을 가진다는 이점이 있는 반면 Cu확산을 방지하는 능력이 불충분하다는 단점도 있다. 따라서, 일본공개특허공보 제2002-83869호에는, 트렌치 또는 홀이 마련된 전유전율의 층간절연막(제1절연층)상에, Si, C 및 N을 주된 구성요소들로 하는 제2절연층을 형성하고, Si원자들의 수에 대한 C원자들의 수의 비(ratio)가 0.2 내지 0.8로 설정되고 Si원자들의 수에 대한 N원자들의 수의 비가 0.15 내지 1.0으로 설정되는 구조가 개시되어 있고, 또, 일본공개특허공보 제2002-83870호에는, 제2절연층이 1021내지 1022(㎝-3)의 탄소-수소결합함유기들(CHn기들)을 담고 있어, 저유전율 및 높은 식각선택비가 얻어질 수 있는 다른 구조가 개시되어 있다.
그럼에도 불구하고, 일본공개특허공보 제2002-9150호에 기재된 기술에서는, Cu확산을 방지하는 기능 및 식각스토퍼로서 작용하는 기능만이 장벽막에 필요한 기능들로 간주되고, 유전율은 전혀 고려하고 있지 않다. 결과적으로, 저유전율막이 층간절연막으로서 사용되는 경우에도, 장벽막은 전체 유전율을 증가시킬 것이고 그래서 배선용량이 충분히 감소될 수 없다는 문제는 남아있게 될 것이다.
게다가, 일본공개특허공보들인 제2002-83869호 및 제2002-83870호에는, 층간절연막 위에 놓이고 각 구조에서의 식각스토퍼로서 작용하는 SiCN계 절연막이 밑에 있는 층간절연막과의 식각선택비를 높게 하며, 낮은 유전율과 금속확산을 낮추는 우수한 기능을 제공할 수 있다고 기재되어 있다. 그러나, SiCN계 절연막의 경우, 그것의 C함유량이 크게 될 때, 식각선택비는 떨어지지만, 그것의 C함유량이 작아질 때, 그것의 유전율은 증가되어, 배선용량의 감소는 달성될 수 없다. 따라서, 이 공보들에 기재된 구조들은 식각선택비의 향상 및 유전율의 감소를 동시에 제공할 수 없다.
더구나, 장벽막의 경우, 위의 기능들 외에도, 배선재료인 구리에 대해 양호한 접착성(adhesiveness)을 가지는 것이 필수적이다. Cu와 장벽막 간의 접착이 잘 유지되지 않으면, 배선표면에 있는 Cu원자들은 이동하기 쉽게 되어, 전기이동(electromigration)내성이 열화되는 문제를 일으킨다. 그렇지만, 위의 공보들에서는, Cu와 장벽막 사이의 접착성은 전혀 고려되고 있지 않다.
요컨대, Cu배선이 CMP법에 의해 형성되는 상감법에서는, Cu배선과 그것의 위에 있는 층간절연막 사이에 형성된 장벽막이 다음의 네 가지 요구들, 즉, 1. 층간절연막과의 식각선택비가 높아야 하며; 2. Cu확산은 효과적으로 방지되어야 하며; 3. 유전율은 낮아야 하며; 그리고 4. Cu배선에 대한 접착성이 좋아야 한다는 요구들에 부합되는 것이 중요하며, 이러한 요구들을 모두 만족시킬 수 있는 장벽막의 제안이 기대되고 있다.
위의 문제들을 감안하여, 본 발명의 주된 목적은 층간절연막에 대한 높은 식각선택비, Cu확산에 대한 양호한 방지기능, 낮은 유전율 및 Cu배선에 대한 우수한 접착성을 갖는 장벽막(barrier film)을 포함하는 반도체장치 및 그 제조방법을 제공하는 것이다.
도 1은 본 발명의 제1실시예에 따른 장벽막을 포함하는 반도체장치의 구조를 보여주는 개략적인 단면도,
도 2(a)~2(e)는 본 발명의 제1실시예에 따른 장벽막을 포함하는 반도체장치의 제조방법(단일상감공정)의 단계들을 도시하는 일련의 개략적인 단면도들,
도 3(a)~3(e)는 본 발명의 제1실시예에 따른 장벽막을 포함하는 반도체장치의 제조방법(단일상감공정)의 후속 단계들을 도시하는 일련의 개략적인 단면도들,
도 4(a) 및 4(b)는 본 발명의 제1실시예에 따른 장벽막을 포함하는 반도체장치의 제조방법(단일상감공정)의 후속 단계들을 도시하는 일련의 개략적인 단면도들,
도 5(a) 및 5(b)는 본 발명의 제1실시예에 따른 장벽막을 포함하는 반도체장치의 다른 구조를 각각 보여주는 개략적인 단면도들,
도 6은 저탄소농도막 및 고탄소농도막의 화학적 조성들을 보여주는 그래프,
도 7은 제1실시예의 적층구조를 갖는 장벽막과, 저탄소농도막만으로 또는 고탄소농도막만으로 이루어진 장벽막들의 비아플러그체인들의 수율들을 보여주는 그래프,
도 8은 제1실시예의 적층구조를 갖는 장벽막과, 저탄소농도막만으로 또는 고탄소농도막만으로 이루어진 장벽막들의 EM수명들을 보여주는 그래프,
도 9(a)~9(e)는 본 발명의 제2실시예에 따른 장벽막을 포함하는 반도체장치의 제조방법(이중상감공정)의 단계들을 도시하는 일련의 개략적인 단면도들,
도 10(a)~10(d)는 본 발명의 제2실시예에 따른 장벽막을 포함하는 반도체장치의 제조방법(이중상감공정)의 후속 단계들을 도시하는 일련의 개략적인 단면도들,
도 11(a)~11(d)는 종래의 반도체장치 제조방법의 단계들을 도시하는 일련의 개략적인 단면도들,
도 12(a)~12(c)는 종래의 반도체장치 제조방법의 후속 단계들을 도시하는 일련의 개략적인 단면도들.
*도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 제1장벽막
3 : 제1층간절연막 4 : 제1장벽금속
5 : 하층배선 6 : 제2장벽막
6a : 저탄소농도막 6b : 고탄소농도막
7 : 제2층간절연막 8 : 제2장벽금속
9 : 비아플러그
따라서, 본 발명은, 상감법에 의해 형성된 배선(interconnection) 또는 비아플러그를 구비한 반도체장치에 있어서, 실리콘 및 탄소를 함유하며 다른 탄소함유량을 갖는 복수개의 적층막들로 이루어진 장벽막이 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치된 구조를 포함하는 반도체장치를 제공한다.
또, 본 발명은, 상감법에 의해 형성된 배선 또는 비아플러그를 구비한 반도체장치에 있어서, 실리콘, 탄소 및 질소를 함유하며 다른 탄소함유량을 갖는 복수개의 적층막들로 이루어진 장벽막이 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치된 구조를 포함하는 반도체장치를 제공한다.
또한, 본 발명에서, 상기 장벽막은, 상기 배선 또는 상기 비아플러그 측에, 적은 탄소함유량의 저탄소농도막을, 그리고, 상기 층간절연막 측에, 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막을 포함해도 좋고, 상기 장벽막의 적외선흡수스펙트럼에서, 810㎝-1근방에서 피크를 갖는 적외선흡수대의 적외선흡수면적을 I1로 표시하고 1250㎝-1근방에서 피크를 갖는 적외선흡수대의 적외선흡수면적을 I2로 표시할 때, 상기 장벽막에서의 상기 저탄소농도막에 대한 I2/I1의 값은 대략 0.004 내지 0.0067이고, 상기 장벽막에서의 상기 저탄소농도막에 대한 I2/I1의 값은 대략 0.0067 내지 0.014인 것이 바람직하다.
또한, 본 발명에서는, 식각선택성의 점에서 볼 때, 상기 장벽막 상에 형성된 상기 층간절연막이 실리콘, 탄소 및 산소를 주된 구성원소들로 하는 저유전율막이면 가장 효과적이다.
또한, 본 발명은, 배선 또는 비아플러그가 상감법에 의해 형성되는 반도체장치를 제조하는 방법에 있어서, 실리콘 및 탄소를 함유하며 다른 탄소함유량을 갖는복수개의 적층막들로 이루어진 장벽막을 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치하는 단계를 포함하는 반도체장치 제조방법을 제공한다.
또한, 본 발명은, 배선 또는 비아플러그가 상감법에 의해 형성되는 반도체장치를 제조하는 방법에 있어서, 실리콘, 탄소 및 질소를 함유하며 다른 탄소함유량을 갖는 복수개의 적층막들로 이루어진 장벽막을 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치하는 단계를 포함하는 반도체장치 제조방법을 제공한다.
또한, 본 발명은, 배선 또는 비아플러그가 형성된 기판 상에, 적어도, 실리콘, 탄소 및 질소를 함유하며 적은 탄소함유량을 갖는 저탄소농도막과 실리콘, 탄소 및 질소를 함유하며 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막이 그 순서대로 놓이는 장벽막을 형성하는 단계; 상기 장벽막 상에, 주된 구성원소들이 실리콘, 탄소 및 산소인 층간절연막을 형성하는 단계; 상기 층간절연막 상에 형성된 레지스트패턴을 마스크로서 사용하고 상기 저탄소농도막을 식각스토퍼로서 사용하면서, 건식식각을 수행하여, 상기 층간절연막 및 상기 고탄소농도막을 제거하는 단계; 상기 레지스트패턴을 산소함유기체를 이용한 애싱에 의해 제거하는 단계; 상기 저탄소농도막을 에치백에 의해 제거하여 비아홀 또는 배선트렌치를 형성하는 단계; 및 상기 비아홀 또는 상기 배선트렌치를 장벽금속 및 배선재료로 채워, 비아플러그 또는 배선을 형성하는 단계를 포함하는 반도체장치 제조방법을 제공한다.
또한, 본 발명은, 제1배선이 형성된 기판 상에, 적어도, 실리콘, 탄소 및 질소를 함유하며 적은 탄소함유량을 갖는 저탄소농도막 및 실리콘, 탄소 및 질소를 함유하며 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막이 그 순서로 놓이는 제1장벽막을 형성하는 단계; 상기 제1장벽막 상에, 제1층간절연막, 제2장벽막 및 제2층간절연막의 주된 구성원소들이 실리콘, 탄소 및 산소인 제1층간절연막, 제2장벽막 및 제2층간절연막을 형성하는 단계; 상기 제2층간절연막 상에 형성된 제1레지스트막을 마스크로서 사용하고 상기 저탄소농도막을 식각스토퍼로서 사용하면서, 건식식각을 수행하여, 상기 제2층간절연막, 상기 제2장벽막, 상기 제1층간절연막 및 상기 고탄소농도막을 제거하는 단계; 상기 제1레지스트패턴을 산소함유기체를 이용한 애싱에 의해 제거하는 단계; 상기 제2층간절연막 상에 형성된 제2레지스트패턴을 마스크로서 사용하고 상기 제2장벽막을 식각스토퍼로서 사용하면서, 건식식각을 수행하여, 상기 제2층간절연막을 제거하는 단계; 상기 제2레지스트막을 산소함유기체를 이용한 애싱에 의해 제거하는 단계; 상기 저탄소농도막을 에치백에 의해 제거하여 비아홀을 포함한 배선트렌치를 형성하는 단계; 및 상기 배선트렌치를 장벽금속 및 배선재료로 채워, 제2배선을 형성하는 단계를 포함하는 반도체장치 제조방법을 제공한다.
또한, 본 발명은 적은 탄소함유량을 갖는 저탄소농도막이 상기 배선 또는 상기 비아플러그 측에 형성되고, 그 후 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막이 상기 층간절연막 측에 형성되는 반도체장치 제조방법.
또한, 본 발명에서는, 플라즈마CVD(Chemical Vapor Deposition)법을 사용하여, 상기 장벽막 또는 상기 제1장벽막이 바람직하게는 하나의 동일 챔버 내에서 원료기체압력을 변경하여 연속해서 형성되고, 트리메틸실란, 테트라메틸실란 및 트리메틸비닐실란 중의 하나가 상기 원료기체로서 사용된다. 특히 SiCN계 재료가 사용될 때는, 트리메틸실란, NH3및 He로 이루어진 원료기체를 이용하는 플라즈마CVD법을 이용하여, 상기 저탄소농도막은 대략 330 내지 530㎩의 기체압력에서 성장되고 상기 고탄소농도막은 대략 530 내지 730㎩의 기체압력에서 성장된다.
위에서 언급한 바와 같이, 본 발명에서는, 배선 또는 비아플러그 및 그 상층인 층간절연막 사이에 배치된 장벽막이, 다른 탄소함유량을 갖는 복수개의 막들로 이루어진 적층구조를 가지며, 특히, 이 적층구조에서, 적은 탄소함유량의 저탄소농도막이 하층이 되며 많은 탄소함유량의 고탄소농도막이 상층이 되도록 만들어져, Cu확산의 효과적인 방지, 높은 식각선택비 및 Cu배선에 대한 양호한 접착성은 저탄소농도막에 의해 확실히 제공될 수 있고, 전체 유전율은 고탄소농도막에 의해 만족스러울 만큼 감소될 수 있고, 그러므로 장벽막에 대한 모든 요건들이 만족될 수 있다.
종래기술에서 설명된 바와 같이, 다층배선의 배선들 사이의 용량(커패시턴스)을 감소시키기 위해, 층간절연막에 SiOC, HSQ, MSQ로 된 저유전율막을 사용하는 것이 널리 보급되었고, 배선 또는 비아플러그와 그것의 위에 있는 층간절연막 사이에 배치되는 장벽막에 대해서는, 다음의 네 가지 요건들. 즉, Cu확산의 방지; 층간절연막과의 식각선택비를 높게 만드는 것; 유전율을 낮추는 것; 및 배선 또는 비아플러그와 양호하게 접착되는 것을 만족하는 것이 중요하다.
그러나, SiCN계 장벽막이 저온에서 성장된 제1절연막 및 고온에서 성장된 제2절연막으로 이루어진 적층구조를 가지는 종래예(일본공개특허공보 제2002-9150호)에서는, 막의 유전상수나 접착성의 어느 것도 고려되지 않았고, SiCN계 장벽막에서, Si원자수에 대한 C원자수의 비와 Si원자수에 대한 N원자수의 비가 0.2~0.8 및 0.15~1.0으로 각각 설정되는 다른 종래예(일본공개특허공보 제2002-83869호)에서, 그리고, SiCN계 장벽막이 1021~1022(㎝-3)의 탄소-수소결합함유기들을 담고있는 또다른 종래예(일본공개특허공보 제2002-83870호)에서, 접착성은 고려되지 않았고, 그러므로, 이러한 구조들의 어느 것도 위의 네 가지 요건들을 모두 만족시킬 수 없다.
본 발명의 발명자들은, 구성요소들이 적어도 실리콘 및 탄소를 포함하는 SiC계 또는 SiCN계 절연막에서, 탄소함유량은 식각선택비, Cu확산에 대한 방지능력, 유전율 및 Cu에 대한 접착성과 긴밀한 관계를 가진다는 것에 주목하였고, 이러한 관계에 대한 실험들로부터, 장벽막에서의 탄소함유량의 증가가 유전율을 낮추는 반면, 식각선택비, Cu확산에 대한 방지능력 및 Cu에 대한 접착성은 탄소함유량의 감소에 따라 높아진다는 것을 알아내었다.
위의 실험결과들에 기초하여, 도 1에 보인 것처럼, 배선 또는 비아플러그와 그것의 위에 있는 층간절연막 사이에 배치된 장벽막(이 도면에는, 제2장벽막(6)이하층배선(5)과 SiOC 등으로 된 제2층간절연막(7) 사이에 배치됨)은 다른 탄소함유량을 갖는 복수개의 막들로 이루어진 적층구조(이 도면에서는, 이중적층구조는 적은 탄소함유량의 저탄소농도막(6a) 및 많은 탄소함유량의 고탄소농도막(6b)으로 이루어짐)를 가지게끔 만들어졌고, 이것에 의해, 저탄소농도막(6a)이 존재하면 높은 식각선택비, 효과적인 Cu확산방지 및 Cu에 대한 우수한 접착성을 얻을 수 있는 반면, 고탄소농도막(6b)이 존재하면 제2장벽막(6)의 전체 유전율을 감소시킬 수 있다는 것이 확인되었다.
본 발명의 실시형태를 상세히 설명하기 위해, 이후로는 본 발명의 실시예들이 도면들을 참조하여 상세히 설명된다.
[실시예 1]
먼저, 도 2 내지 도 8을 참조하여, 본 발명의 제1실시예의 반도체장치 및 그 제조방법이 설명된다. 도 2 내지 도 4는 본 발명의 장벽막을 포함하는 반도체장치의 제조방법의 단계들을 순서대로 도시하는 개략적인 단면도들이고, 도면들의 편이를 위해 그것들은 3개의 도면번호들로 나누어져 있다. 또, 도 5(a) 및 5(b)는 본 발명에 따른 장벽막의 다른 구조를 각각 보여주는 한 쌍의 개략적인 단면도들이고, 도 6 내지 도 8은 본 발명의 장벽막이 가지는 효과를 설명하는 그래프들이다.
도 2 내지 도 4를 참조하여, 이제 본 발명의 장벽막을 포함하는 반도체장치의 제조방법이 설명된다. 본 실시예의 다음의 설명은 단일상감공정을 위해 만들어졌고 이 설명에서 비아홀이 형성된 제2층간절연막은 저유전율막이고 하층배선 및 제2층간절연막 사이에 배치된 제2장벽막은 다른 탄소함유량을 갖는 막들의 적층구조를 가지지만, 본 발명은 이러한 설명의 예에 한정되지 않고 다양한 변형실시예들에 적용될 수 있다. 예를 들어, 임의의 주어진 층간절연막에 대해, 저유전율막이 채용될 수 있고, 본 발명의 적층구조가 적어도 하나의 장벽막에 적용되어야 하지만, 각각의 적층구조를 갖는 장벽막(들)의 수에 대한 상한은 없다. 게다가, 본 실시예는 배선재료로서 Cu를 사용하고 배선 또는 비아플러그를 CMP법에 의해 형성하는 것으로 설명되었으나, 본 발명은 Cu합금, 텅스텐 등이 배선재료로서 사용되고 배선 또는 비아플러그가 에치백법에 의해 형성되는 어떠한 방법에도 적용될 수 있다는 것은 명백하다.
우선, 도 2(a)에 보인 것처럼, 금속산화물반도체(MOS)트랜지스터들과 같은 소자들이 형성된 기판(1)상에, 제1장벽막(2)과 제1층간절연막(3)이 CVD법, 플라즈마CVD법 등에 의해 순차적으로 형성되며, 노출시의 반사를 억제하기 위한 두께 50㎚ 정도의 반사방지막(14) 및 두께 600㎚ 정도의 화학증폭형(chemically amplified)레지스트의 코팅물들이 그것에 도포되고, KrF포토리소그래피에 의해 노광 및 현상이 행해져 제1배선트렌치(3a)의 형성에 사용될 레지스트패턴(15a)이 형성된다. 제1장벽막(2) 및 제1층간절연막(3)의 재료들은 SiO2, SiN, SiON, SiC, SiCN의 군으로부터 이들 2 재료들의 조합이 양호한 식각선택비를 제공할 수 있는 한도 내에서 적절히 선택될 수 있다.
그 다음에, 도 2(b)에 보인 것처럼, 제1층간절연막(3)이 공지의 건식식각기법에 의해 식각된 후, 레지스트패턴(15a)과 반사방지막(14a)이 산소플라즈마애싱에의해 제거되곤 다음, 제1장벽막(2)은 에치백에 의해 식각되어, 제1층간절연막(3) 및 제1장벽막(2)을 관통하는 제1배선트렌치(3a)가 형성된다.
다음, 도 2(c)에 보인 것처럼, 스퍼터링법을 이용하여, Ti, TiN, Ta, TaN, WN 등으로 된 단층막 또는 이러한 단층막들의 군으로부터 선택된 2층 이상의 층들로 구성된 적층막으로 이루어진 제1장벽금속이 두께 20㎚ 정도로 형성된 다음, 배선재료로서 사용되는 Cu의 도금(plating)성장을 용이하게 하기 위해, Cu로 된 씨앗(seed)금속(도면에는 미도시)이 두께 100㎚ 정도로 형성된다. 그 다음에, Cu(5a)가 전기도금법에 의해 두께 600㎚ 정도로 형성되어 제1배선트렌치(3a)의 내부를 Cu(5a)로 채운 후, 제1층간절연막(3) 위에 놓인 Cu(5a) 및 제1장벽금속(4)의 부분들은 도 2(d)에 보인 것처럼 CMP법에 의해 제거되어, 하층배선(5)이 제1층간절연막(3) 내에 형성된다.
다음, 도 2(e)에 보인 것처럼, CVD법, 플라즈마CVD법 등을 이용하여, 구성요소들이 실리콘 및 탄소를 포함하는 SiC계 또는 SiCN계 금속으로 된 제2장벽막(6)이 두께 20 내지 80㎚ 정도로 형성된다. 이 제2장벽막(6)은, 그 위에 형성될 제2층간절연막(7)과의 식각선택비가 높게 되며, 하층배선(5)으로부터 제2층간절연막(7)으로의 Cu확산을 확실히 방지하며, 하층배선(5) 및 상층배선(13) 사이의 배선용량을 줄이는 것이 가능한 충분히 낮은 유전율을 제공하고, 하층배선(5)에 대한 양호한 접착을 제공할 수 있는 것이 요구된다. 이를 위해, 적은 탄소함유량의 저탄소농도막(6a), 많은 탄소함유량의 고탄소농도막(6b)이 하나의 동일 챔버 내에서 만족할만한 식각선택비로 형성된 후, Cu확산방지 및 하층배선과의 접착성은 존재하는 저탄소농도막(6a)에 의해 확보되고, 유전율의 충분한 감소는 존재하는 고탄소농도막(6b)에 의해 도모된다.
SiCN계 제2장벽막의 제조방법에 관하여, 예를 들면, 평행평판형 플라즈마CVD장치를 사용하고 원료기체들인 트리메틸실란(3MS), NH3및 He를 100 내지 200sccm(standard cubic centimeters minute) 정도, 250 내지 400sccm 정도 및 250 내지 400sccm 정도의 유량들로 각각 공급하여, 300 내지 350℃ 정도의 기판온도 및 250 내지 400W 정도의 전력 하에서 성막이 행해질 수 있다.
트리메틸실란, NH3및 He의 혼합기체가 원료기체로서 사용되는 경우, Si-CH3결합들, Si-CH2결합들, Si-C결합들, Si-N결합들, Si-H결합들 등과 같은 다양한 성분들을 담고있는 제2장벽막(6)이 형성되고, 기체압력을 바꿈으로써, Si-C결합들의 수에 대한 Si-CH3결합들의 수의 비가 변경될 수 있고, 따라서, 제2장벽막(6)에 들어있는 탄소의 농도도 변경될 수 있다. 예를 들어, 챔버 내의 기체압력이 2.5 내지 4.0torr(대략 330~530㎩) 정도로 설정되는 경우, 저탄소농도막들(6a)이 형성되고, 기체압력이 4.0 내지 5.5torr(대략 530~730㎩) 정도로 설정되는 경우 고탄소농도막들(6b)이 형성된다.
각각의 전술한 기체압력들에서 성장된 저탄소농도막들(6a) 및 고탄소농도막들(6b)에 들어있는 Si-C결합들의 수에 대한 Si-CH3결합들의 수의 비들은 도 6에 보여진다. 도 6은 저탄소농도막들(6a)에서의 Si-CH3/Si-C비는 대략 0.005인 반면, 고탄소농도막들(6b)에서의 그 비가 대략 0.0125임을 나타내고, 따라서, 고탄소농도막들(6b)에서의 Si-CH3결합들의 비율(proportion)은 저탄소농도막들(6a)에서의 Si-CH3결합들의 비율보다 더 높게 된다는 것을 보여준다.
또, 저탄소농도막들(6a) 및 고탄소농도막들(6b)의 막조성들은 FTIR(Fourier Transform InfraRed)분광기에 의해 검사될 수 있다. 구체적으로는, Si-CH3결합들은 1250㎝-1근방에서 피크를 가지는 반면, Si-C결합들은 810㎝-1근방에서 피크를 가진다. 1300 내지 1220㎝-1로 둘러싸인 흡수대의 면적을 I2로 표시하고 1220 내지 600㎝-1로 둘러싸인 흡수대의 면적을 I1로 표시하는 경우, 얻어지는 비들은 다음과 같다. 저탄소농도막들(6a)의 경우 I2/I1 = 0.004 내지 0.0067이고 고탄소농도막들(6b)의 경우 I2/I1 = 0.0067 내지 0.014이고, 따라서, 고탄소농도막들(6b)에서의 Si-CH3결합들의 비율은 저탄소농도막들(6a)에서의 그 비율보다 더 높게 나타난다.
이에, 저탄소농도막들(6a) 및 고탄소농도막들(6b)의 탄소함유량들 및 막두께들이 그 위에 형성되는 층간절연막의 식각선택비,배선들 간에 허용되는 커패시턴스값 등에 따라 적절히 설정되고 그 값들은 특별히 한정되지는 않는다. 또, 저탄소농도막들(6a) 및 고탄소농도막들(6b)이 도면들에서 서로 구분되었지만, 실제로는, 제2장벽막(6)의 상부 및 하부가 다른 탄소함유량을 가진다면 충분하고, 제2장벽막(6)은 탄소함유량이 막두께의 방향을 따라(도면에서 세로방향을 따라) 점차 변경되는 구조를 가져도 좋다.
다음, 도 3(a)에 보인 것처럼, 제2장벽막(6)상에, 제2층간절연막(7)이 CVD법, 플라즈마CVD법, 코팅법 등에 의해 150 내지 300㎚ 정도의 두께로 형성된다. 예를 들어, SiOC가 제2층간절연막(7)에 사용되는 경우, 평행평판형 플라즈마CVD장치가 사용되며 트리메틸실란(3MS), O2및 H2가 거기에 원료기체들로서 500 내지 1500sccm 정도, 300 내지 500sccm 정도, 및 150 내지 400sccm 정도로 각각 공급되며 기판온도가 330 내지 400℃ 정도이고 전력은 600 내지 750W 정도인 조건 하에서 막형성이 행해지는 제조방법이 채용되어도 좋다. 게다가, SiO2이외의 재료가 제2층간절연막(7)에 채용되는 경우, 하드마스크(하드마스크막(16))에 사용되는 SiO2로 된 막이 그 위에 50 내지 200㎚ 정도의 두께로 형성된다. 여기서, 제2층간절연막(7)에 저유전율막을 사용하는 것이 반드시 필요한 것은 아니나, 본 발명의 장벽막의 효과는 SiOC, HSQ, MSQ 등으로 된 막 또는 다공성(porosity)을 증가시키는 처리를 한 후의 그러한 막의 어느 것이 사용되는 경우 확연해진다.
그 다음에, 노광 시의 반사를 억제하기 위한 반사방지막(14b)이 제2층간절연막(또는 덮개(cap)절연막(16))상에 50㎚ 정도의 두께로 성장된 후, 그것에 비아홀패턴형성용의 화학증폭형레지스트의 코팅물이 600㎚ 정도의 두께로 도포되고, 노광 및 현상이 KrF포토리소그래피에 의해 행해져 레지스트패턴(15b)이 형성된다. 후속하여, 저탄소농도막(6a)을 식각스토퍼로서 사용하여, 반사방지막(14b), 제2층간절연막(7) 및 고탄소농도막(6b)이 공지의 건식식각기법에 의해 도 3(b)에 보인 것처럼 순차 식각된다.
그 다음에, 레지스트패턴(15b)과 반사방지막(14b)이 산소플라즈마애싱에 의해 제거된 후, 저탄소농도막(6a)은 도 3(c)에 보인 것처럼 에치백되어, 비아홀(7a)이 제2층간절연막(7), 고탄소농도막(6b) 및 저탄소농도막(6a)을 관통하게 형성된다.
그런데, 종래의 반도체장치 제조방법에서는, 제2층간절연막(SiOC)(7)과 제2장벽막(6) 사이에서 얻어진 식각선택비가 불충분하기 때문에, 하층배선(5)은 제2층간절연막(7)의 건식식각 시에 노출되고, 게다가 제2장벽막(6)의 유기성분들이 산소애싱에 의해 CO2기체로서 탈리되고, 그래서 하층배선(5)이 산소애싱단계에서 산화되어, 하층배선(5)과 하층배선(5)상에 형성되는 비아플러그(9) 사이의 접속이 불량해진다는 문제가 초래된다. 특히 SiOC 등으로 된 저유전율막이 제2층간절연막(7)에 사용되는 경우, 저유전율막 자체는 산소플라즈마에 의해 손상될 수 있어, 이 문제를 해피하기 위해, 인가되는 바이어스전압에 의해, 애싱 시의 플라즈마에 방향성(directivity)이 주어진다. 그러나, 이것은 제2장벽막(6)이 더욱 식각되기 쉽게 하여, 위의 문제는 더욱 심각해진다.
이에 대하여, 본 실시예의 제2장벽막(6)의 구조에서는, 그것의 하층에 저탄소농도막이 형성되고, 저탄소농도막(6a)에 대한 제2층간절연막(7)의 식각선택비는 만족할만하게 크고, 더구나, 그 속의 탄소함유량은 작고 산소애싱에 대한 내성은 높다. 이것은 비아홀(7a)을 형성하는 건식식각이 저탄소농도막(6a)에서 확실히 저지되게 하고, 결과적으로, 하층배선(5)의 노출은 방지될 수 있고 애싱단계에서의 하층배선(5)의 산화도 억제될 수 있다.
게다가, 저탄소농도막(6a)이 Cu확산을 방지하는데 높은 성능을 가질 뿐 아니라 Cu배선에 대해 우수한 접착성을 가지기 때문에, Cu원자들의 이동으로 인한 전기이동이 확실히 방지될 수 있다. 더욱이, 상층으로서 놓여있는 고탄소농도막(6b)이 낮은 유전율(본 실시예의 제조조건의 경우, 그것의 유전율은 4.3 내지 3.5 정도)을 가지므로, 제1장벽막(2) 전체의 유전율은 감소될 수 있고, 저유전율의 층간절연막이 사용되는 경우에도, 배선들 간의 커패시턴스는 낮추어질 수 있다.
다음, 도 3(d)에 보인 것처럼, 하드마스크막(16)이 제거된 후, Ti, TiN, Ta, TaN 또는 WN과 같은 제2장벽금속(8)의 막이 접착성을 개선하기 위해 20㎚ 정도의 두께로 형성된 다음, Cu로 된 씨앗금속(도면에는 미도시)으로 된 막이 100㎚ 정도의 두께로 형성된다. 그 다음에, 배선재료로서 사용될 Cu(9a)가 도금법에 의해 600㎚ 정도의 두께로 형성되어 비아홀(7a)의 내부를 채운 후, Cu(9a) 및 제2장벽금속(8)의 여분의 부분들은 CMP법에 의해 연마되어 그 표면은 도 3(e)에 보인 것처럼 평탄화되어, 하층배선(5)에 연결되는 비아플러그(9)가 형성된다.
그 후, 도 4(a) 내지 4(c)에 보인 것처럼, 제2배선트렌치(11a)가 제3층간절연막(11) 내에 형성되고, 그 내부를 Cu로 채움으로써, 비아플러그(9)에 연결되는 상층배선(13)이 형성된다. 위의 단계들을 주어진 횟수 수행함으로써, 상감구조를 갖는 소정의 다층배선이 형성될 수 있다.
전술한 바와 같이 형성된 반도체장치의 효과를 검사하기 위해, 다음의 실험들이 행해졌다. 먼저, 많은 탄소함유량을 갖는 50㎚ 두께의 고탄소농도막(6b)이 제2장벽막(6)으로서 단독으로 형성된 시료들; 적은 탄소함유량을 갖는 10㎚ 두께의 저탄소농도막(6a)과 많은 탄소함유량을 갖는 40㎚ 두께의 고탄소농도막(6b)이 본 실시예에서와 동일한 방식으로 제2장벽막(6)의 하층 및 상층으로서 각각 형성된 시료들; 및 적은 탄소함유량을 갖는 50㎚ 두께의 저탄소농도막(6a)이 제2장벽막(6)으로서 단독으로 형성된 시료들이 제작되었고, 전기저항들의 측정들이 이러한 시료들의 비아플러그체인들에 대해 행해졌다. 이 측정들의 결과들은 도 7에 보여진다.
도 7은 비아플러그체인들(배선들이 비아플러그들에 의해 직렬로 연결된 경로들)의 수율들을 보여주는 그래프이다. 도 7에 보인 것처럼, 고탄소농도막(6b)만을 사용하는 시료(도면에서 우측에 있음)는 2층구조를 갖는 본 실시예의 시료(도면의 중앙에 있음)와 저탄소농도막(6a)만을 사용하는 시료(도면의 좌측에 있음)에 비해 비아플러그체인의 수율이 낮고, 이것은, 고탄소농도막(6b)만을 사용하는 시료의 장벽막이 식각스토퍼로서 충분히 기능할 수 없고 Cu배선의 표면은 후속하는 애싱에 의해 산화되었기 때문에, 접속불량이 비아플러그들 및 배선들 사이의 접속부분들에서 쉽게 발생하게 된다는 것을 증명한다. 이것은 탄소함유량이 적은 막을 장벽막의 일부로서 만듦으로써 식각스토퍼로서의 장벽막의 기능을 향상시킬 수 있다는 것을 분명하게 보여준다.
게다가, 전술한 3종류의 시료들(WNO.4, WNO.6 및 WNO.7)을 사용하여, 전기이동(EM)내성들의 측정들이 행해졌다. 그 결과들은 도 8에 보여진다. 도 8은 EM수명들을 보여주는 그래프이며, 이 도면에는 웨이퍼수준(wafer standard)이 가로축에표시되고 T50(다시 말하면, MTF(Mean Time of Failure)가 세로축에 그려진다. 도 8에서 분명히 알 수 있는 바와 같이, 고탄소농도막(6b)만을 사용하는 시료(WNO.4)의 T50은 짧고, 2층구조를 갖는 본 실시예의 시료(WNO.6)와 저탄소농도막(6a)만을 사용하는 시료(WNO.7)의 T50들은 둘 다 길다. 이것은 Cu배선 측에 저탄소농도막(6a)을 둠으로써 Cu에 대한 접착성은 증가되고 Cu확산은 효과적으로 방지되고, 그러므로 높은 신뢰성을 갖는 반도체장치가 얻어질 수 있다는 것을 확실히 증명한다.
위의 실험결과들은, 장벽막이 많은 탄소함유량의 고탄소농도막(6b)만으로 이루어진 경우, 층간절연막과의 식각선택비가 불충분하기 때문에, 배선표면은 산소애싱단계에서 산화되고 배선 및 비아플러그 간의 접속불량이 일어나기 쉽게되고, 그 외에도 배선 및 장벽막 간의 나쁜 접착성은 EM내성을 저하시킨다는 것을 나타낸다. 이에 대하여, 적은 탄소함유량의 저탄소농도막(6a)이 장벽막의 일부가 되는 본 실시예의 구조에서는, 식각선택비가 증가되고, 그 결과, 배선표면의 산화가 억제되고, 이는 비아플러그의 전기저항의 감소, 비아플러그체인의 수율의 증가뿐 아니라 배선에 대한 접착성의 향상과 EM수명의 증대가 달성되게 한다. 더욱이, 적은 탄소함유량의 저탄소농도막(6a)만을 사용하는 시료(WNO.4)의 효과들에 등가인 효과들이 본 실시예의 구조로 얻어질 수 있으므로, 저탄소농도막(6a)을 장벽막의 일부로서 설치하는 것으로 충분하다. 한편, 장벽막이 오로지 저탄소농도막(6a)으로 이루어진다면, 유전율은 과도하게 높게 된다. 그러므로, 본 실시예의 적층구조만이 네 개의 요건들, 즉, 높은 식각선택비, 높은 확산방지능력, 유전율의 충분한 감소 및 접착성의 양호한 향상이란 요건들을 동시에 만족시킬 수 있다는 것은 명백하다.
위의 설명에서, 제2장벽막(6)은 저탄소농도막(6a)이 하층(하층배선(5)측)으로서 형성되고 고탄소농도막(6b)이 상층(제2층간절연막(7)측)으로서 형성되는 구조를 가지지만, 그 대신, 도 5(a)에 보인 것처럼, 고탄소농도막(6b)과 저탄소농도막(6a)이 하층 및 상층으로서 각각 형성될 수도 있다. 이 경우, 하층배선(5)과 접촉하는 부분은 고탄소농도막(6b)이고 그래서 Cu에 대한 접착성은 향상될 수 없지만, Cu확산을 방지하는 효과 제2장벽막(6) 전체의 유전율을 감소시키는 효과 및 제2층간절연막(7)의 식각스토퍼로서 작용하는 효과는 동일하게 얻어질 수 있다. 더구나, 도 5(b)에 보인 바와 같이, 제3막(6c)(이것은 다른 두 막들 사이의 중간탄소함유량을 갖는 막 또는 고탄소농도막(6b)보다 많은 탄소함유량을 갖는 막(또는 저탄소농도막(6a)보다 적은 탄소함유량을 갖는 막)일 수 있거나 또는 다른 조성 또는 다른 구조를 갖는 막일 수도 있음)이, 하층의 저탄소농도막(6a)(또는 고탄소농도막(6b))과 상층의 고탄소농도막(6b)(또는 저탄소농도막(6a)) 사이에 배치되는 구조를 가질 수도 있다.
게다가, 위의 설명에서는 3MS(trimethylsilane)이 SiCN막을 제작하는데 사용되었지만, 4MS(tetramethylsilane) 또는 TMVS(Trimethylvinylsilane)의 사용도 유사한 효과를 제공할 수 있다. 특히 큰 분자량을 갖는 TMVS가 사용되는 경우, 3MS가 사용되는 경우에 비해, 유전율은 대략 0.5 정도만큼 감소된다. 더욱이, SiCN의 2층구조가 제2장벽막(6)의 구조로서 사용되지만, SiC/SiCN(SiC로 된 상층 및 SiCN으로 된 하층) 또는 SiCN/SiC가 사용되어도 좋다.
[실시예 2]
다음, 도 8 내지 도 10을 참조하여, 본 발명의 제2실시예에 따른 반도체장치와 그 제조방법이 설명된다. 도 9 내지 도 10은 제2실시예에 따른 반도체장치의 제조방법의 단계들을 순서대로 도시하는 개략적인 단면도들이고, 이 도면들의 편이를 위해, 그것들은 2개의 도면번호들로 나누어져 있다. 본 실시예에서, 본 발명의 적층구조를 갖는 장벽막이 비아홀우선 이중상감공정(via hole first dual damascene process)에 적용되고, 이 점을 제외하면, 다른 부분들의 구조, 제조방법 등은 제1실시예와 동일하다. 이후로는 그 구체적인 단계들이 설명된다.
먼저, 제1실시예와 동일한 방식으로, MOS트랜지스터들과 같은 소자들이 형성된 기판(1)상에, 제1장벽막(2)과 제1층간절연막(3)이 순서대로 형성되고, 그 위에 형성된 레지스트패턴(15a)을 마스크로서 사용하여, 제1층간절연막(3)이 식각되고, 레지스트패턴(15a) 및 반사방지막(14a)이 산소플라즈마애싱에 의해 제거된 후, 제1장벽막(2)은 에치백에 의해 식각되어 제1배선트렌치(3a)가 형성된다. 다음, 제1장벽금속(4)의 막이 도포되어 Ti, TiN, Ta, TaN, WN 등으로 된 단층막 또는 이러한 단층막들의 군으로부터 선택된 2이상의 층들로 이루어진 적층막이 형성되고, Cu로 된 씨앗금속(도면들에는 미도시)이 그 위에 형성된다. Cu(5a)가 제1배선트렌치(3a)의 내부를 Cu(5a)로 채우도록 전기도금법에 의해 형성된 후, Cu(5a) 및 제1장벽금속(4)의 여분의 부분들은 CMP법에 의해 제거되어, 하층배선(5)이 제1층간절연막(3) 내에 형성된다(도 9(a) 내지 9(d) 참조).
다음, 도 9(e)에 보인 것처럼, 트리메틸실란, NH3및 He를 원료기체들로서사용하여, 저탄소농도막(6a) 및 고탄소농도막(6b)으로 이루어진 제2장벽막(6)이 제1실시예에서와 동일한 기체유량, 기체압력 기판온도 및 전력의 조건들 하에서 플라즈마CVD법에 의해 20 내지 80㎚ 정도로 형성된다.
다음, 도 10(a)에 보인 것처럼, 제1실시예에서와 동일한 기체유속, 기판온도 및 전력의 조건들 하에서, 트리메틸실란, O2및 He를 원료기체들로서 사용하여, SiOC로 이루어진 제2층간절연막(7)이 플라즈마CVD법에 의해 150 내지 300㎚ 정도의 두께로 형성되고, 후속하여, 제3장벽막(10) 및 제3층간절연막(11)이 형성된다. 그 후, 비아홀(7a)의 형성에 사용되는 레지스트패턴(도면들에는 미도시)이 제3층간절연막(11)상에 형성되고, 저탄소농도막(6a)을 식각스토퍼로서 사용하여, 반사방지막, 제3층간절연막(11), 제3장벽막(10), 제2층간절연막(7) 및 고탄소농도막(6b)이 공지의 건식식각기법에 의해 순차 식각된다.
다음, 레지스트패턴과 반사방지막이 산소플라즈마애싱에 의해 제거된 후, 그 위에 도 10(b)에 보인 것 같은 제2배선트렌치(11a)의 형성에 사용될 레지스트패턴(도면들에는 미도시)이 형성된 다음, 제3장벽막(10)을 식각스토퍼로서 사용하여, 반사방지막, 제3층간절연막(11)이 공지의 건식식각기법에 의해 순차 식각된다. 그 다음에, 레지스트패턴과 반사방지막이 산소플라즈마애싱에 의해 제거된 후, 저탄소농도막(6a)은 에치백에 의해 식각되어, 비아홀(7a)과 연결되어 하나를 이루는 제2배선트렌치(11a)가 형성된다.
다음, 도 10(c)에 보인 것처럼, Ti, TiN, Ta, TaN 또는 WN과 같은 제3장벽금속(12) 및 Cu로 된 씨앗금속(도면에는 미도시)의 막들이 형성된 후, Cu로 된 막(13a)이 비아홀(7a) 및 제2배선트렌치(11a)의 내부들을 Cu(13a)로 채우도록 전기도금법에 의해 형성되며, Cu(13a) 및 제3장벽금속(12)의 여분의 부분들은 CMP법에 의해 도 10(d)에 보인 것처럼 제거되어, 하층배선(5)에 연결되는 상층배선(13)이 형성된다. 그 후, 위의 단계들을 반복적으로 수행함으로써, 상감구조를 갖는 소정의 다층배선이 형성될 수 있다.
이 방법에서도, 저탄소농도막(6a)에 대한 제2층간절연막(7)의 식각선택비는 만족스러울 만큼 높고, 더구나, 산소애싱에 대한 내성도 높다. 이는 비아홀(7a)의 형성을 위한 건식식각이 저탄소농도막(6a)에서 확실히 정지되게 할 수 있어, 결과적으로, 하층배선(5)의 노출은 방지될 수 있고 애싱단계에서의 하층배선(5)의 산화도 잘 억제될 수 있다. 게다가, 저탄소농도막(6a)이 Cu확산을 방지하는 높은 성능뿐 아니라 Cu배선에 대한 우수한 접착성을 가지기 때문에, EM내성은 증가될 수 있다. 더욱이, 상층으로서 놓인 고탄소농도막(6b)이 저유전율을 가지므로, 제2장벽막(6) 전체의 유전상수도 낮아질 수 있고, 저유전율의 층간절연막이 사용되는 경우에도, 배선들 간의 커패시턴스는 낮게 유지될 수 있다.
제2실시예의 설명은 이중상감공정의 한 형태인 비아홀우선 이중상감공정에 대해 이루어졌지만, 본 발명은 배선트렌치가 하드마스크를 제2층간절연막(7)상에 형성함으로써 형성되는 이중하드마스크공정, 또는 임의의 다른 형태의 이중상감공정에 유사하게 적용될 수 있다. 게다가, 각각의 전술한 실시예들에서는, 적층구조의 장벽막이 주된 구성요소들이 실리콘, 탄소 및 질소인 SiC계 또는 SiCN계 장벽막인 것으로 설명되었으나, 본 발명은 전술한 실시예들에 한정되지 않고 식각선택비, Cu배선에 대한 접착성 및 유전상수가 그 속의 탄소함유량의 변화를 통해 변경될 수 있는 재료를 사용하는 어떠한 장벽막에도 적용될 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 반도체장치 및 그 제조방법은 다음의 효과들을 가진다.
본 발명의 제1의 효과는 밑에 있는 층에 설치된 배선 또는 비아플러그가 그 위에 놓인 층간절연막에 비아홀 또는 배선트렌치를 형성될 때에 노출될 수 있으며, 그것의 표면이 후속하는 애싱에 의해 산화될 수 있어, 비아플러그접속의 신뢰성이 낮아지는 문제; 층간절연막 및 배선 간의 접착성이 나쁘고 Cu확산에 대한 불충분한 방지성능 때문에 전기이동내성이 열화된다는 문제; 및 장벽막이 배선들 간의 용량을 증가시킨다는 문제를 해결할 수 있다는 것이다.
그 이유는 배선 또는 비아플러그 및 그것의 위에 있는 층간절연막(특히 저유전율절연막) 사이에 형성된 SiC계 또는 SiCN계 장벽막이 다른 탄소농도를 갖는 복수개의 막들로 된 적층구조(바람직하게는 저탄소농도막인 하층 및 고탄소농도막인 상층으로 이루어진 2층구조)를 가져, 저탄소농도막이 존재함으로 인해, 저탄소농도막에 대한 층간절연막의 식각선택비가 증가될 수 있으며 Cu배선 또는 비아플러그에 대한 그것의 접착성이 높아질 수 있고 Cu확산이 만족스러울 만큼 방지될 수 있으면서도, 전체 유전율은 고탄소농도막이 존재함으로 인해 감소될 수 있기 때문이다.
또, 본 발명의 제2의 효과는 제조방법의 단계들을 지나치게 복잡하게 하지않으면서도 위의 효과들을 제공할 수 있는 장벽막을 형성하는 것이 가능하다는 것이다.
그 이유는, 적층구조를 갖는 장벽막이, 다른 구성원소들을 갖는 막들을 사용하여 형성되지 않고, 동일 챔버 내의 원료기체의 압력의 변경을 통해 그 속의 탄소함유량을 단순히 변경하는 것에 의해 다른 특성들을 가지나 동일한 구성원소들로부터 만들어지는 막들로 형성될 수 있어, 장벽막을 제작하는 단계들을 복잡하게 만들 필요가 없기 때문이다.

Claims (14)

  1. 상감법에 의해 형성된 배선(interconnection) 또는 비아플러그를 구비한 반도체장치에 있어서, 실리콘 및 탄소를 함유하며 다른 탄소함유량을 갖는 복수개의 적층막들로 이루어진 장벽막이 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치된 구조를 포함하는 반도체장치.
  2. 상감법에 의해 형성된 배선 또는 비아플러그를 구비한 반도체장치에 있어서, 실리콘, 탄소 및 질소를 함유하며 다른 탄소함유량을 갖는 복수개의 적층막들로 이루어진 장벽막이 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치된 구조를 포함하는 반도체장치.
  3. 제1항 또는 제2항에 있어서, 상기 장벽막은, 상기 배선 또는 상기 비아플러그 측에, 적은 탄소함유량의 저탄소농도막을, 그리고, 상기 층간절연막 측에, 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막을 포함하는 반도체장치.
  4. 제3항에 있어서, 상기 장벽막의 적외선흡수스펙트럼에서, 810㎝-1근방에서 피크를 갖는 적외선흡수대의 적외선흡수면적을 I1로 표시하고 1250㎝-1근방에서 피크를 갖는 적외선흡수대의 적외선흡수면적을 I2로 표시할 때,
    상기 장벽막에서의 상기 저탄소농도막에 대한 I2/I1의 값은 대략 0.004 내지 0.0067이고, 상기 장벽막에서의 상기 저탄소농도막에 대한 I2/I1의 값은 대략 0.0067 내지 0.014인 반도체장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 장벽막 상에 형성된 상기 층간절연막은 주된 구성원소들이 실리콘, 탄소 및 산소인 절연막으로 이루어진 반도체장치.
  6. 배선 또는 비아플러그가 상감법에 의해 형성되는 반도체장치를 제조하는 방법에 있어서,
    실리콘 및 탄소를 함유하며 다른 탄소함유량을 갖는 복수개의 적층막들로 이루어진 장벽막을 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치하는 단계를 포함하는 반도체장치 제조방법.
  7. 배선 또는 비아플러그가 상감법에 의해 형성되는 반도체장치를 제조하는 방법에 있어서,
    실리콘, 탄소 및 질소를 함유하며 다른 탄소함유량을 갖는 복수개의 적층막들로 이루어진 장벽막을 상기 배선 또는 상기 비아플러그 및 그것의 상층인 층간절연막 사이에 배치하는 단계를 포함하는 반도체장치 제조방법.
  8. 제6항 또는 제7항에 있어서, 적은 탄소함유량을 갖는 저탄소농도막이 상기 배선 또는 상기 비아플러그 측에 형성되고, 그 후 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막이 상기 층간절연막 측에 형성되는 반도체장치 제조방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 장벽막 상에 위치된 상기 층간절연막은 주된 구성원소들이 실리콘, 탄소 및 산소인 절연막으로 이루어진 반도체장치 제조방법.
  10. 배선 또는 비아플러그가 형성된 기판 상에, 적어도, 실리콘, 탄소 및 질소를 함유하며 적은 탄소함유량을 갖는 저탄소농도막과 실리콘, 탄소 및 질소를 함유하며 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막이 그 순서대로 놓이는 장벽막을 형성하는 단계;
    상기 장벽막 상에, 주된 구성원소들이 실리콘, 탄소 및 산소인 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 형성된 레지스트패턴을 마스크로서 사용하고 상기 저탄소농도막을 식각스토퍼로서 사용하면서, 건식식각을 수행하여, 상기 층간절연막 및 상기 고탄소농도막을 제거하는 단계;
    상기 레지스트패턴을 산소함유기체를 이용한 애싱에 의해 제거하는 단계;
    상기 저탄소농도막을 에치백에 의해 제거하여 비아홀 또는 배선트렌치를 형성하는 단계; 및
    상기 비아홀 또는 상기 배선트렌치를 장벽금속 및 배선재료로 채워, 비아플러그 또는 배선을 형성하는 단계를 포함하는 반도체장치 제조방법.
  11. 제1배선이 형성된 기판 상에, 적어도, 실리콘, 탄소 및 질소를 함유하며 적은 탄소함유량을 갖는 저탄소농도막 및 실리콘, 탄소 및 질소를 함유하며 상기 저탄소농도막의 탄소함유량보다 많은 탄소함유량을 갖는 고탄소농도막이 그 순서로 놓이는 제1장벽막을 형성하는 단계;
    상기 제1장벽막 상에, 제1층간절연막, 제2장벽막 및 제2층간절연막의 주된 구성원소들이 실리콘, 탄소 및 산소인 제1층간절연막, 제2장벽막 및 제2층간절연막을 형성하는 단계;
    상기 제2층간절연막 상에 형성된 제1레지스트막을 마스크로서 사용하고 상기 저탄소농도막을 식각스토퍼로서 사용하면서, 건식식각을 수행하여, 상기 제2층간절연막, 상기 제2장벽막, 상기 제1층간절연막 및 상기 고탄소농도막을 제거하는 단계;
    상기 제1레지스트패턴을 산소함유기체를 이용한 애싱에 의해 제거하는 단계;
    상기 제2층간절연막 상에 형성된 제2레지스트패턴을 마스크로서 사용하고 상기 제2장벽막을 식각스토퍼로서 사용하면서, 건식식각을 수행하여, 상기 제2층간절연막을 제거하는 단계;
    상기 제2레지스트막을 산소함유기체를 이용한 애싱에 의해 제거하는 단계;
    상기 저탄소농도막을 에치백에 의해 제거하여 비아홀을 포함한 배선트렌치를 형성하는 단계; 및
    상기 배선트렌치를 장벽금속 및 배선재료로 채워, 제2배선을 형성하는 단계를 포함하는 반도체장치 제조방법.
  12. 제6항 내지 제11항 중 어느 한 항에 있어서, 플라즈마CVD(Chemical Vapor Deposition)법을 사용하여, 상기 장벽막 또는 상기 제1장벽막이 하나의 동일 챔버 내에서 원료기체압력을 변경하여 연속해서 형성되는 반도체장치 제조방법.
  13. 제12항에 있어서, 트리메틸실란, 테트라메틸실란 및 트리메틸비닐실란 중의 하나가 상기 원료기체로 사용되는 반도체장치 제조방법.
  14. 제8항, 제10항 및 제11항 중 어느 한 항에 있어서, 트리메틸실란, NH3및 He로 된 원료기체를 이용하는 플라즈마CVD법을 이용하여, 상기 저탄소농도막은 대략 330 내지 530㎩의 기체압력에서 성장되고 상기 고탄소농도막은 대략 530 내지 730㎩의 기체압력에서 성장되는 반도체장치 제조방법.
KR1020040007357A 2003-02-04 2004-02-04 반도체장치 및 그 제조방법 KR100652243B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00026783 2003-02-04
JP2003026783A JP4086673B2 (ja) 2003-02-04 2003-02-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20040071631A true KR20040071631A (ko) 2004-08-12
KR100652243B1 KR100652243B1 (ko) 2006-12-01

Family

ID=32820798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007357A KR100652243B1 (ko) 2003-02-04 2004-02-04 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (2) US7391115B2 (ko)
JP (1) JP4086673B2 (ko)
KR (1) KR100652243B1 (ko)
CN (1) CN1519925B (ko)
TW (1) TWI278965B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459388B2 (en) 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
KR100937953B1 (ko) * 2009-07-02 2010-01-21 주식회사 아토 반도체 소자 및 그 제조 방법
US10090242B2 (en) 2014-10-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US10475739B2 (en) 2017-08-02 2019-11-12 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1521127B1 (en) 2003-10-01 2009-05-27 Ricoh Company, Ltd. Toner, process of manufacturing toner, developer, toner container, process cartridge, image forming apparatus, and image forming process
US20060009038A1 (en) * 2004-07-12 2006-01-12 International Business Machines Corporation Processing for overcoming extreme topography
US20060138668A1 (en) * 2004-12-27 2006-06-29 Hung-Wen Su Passivation structure for semiconductor devices
JP5180426B2 (ja) * 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4578332B2 (ja) * 2005-06-15 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5022900B2 (ja) * 2005-08-15 2012-09-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7557447B2 (en) * 2006-02-06 2009-07-07 Nec Electronics Corporation Semiconductor device and method for manufacturing same
JP4675258B2 (ja) * 2006-02-22 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
JP2007305739A (ja) * 2006-05-10 2007-11-22 Nec Electronics Corp 半導体装置
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4110192B1 (ja) * 2007-02-23 2008-07-02 キヤノン株式会社 光電変換装置及び光電変換装置を用いた撮像システム
US7645701B2 (en) 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
KR100900231B1 (ko) * 2007-06-21 2009-06-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009088269A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
US7456030B1 (en) * 2007-10-11 2008-11-25 National Semiconductor Corporation Electroforming technique for the formation of high frequency performance ferromagnetic films
JP4675393B2 (ja) * 2008-05-12 2011-04-20 パナソニック株式会社 半導体装置および半導体装置の製造方法
JP5530118B2 (ja) * 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
US7928570B2 (en) * 2009-04-16 2011-04-19 International Business Machines Corporation Interconnect structure
US20100282758A1 (en) * 2009-05-08 2010-11-11 Gm Global Technology Operations, Inc. Interlocking Hollow Tanks
CN102110639B (zh) * 2009-12-23 2013-12-04 中芯国际集成电路制造(上海)有限公司 制作扩散阻挡层的方法
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
CN102468218B (zh) * 2010-10-29 2014-07-02 中芯国际集成电路制造(北京)有限公司 形成双镶嵌结构的方法、半导体器件
JP5408116B2 (ja) * 2010-12-17 2014-02-05 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5755471B2 (ja) * 2011-03-10 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102760689B (zh) * 2011-04-29 2015-03-04 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法
CN102881632B (zh) * 2011-07-13 2014-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8525339B2 (en) 2011-07-27 2013-09-03 International Business Machines Corporation Hybrid copper interconnect structure and method of fabricating same
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
US9312203B2 (en) 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
KR102186873B1 (ko) * 2013-11-08 2020-12-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP6318433B2 (ja) * 2013-11-28 2018-05-09 大陽日酸株式会社 シリコン窒化膜の形成方法及びシリコン窒化膜
US10163644B2 (en) * 2014-02-07 2018-12-25 Taiwan Semiconductor Manufacturing Company Interconnect structure including a conductive feature and a barrier layer on sidewalls and a bottom surface of the conductive feature and method of forming the same
KR102161793B1 (ko) * 2014-07-18 2020-10-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN105336673A (zh) * 2014-07-28 2016-02-17 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
US9576852B2 (en) * 2015-06-26 2017-02-21 GlobalFoundries, Inc. Integrated circuits with self aligned contacts and methods of manufacturing the same
KR102521554B1 (ko) * 2015-12-07 2023-04-13 삼성전자주식회사 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법
US10658296B2 (en) * 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
US10510657B2 (en) 2017-09-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnecting structure and method for manufacturing the same
KR102606765B1 (ko) * 2018-02-07 2023-11-27 삼성전자주식회사 비아 플러그를 갖는 반도체 소자 및 그 형성 방법
US10741442B2 (en) * 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
US10672652B2 (en) * 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gradient atomic layer deposition
KR102580659B1 (ko) * 2018-10-01 2023-09-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210137276A (ko) * 2020-05-07 2021-11-17 삼성전자주식회사 반도체 소자
US20220108917A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low resistance and high reliability metallization module
CN115775768B (zh) * 2023-02-13 2023-07-04 长鑫存储技术有限公司 半导体结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6227151B1 (en) * 1997-08-01 2001-05-08 Ford Global Technologies, Inc. Gasoline internal combustion engine
US6436824B1 (en) 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
US6337151B1 (en) 1999-08-18 2002-01-08 International Business Machines Corporation Graded composition diffusion barriers for chip wiring applications
US6593653B2 (en) 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6784485B1 (en) 2000-02-11 2004-08-31 International Business Machines Corporation Diffusion barrier layer and semiconductor device containing same
US6417092B1 (en) 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP4425432B2 (ja) 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2002083870A (ja) 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
JP4484345B2 (ja) 2000-09-11 2010-06-16 東京エレクトロン株式会社 半導体装置及びその製造方法
US6350675B1 (en) * 2000-10-12 2002-02-26 Chartered Semiconductor Manufacturing Ltd. Integration of silicon-rich material in the self-aligned via approach of dual damascene interconnects
US6768200B2 (en) * 2000-10-25 2004-07-27 International Business Machines Corporation Ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
US7091137B2 (en) * 2001-12-14 2006-08-15 Applied Materials Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
US20030134499A1 (en) * 2002-01-15 2003-07-17 International Business Machines Corporation Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof
US6656840B2 (en) * 2002-04-29 2003-12-02 Applied Materials Inc. Method for forming silicon containing layers on a substrate
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459388B2 (en) 2006-09-06 2008-12-02 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses
KR100937953B1 (ko) * 2009-07-02 2010-01-21 주식회사 아토 반도체 소자 및 그 제조 방법
US10090242B2 (en) 2014-10-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US10720386B2 (en) 2014-10-17 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US11404368B2 (en) 2014-10-17 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd Etch stop layer in integrated circuits
US11942419B2 (en) 2014-10-17 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Etch stop layer in integrated circuits
US10475739B2 (en) 2017-08-02 2019-11-12 Samsung Electronics Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR100652243B1 (ko) 2006-12-01
CN1519925B (zh) 2010-05-26
US7391115B2 (en) 2008-06-24
JP2004241464A (ja) 2004-08-26
JP4086673B2 (ja) 2008-05-14
TW200425402A (en) 2004-11-16
US20080194102A1 (en) 2008-08-14
CN1519925A (zh) 2004-08-11
US20040155342A1 (en) 2004-08-12
US7910474B2 (en) 2011-03-22
TWI278965B (en) 2007-04-11

Similar Documents

Publication Publication Date Title
KR100652243B1 (ko) 반도체장치 및 그 제조방법
US8822331B2 (en) Anchored damascene structures
US8629560B2 (en) Self aligned air-gap in interconnect structures
US7763979B2 (en) Organic insulating film, manufacturing method thereof, semiconductor device using such organic insulating film and manufacturing method thereof
KR101677345B1 (ko) 반도체 구조체 및 그 제조 방법
JP4425432B2 (ja) 半導体装置の製造方法
US7176571B2 (en) Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
US10510588B2 (en) Interconnection structure and manufacturing method thereof
US20070059919A1 (en) Method of manufacturing semiconductor device
US20070197023A1 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US20040067658A1 (en) Method for forming a capping layer over a low-k dielectric with improved adhesion and reduced dielectric constant
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
US7602063B2 (en) Semiconductor device and manufacturing method therefor
JP4746829B2 (ja) 半導体装置およびその製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
US6352920B1 (en) Process of manufacturing semiconductor device
US6689690B2 (en) Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature
JP5613272B2 (ja) 半導体装置
US7199038B2 (en) Method for fabricating semiconductor device
US20230178379A1 (en) Film deposition for patterning process
JP2007088495A (ja) 有機絶縁膜及びその製造方法及び有機絶縁膜を用いた半導体装置及びその製造方法
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법
KR20060118257A (ko) 반도체 소자의 제조방법
JP2005252199A (ja) 半導体装置および半導体装置の製造方法
JP2003078008A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12