TWI299883B - Wire structure and forming method of the same - Google Patents

Wire structure and forming method of the same Download PDF

Info

Publication number
TWI299883B
TWI299883B TW095115918A TW95115918A TWI299883B TW I299883 B TWI299883 B TW I299883B TW 095115918 A TW095115918 A TW 095115918A TW 95115918 A TW95115918 A TW 95115918A TW I299883 B TWI299883 B TW I299883B
Authority
TW
Taiwan
Prior art keywords
film
wiring
diffusion preventing
layer
preventing film
Prior art date
Application number
TW095115918A
Other languages
English (en)
Other versions
TW200705556A (en
Inventor
Tsuneo Fujiki
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200705556A publication Critical patent/TW200705556A/zh
Application granted granted Critical
Publication of TWI299883B publication Critical patent/TWI299883B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)

Description

1299883 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種布線構造及其形成方法，而特定言之 係關於一種具有一依據一使用銅的鑲嵌方法形成的多層布 線構造而增加電遷移電阻及應力遷移電阻之布線構造及此 一布線構造之形成方法。 【先前技術】 隨著半導體裝置之微型化，布線亦已變得微型化，而因 此令布線電阻及布線之間的電容增加，而為了增加該裝置 之速度，已開始需要一具有較低電阻之布線材料。因此， 將電阻低於鋁且具有極佳電遷移電阻的銅用作該布線材 料。 難以依據一傳統的乾式蝕刻方法來處理銅，而需要依據 一鑲嵌方法來形成布線，其中在一絕緣層内預先形成一用 於銅布線之溝渠，在整個表面上以一方式形成一金屬膜以 使得此溝渠受到該金屬膜之填充，並依據一化學機械拋光 方法（CMP方法）以一方式移除該絕緣層上的金屬膜而使得 該金屬膜僅保留於該溝渠内。Luther等人於1993年在第1〇 屆國際VMIC學報第15至21頁上發表的「用kULSI裝置的 線路互連之平面銅聚醯亞胺後端」中報告此方法。在此， 銅係與聚醯亞胺一起使用。 最近，特別使用一雙鑲嵌方法，據此方法同時填充用以 連接第一布線及第二布線與第二溝渠之通道孔，從而進一 步縮短該程序。在曰本未經審核專利公告案第 110886.doc 1299883 160590號（傳統技術1)中揭示此方法。下面說明一般的雙鎮 後方法。 首先，如圖10(a)所示，在一半導體基板800上形成一由 Si#4製成之蝕刻停止膜801。依據一化學汽相沉積方法 (CVD方法），在此蝕刻停止膜801之頂部上形成由一添加氟 的氧化矽膜（FSG膜）製成之一第一絕緣層802。依據一光餘 刻技術’在此第一絕緣層802中形成一第一溝渠803。接下 來，如圖10(b)所示，依據一物理汽相沉積方法（噴濺方 法），在該第一溝渠803之内部表面上形成由TaN與一銅晶 種膜製成之一第一擴散防止膜804。然後，依據一電解鍍 方法’在該第一絕緣層802上形成一銅膜以致填充於該溝 渠803内。依據一 CMP方法移除該第一絕緣層8〇2上的銅 膜，以便在該溝渠803内形成一第一布線805。 隨後，如圖10(c)及10(d)所示，依據一CVD方法在所獲 得之基板上形成一由Si#4製成的層間擴散防止膜8〇6，而 在此層間擴散防止膜806上形成由一 psG膜製成之一第二 絕緣層808。接下來，如圖10(幻及1〇⑴所示，在該第二絕 緣層808上形成具有一預定形式之一光阻遮罩818，而藉由 乾式蝕刻在該第二絕緣層8〇8中形成一通道孔8〇9以致到達 該層間絕緣層806。然後，移除該光阻圖案815。 接下來，如圖10(8)及11(勾所示，在該第二絕緣層8〇8上 形成具有一預定形式之一光阻遮罩817(其具有一在該通道 孔809上的開口），而藉由乾式蝕刻來形成一第二溝渠81〇 以致接續該通道孔8G9。然後，移除該光阻遮罩817。接下 110886.doc -6 - 1299883 來’如圖11(b)所示，將該第二絕緣層808用作一遮罩，而 藉由乾式蝕刻移除該第一布線805上的層間擴散防止膜 8〇6，從而曝露該第一布線8〇5。此外，如圖n(c)及n(d) 所示’依據一噴濺方法，在所獲得之基板上形成由TaN與 一銅晶種膜製成之一第二擴散防止膜812。依據一電解鍍 方法形成一銅膜8 13，以致其膜厚度使得該通道孔及該第 二溝渠内部得到完全填充。依據一 CMP方法來移除該第二 絕緣膜808上的銅膜813及第二擴散防止膜812，並因此在 忒通道孔及該第二溝渠内形成一導體與一第二布線（其形 成一雙鑲嵌布線）。 仁疋在技照此傳統技術1而依據一雙镶散方法形成之 布線構造中’已依據一喷濺方法形成於該通道孔1〇9及該 第二溝渠110各自的側壁（該第二絕緣膜8〇8之側）上的第二 擴政防止膜8 12在沉積後的膜厚度小至約3 nm，並具有斷 續部分，而因此具有一從電遷移電阻及應力遷移電阻角度 而言不利的構造（參見圖11(〇)。此外，該第一布線8〇5之 表面上已藉由針對該層間擴散防止膜8〇6之乾式蝕刻而移 除的銅（如圖11(b)之說明）黏附於在該通道孔8〇9之一底部 附近的第一絕緣層8〇8之側。由此產生一電遷移可能劣化 之風險。 近年來，當在形成一通道孔及一溝渠後形成一擴散防止 膜時，採m讓-較厚的擴I防止膜黏附於—通道孔 底部的側壁之方法（重新錢方法），從而解決存在於傳统 技術^中的上述問題。日本未經審核專利公告案第2〇〇心 110886.doc 1299883 1 53 162(傳統技術2)中揭示此方法。下面說明該重新噴濺方 法。 在此傳統技術2中，首先，如圖12(a)及l2(b)所示，採取 與依據該傳統技術1之一般雙鑲嵌方法中相同的方式，在 該第一布線9〇5及該第一絕緣層902上形成一通道孔9〇9及 一第二溝渠910。對該第一布線905上由Si#4製成之層間 擴散防止膜906進行乾式蝕刻，從而曝露該第一布線9〇5。 然後’如圖12(d)及12(e)所示，依據一噴濺方法形成由 TaN製成之一第二擴散防止膜912。藉由施加一射頻偏壓在 該通道孔909底部上的第二擴散防止膜912上實施噴濺餘 刻，而令TaN 912a(其係形成該第二擴散防止膜912並經由 餘刻移除之材料）黏附於在該通道孔909的底部之側壁。隨 後，如圖12(f)所示，將由TaN製成之一第三擴散防止膜 913層壓於該第二擴散防止膜912上，以便藉由一具有較大 膜厚度之擴散防止層壓膜來塗布該通道孔9〇9及該第二溝 渠9 10之側壁。然後，依據一喷濺方法在該第三擴散防止 膜9 13上形成一銅晶種膜。依據一電解鍍方法形成一鋼膜 914，以致其膜厚度使得該通道孔及該第二溝渠内部得到 完全填充。依據一 CMP方法來移除該銅膜914、該第三擴 散防止膜913及該第二擴散防止膜912，從而在該通道孔及 该第二溝渠内形成一導體與一第二布線（其形成一雙鑲嵌 布線）。 但是，依據此傳統技術2之重新喷濺方法，如圖12(幻之 說明，將由ShN4製成的層間擴散防止膜9〇6向下乾式蝕刻 110886.doc 1299883 布線905之表面，而因此，鋼黏附於在 近的第一絕緣層9 0 8之側。因此，可能 到由銅製成的第一 該通道孔909底部附 的係，銅可以擴散逸兮笛— 双延Θ第一絕緣膜908，而可使得電遷移 電阻及應力遷移電阻沈彳卜 + 秒电1且名化。在此，圖12(c)中，該第一布線 905上的箭頭指示銅黏附 y ^ ^ j黏附於该第二絕緣層908之側之一狀態 (虛線橢圓所圍繞之區域）。 【發明内容】 而提出，而其一目的係提供一種 力遷移電阻之布線構造及其形成 本發明係鑒於上述問題 具有極佳電遷移電阻及應 方法。 依據本發明’提供-種布線構造，其包含：_第一絕緣 層，其具有形成於其-外部表面内之一下部層溝渠；一第 -擴散防止膜，其係形成於該下部層溝渠之一内部表面 f;一下部層布線，其係穿過該第一擴散防止膜而填充於 δ亥下部層溝渠内；—層間擴散防止膜，其係形成於該下部 層布線上，該層間擴散防止膜係由一高熔點金屬或一高熔 點金屬化合物製成；—第二絕緣層’其係形成於該第一絕 緣層及該層間擴散防止膜上，—第二絕緣層具有—通道 孔，該通道孔穿透該第二絕緣層及該層間擴散防止膜以^ 到達該下部層布線；―導電性第二擴散防止膜，其係 於該通道孔之-内部表面上；—導體，其係穿過該第二擴 散防止膜而填充於該通道孔内；以及—黏賴，其係由^ 成該層間擴散防止膜之材料製成，其中該黏附膜係形成為 在6亥通道孔内從該下部層布線之—上部表面延伸至該第= H0886.doc 1299883 絕緣層之一側表面。 依據本發明，還提供—種用以形成—布 其包含以下步驟··⑷在—第—絕緣層之=法’ :下部層溝渠，在該下部層溝渠之一内部；成 -擴散防止膜來填充該下部層溝 至少整個上部表面上形成— 下。卩層布線之 防止膜# ά t w a 〃政防止膜，該層間擴散 :膜係由一"熔點金屬或-高熔點金屬化合物製成；⑷ 在该層間擴散防止膜及該第一絕緣 層；⑷蝕刻該第二絕緣層來^成一第二絕緣 … 啄層來形成-通道孔，該通道孔到達 於該下°P層布線上之層間擴散防止膜；⑴藉由姓刻 該通道孔内的層間擴散防止膜來曝露該下部層布線，並形 成一黏附膜以黏附於該導通孔内一範圍從該下部層布線之 :上部表面至該第二絕緣層之一側表面的區域，該黏附膜 ㈣㈣㈣間擴散防止膜之材料製成；以及⑷在該通道 孔之-内部表面上形成一導電性第二擴散防止膜，並形成 -導體’藉此導體穿過該第二擴散防止膜來填充該通道 孔。 依據本發明之布線構造及其—形成方法，在—下部層布 線頂邠上形成由一高熔點金屬或一高熔點金屬化合物製成 之層間擴散防止膜，而在作為一上部層之一第二絕緣層 内形成一通道孔及一上部層溝渠，而然後，將該層間擴散 防止膜姓刻成使得其材料黏附於在該通道孔底部之侧壁 (泫第一絕緣膜之側）。因此，即使在透過此蝕刻來蝕刻該 110886.doc
1299883 下邛層布線（例如，一銅布線）之情況下，該下部層布線之 盃屬材料亦不會黏附於該通道孔底部之側壁。即，儘管一 瓜地，通道孔寬度不大於下部層布線之寬度，而在通道孔 底部的側壁接近下部層布線的上部表面，而因此，在蝕刻 時下部層布線之金屬材料容易黏附於第二絕緣膜，但依據 本發明一黏附膜必定能防止該金屬材料黏附於該第二絕緣 膜。因此，該第一布線之金屬材料不會擴散進該第二絕緣 層’而因此電遷移電阻增加。 *進—步，在後處⑬中形成之一第二擴散防止膜係形成於 f第二絕緣層之側上而以該黏附膜作為一基底，以致其膜 厚度不小於5 nm而比該傳統技術丨之膜厚度更厚。因此， 可有效地防止形成於該通道孔㈣導體材料（例#，銅）擴 散進該第二絕緣層’而同時該電遷移電阻增加。 ' _此外’依據本發明’在該第—布線之上部表面上形成由 :馬炫點金屬或一高炫點金屬化合物製成之一擴散防止 、°亥第一布線與該層間擴散防止膜之間介面中的 ，的’而因此該應力遷移電阻增加，從而可獲得= 可罪的布線構造。 ° 因此，可在一 【實施方式】 多層布線構造中獲得本發 明之上述效果。 又據本發明，一種布線構· 再k ώ 3 ·第一絕緣層，1呈 有形成於其一外部表面内 /、/、 門炙下邛層溝渠；一第一 π 止膜，其係形成於咳下邱思、塞、巨 擴政防 〜取孓Θ下σ卩層溝渠之一内部 層布線，JL传穿讲兮楚 2 上，一下部 ，、係牙蝴-擴散防止膜而填充於該下部層溝 1 W886.doc
-11 - 1299883 渠内；一層間擴散防止膜，盆倍 該層間擴散防切，τ°ρ層布線上， 化合物製成，·一第# 。烙點金屬 層，其係形成於㈣-絕緣層及 :亥層：擴政防止膜上’一第二絕緣層具有一通道孔，該通 :孔牙透該第二絕緣層及該層間擴散防止膜以致到達該下 了層料，-導電性第二擴散防止膜，其係、形成於該通道 内部表面上；一導體’其係穿過該第二擴散防止膜 、於忒通道孔内；以及一黏附臈，其係由形成該層間 擴政防f膜之材料製成，其中該黏附膜係形成為在該通道 孔内μ下部層布線之—上部表面延伸至該第二絕緣層之 一側表面。 本發明之料構造除具有上職本構造㈣可具有一基 板在此情況下，可直接在該基板上形成該第一絕緣層或 在者之間有另一層，或者該第一絕緣層可充當該基 板。此外’在該第-絕緣層係形成於該基板上之情況下， 可在該基板與該第—絕緣層之間形成一蝕刻停止膜。因 此，即使在藉由蝕刻該第一絕緣層來形成該下部層溝渠之 情況下，蝕刻進程亦會在該蝕刻到達該基板前受到該蝕刻 停止膜之阻擔。 此外’本發明之布線構造可以係二層布線構造，其中該 第一、g緣層進步具有·__上部層溝渠，其接續該通道孔 且在該内部表面上具有㈣二擴散防止膜；以及連接至該 導體的上部層布線，其係穿過該第二擴散防止膜而形成於 該上部層溝渠内。本發明之布線構造可以進—步係一三層 U0SS6.doc -12- 1299883 2二的布線構造，其中此構造具有—導體而該第二層 部層布線係以相同方式重複分層 或更多層布線構造之情況下，較佳 層 造中 竿乂隹的係’如同上述基本構 防止膜=二層内的布線上形成該層間擴散 緣層(其係該第三層)内該通道孔之-底 防止膜之材料製成。 由形成该層間擴散 或:二：每7布線層内的布線數目不受特別限制而可為-同ί位之布線層内提供多個布線而相鄰布線具有不 係彼此下’該等個別相鄰布線上的層間擴散防止膜 被此77離，錢防止此等布線出現短路。 下面’說明本發明之布線構造之個別組件。 (基板） 依，本發明’該基板不受特別限制，而可引用諸如矽及
叙之類半導*雜Ά 4-C -土、 &物半導體基板、§Qi基板及絕緣 基板（例如，姑璁其妃& 低汉七緣 土板及树脂基板）作為範例。此外，可在 此#基板上形成丰邋駚_ ^ 一成+導體讀，例如MOS電晶體、記憶體元 电谷态兀件及電阻器元件。 (第一及第二絕緣層） 依據本發明，可弓丨 卿化學公5取)=機聚合物膜（例如，SILK，由 )氧化矽膜（Si〇2膜）、添加碳的氧化矽 膜 膜）、添加氣的氧化石夕膜（FSG膜）及氮化石夕膜（Si3N4 係咖膜。第-、錢層，而在此等材料當中，較佳的 110886.doc 1299883 用以形成該等第一；5笼- α 而可引用-化丄4:緣層之方法不受特別限制， 為範例。 *儿積方法（⑽方法）及-施加方法作 (下部層布線、導體、上部層布線及類似者） =據本發明，用於下部層布線、導體、上部層布線及類 似者之布線材料不受特 又符另j限制，而可引用鋁、鋁合金、铜 及銅合金作為範例。較佳的係、電阻低於紹電阻且具有極佳
=遷：電阻之鋼及銅合金。作為銅合金，較佳的係包括 錫、鍅、鈀中一或多種金屬的銅合金。 用乂 t成”亥下部層布線、該導體及該上部層布線之方法 不受特別限制’而可引用以下方法作為範例：-方法係， 依據一物理汽相沉積方法(噴滅方法)來形成-金屬晶種 膜，以致其膜厚度約為⑽⑽至⑼咖，而然後依據一電 解鍵方法藉由-金屬膜來完全填充該通道孔及該溝渠之内 部，而然後依據—化學機械拋光方法(CMp方法)、蝕刻或 類似方法來移除過多的金屬，；以及，另一方法係，依據 一無電鍍方法藉由—金屬膜來完全填充該通道孔及該溝 渠，並依據— CMP;^、银刻或類似方法來絲過多的金 屬膜。 (第一及第二擴散防止膜以及層間擴散防止膜） 依據本發明，用於該第—擴散防止膜之—材料可以係使 得形成該下部層布線之金屬原子難以擴散進該第-絕緣膜 之一材料，而可引用叫队、Ta、TaN、w、界難、耵及 T!N作為靶例。在該下部層布線係由銅或一銅合金製成之 110886.doc -14- 1299883 个月況下’較佳的儀离校 ^ 回烙點孟屬及向熔點金屬化合物，例 如，Ta、TaN、W、wSiN、Ti 另 τ·μ 麻丁 Τ及TlN，而尤其較佳的係Ta 及 TaN。 料詩該相錢防止叙—材料，考慮賴小層間 較佳的係使用不包括（例如）具有較高的特定感應容 = Sl3N4之—材料，而此點使得形成該下部層布線及該 -之金屬原子難以擴散進該等第—及第二絕緣膜。此一 材枓之範例包括高熔點金屬與高熔點金屬化合物，例如尤 其較佳的係Ta、TaN、W、WSiN、Ti及窗及^及倾。 對於用於該第二擴撥防+据 、月防止膜之一材料，從與用於該層間 擴散防止膜的材料相同之觀點來看，較佳的係選擇與該層 間擴散防止膜之材料相同的材料。 ' &等，-及第二擴散防止膜及層間擴散防止膜可以係形 成為一早一層膜（一層）或形成為一層虔膜，在此層壓膜中 依據一已知技術(例如，-噴濺方法或-CVD方法)來層虔 二或更多層。此外，對於該膜厚度，該第—擴散防止膜約 為10 nm至20 nm，較祛的尨1 0 ”， 罕乂佳的係12 11111至18 nm，該層間擴散防 ^膜約為1〇_至5〇邮’較佳的係2〇nn^40nm，而該第 -擴散防止膜在該通道孔頂部上不小於5⑽，較佳的係5 nm至1 〇 nm，而在該通道孔侧上不小於5⑽，較佳的係$ nm 至 1〇 nm 〇 ' 下面，參考附圖來說明本發明所適用之具體實施例。 (第一項具體實施例） 圖1及2分別顯示斷面圖，其中每一圖皆說明依據本發明 110886.doc -15- 1299883 弟一項具體實施例在製程期 v 卜、^I 一否p分。 下面具體說明依據此第一項且， ^ 啰昇體貫施例用於一布線構造 之形成方法。首先’在一半導體其^1Λ 卞V體基板1〇〇之頂部上形成一 由SisN4製成之蝕刻停止膜1〇ι， 1Λ/> / 而此外，一第一絕緣層 係形成為具有-赠4⑽nm之膜厚度:將一光阻 膜（未顯示）用作-遮罩來對該第—絕緣層1〇2進行乾式餘
刻，從而形成複數個第-溝渠（下部層溝渠陶 1(a))。 M “接下來’一由TaN製成之第一擴散防止膜⑽係形成為覆 盖該第-絕緣層H)2之表面與該等個別第—溝渠⑻之㈣ 表面，且具有—1Gnm錢⑽之膜厚度。—銅晶種膜係在 該第一擴散防止膜104上形成為具有1〇〇 11111至15〇 nm之膜 厚度’而-銅膜係藉由銅電解鍍而在該銅晶種膜之表面上 形成為具有m填充於肖等第-溝渠103内之膜厚 度。隨後，依據一 CMP方法移除該第一絕緣層1〇2上的鋼 膜及第一擴散防止膜1〇4，從而形成複數個第一布線（下部 層布線）105(參見圖」⑻）。此時，依據— CMp方法來實施 一階段的抛光。 下面說明依據一 CMP方法實行的二階段拋光之一範例。 在一第一階段，使用研磨顆粒（例如，矽石（氧化矽）、鋁 (氧化鋁）或鈽（氧化鈽）以及一包括一氧化劑（例如過氧化氫 溶液）的拋光劑（淤聚）來實施拋光，例如，使用—拋光劑， 該拋光劑係習知為用於Cu_CMp的一般拋光劑且包括氧化 鋁研磨顆粒與一重量百分比為2.5%的過氧化氫溶液，其使 110886.doc •16- 1299883 用時採用200 ml/min之流速，而在21 kPa拋光壓力下以600 nm/min之拋光速率來移除該銅，台板的旋轉速度為9〇 rpm ’晶圓的旋轉速度為85 rpm。該第一擴散防止膜1〇4從 除該等第一溝渠103内側以外的其他區域曝露之一時間點 係拋光完成的時間點。為了獲得一較高的平坦度位準，與 曝露該第一擴散防止膜204緊相連地先行移除銅時所採用 的拋光速率可以係調整為在14 kPa拋光壓力下不高於2〇〇 nm/min ’§亥台板之旋轉速度為45 rpm而該晶圓之旋轉速度 為 43 rpm 〇 在该第二階段，使用包括研磨顆粒（例如，石夕石（氧化 石夕）、紹（氧化銘）或鈽（氧化鈽））之一抛光劑，來實施拋光。 例如’使用包括矽石顆粒之一拋光劑時採用2〇〇 ml/min2 流速，而以不高於1〇〇 nm/min的拋光速率來移除銅，以不 高於100 nm/min的拋光速率移除第一擴散防止膜1〇4,而 在一 21 kPa拋光壓力下以不高於1〇 nm/min的拋光速率、台 板方疋轉速度為100 rpm及晶圓旋轉速度為93 rpm來移除該 第一絕緣層102，從而從除該等第一溝渠1〇3内側以外的其 他區域曝露該第一絕緣層1〇2。 接下來’如圖1(c)所示，依據一噴濺方法或一 CVD方法 在該第一布線105及該第一絕緣層1〇2之頂部上形成膜厚度 為l〇nm至5〇nm而由丁aN製成之一層間擴散防止膜1〇6。在 此，可替代TaN而使用一高熔點金屬膜（例如以或们）、一 高熔點金屬氮化物膜（例如貿]^或WSiN)或一層壓膜（例如 TaN/TN) ’該等膜具有大致相同的膜厚度。 110886.doc -17- 1299883 在一噴濺方法（TaKH a )之情況下，可在直流電功率係設定 為（例如）1000 W之條株τ鲁#斗 — '、 下實知该程序。此外，在一 CVD方 法〇™)之情況τ ’可在膜形成溫度為则。wc而麼 力為1托至10托之條件下’將（例如仰财四二甲氨欽）用 作一材料氣體而將_Η洛 乳體用作一起氣泡氣體來實施該程 序。 、接下來’如圖1⑷至1(f)所示，使用一光阻遮罩而透 k乾式#刻來移除該第—絕緣層1()2上的層間擴散防止膜 1〇6，以使得該層間擴散防止膜1〇6僅保留於該第一布線 105的上部表面與該第—擴散防止膜ι〇4的上部表面之整個 表面上。對於乾式蝕刻條件，可選擇（例如）10 mT、
Cl2/BCl3/CHF3/Ar: 60/35/5/40 seem、電源 800 W/偏壓 125 W、1 5 秒。 接下來，如圖1(g)所示，依據一CVD方法在該層間擴散 防止膜106與該第一絕緣層1〇2上形成膜厚度為6〇〇 至 800 nm而由FSG製成之一第二絕緣層1〇8。隨後，如圖i(h) 所示，依據一使用一光阻遮罩之乾式蝕刻技術，在該等個 別第一布線105上形成寬度不大於該等第一布線1〇5的寬度 之通道孔109以致到達該層間擴散防止膜1〇6。此外，如圖 2(a)所示，形成用以將一對相鄰通道孔1 〇9的上部部分連接 之一第二溝渠（上部層溝渠）11〇。即，以一雙鑲嵌方法形成 微觀孔及一布線溝渠。在此情況下，該等第一布線之寬度 W1係（例如）設定為140 nm至200 nm，而該等通道孔之 寬度W2係设定為120 nm至1 60 nm。此外，可選擇（例 110886.doc -18- 1299883 如）C4F6/〇2/Ar: 30/30/800 seem，偏壓 3000 W，30 mT，70 秒，作為乾式蝕刻條件。 接下來’如圖2(b)所示，在1〇〇 W至350 W之功率下，使 用一 Ar、Xe、He惰性氣體或類似氣體，在曝露於該等通 道孔底部上的層間擴散防止膜106上實施10秒至30秒之喷 錢餘刻’從而曝露該等第一布線1 〇5。此時，該等通道孔 109之寬度不大於該等第一布線ι〇5之寬度，而因此， TaN(其係形成該層間擴散防止膜106的材料）在喷濺蝕刻期 間散佈於各方向，並黏附於在該等通道孔1 〇9底部的側壁 (該第二絕緣膜108之側），而由TaN製成的黏附膜1〇6a係形 成為一環形式。此時，如圖3所示，以一方式形成該等黏 附膜106a而使得與該第一布線ι〇5的接觸寬度w約為1 nm 至7 nm(較佳的係不小於5 nm)，而高度η約為3 nm至15 nm(較佳的係不小於1〇 。 此等黏附膜106a係形成為從該等第一布線1〇5之上部表 面延伸到該等通道孔處的該第二絕緣層1〇8之側，而因 此，鋼黏附於該黏附膜！06a而不黏附於該第二絕緣膜1〇8 之側，即使在經蝕刻的銅在喷濺蝕刻期間散佈離開該等第 一布線105之表面的情況下亦如此，而因此可提高電遷移 電阻。杈佳的係，在形成具有上述尺寸的黏附膜丨〇6&之情 況下，該層間擴散防止膜106之膜厚度係1〇 11111至5〇 nm。 此外，如上所述，該層間擴散防止膜1〇6的喷濺蝕刻條件 較佳的係惰性氣體Ar、Xe、He或類似者，功率：1〇〇 |至 350 W，蝕刻時間：1〇秒至3〇秒。在此，在該黏附膜1〇以 110886.doc -19- 1299883 之寬度W小於1 nm及/或高度Η小於3 nm之情況下，可靠性 (尤其係電遷移電阻）變低。 接下來，如圖2(c)及圖3所示，由TaN製成之一第二擴散 防止膜112係形成為覆蓋該第二絕緣層ι〇8之表面與該第二 溝渠110及該等通道孔109之内部表面。此時，該第二擴散 防止膜112係形成為覆盍該等第一布線1 〇 $之上部表面及該 等通道孔109底部上的黏附膜1〇以之表面。因此，在該等
通道孔109底部的第二絕緣層ι〇8之側係塗布有一較厚層壓 膜’該層壓膜係由該第二擴散防止膜n2與該黏附膜1〇6a 製成。此外，位於該等黏附膜1〇6a上的第二擴散防止膜 112之部分係形成在該第二絕緣層之側上以具有不小於5 nm之相對較大的膜厚度且以該等黏附膜1〇以作為一基底。 在此，在該等通道孔内1〇9内置於該等第一布線1〇5的上部 表面上之第二擴散防止膜之部分的膜厚度約為5 ^㈤至^ nm ° 如上所述，一相對較厚的膜係形成於該第二擴散防止膜 112及該等黏附膜1063的通道孔1〇9之内部表面上，而因 此’可有效地防止在後處理朗藉以填充該等通道孔的銅 膜中之銅原子擴散進該第二絕緣層⑽，㈣此可提高電 遷移電阻。 接下來，如圖2(d)所示，依撼 ^ ^ 依據一雙鑲嵌方法，在該第二 擴散防止膜112之頂部上形成一膜 、子度為30 nm至150 nm之 銅晶種膜，而依據一電解鍍方法 ^ _ 在該第二絕緣層108上 將一銅膜113形成為具有一能完全 填充於該等通道孔109及 110886.doc -20- 1299883 該第二溝渠110内之膜厚度。然後，在丨⑽^^至扣…匸温度 下貫施1 0秒鐘至60分鐘的退火處理，以便穩定顆粒生長及 電鍍銅之拋光速率。然後，依據— CMP方法來移除該第二 絕緣層108上的銅膜113及第二擴散防止膜112，並因此在 該等通道孔内形成導體114而同時在該第二溝渠11〇内形成 一第二布線（上部層布線）115。步驟進行到此點，便形成一 二層布線構造。 接下來，如圖2(e)所示，在該第二布線115上形成一雙鑲 嵌布線構造（其係該第三層）。在此情況下，可使用與用於 雙鑲嵌布線構造（其係具有該等導體114與該第二布線115 之第二層）的材料及方法相同之材料及方法。即，在該第 一布線11 5上形成由一高熔點金屬或一高熔點金屬化合物 (例如Ta或TaN)製成之一第四擴散防止膜116。在此第四擴 政防止膜116之頂部上，形成一第三絕緣層117，而在該第 三絕緣層117中形成一通道孔及一第三溝渠。藉由在該第 四擴散防止膜116上實施喷濺蝕刻，在該通道孔底部的側 上形成黏附膜，而經由一第五擴散防止膜118在該通道孔 及該第三溝渠内側形成一導體119及一第三布線12〇。 (第二項具體實施例） 圖4及5分別顯示斷面圖，其中每一圖皆說明依據本發明 之一第二項具體實施例在製程期間一布線構造之一部分。 在此主要對該第二項具體實施例中與該第一項具體實施 例不同之點進行詳細說明。 在該第二項具體實施例中，如圖4(a)所示，依據與該第
110886.doc -21 - 1299883 一項具體實施例中相同的方法，在一第一絕緣層202上形 成一膜厚度為1〇〇 nm至150 nm之銅膜205a以致其完全填充 於該等第一溝渠内，而在該第一絕緣層202與該銅膜205a 之間有一膜厚度為1 〇 nm至20 nm之一第一擴散防止膜 ‘ （TaN)204。接下來，如圖4(b)所示，依據一 CMP方法（其中 Λ 該金屬膜之拋光速率高於該第一絕緣層202之拋光速率）， 移除該第一絕緣層202上的銅膜205a及第一擴散防止膜 2〇4，從而形成第一布線205。此時，使得該等第一布線 春 205之上部表面比該第一絕緣層202之表面低約1〇 nm至5〇 nm。在此，圖4(a)中，一數字符號200指示一半導體基 板，而一數字符號201指示一蝕刻停止層。 在該CMP方法中，在此情況下，可實施以下二階段的拋 光。 在該第一階段中，使用研磨顆粒（例如，矽石（氧化矽）、 在呂（氧化I呂）或錦（乳化鈽）以及一包括一氧化劑（例如過氧化 φ 氫溶液）之拋光劑（淤漿）來實施拋光。例如，使用一拋光 劑，該拋光劑係習知為用於Cu_CMp的一般拋光劑且包括 氧化鋁研磨顆粒與一重量百分比為2·5%的過氧化氫溶液， (例如）其使用時採用200 ml/min之流速，而在21 kpa拋光壓 力下以600 nm/min之拋光速率來移除該銅，台板的旋轉速 度為90 rpm，晶圓的旋轉速度為85 rpm。曝露該第—絕緣 層202上的第一擴散防止膜2〇4之一時間點係拋光完成的時 間點。為了獲得一較高的平坦度位準，與曝露該第一擴散 防止膜204緊連而先行移除銅膜2〇5&時所採用的抛光逮率 110886.doc -22- 1299883 可以係調整為在14 kPa拋光壓力下不高於200 nm/min，該 台板之旋轉速度為45 rpm而該晶圓之旋轉速度為43 rpm。 在該第二階段，使用包括研磨顆粒（例如，矽石（氧化 矽）、鋁（氧化鋁）或鈽（氧化鈽））之一拋光劑，來實施拋光。 例如，使用包括石夕石研磨顆粒之一拋光劑時採用2〇〇 ml/min之流速，而以不高於1〇〇 nm/min的撤光速率來移除 銅膜2〇5a，以不高於1〇〇 nm/min的拋光速率移除第一擴散 防止膜204，而在一21 kPa拋光壓力下以不高於1〇 nm/min 的拋光速率、台板旋轉速度為1〇〇 rpm及晶圓旋轉速度為 93 rpm來移除該第一絕緣層202，而在該第一絕緣層202曝 露後拋光持續30秒或更長時間，即實行所謂的過度拋光 (過多的抛光）。 接下來’如圖4(c)所示，依據一喷濺方法或一 cvd方 法，在該等第一布線2〇5及該第一絕緣層2〇2上將由TaN製 成之一層間擴散防止膜206形成為約10 nm至50 nm之膜厚 度’此膜厚度幾乎與從該第一絕緣層202之上部表面起該 等第一布線205之上表面深度相同。接下來，如圖4(句所 不’使用一覆蓋該等第一布線2〇5頂部的遮罩來實施乾式 钱刻’以使得該層間擴散防止膜2〇6僅保留於該等第一布 線205之上而移除該第一絕緣層2〇2上的層間擴散防止膜 206。因此，該層間擴散防止膜206之上部表面變成大致與 該第一絕緣層表面相同之高度，而因此，可形成平坦度優 於”亥第一項具體實施例中平坦度之一布線構造。 在後績程序中，可使用與該第一項具體實施例中相同的 110886.doc -23- 1299883 方法來形成-雙鑲後布線構造。即，如圖4⑷至圖5⑷所 示’依據與該第-項具體實施例中相同的方法，在該層間 擴散防止膜206及該第一絕緣層2〇2上形成一第二絕緣層 208，寬度不大於該等第一布線2〇5寬度的通道孔2〇9係形 成於該第二絕緣層208内，並形成接續相鄰通道孔2〇9的上 部部分之一第二溝渠210。 接下來，如圖5(b)所示，在該等第一布線2〇5上的層間 擴散防止膜206上實施喷濺蝕刻，從而在處於該等通道孔 209底部之側上形成黏附膜2〇以而曝露該等第一布線2〇5。 此等黏附膜206a係形成為與一第一布線2〇5之接觸寬度約 為1 nm至7 nm，而高度約為3 nn]^15 nm。接下來，如圖 5(c)及圖5(d)所示，由TaN製成之一第二擴散防止膜212係 形成為覆蓋該第二絕緣層208之表面與該第二溝渠21〇及該 等通道孔209之内部表面。藉由一銅膜213來填充該等通道 孔209及該第二溝渠21〇，並實施退火處理。依據一 CMp方 法來移除該第二絕緣層208上的銅膜213及第二擴散防止膜 212 〇 (第二項具體實施例） 圖6及7分別顯示斷面圖，其中每一圖皆說明依據本發明 之一第三項具體實施例在該製程期間一布線構造之一部 分。 在此第三項具體實施例中，該等第二及第三層（其係絕 緣層）係形成為具有一單一的雙鑲嵌布線構造。首先，如 圖6(a)至6(c)所示，依據一喷濺方法（其係與該第一項具體 110886.doc -24- 1299883 實&例中相同的方法），在一第一布線305與-第-絕緣層 302上幵y成膜厚度約為1〇 nm至50 nm而由TaN製成之一第一 層間擴散防止膜306。使用-光阻遮罩307而透過蝕刻來移 除"玄第絕緣層302上的第一層間擴散防止膜300，而同時 將該第一層間擴散防止膜3〇6留在該等第一布線3〇5上，而 然後移除該光阻遮罩307。在此，圖6(a)中，一數字符號 300指不一半導體基板，而一數字符號301指示一蝕刻停止 膜’而一數字符號3〇4指示一第一擴散防止膜。 接下來，如圖6(d)所示，依據一CVD方法在該第一層間 擴散防止膜306與該第一絕緣層302上形成膜厚度約為2〇〇 nm至400 nm而由FSG製成之一第二絕緣層308。此第二絕 緣層308之膜厚度對應於在下面程序中形成的通道孔之深 度。 接下來’如圖6(e)所示，依據一使用一光阻遮罩之蝕刻 技術’在該第二絕緣層308中形成寬度小於該等第一布線 305的寬度之通道孔309。在此程序中，曝露該第一層間擴 散防止膜306。隨後，如圖6(b)所示，採取與該第一項具體 實施例中相同的方式，在曝露於該等通道孔309的底部上 之第一層間擴散防止膜306上實施喷濺蝕刻，從而在處於 該挲通道孔309的底部之側上形成黏附膜306a。此等黏附 膜306a與一第一布線305之接觸寬度約為1 nm至7 nm，而 高度約為3 nm至1 5 nm。 接下來，如圖7(a)及圖7(b)所示，由TaN製成之一第二擴 散防止膜312係形成為覆蓋該第二絕緣層308之表面與該等 110886.doc -25- 1299883 通道孔309之内部表面，而在該第二擴散防止膜312上形成 膜尽度為30 nm至150 nm之銅晶種膜。依據一電解電鍍 方法在δ亥第一絕緣層3 0 8上將一銅膜形成為一能完全填充 於5亥專通道孔内之膜厚度，而在從1〇q〇C至4〇〇〇c溫度下實 施10秒鐘至60分鐘的退火處理。然後，依據一 CMp方法移 除該第二絕緣層308上的銅膜，並在該等通道孔内形成導 體 314。 _ 接下來，如圖7(c)所示，依據一CVD方法在該等導體314 及忒第二絕緣層308上形成膜厚度為3〇 nm至50 nm(較佳的 係約40 nm)而由ShN4、SiC或類似物製成之一第二層間擴 散防止膜316。此外，依據一 CVD方法在該第二層間擴散 防止膜316上形成一膜厚度約為2〇〇 11111至4〇〇 nm而由fsg 製成之一第三絕緣層317。然後，在該第三絕緣層317上形 成一光阻遮罩，而對該第三絕緣層317及該第二層間擴散 防止膜316進行乾式蝕刻，從而在該等個別導體314上形成 • 寬度大於該等導體314的寬度之第二溝渠318。在此乾式蝕 刻之時，該第二層間絕緣膜3 16之材料係一諸如或 SiC之類不包括一高熔點金屬之材料，而該蝕刻並非噴濺 蝕刻，而因此，黏附膜不會由該第三絕緣層3丨7之側（其在 5亥等第一溝渠3 1 8之底部）上的第二層間擴散防止膜3丨6之 材料形成。但是，銅從該等通道孔底部的側壁至該等絕緣 膜之擴散對該電遷移電阻及該應力遷移電阻有很大影響， 而因此即使在黏附膜不由該等第二溝渠318的側壁上之第 一層間擴散防止膜3 16之材料形成之情況下，亦會保持電 110886.doc -26- 1299883 遷移電阻及應力遷移電阻。 接下來，如圖7⑷所心由TaN製成之一第三擴散防止 膜319係形成於該等第二溝渠318之内部表面與該第三絕緣 層7之表面_L車乂佳的係，此第三擴散防止膜3丄9在該等 第二溝渠318之側上的膜厚度不小於5 nm。然後，將一銅 膜320形成為具有-能完全填充進該等第二溝渠之膜厚 度，並依據一 CMP方法來移除該銅膜32〇及該帛三擴散防
止膜319直至曝露該第三絕緣層317，從而形成與該等導體 314接觸之第二布線。 (第四項具體實施例） 圖8顯示斷面圖，其中每一圖皆說明依據本發明之一第 四項具體實施例在該製程期間該布線構造之一部分。 在此第四項具體實施例中，採取與該第_項具體實施例 中相同的方式’將该第二層形成為具有_雙鑲嵌布線構 成’而將該等第-布線上的層間擴散防止膜形成為具有大 於該等第一布線寬度之一寬度。下面，主要對該第四項具 體實施例中與該第一項具體實施例不同之點進行說明。 圖8(a)顯示在一層間擴散防止膜4〇6上形成一光阻遮罩 407之一狀態。此光阻遮罩4〇7係形成為在每一第一布線 405的頂部上之寬度大於一第一布線4〇5之寬度。至此的所 有步驟可依據與該第一項具體實施例中相同的方法來實 加’不同之處僅係此光阻遮罩4〇7之尺寸不同於該第一項 具體實施例中的光阻遮罩。在此，圖8(a)甲，一數字符號 400指示一基板，而一數字符號4〇1指示一蝕刻停止膜，一 110886.doc •27- 1299883 而一數字符號4〇4指示 數字符號402指示一第一絕緣膜 第一擴散防止膜。 ^下來’如圖8(1))及8⑷所示，在與該第—項 例中相同的條件下，使闕光阻遮罩4G7 、=實， 防止膜406進行乾式蝕刿 + ’以《間擴散 此m 著移除該光阻遮罩·因 二形=該等第一布線4°5的寬度之層… 偏係形成於個別相鄰第—布線他之頂部上。如 该層間擴散防止媒406可以係形成為具有-比該等第一布 =之寬度更大之寬度。但是，在該等相鄰第二： :電位不同之情況下’需要將該等第一布線4〇5頂部上的 層間擴散防止膜偏彼此完全分離並電絕緣，#圖8⑷所 不，以便防止該等第-布線405出現短路。在此，在該等 相鄰第一布線405之電位相同之情況下，不會出現問題， 即使在該等個別第一布線4〇5頂部上的層間擴散防止膜傷 係連接之情況下亦如此。 此後的私序係採取與該第一項具體實施例中參考圖lb) 至:⑷而說明者相同的方式來實施，而且如圖8⑷所示， 可稭由用一鋼膜413填充該第二絕緣層4〇8中的通道孔及第 -溝渠來形成導體A-第二布線，並因此形成一雙鑲嵌布 線構造。圖8(d)中，一數字符號4〇6a指示由該層間擴散防 止膜406之材料製成的黏附膜，而一數字符號斗以指示一第 一擴散防止膜。此外，如第一項具體實施例中參考圖丨 所說明，可將一雙鑲嵌布線構造形成為該第三層。 (第五項具體實施例） 110886.doc -28- 1299883 圖9.’、、頁不斷面圖，其中每一圖皆說明依據本發明之 五項具體實施例在該製程期間該布線構造之—部分。 :此第五項具體實施例中，採取與該第三項具體實施例 相同的方式，將由絕緣層製成的第二及第三層形成為且 H鑲㈣線構造，而將該等第—布線上的層間擴散防 、开y成為具有大於该等第_布線寬度之一寬度。下面， 主要對4第五項具體實施例中與該第三項具體實施例不同 之點進行說明。 圖9(a)顯示在一層間擴散防止膜506上形成-光阻遮罩 之一狀態。此光阻遮罩5〇7係在每一第一布線5〇5的頂 邛上形成為寬度大於該等第一布線5〇5之寬度。至此之所 有步驟可依據與該第三項具體實施例中相同的方法來實 施，不同之處僅係此光阻遮罩5〇7之尺寸不同於該第三項 具體貫％例中光阻遮罩之尺寸。在此，圖9(a)中，一數字 符號500指示一基板，而一數字符號5〇1指示一蝕刻停止 膜，一數字符號502指示一第一絕緣膜，而一數字符號5〇4 指示一第一擴散防止膜。 接下來，如圖9(b)及9(c)所示，在與該第三項具體實施 例中相同的條件下，使用該光阻遮罩5〇7來對該層間擴散 防止膜506進行乾式餘刻，而接著移除該光阻遮罩5〇7。因 此’第一層間擴散防止膜506係在個別相鄰第一布線505頂 部上形成為寬度大於第一布線505之寬度。如上所述，該 等第一層間擴散防止膜506可以係形成為寬度比該等第一 布線505之寬度更大且完全覆蓋該等第一布線5〇5之上部表 110886.doc -29- 1299883 面。但是’在該等相鄰第一布線5〇5之電位不同 下，需要將該等第-布線505頂部上的第一層間擴散防止 膜506彼此完全分離並電絕緣，如叫)所心以便防止該 等第一布線505出現短路0為μ ^ • 在此在该等相鄰第一布線505 之電位相同之情況下，問顳又合山相 . “一 ㈣不會出現’即使在連接該等個 別第一布線5〇5頂部上的第一層間擴散防止膜5〇6之情況 下。 • 此後的程序係採取與該第三項具體實施例中參考圖6⑷ 至7(d)而說明者相同的方式來實施，而且如圖9⑷所示， 在第二絕緣層508中形成導體514，可藉由用—銅膜跡真 充該第三絕緣層517中的僅第二溝渠來形成第二布線，並 因此形成單一鑲嵌布線構造。在此，圖9⑷中，一數字符 號遍指示由該第一層間擴散防止膜_之材料製成㈣ 附膜’：數字符號512指示一第二擴散防止膜，一數字符 號16才曰$第一擴散防止膜，而一數字符號指示一第 • 三絕緣層’而一數字符號519指示一第三擴散防止膜。 (其他具體實施例） k S上述第一、第二及第四項具體實施例中說明製 造一雙鑲嵌布線構造之情況，而該等第三及第五項具體實 施例中說明製造一單一鑲嵌布線構造之情況，但可在相同 的絕緣層中形成-雙鑲後布線與一單一的鎮喪布線。此 外，可在一雙鑲後布線層頂部上形成一單一的鑲嵌布線 層’或可在-單一的鑲嵌布線層頂部上形成一雙鎮嵌布線 層0
110886.doc -30· 1299883 2.該第二絕緣層不限於由FSG製成之一單一層膜，而可 以係一層壓膜，其中在一厚度約為4〇〇 11111的1?8(；}膜上形成 由si#4或類似材料製成而厚度約為5〇 nm之一蝕刻停止 膜，而在此蝕刻停止膜頂部上形成一厚度約為4〇〇 nm2 FSG膜，而可在此層額中形成一雙鑲嵌布線及/或一單一 鑲礙布線。
本發明之布線構造可應用於在一基板上或在一絕緣層内 具有MOS電晶體、記憶體元件、電容器元件、電阻器元件 或類似者之1C、LSI、ULSI或類似物。 【圖式簡單說明】 圖1⑷至1⑻顯示斷面圖’其中每_圖皆說明依據本發 明之-第一項具體實施例在一製程期間一錢構造之―: 分； 皆說明在接續圖1 圖2(a)至2(e)顯示斷面圖，其中每一圖 所示程序的製程期間該布線構造之部分； 圖3係圖2(c)所示部分之一放大圖； 圖皆說明依據本發 一布線構造之一部 圖4(a)至4(f)顯示斷面圖，其中每一 明之一第二項具體實施例在一製程期間 分； 圖5(a)至5(d)顯示斷面圖，其 所示程序的製程期間該布線構造之部分； 圖6⑷至6(f)顯示斷面圖，其中每—圖皆㈣依據| 明之-第三項具體實施例在—製程期間—布線構造之一 分； 110886.doc -31 · 1299883 圖7(a)至7(d)顯示斷面圖，直. τ母一圖 所示程序的製程期間該布線構造之部分. 圖8(a)至8(d)顯示斷面圖，1 φ > ’ 〆、r母一圖 明之一第四項具體實施例在一製程期 分； 曰 圖9(a)至9(d)顯示斷面圖，其 〆、τ母一圖 明之一第五項具體實施例在一製程期 分； 圖10(a)至10(g)顯示斷面圖，其中每— 傳統技術1之一製程期間一布線構造之_ 4 圖11(a)至11(d)顯示斷面圖，其中每一 圖1 〇所示程序的製程期間該布線構造之部 圖12(a)至12(g)顯示斷面圖，其中每一 —傳統技術2之一製程期間—布線構造之-【主要元件符號說明】 皆說明在接續圖6 皆說明依據本發 •布線構造之一部 皆說明依據本發 布線構造之一部 圖皆說明在依據 P分； 圖皆說明在接續 分；以及 圖皆說明在依據 ~部分。 100 半導體基板 101 餘刻停止膜 102 第一絕緣層 103 104 105 106 107 第一溝渠（下部層溝渠） 第一擴散防止膜 第一布線（下部層布線） 層間擴散防止膜 光阻遮罩 108 第二絕緣層 110886.doc -32- 1299883 109 通道孔 110 第二溝渠（上部層溝渠） 112 第二擴散防止膜 113 銅膜 114 導體 115 第二布線（上部層布線） 116 第四擴散防止膜 117 第三絕緣層 118 第五擴散防止膜 119 導體 120 第三布線 200 半導體基板 201 餘刻停止層 202 絕緣層 204 第一擴散防止膜 205 第一布線 206 層間擴散防止膜 208 絕緣層 209 通道孔 210 第二溝渠 212 第二擴散防止膜 213 銅膜 300 半導體基板 301 1虫刻停止膜 110886.doc -33. 1299883 302 第一 絕 緣 層 304 第一 擴 散 防 止 膜 305 第一 布線 306 第一 層 間 擴 散 防 307 光阻遮罩 308 第二 絕 緣 層 309 通道孔 312 第二 擴 散 防 止 膜 314 導體 316 第二 層 間擴散 防 317 第三 絕 緣 層 318 第二 溝 渠 319 第三 擴 散 防 止膜 320 銅膜 400 基板 401 钱刻 停 止 膜 402 第一 絕 緣 膜 404 第一 擴 散 防 止 膜 405 第一 布線 406 層間 擴 散 防 止 膜 407 光阻 遮 罩 408 第二 絕 緣 層 412 第二 擴 散 防 止 膜 413 銅膜 110886.doc -34- 1299883 500 基板 501 蝕刻停止膜 502 第一絕緣膜 504 第一擴散防止膜 505 第一布線 506 第一層間擴散防止膜 507 光阻遮罩 508 第三絕緣層 512 第二擴散防止膜 516 第二擴散防止膜 517 第三絕緣層 518 第三擴散防止膜 520 銅膜 800 半導體基板 801 蝕刻停止膜 802 第一絕緣層 803 第一溝渠 804 第一擴散防止膜 805 第一布線 806 層間擴散防止膜 808 第二絕緣層 809 通道孔 810 第二溝渠 812 第二擴散防止膜 110886.doc -35. 1299883 813 銅膜 817 光阻遮罩 902 第一絕緣層 905 第一布線 906 層間擴散防止膜 908 第二絕緣膜/第二絕緣層 909 通道孔 910 第二溝渠 912 第二擴散防止膜 913 第三擴散防止膜 914 銅膜 106a 黏附膜 205 a 銅膜 306a 黏附膜 406a 黏附膜 506a 黏附膜 110886.doc 36-

Claims (1)

1299883 、申請專利範圍·· 一種布線構造，其包含·· 第-絕緣層，其含有形成於其 部層溝渠； 卜表面内之一下 係形成於該下部層溝渠之一内 一第一擴散防止膜，其 部表面上； 下部層布線，JL #空1 _ ，係穿過該第一擴散防止膜 該下部層溝渠内 而填充於 層間擴散防切’其係形成於該下部層布線 高熔點金屬化合 a 八即艰成於該下 :間擴散防止膜係含點金屬或一 上，該 散:=緣-層第_其::::該第-絕緣層及該層間擴 該層問擴散防…致到心有;穿透該第二絕緣層及 一導電性楚μ下邛層布線之通道孔； 内部表面上； '、散防止膜，其係形成於該通道孔之一 間擴散防止膜之該材料， 孔内；以及’、係穿過㈣二擴散防止膜而填充於該通道 附膜，其係含形成該層 其中 2· 该黏附膜係形成為從該下部層布線之一 至該通道孔内該第二絕緣層之 上部表面延伸 側表面 如請求項1之布線構造，其 之接 亥黏附膜與該下部層布線 觸寬度為1 _至7,而高度為3咖至15 nm 110886.doc 1299883 二撼^員1之布線構造，其中該層間擴散防止膜與該第 壓膜政=膜分別係含一單一層膜或含二或多層之-層 物中選摆母一膜皆係含一從Ta、Ti、w、Zr及其化合 物τ選擇之材料。 銦：ί項:之布線構造，其中該下部層布線係含鋼或- s:孟’ 4鋼合金包括錫、錘及鈀中-或多種。 5 ·如請求項]女 人.一、 、、友構造，其中該第二絕緣層進一步包 上含有：：層溝渠’其接續該通道孔且在其-内部表面 接至該；體―：散防止膜；以及一上部層布線，其係連 渠内f @牙過該第二擴散防止膜形成於該上部層溝 6.之布:第構造擴散其中該第-絕緣層具有複數個 該等下部層溝渠膜=層布線係形成於 成於该等下部層布線中每一布線之頂部 =化 散防止膜係彼此分離以μ層間擴 會短路。 致-有不同電位之下部層布線不 =求们之布線構造，其巾該層㈣散防止膜之 8. 1面與該第—絕緣層之該上部表面具有相同高戶〜 -種用於形成—布線構造之方法，其 = ::第-絕緣層之-外部表_成_下:^ ㈨在该下部層溝渠之—内部表面上形成 4本， 止膜並形成—下部層布線，藉由該下部層 政防 一擴散防止膜來填充該下部層溝渠； 涔穿過該第 110886.doc 1299883 (C)在該下部層布線之至少該整個上部表面上形成—層 間擴散防止膜’該層間擴散防止膜係含一高熔點金屬或 向紅點金屬化合物； (d)在該相錢防止駭第—I緣層上 緣層； ，毛 ⑷蝕刻該第二絕緣層以形成到達直接位於該下部層布 線上的該層間擴散防止膜之一通道孔； (〇藉由_該通道孔内之該層間擴散防止膜來曝露該 下部層布線’並形成—黏附膜黏附於該通道孔内一範圍 從該下部層布線之—上部表面至該第二絕緣層之-側表 面之區域，該黏附膜係含形成該層間擴散防止膜之該材 料；以及 止膜来填充該通道孔 沒（g)在該通道孔之一内部表面上形成一導電性的第二擴 政防止膜並形成一導體，藉由該導體穿過該第二擴散防 9. 10. 11. 12. 月长項8之方法，其中該黏附膜與該下部層布線之招 觸寬度為1 nm至7nm，而高度為3_至15心 如請求項8之方法’其中該步驟⑴中的該嶋喷濺射 刻0 如請求項8之方法 1 0 nm至 5 〇 nm。 如請求項8之方法 散防止膜分別係由 其中該層間擴散防止膜之膜厚度肩 其中該層間擴散防止膜與該第二擴 •單一層膜或由二或多層之一層壓顏 、、且成，其中每一膜皆含-從丁a、Ti、W、Zr及其化合物 110886.doc 1299883 中選出之材料。 u·=凊求項8之方法，其中該下部層布線係含銅或一鋼合 /鋼5金包括從錫、錯及I巴中^一或多種。 .Μ·如請求項8之方法，其中 • 忒步驟（e)包括藉由蝕刻該第二絕緣層來形成一接續該 通道孔的上部層溝渠之該步驟，以及 忒步驟（g)包括在該上部層溝渠之一内部表面上形成該 • ^二擴散防止膜並形成一上部層布線之步驟，藉此該上 p曰布線穿過该第二擴散防止臈來填充該上部層溝渠。 15·如請求項8之方法，其中 /、 在步驟（a)中，形成複數個下部層溝渠， ^驟（b)中’ 5亥第—擴散防止膜與下部層布線係形成 於該等下部層溝渠中的每一溝渠内，以及 在步驟⑷中’該層間擴散防止膜係在該等下部層布線 中母一布線之頂部上形成為彼此分離，以便能防止具有 • 不同電位之下部層布線出現短路。 求項8之方法’其中在步驟⑻中，該下部層布線形 成達到一高度，該高度低於該第一 者相差該層間擴散防止膜之該膜厚度 示絕緣層之該上部表 曲· 一丄… “ 110886.doc
TW095115918A 2005-05-20 2006-05-04 Wire structure and forming method of the same TWI299883B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005148110A JP2006324584A (ja) 2005-05-20 2005-05-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200705556A TW200705556A (en) 2007-02-01
TWI299883B true TWI299883B (en) 2008-08-11

Family

ID=37448852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095115918A TWI299883B (en) 2005-05-20 2006-05-04 Wire structure and forming method of the same

Country Status (4)

Country Link
US (1) US7666782B2 (zh)
JP (1) JP2006324584A (zh)
KR (1) KR100752971B1 (zh)
TW (1) TWI299883B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050022456A1 (en) * 2003-07-30 2005-02-03 Babu S. V. Polishing slurry and method for chemical-mechanical polishing of copper
JP5154140B2 (ja) * 2006-12-28 2013-02-27 東京エレクトロン株式会社 半導体装置およびその製造方法
WO2009134386A1 (en) * 2008-04-30 2009-11-05 Advanced Micro Devices, Inc. Method of reducing erosion of a metal cap layer during via patterning in semiconductor devices
DE102008021568B3 (de) * 2008-04-30 2010-02-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
KR20130007378A (ko) * 2011-07-01 2013-01-18 삼성전자주식회사 반도체 장치
US8575022B2 (en) 2011-11-28 2013-11-05 International Business Machines Corporation Top corner rounding of damascene wire for insulator crack suppression
US20230395428A1 (en) * 2022-06-03 2023-12-07 Nanya Technology Corporation Method for preparing semiconductor device structure with barrier portion

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139424A (ja) * 1995-11-13 1997-05-27 Ricoh Co Ltd 半導体装置およびその製造方法
JP3634994B2 (ja) 1999-11-30 2005-03-30 富士通株式会社 配線の形成方法及び半導体装置の製造方法
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP2003160877A (ja) * 2001-11-28 2003-06-06 Hitachi Ltd 半導体装置の製造方法および製造装置
KR100436288B1 (ko) * 2002-07-11 2004-06-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
DE10240436C1 (de) * 2002-09-02 2003-12-18 Infineon Technologies Ag Bitleitungsstruktur sowie Verfahren zu deren Herstellung
JP4242136B2 (ja) 2002-10-31 2009-03-18 富士通マイクロエレクトロニクス株式会社 配線構造の形成方法
JP4638140B2 (ja) * 2003-07-09 2011-02-23 マグナチップセミコンダクター有限会社 半導体素子の銅配線形成方法
KR20050010165A (ko) * 2003-07-18 2005-01-27 매그나칩 반도체 유한회사 반도체 소자의 확산 방지막 형성 방법
KR100588664B1 (ko) * 2003-11-04 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자의 구리확산 방지막 형성방법
US7344979B2 (en) * 2005-02-11 2008-03-18 Wafermasters, Inc. High pressure treatment for improved grain growth and void reduction
US7501690B2 (en) * 2005-05-09 2009-03-10 International Business Machines Corporation Semiconductor ground shield method

Also Published As

Publication number Publication date
KR100752971B1 (ko) 2007-08-30
US7666782B2 (en) 2010-02-23
KR20060120413A (ko) 2006-11-27
TW200705556A (en) 2007-02-01
JP2006324584A (ja) 2006-11-30
US20060264030A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
TWI299883B (en) Wire structure and forming method of the same
TWI299542B (zh)
CN100442474C (zh) 制造半导体器件的方法
TWI227907B (en) Semiconductor device and method of manufacturing the same
US6417094B1 (en) Dual-damascene interconnect structures and methods of fabricating same
TWI229412B (en) Method for forming metal interconnect structures
TWI305009B (en) Method for manufacturing semiconductor device
TWI376015B (en) Semiconductor device and semiconductor device production method
TWI228794B (en) Method of selectively making copper using plating technology
TW200809923A (en) Dual-damascene process to fabricate thick wire structure
JP2004527126A (ja) ダミー構造を備えたトレンチもしくはバイアを有するウェハ上の金属層を電解研磨する方法
JP5255198B2 (ja) 導体−誘電体相互接続構造を製造するための方法
KR20100036934A (ko) 반도체장치 및 이를 제조하는 방법
TW200910431A (en) Semiconductor device and method for manufacturing the same
JP2000174023A (ja) 半導体装置及びその製造方法
JP2002134612A (ja) 半導体装置及びその製造方法
TWI283043B (en) Methods for fabricating interconnect structures having low k dielectric properties
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2000208517A (ja) 半導体装置の製造方法
JP5016286B2 (ja) 半導体装置および半導体装置の製造方法
TWI239055B (en) Ti liner for copper interconnect with low-k dielectric
JP2000012540A (ja) 溝配線の形成方法
JP2008103575A (ja) 半導体装置及び半導体装置の製造方法
KR100568449B1 (ko) 반도체 소자의 배선 형성방법
JP2008147252A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees