CN104934326A - 抑制瞬态增强扩散以提高集成电路器件性能的方法 - Google Patents
抑制瞬态增强扩散以提高集成电路器件性能的方法 Download PDFInfo
- Publication number
- CN104934326A CN104934326A CN201410106486.7A CN201410106486A CN104934326A CN 104934326 A CN104934326 A CN 104934326A CN 201410106486 A CN201410106486 A CN 201410106486A CN 104934326 A CN104934326 A CN 104934326A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- technology
- extension
- inject
- laser annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种抑制瞬态增强扩散以提高集成电路器件性能的方法,所述方法包括:在一半导体衬底上进行半导体器件的制备工艺,该半导体器件的制备工艺包括依次进行的关键离子注入工艺步骤和针对该关键离子注入工艺步骤进行的热处理工艺,且该热处理工艺不包括激光退火工艺;其中,在所述关键离子注入工艺步骤之后,且在所述热处理工艺步骤之前,进行激光退火工艺,以抑制瞬态增强扩散效应。本发明能够降低因关键离子注入工艺而注入的离子在器件中的扩散程度,从而在很大程度上避免了瞬态增强扩散效应,同时使得总的热预算保持合理。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种抑制瞬态增强扩散以提高半导体器件性能的方法。
背景技术
随着集成电路器件特征尺寸的减小,对于维持最终集成电路芯片高性能的需求日益增长,但是,瞬态增强扩散(Transient EnhancedDiffusion,简称TED)是导致器件短沟道效应(Short Channel Effect,简称SCE)以及降低器件性能的重要因素。因此,为了保证集成电路器件的高性能,必须在对器件进行加工过程中,尽可能地避免器件内部出现瞬态增强扩散。
从45nm节点工艺乃至更低的节点工艺中,激光退火(Laseranneal)工艺就已经被引入到集成电路的制造流程中。相比其他热处理工艺,正是因为激光退火工艺具有更高的温度,所以可以激活更多的掺杂物以及修复更多的注入损伤;此外,激光退火工艺还具有毫秒级的极短的工艺时间,所以可以更好地维持浅结轮廓(shallow junctionprofile)。通常情况下,进行完源漏离子注入和峰值快速退火工艺之后,再进行激光退火工艺。图1是现有的半导体制备工艺的工艺流程示意图;如图1所示,在图1所示的例子中,工艺流程以第一次外延注入101’开始,接着继续进行第二次外延注入102’,当第二次外延注入102’完成后,进行第一次激光退火103’,然后进行栅极侧墙隔离制备工艺104’,待栅极侧墙形成后,进行N或P源漏离子注入105’以形成源漏区,再进行峰值快速热退火工艺107’,当该峰值热退火工艺完成后,进行第二次激光退火工艺108’。
发明内容
鉴于上述问题,本发明提供一种抑制瞬态增强扩散以提高半导体器件性能的方法。
本发明解决技术问题所采用的技术方案为:
一种提高集成电路器件性能的方法,其中,所述方法包括:
在一半导体衬底上进行半导体器件的制备工艺,该半导体器件的制备工艺包括依次进行的关键离子注入工艺步骤和针对该关键离子注入工艺步骤进行的热处理工艺,且该热处理工艺不包括激光退火工艺;
其中,在所述关键离子注入工艺步骤之后,且在所述热处理工艺步骤之前,进行激光退火工艺,以抑制瞬态增强扩散效应。
上述的方法中还包括:
于半导体衬底上依次进行第一次外延离子注入、第二次外延离子注入和第一次激光退火工艺,以及栅极侧墙隔离制备工艺后,进行至少一次所述关键离子注入工艺步骤,且于每次所述关键离子注入工艺步骤后均进行所述激光退火工艺和所述热处理工艺。
上述的方法中,所述第一次外延离子注入为P型外延离子注入,待所述第一次外延离子注入完成后形成P外延。
上述的方法中,所述第二次外延离子注入为N型外延离子注入,待所述第二次外延离子注入完成后形成N外延。
上述的方法中,在所述热处理工艺之后再次进行激光退火工艺。
上述的方法中,所述关键离子注入工艺包括核心器件光晕注入、核心器件外延注入、静态随机存储器件光晕注入、静态随机存储器件外延注入、P型源漏注入、N型源漏注入中的任意一种或多种。
上述的方法中,所述热处理工艺包括炉管退火、快速热退火、炉管薄膜热生长、炉管薄膜沉积、炉管薄膜外延生长中的任意一种或多种。
上述的方法中,所述炉管薄膜外延生长和所述外延生长的环境温度均大于500℃。
本申请还记载了一种提高集成电路器件性能的方法,其中,所述方法包括:
提供一半导体衬底;
对所述半导体衬底上进行至少一次关键离子注入工艺后,且于每次所述关键离子注入工艺后,均至少进行一次激光退火工艺,并继续对所述半导体衬底进行热处理工艺;
其中,所述热处理工艺不包括激光退火工艺。
上述的方法中,首次对所述半导体衬底进行的所述关键离子注入工艺为源漏离子注入工艺。
上述的方法中,所述衬底包括P外延、N外延、栅极、栅极侧墙。
上述的方法中,所述P外延由一第一外延离子注入工艺形成,所述N外延由一第二外延离子注入工艺形成;
所述第二外延离子注入工艺位于所述第一外延离子注入工艺之后进行。
上述的方法中,所述源漏离子注入工艺为N型源漏离子注入工艺。
上述的方法中,所述源漏离子注入工艺为P型源漏离子注入工艺。
上述的方法中,所述关键离子注入工艺包括核心器件光晕注入、核心器件外延注入、静态随机存储器件光晕注入、静态随机存储器件外延注入、P型源漏注入、N型源漏注入中的任意一种或多种。
上述的方法中,所述热处理工艺包括炉管退火、快速热退火、炉管薄膜热生长、炉管薄膜沉积、炉管薄膜外延生长中的任意一种或多种。
上述的方法中,所述炉管薄膜外延生长和所述外延生长的环境温度均大于500℃。
上述技术方案具有如下优点或有益效果:
本发明通过在关键离子注入工艺后,且在进行其他任何热处理工艺之前,进行激光退火工艺,从而使得关键离子注入工艺中被注入到器件中的离子的扩散得以抑制,极大地降低了掺杂物扩散的机会,从而在很大程度上避免了瞬态增强扩散效应,同时使总的热预算保持合理。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1是现有半导体制备工艺的工艺流程示意图;
图2是本实施例中的工艺流程示意图。
具体实施方式
本发明提供了一种抑制瞬态增强扩散以提高半导体器件性能的方法。
本发明方法的核心思想是当常规的工艺流程至关键离子注入工艺时,在该关键离子注入工艺后,以及在热处理工艺之前,增加激光退火的工艺步骤,以使得注入的离子在经过所增加的激光退火的工艺步骤后,其扩散程度得以抑制,进而有效防止了瞬态增强扩散的出现。
本发明方法一般可以包括以下步骤:
在一半导体衬底上进行半导体器件的制备工艺,该半导体器件的制备工艺包括依次进行的关键离子注入工艺步骤和针对该关键离子注入工艺步骤进行的热处理工艺,且该热处理工艺不包括激光退火工艺;
其中,在所述关键离子注入工艺步骤之后,且在所述热处理工艺步骤之前,进行激光退火工艺,以抑制瞬态增强扩散效应。
可选地,本发明方法可以包括以下步骤:
提供一半导体衬底;
每对所述半导体衬底进行关键离子注入工艺后,均至少进行一次激光退火工艺,并继续对所述半导体衬底进行热处理工艺;
其中,所述热处理工艺不包括激光退火工艺。
下面结合具体实施例和附图对本发明方法进行详细描述。
图2是本实施例中的工艺流程示意图;如图所示,首先进行常规的工艺流程,包括:提供一半导体衬底,在该衬底上进行第一次外延离子注入工艺101(本领域的技术人员可根据实际情况对该离子注入工艺的各项参数进行确定,其在本发明中不进行限定),以形成P外延,接着再进行第二次外延离子注入工艺102(本领域的技术人员可根据实际情况对该离子注入工艺的各项参数进行确定,其在本发明中不进行限定),从而形成N外延,在上述两步外延离子注入工艺之后,进行第一次激光退火工艺103,以激活先前注入的离子并修复因离子注入而出现的损伤,然后进行栅极侧墙隔离(Spacer)制备工艺104,当该栅极侧墙隔离制备工艺104结束后,形成栅极侧墙隔离,在具有栅极侧墙隔离的半导体器件中进行源漏离子注入105,该源漏离子注入105可以是P型源漏离子注入也可以是N型源漏离子注入,从而形成对应的P型源漏(S/D)区或N型源漏(S/D)区。按照常规的工艺流程,在源漏离子注入工艺之后需要进行峰值快速热退火工艺107。而在本实施例中,接着源漏离子注入工艺进行的是一第二次激光退火工艺106,当该第二次激光退火工艺106完成以后,继续按照常规的流程进行后续的工艺步骤,即峰值快速热退火工艺107及第三次激光退火工艺108。
在上述的实施例中,源漏离子注入105是一个关键离子注入工艺。通常在常规工艺流程中,紧接着该关键离子注入工艺之后进行的是一峰值快速热退火的热处理工艺,而根据本发明的思想,在上述实施例中,在源漏离子注入工艺与峰值快速热退火工艺之间增加了一步激光退火工艺,以修复离子注入损伤以及激活掺杂物,从而避免半导体器件中出现瞬态增强扩散效应,进而提高半导体器件的性能。
需要指出的是,在上述的实施例中的工艺流程中,所列举的是只有一个关键离子注入工艺步骤的工艺流程,当在本发明的其他实施例中出现多个关键离子注入工艺步骤时,在每个关键离子注入工艺步骤和针对该关键离子注入工艺步骤的热处理工艺之前都增加至少一次的激光退火工艺。
进一步的,本发明的关键离子注入工艺包括但并不局限于上述的源漏离子注入工艺,还可以包括:核心器件光晕注入或核心器件外延注入、静态随机存储(SRAM)器件光晕注入或静态随机存储器件外延注入、P型源漏注入或N型源漏注入等。
同样的,本发明中的热处理工艺包括但并不局限于上述的峰值快速热退火工艺,还可以包括:炉管退火、快速热退火、炉管薄膜热生长、大于500℃(如600℃、700℃、750℃等)的炉管薄膜沉积或炉管薄膜外延生长工艺等。
在上述实施例的工艺流程中,激光退火工艺总共进行了三次,其中第一次激光退火工艺和第三次激光退火工艺为现有工艺流程中的工艺步骤,而第二次激光退火工艺是根据本发明的思想而增加的工艺步骤;在本发明的其他实施例中,相比现有工艺流程而言,所增加的激光退火工艺的次数可以根据需要而确定,一般至少为一次,所以在整个工艺流程中总共的激光退火工艺次数为两次以上。
对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (17)
1.一种提高集成电路器件性能的方法,其特征在于,所述方法包括:
在一半导体衬底上进行半导体器件的制备工艺,该半导体器件的制备工艺包括依次进行的关键离子注入工艺步骤和针对该关键离子注入工艺步骤进行的热处理工艺,且该热处理工艺不包括激光退火工艺;
其中,在所述关键离子注入工艺步骤之后,且在所述热处理工艺步骤之前,进行激光退火工艺,以抑制瞬态增强扩散效应。
2.如权利要求1所述的方法,其特征在于,所述方法还包括:
于半导体衬底上依次进行第一次外延离子注入、第二次外延离子注入和第一次激光退火工艺,以及栅极侧墙隔离制备工艺后,进行至少一次所述关键离子注入工艺步骤,且于每次所述关键离子注入工艺步骤后均进行所述激光退火工艺和所述热处理工艺。
3.如权利要求2所述的方法,其特征在于,所述第一次外延离子注入为P型外延离子注入,待所述第一次外延离子注入完成后形成P外延。
4.如权利要求2所述的方法,其特征在于,所述第二次外延离子注入为N型外延离子注入,待所述第二次外延离子注入完成后形成N外延。
5.如权利要求2所述的方法,其特征在于,在所述热处理工艺之后再次进行激光退火工艺。
6.如权利要求1所述的方法,其特征在于,所述关键离子注入工艺包括核心器件光晕注入、核心器件外延注入、静态随机存储器件光晕注入、静态随机存储器件外延注入、P型源漏注入、N型源漏注入中的任意一种或多种。
7.如权利要求1所述的方法,其特征在于,所述热处理工艺包括炉管退火、快速热退火、炉管薄膜热生长、炉管薄膜沉积、炉管薄膜外延生长中的任意一种或多种。
8.如权利要求7所述的方法,其特征在于,所述炉管薄膜外延生长和所述外延生长的环境温度均大于500℃。
9.一种提高集成电路器件性能的方法,其特征在于,所述方法包括:
提供一半导体衬底;
对所述半导体衬底上进行至少一次关键离子注入工艺后,且于每次所述关键离子注入工艺后,均至少进行一次激光退火工艺,并继续对所述半导体衬底进行热处理工艺;
其中,所述热处理工艺不包括激光退火工艺。
10.如权利要求9所述的方法,其特征在于,首次对所述半导体衬底进行的所述关键离子注入工艺为源漏离子注入工艺。
11.如权利要求10所述的方法,其特征在于,所述衬底包括P外延、N外延、栅极、栅极侧墙。
12.如权利要求11所述的方法,其特征在于,所述P外延由一第一外延离子注入工艺形成,所述N外延由一第二外延离子注入工艺形成;
所述第二外延离子注入工艺位于所述第一外延离子注入工艺之后进行。
13.如权利要求10所述的方法,其特征在于,所述源漏离子注入工艺为N型源漏离子注入工艺。
14.如权利要求10所述的方法,其特征在于,所述源漏离子注入工艺为P型源漏离子注入工艺。
15.如权利要求9所述的方法,其特征在于,所述关键离子注入工艺包括核心器件光晕注入、核心器件外延注入、静态随机存储器件光晕注入、静态随机存储器件外延注入、P型源漏注入、N型源漏注入中的任意一种或多种。
16.如权利要求9所述的方法,其特征在于,所述热处理工艺包括炉管退火、快速热退火、炉管薄膜热生长、炉管薄膜沉积、炉管薄膜外延生长中的任意一种或多种。
17.如权利要求16所述的方法,其特征在于,所述炉管薄膜外延生长和所述外延生长的环境温度均大于500℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410106486.7A CN104934326A (zh) | 2014-03-20 | 2014-03-20 | 抑制瞬态增强扩散以提高集成电路器件性能的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410106486.7A CN104934326A (zh) | 2014-03-20 | 2014-03-20 | 抑制瞬态增强扩散以提高集成电路器件性能的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104934326A true CN104934326A (zh) | 2015-09-23 |
Family
ID=54121435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410106486.7A Pending CN104934326A (zh) | 2014-03-20 | 2014-03-20 | 抑制瞬态增强扩散以提高集成电路器件性能的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104934326A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004253446A (ja) * | 2003-02-18 | 2004-09-09 | Nec Electronics Corp | 半導体装置の製造方法 |
US20060199358A1 (en) * | 2005-03-03 | 2006-09-07 | Nec Electronics Corporation | Method for manufacturing field effect transistor |
CN101740389A (zh) * | 2008-11-13 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
-
2014
- 2014-03-20 CN CN201410106486.7A patent/CN104934326A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004253446A (ja) * | 2003-02-18 | 2004-09-09 | Nec Electronics Corp | 半導体装置の製造方法 |
US20060199358A1 (en) * | 2005-03-03 | 2006-09-07 | Nec Electronics Corporation | Method for manufacturing field effect transistor |
CN101740389A (zh) * | 2008-11-13 | 2010-06-16 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104662666A (zh) | 具有屏蔽层的深耗尽型mos晶体管及其方法 | |
CN104269358A (zh) | 半导体器件的制备方法 | |
US9231079B1 (en) | Stress memorization techniques for transistor devices | |
CN101930922B (zh) | Mos晶体管的制作方法 | |
CN104934326A (zh) | 抑制瞬态增强扩散以提高集成电路器件性能的方法 | |
CN103515224B (zh) | 多晶硅在离子注入后的快速退火方法 | |
CN103390548A (zh) | 栅氧化硅层的制备方法及半导体衬底处理方法 | |
CN105070688B (zh) | 一种节省光罩的cmos阱形成方法 | |
CN102800593B (zh) | 晶体管形成方法 | |
US11694897B2 (en) | Backside wafer dopant activation | |
CN104992966B (zh) | 一种热预算低的双极高频功率晶体管芯片的制作方法 | |
CN103500704A (zh) | 一种晶圆背面的离子注入方法 | |
CN103996622B (zh) | 一种制作vdmos的方法 | |
CN102446769B (zh) | 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法 | |
CN105023831B (zh) | Cmos工艺中多晶硅电阻的制造方法 | |
CN104766791A (zh) | 半导体装置及其形成方法 | |
Wen et al. | Finfet io device performance gain with heated implantation | |
CN103400752A (zh) | 离子注入工艺在ccd制作中的应用及ccd制作工艺 | |
CN108598003B (zh) | 一种改善mos管应力效应的方法 | |
CN104810289A (zh) | 一种vdmos管的制造方法和vdmos | |
CN102005387A (zh) | N型金属氧化物半导体的源漏区制造方法 | |
CN102543873B (zh) | 自对准p+浅结掺杂工艺方法 | |
CN106169506A (zh) | Ddd mos器件结构及其制造方法 | |
US20090004837A1 (en) | Method of fabricating semiconductor device | |
CN103456636A (zh) | 解决晶体管的IdVg曲线双峰现象的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150923 |
|
RJ01 | Rejection of invention patent application after publication |