CN116053210A - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN116053210A CN116053210A CN202310324630.3A CN202310324630A CN116053210A CN 116053210 A CN116053210 A CN 116053210A CN 202310324630 A CN202310324630 A CN 202310324630A CN 116053210 A CN116053210 A CN 116053210A
- Authority
- CN
- China
- Prior art keywords
- side wall
- layer
- substrate
- dielectric layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 97
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 239000010410 layer Substances 0.000 claims abstract description 227
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 239000002344 surface layer Substances 0.000 claims abstract description 66
- 238000005468 ion implantation Methods 0.000 claims abstract description 61
- 230000008569 process Effects 0.000 claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 238000005137 deposition process Methods 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 31
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供衬底；于衬底之上形成多个间隔排布的栅极结构；于各栅极结构的侧壁形成预侧墙；于衬底的上表层、各栅极结构的上表层以及各预侧墙的表面形成介质层，其中，介质层与衬底之间形成有缝隙；去除部分介质层，以形成侧墙结构；侧墙结构包括去除部分介质层后，保留在预侧墙的侧壁顶部的部分介质层；基于各侧墙结构对衬底的待注入区域进行离子注入；待注入区域位于各栅极结构之间的衬底内。采用本方法能够简化离子注入的工艺流程。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着半导体技术的发展，在半导体结构的制备工艺中，通常需要对衬底进行离子注入，其形成的离子注入区域的大小需要根据实际的工艺需求进行调整。
传统技术中，通常需要经历一系列工艺流程才能调整离子注入区域的大小以及位置。例如，传统技术中需要先形成较厚的侧墙，然后根据所需的离子注入区域的大小以及位置对侧墙的厚度反复进行调整，经离子注入后还需对侧墙进行修复步骤以补充损耗的侧墙。在传统技术中，若发现形成的离子注入区域的大小或者位置不合适，则还需要重新进行上述一系列的工艺流程重新调整侧墙的厚度，以重新调整离子注入区域的大小以及位置，从而传统技术存在离子注入的工艺流程较为繁琐的问题。
发明内容
基于此，有必要针对传统技术中离子注入的工艺流程较为繁琐的问题提供一种半导体结构的制备方法及半导体结构。
为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括：
提供衬底；
于所述衬底之上形成多个间隔排布的栅极结构；
于各所述栅极结构的侧壁形成预侧墙；
于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层，所述介质层与所述衬底之间形成有缝隙；
去除部分所述介质层，以形成侧墙结构；所述侧墙结构包括去除部分所述介质层后，保留在所述预侧墙的侧壁顶部的部分所述介质层；
基于各所述侧墙结构对所述衬底的待注入区域进行离子注入；所述待注入区域位于各所述栅极结构之间的所述衬底内。
上述半导体结构的制备方法，通过于所述衬底之上形成多个间隔排布的栅极结构，并于各所述栅极结构的侧壁形成预侧墙；于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层，其中，所述介质层与所述衬底之间形成有缝隙；去除部分所述介质层，以形成侧墙结构；所述侧墙结构包括去除部分所述介质层后，保留在所述预侧墙的侧壁顶部的部分所述介质层；基于各所述侧墙结构对所述衬底的待注入区域进行离子注入；所述待注入区域位于各所述栅极结构之间的所述衬底内。由于侧墙结构的存在，从而能够通过调整离子注入角度的方式灵活地调整待注入区域的大小以及位置，从而能够简化离子注入的工艺流程。
在其中一个实施例中，所述去除部分所述介质层，以形成侧墙结构，包括：
采用干法刻蚀工艺去除位于所述衬底的上表层以及各所述栅极结构的上表层的部分所述介质层，以使位于所述衬底的上表层以及各所述栅极结构的上表层的所述介质层的厚度小于位于各所述预侧墙的侧壁的所述介质层的厚度；
采用湿法刻蚀工艺同时去除所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的侧壁底部的所述介质层，并保留在所述预侧墙的侧壁顶部的部分所述介质层以作为侧墙结构。
在其中一个实施例中，所述于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层，所述介质层与所述衬底之间形成有缝隙，包括：
采用沉积工艺于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层；
采用退火工艺使所述介质层与所述衬底之间形成缝隙。
在其中一个实施例中，所述采用沉积工艺于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层，包括：
采用第一沉积工艺于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成第一介质层；
采用第二沉积工艺于所述第一介质层的表面形成第二介质层；所述第一介质层与所述第二介质层共同构成所述介质层。
在其中一个实施例中，所述基于各所述侧墙结构对所述衬底的待注入区域进行离子注入，包括：
于所述衬底的上表层、各所述栅极结构的上表层、各所述预侧墙暴露出的表面以及各所述侧墙结构的表面形成光刻胶层；
去除靠近所述待注入区域的各所述侧墙结构的表面、各所述栅极结构部分的上表层以及各所述预侧墙暴露出的表面和所述待注入区域之上的所述光刻胶层，并基于靠近所述待注入区域的所述侧墙结构对所述待注入区域进行离子注入。
在其中一个实施例中，所述基于靠近所述待注入区域的所述侧墙结构对所述待注入区域进行离子注入，包括：
多次调整所述离子注入的注入角度，以调整所述待注入区域的大小。
在其中一个实施例中，所述于各所述栅极结构的侧壁形成预侧墙，包括：
于各所述栅极结构的侧壁形成第一氧化层；
于所述第一氧化层的表面形成氮化层；
于所述氮化层的表面形成第二氧化层；所述第一氧化层、所述氮化层及所述第二氧化层共同构成所述预侧墙。
在其中一个实施例中，所述基于各所述侧墙结构对所述衬底的待注入区域进行离子注入之后，所述半导体结构的制备方法还包括：
去除所述侧墙结构；
于所述预侧墙的侧壁以及所述栅极结构的上表层形成覆盖层；
去除所述栅极结构的上表层的所述覆盖层，并保留所述预侧墙的侧壁的所述覆盖层；保留的所述覆盖层与所述预侧墙共同构成侧墙。
另一方面，本发明还提供了一种半导体结构，包括：
衬底；
多个间隔排布的栅极结构，位于所述衬底之上；
多个预侧墙，各所述预侧墙对应位于各所述栅极结构的侧壁；
多个侧墙结构，各所述侧墙结构对应位于各所述预侧墙的侧壁顶部；其中，
所述衬底内具有至少一待注入区域，各所述待注入区域均位于各所述栅极结构之间。
上述半导体结构，包括：衬底；多个间隔排布的栅极结构，位于所述衬底之上；多个预侧墙，各所述预侧墙对应位于各所述栅极结构的侧壁；多个侧墙结构，各所述侧墙结构对应位于各所述预侧墙的侧壁顶部；其中，所述衬底内具有至少一待注入区域，各所述待注入区域均位于各所述栅极结构之间。由于侧墙结构的存在，从而能够通过调整离子注入角度的方式灵活地调整待注入区域的大小以及位置以形成目标注入区域，相对于相关技术中形成目标注入区域的离子注入工艺，能够简化该离子注入的工艺流程。
在其中一个实施例中，所述预侧墙包括：
第一氧化层，位于各所述栅极结构的侧壁；
氮化层，位于所述第一氧化层的表面；
第二氧化层，位于所述氮化层的表面。
在其中一个实施例中，所述侧墙结构包括：
第一介质层，位于各所述预侧墙远离所述待注入区域的表面；
第二介质层，位于所述第一介质层的表面。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的制备方法的流程示意图；
图2为一实施例中提供的半导体结构的制备方法中步骤S103所得结构的截面结构示意图；
图3为一实施例中提供的半导体结构的制备方法中步骤S104所得结构的截面结构示意图；
图4为一实施例中提供的半导体结构的制备方法中步骤S105所得结构的截面结构示意图；
图5为图4中所得结构的扫描电镜示意图；
图6为另一实施例中提供的半导体结构的制备方法中步骤S105所得结构的截面结构示意图；
图7为一实施例中提供的半导体结构的制备方法中步骤S106中所得结构的截面结构示意图；
图8为另一实施例中提供的半导体结构的制备方法中步骤S106所得结构的截面结构示意图；
图9为一实施例中提供的半导体结构的制备方法中步骤S105具体包括的步骤的流程示意图；
图10为一实施例中提供的半导体结构的制备方法中步骤S1051中所得结构的截面结构示意图；
图11为一实施例中提供的半导体结构的制备方法中步骤S104具体包括的步骤的流程示意图；
图12为一实施例中提供的半导体结构的制备方法中步骤S1041中所得结构的截面结构示意图；
图13为一实施例中提供的半导体结构的制备方法中步骤S1041具体包括的步骤的流程示意图；
图14为一实施例中提供的半导体结构的制备方法中步骤S1041a中所得结构的截面结构示意图；
图15为一实施例中提供的半导体结构的制备方法中步骤S1041b中所得结构的截面结构示意图；
图16为一实施例中提供的半导体结构的制备方法中步骤S106具体包括的步骤的流程示意图；
图17为一实施例中提供的半导体结构的制备方法中步骤S1061中所得结构的截面结构示意图；
图18为一实施例中提供的半导体结构的制备方法中步骤S1062中所得结构的截面结构示意图；
图19为一实施例中提供的半导体结构的制备方法中待注入区域包括的第一待注入区域以及第二待注入区域的截面结构示意图；
图20为一实施例中提供的半导体结构的制备方法中多次调整离子注入的注入角度后所得结构的截面结构示意图；
图21为一实施例中提供的半导体结构的制备方法中步骤S103具体包括的步骤的流程示意图；
图22为一实施例中提供的半导体结构的制备方法中步骤S1033中所得结构的截面结构示意图；
图23为一实施例中提供的半导体结构的制备方法中步骤S106之后可以包括的步骤的流程示意图；
图24为一实施例中提供的半导体结构的制备方法中步骤S107中所得结构的截面结构示意图；
图25为一实施例中提供的半导体结构的制备方法中步骤S108中所得结构的截面结构示意图；
图26为一实施例中提供的半导体结构的制备方法中步骤S109中所得结构的截面结构示意图。
附图标记说明：10-衬底，101-待注入区域，1011-第一待注入区域，1012-第二待注入区域，20-栅极结构，30-侧墙，301-预侧墙，3011-第一氧化层，3012-氮化层，3013-第二氧化层，302-覆盖层，40-介质层，401-第一介质层，402-第二介质层，50-侧墙结构，60-光刻胶层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
请参阅图1，本发明提供一种半导体结构的制备方法，包括如下步骤：
S101：提供衬底。
如图2所示，其中，衬底10的材料可以为本领域公知的任意合适的衬底材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(DoubleSide PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。
S102：于衬底之上形成多个间隔排布的栅极结构。
请继续参阅图2，其中，栅极结构20的材料可以为本领域公知的任意合适的栅极材料，例如可以为多晶硅，也可以为其他合适的金属栅极材料等，本实施例在此不做限制。进一步地，多晶硅的导电类型可以为P型，也可以为N型，本实施例在此不作限制。
S103：于各栅极结构的侧壁形成预侧墙。
请继续参阅图2，其中，预侧墙301的材料可以为本领域公知的任意合适的侧墙材料，例如可以为二氧化硅（SiO2）或氮化硅(SiN)中的一种或多种的组合。在实际的制备工艺过程中，预侧墙301的厚度可以不必太厚。例如，预侧墙301的厚度可以为100埃~300埃。当然，预侧墙301还可以为其他合适的厚度，本实施例在此不做限制。
S104：于衬底的上表层、各栅极结构的上表层以及各预侧墙的表面形成介质层，介质层与衬底之间形成有缝隙。
如图3所示，其中，介质层40的材料可以为氮化钛（TiN）、氮化硅(SiN)、氮氧化硅（SiON）中的一种或多种的组合，本实施例在此不做限制。介质层40的厚度可以为200埃~500埃，当然，介质层40还可以为其他合适的厚度，本实施例在此不做限制。
另外，介质层40与衬底10之间的缝隙可以是在形成介质层40之前就形成的，在形成介质层40的过程中通过一些合适的工艺（例如加入一些合适的助剂等）使得缝隙得以保留；也可以是在介质层40形成之后形成的，例如可以在介质层40与衬底10贴合以后通过一些合适的工艺使得介质层40与衬底10之间产生缝隙，或者，还可以通过先于介质层40与衬底10之间形成一层牺牲层，再通过一些合适的工艺去除牺牲层以使得介质层40与衬底10之间产生缝隙。
S105：去除部分介质层，以形成侧墙结构；侧墙结构包括去除部分介质层后，保留在预侧墙的侧壁顶部的部分介质层。
如图4、图5及图6所示，其中，侧墙结构50的形状可以为三角形，如图4以及图5所示，其中，图5为图4中的半导体结构的扫描电镜图；或者，侧墙结构50的形状可以为类似三角形的弧形结构，如图6所示。当然，在其他的应用环境以及制备工艺中，通过采用不同工艺所形成的侧墙结构50的形状还可以为其他合适的形状，本实施例在此不做限制。
S106：基于各侧墙结构对衬底的待注入区域进行离子注入；待注入区域位于各栅极结构之间的衬底内。
其中，注入离子的导电类型可以为P型，也可以为N型，本实施例在此不做限制。待注入区域101是指半导体结构中衬底10内需要进行离子注入而形成的区域，待注入区域101经离子注入后可以用于作为半导体结构的阱区、源区或者漏区等等，本实施例在此不做限制。
如图7以及图8所示，由于侧墙结构50的存在，因此在进行离子注入时，待注入区域101的大小可以通过调整离子注入的角度而进行调整。例如，在对待注入区域101直接采用垂直方向进行离子注入时，待注入区域101的大小如图7所示，而在对待注入区域101采用倾斜一定角度进行离子注入时，待注入区域101的大小如图8所示。由图7以及图8可以看出，通过调整离子注入的注入角度，从而能够灵活地调整待注入区域101的大小以及位置，而无需反复调整侧墙30的厚度，从而能够简化离子注入的工艺流程。
本实施例中的半导体结构的制备方法，通过于衬底之上形成多个间隔排布的栅极结构，并于各栅极结构的侧壁形成预侧墙；于衬底的上表层、各栅极结构的上表层以及各预侧墙的表面形成介质层，其中，介质层与衬底之间形成有缝隙；去除部分介质层，以形成侧墙结构；侧墙结构包括去除部分介质层后，保留在预侧墙的侧壁顶部的部分介质层；基于各侧墙结构对衬底的待注入区域进行离子注入；待注入区域位于各栅极结构之间的衬底内。由于侧墙结构的存在，从而能够通过调整离子注入角度的方式灵活地调整待注入区域的大小以及位置，从而能够简化离子注入的工艺流程。
在一个实施例中，如图9所示，上述步骤S105，具体包括如下步骤：
S1051：采用干法刻蚀工艺去除位于衬底10的上表层以及各栅极结构20的上表层的部分介质层40，以使位于衬底10的上表层以及各栅极结构20的上表层的介质层40的厚度小于位于各预侧墙301的侧壁的介质层40的厚度。
如图10所示，由于干法刻蚀工艺为各向异性刻蚀，因此经干法刻蚀工艺后位于衬底10的上表层以及各栅极结构20的上表层的介质层40的厚度小于位于各预侧墙301的侧壁的介质层40的厚度。
示例性地，以干法刻蚀前介质层40的厚度为200埃~500埃为例，经干法刻蚀工艺后，位于衬底10的上表层以及各栅极结构20的上表层的介质层40的厚度范围可以处于100埃~300埃的范围内（即被去除的介质层40的厚度在100埃~200埃的范围内），而位于各预侧墙301的侧壁的介质层40由于几乎未被刻蚀，因此厚度依旧可以保持在200埃~500埃的范围内。
S1052：采用湿法刻蚀工艺同时去除衬底10的上表层、各栅极结构20的上表层以及各预侧墙301的侧壁底部的介质层40，并保留在预侧墙301的侧壁顶部的部分介质层40以作为侧墙结构50。
请结合图4、图6以及图10，由于湿法刻蚀工艺为各向同性刻蚀，其刻蚀速率在各个方向是一致的。而经步骤S1051中的干法刻蚀后，由于图10中位于预侧墙301侧壁的介质层40较厚，因此在湿法刻蚀的初期，位于预侧墙301的顶部拐角处的介质层40经刻蚀后逐渐形成弧形形貌。其后，在湿法刻蚀的中期，由于介质层40与衬底10之间形成有缝隙，由于湿法刻蚀各向同性刻蚀的特性，此时的刻蚀方向会顺着预侧墙301的侧壁底部逐渐向侧壁顶部进行刻蚀。最终，在湿法刻蚀结束后，形成如图4所示的三角形形状的侧墙结构50，或者，形成如图6所示的类三角形形状的弧形的侧墙结构50。
本实施例中，通过干法刻蚀与湿法刻蚀相结合的刻蚀工艺，从而能够获得符合工艺需求的侧墙结构50。
同时，本实施例中，通过对刻蚀工艺的调整，还可以形成其他合适形状的侧墙结构50，以满足不同的工艺需求。例如可以通过控制上述干法刻蚀工艺以及湿法工艺的刻蚀时间或者刻蚀速率，以对侧墙结构50的形状进行调整。
在一个实施例中，如图11所示，上述步骤S104，具体包括如下步骤：
S1041：采用沉积工艺于衬底10的上表层、各栅极结构20的上表层以及各预侧墙301的表面形成介质层40，如图12所示。
其中，沉积工艺可以为本领域公知的任意合适的沉积工艺，例如可以为原子层沉积（Atomic Layer Deposition , ALD）工艺、物理气相淀积(Physical VaporDeposition，PVD)工艺、化学气相淀积(Chemical Vapor Deposition，CVD)工艺、等离子体增强型化学气相淀积(PlasmaEnhanced Chemical Vapor Deposition，PECVD)工艺或低压化学气相淀积(Low Pressure Chemical Vapor Deposition，LPCVD)工艺等，本实施例在此不做限制。
S1042：采用退火（anneal）工艺使介质层40与衬底10之间形成缝隙，如图3所示。在退火工艺的过程中，衬底10会产生向下的应力，介质层40会产生向上的应力，从而衬底10与介质层40之间会由于两者的应力作用而产生缝隙。
可选的，可以在炉管机台中进行退火工艺。
在上述实施例的基础上，在一个实施例中，如图13所示，上述步骤S1041，具体包括如下步骤：
S1041a：采用第一沉积工艺于衬底10的上表层、各栅极结构20的上表层以及各预侧墙301的表面形成第一介质层401，如图14所示。
其中，第一介质层401的材料可以为氮氧化硅，第一介质层401的厚度可以处于50埃~150埃的范围内。
S1041b：采用第二沉积工艺于第一介质层401的表面形成第二介质层402；第一介质层401与第二介质层402共同构成介质层40，如图15所示。
其中，第二介质层402的材料可以为氮化硅，第二介质层402的厚度可以处于150埃~350埃的范围内。
另外，本实施例中，第一沉积工艺与第二沉积工艺可以相同，例如第一沉积工艺与第二沉积工艺可以均为CVD工艺。当然，第一沉积工艺与第二沉积工艺也可以不同，具体可以根据不同的制备工艺以及第一介质层401和第二介质层402的材料而决定，本实施例在此不做限制。
在一个实施例中，如图16所示，上述步骤S106，具体包括如下步骤：
S1061：于衬底10的上表层、各栅极结构20的上表层、各预侧墙301暴露出的表面以及各侧墙结构50的表面形成光刻胶层60，如图17所示。
S1062：去除靠近待注入区域101的各侧墙结构50的表面、各栅极结构20部分的上表层以及各预侧墙301暴露出的表面和待注入区域101之上的光刻胶层60，并基于靠近待注入区域101的侧墙结构50对待注入区域101进行离子注入，如图18所示。
可选的，在步骤S1062之后，还可以包括去除光刻胶层60的步骤。
可选的，待注入区域101可以包括第一待注入区域1011以及第二待注入区域1012，如图19所示，第一待注入区域1011和第二待注入区域1012的导电类型不同。例如，第一待注入区域1011的导电类型可以为P型，第二待注入区域1012的导电类型可以为N型。当需要形成导电类型为P型的第一待注入区域1011时，通过执行上述步骤S1061~步骤S1062的操作令光刻胶层60可以暴露出第一待注入区域1011，并覆盖第二待注入区域1012，从而注入P型离子以使第一待注入区域1011的导电类型为P型；其后重新涂敷光刻胶层60，并通过执行类似上述步骤S1061~步骤S1062的操作令光刻胶层60可以暴露出第二待注入区域1012，并覆盖第一待注入区域1011，从而注入N型离子以使第二待注入区域1012的导电类型为N型。
在上述实施例的基础上，在一个实施例中，如图20所示，上述步骤S1062，包括：多次调整离子注入的注入角度，以调整待注入区域101的大小。
可以理解的是，若经第一次离子注入后，待注入区域101的大小并未达到工艺要求，则可以通过多次调整注入角度后再基于侧墙结构50进行多次的离子注入，从而调整待注入区域101的大小，从而无需经历反复的工艺流程，从而能够进一步简化离子注入的工艺流程。
在一个实施例中，如图21所示，上述步骤S103，具体包括如下步骤：
S1031：于各栅极结构20的侧壁形成第一氧化层2011，如图22所示。
其中，第一氧化层2011的材料可以为氧化硅，第一氧化层2011的厚度可以处于15埃~30埃的范围内。
S1032：于第一氧化层2011的表面形成氮化层3012，如图22所示。
其中，氮化层3012的材料可以为氮化硅，氮化层3012的厚度可以处于50埃~100埃的范围内。
S1033：于氮化层3012的表面形成第二氧化层3013；第一氧化层2011、氮化层3012及第二氧化层3013共同构成预侧墙301，如图22所示。
其中，第二氧化层3013的材料可以为氧化硅，第二氧化层3013的厚度可以处于35埃~170埃的范围内。
在一个实施例中，如图23所示，在上述步骤S106之后，半导体结构的制备方法还可以包括如下步骤：
S107：去除侧墙结构50，如图24所示。
S108：于预侧墙301的侧壁以及栅极结构20的上表层形成覆盖层302，如图25所示。
其中，覆盖层302的材料可以为氮化钛（TiN）、氮化硅(SiN)、氮氧化硅（SiON）中的一种或多种的组合，本实施例在此不做限制。覆盖层302的厚度可以为100埃~300埃，当然，覆盖层302还可以为其他合适的厚度，本实施例在此不做限制。
S109：去除栅极结构20的上表层的覆盖层302，并保留预侧墙301的侧壁的覆盖层302；保留的覆盖层302与预侧墙301共同构成侧墙30，如图26所示。
可选的，可以采用干法刻蚀的方式去除栅极结构20的上表层的覆盖层302，以保留预侧墙301的侧壁的覆盖层302。
本发明还提供一种半导体结构，如图7以及图8所示，包括：衬底10、多个栅极结构20、多个预侧墙301以及多个侧墙结构50。其中，多个间隔排布的栅极结构20位于衬底10之上；各预侧墙301对应位于各栅极结构20的侧壁；多个侧墙结构50对应位于各预侧墙301的侧壁顶部；其中，衬底10内具有至少一待注入区域101，各待注入区域101均位于各栅极结构20之间，并基于各侧墙结构50对衬底10进行离子注入而形成。
其中，衬底10的材料可以为本领域公知的任意合适的衬底材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(DoubleSide PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。
其中，栅极结构20的材料可以为本领域公知的任意合适的栅极材料，例如可以为多晶硅，也可以为其他合适的金属栅极材料等，本实施例在此不做限制。进一步地，多晶硅的导电类型可以为P型，也可以为N型，本实施例在此不作限制。
其中，预侧墙301的材料可以为本领域公知的任意合适的侧墙材料，例如可以为二氧化硅（SiO2）或氮化硅(SiN)中的一种或多种的组合。在实际的制备工艺过程中，预侧墙301的厚度可以不必太厚。例如，预侧墙301的厚度可以为100埃~300埃。当然，预侧墙301还可以为其他合适的厚度，本实施例在此不做限制。
其中，侧墙结构50的材料可以为氮化钛（TiN）、氮化硅(SiN)、氮氧化硅（SiON）中的一种或多种的组合，本实施例在此不做限制。侧墙结构50的厚度可以为200埃~500埃，当然，侧墙结构50还可以为其他合适的厚度，本实施例在此不做限制。
如图4、图5及图6所示，其中，侧墙结构50的形状可以为三角形，如图4以及图5所示，其中，图5为图4中的半导体结构的扫描电镜图；或者，侧墙结构50的形状可以为类似三角形的弧形结构，如图6所示。当然，在其他的应用环境以及制备工艺中，通过采用不同工艺所形成的侧墙结构50的形状还可以为其他合适的形状，本实施例在此不做限制。
其中，待注入区域101是指半导体结构中衬底10内需要进行离子注入而形成的区域，待注入区域101经离子注入后可以用于作为半导体结构的阱区、源区或者漏区等等，本实施例在此不做限制。待注入区域101所注入离子的导电类型可以为P型，也可以为N型，本实施例在此不做限制。
如图7以及图8所示，由于侧墙结构50的存在，因此在进行离子注入时，待注入区域101的大小可以通过调整离子注入的角度而进行调整。例如，在对待注入区域101直接采用垂直方向进行离子注入时，待注入区域101的大小如图7所示，而在对待注入区域101采用倾斜一定角度进行离子注入时，待注入区域101的大小如图8所示。由图7以及图8可以看出，通过调整离子注入的注入角度，从而能够灵活地调整待注入区域101的大小以及位置，而无需反复调整侧墙30的厚度，从而能够简化离子注入的工艺流程。
本实施例中的半导体结构，包括：衬底10；多个间隔排布的栅极结构20，位于衬底10之上；多个预侧墙301，各预侧墙301对应位于各栅极结构20的侧壁；多个侧墙结构50，各侧墙结构50对应位于各预侧墙301的侧壁顶部；其中，衬底10内具有至少一待注入区域101，各待注入区域101均位于各栅极结构20之间。由于侧墙结构50的存在，从而能够通过调整离子注入角度的方式灵活地调整待注入区域101的大小以及位置以形成目标注入区域，相对于相关技术中形成目标注入区域的离子注入工艺，能够简化该离子注入的工艺流程。
可选的，在一个实施例中，如图19所示，待注入区域101可以包括第一待注入区域1011以及第二待注入区域1012，第一待注入区域1011和第二待注入区域1012的导电类型不同。例如，第一待注入区域1011的导电类型可以为P型，第二待注入区域1012的导电类型可以为N型。
在一个实施例中，如图22所示，预侧墙301包括：第一氧化层2011、氮化层3012以及第二氧化层3013。其中，第一氧化层2011位于各栅极结构20的侧壁，氮化层3012位于第一氧化层2011的表面，第二氧化层3013位于氮化层3012的表面。
其中，第一氧化层2011的材料可以为氧化硅，第一氧化层2011的厚度可以处于15埃~30埃的范围内；氮化层3012的材料可以为氮化硅，氮化层3012的厚度可以处于50埃~100埃的范围内；第二氧化层3013的材料可以为氧化硅，第二氧化层3013的厚度可以处于35埃~170埃的范围内。
在一个实施例中，请结合图15并参阅图4以及图6，侧墙结构50包括：第一介质层401以及第二介质层402。其中，第一介质层401位于各预侧墙301远离待注入区域101的表面，第二介质层402位于第一介质层401的表面。
其中，第一介质层401的材料可以为氮氧化硅，第一介质层401的厚度可以处于50埃~150埃的范围内；第二介质层402的材料可以为氮化硅，第二介质层402的厚度可以处于150埃~350埃的范围内。
本发明还提供了另一种半导体结构，如图26所示，半导体结构包括：衬底10；多个间隔排布的栅极结构20，位于衬底10之上；多个预侧墙301，各预侧墙301对应位于各栅极结构20的侧壁；多个覆盖层302，各覆盖层302对应位于各预侧墙301的侧壁顶部，覆盖层302与预侧墙301共同构成侧墙30；衬底10内具有至少一待注入区域101，各待注入区域101均位于各栅极结构20之间。由于侧墙结构50的存在，从而能够通过调整离子注入角度的方式灵活地调整待注入区域101的大小以及位置以形成目标注入区域，相对于相关技术中形成目标注入区域的离子注入工艺，能够简化该离子注入的工艺流程。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
于所述衬底之上形成多个间隔排布的栅极结构；
于各所述栅极结构的侧壁形成预侧墙；
于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层，所述介质层与所述衬底之间形成有缝隙；
去除部分所述介质层，以形成侧墙结构；所述侧墙结构包括去除部分所述介质层后，保留在所述预侧墙的侧壁顶部的部分所述介质层；
基于各所述侧墙结构对所述衬底的待注入区域进行离子注入；所述待注入区域位于各所述栅极结构之间的所述衬底内。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述去除部分所述介质层，以形成侧墙结构，包括：
采用干法刻蚀工艺去除位于所述衬底的上表层以及各所述栅极结构的上表层的部分所述介质层，以使位于所述衬底的上表层以及各所述栅极结构的上表层的所述介质层的厚度小于位于各所述预侧墙的侧壁的所述介质层的厚度；
采用湿法刻蚀工艺同时去除所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的侧壁底部的所述介质层，并保留所述预侧墙的侧壁顶部的部分所述介质层以作为侧墙结构。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层，所述介质层与所述衬底之间形成有缝隙，包括：
采用沉积工艺于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层；
采用退火工艺使所述介质层与所述衬底之间形成缝隙。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述采用沉积工艺于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成介质层，包括：
采用第一沉积工艺于所述衬底的上表层、各所述栅极结构的上表层以及各所述预侧墙的表面形成第一介质层；
采用第二沉积工艺于所述第一介质层的表面形成第二介质层；所述第一介质层与所述第二介质层共同构成所述介质层。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基于各所述侧墙结构对所述衬底的待注入区域进行离子注入，包括：
于所述衬底的上表层、各所述栅极结构的上表层、各所述预侧墙暴露出的表面以及各所述侧墙结构的表面形成光刻胶层；
去除靠近所述待注入区域的各所述侧墙结构的表面、各所述栅极结构部分的上表层以及各所述预侧墙暴露出的表面和所述待注入区域之上的所述光刻胶层，并基于靠近所述待注入区域的所述侧墙结构对所述待注入区域进行离子注入。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，所述基于靠近所述待注入区域的所述侧墙结构对所述待注入区域进行离子注入，包括：
多次调整所述离子注入的注入角度，以调整所述待注入区域的大小。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于各所述栅极结构的侧壁形成预侧墙，包括：
于各所述栅极结构的侧壁形成第一氧化层；
于所述第一氧化层的表面形成氮化层；
于所述氮化层的表面形成第二氧化层；所述第一氧化层、所述氮化层及所述第二氧化层共同构成所述预侧墙。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基于各所述侧墙结构对所述衬底的待注入区域进行离子注入之后，所述半导体结构的制备方法还包括：
去除所述侧墙结构；
于所述预侧墙的侧壁以及所述栅极结构的上表层形成覆盖层；
去除所述栅极结构的上表层的所述覆盖层，并保留所述预侧墙的侧壁的所述覆盖层；保留的所述覆盖层与所述预侧墙共同构成侧墙。
9.一种半导体结构，其特征在于，包括：
衬底；
多个间隔排布的栅极结构，位于所述衬底之上；
多个预侧墙，各所述预侧墙对应位于各所述栅极结构的侧壁；
多个侧墙结构，各所述侧墙结构对应位于各所述预侧墙的侧壁顶部；其中，
所述衬底内具有至少一待注入区域，各所述待注入区域均位于各所述栅极结构之间。
10.根据权利要求9所述的半导体结构，其特征在于，所述预侧墙包括：
第一氧化层，位于所述栅极结构的侧壁；
氮化层，位于所述第一氧化层的表面；
第二氧化层，位于所述氮化层的表面。
11.根据权利要求9所述的半导体结构，其特征在于，所述侧墙结构包括：
第一介质层，位于各所述预侧墙远离所述待注入区域的表面；
第二介质层，位于所述第一介质层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310324630.3A CN116053210B (zh) | 2023-03-30 | 2023-03-30 | 半导体结构的制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310324630.3A CN116053210B (zh) | 2023-03-30 | 2023-03-30 | 半导体结构的制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116053210A true CN116053210A (zh) | 2023-05-02 |
| CN116053210B CN116053210B (zh) | 2023-06-27 |
Family
ID=86127627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310324630.3A Active CN116053210B (zh) | 2023-03-30 | 2023-03-30 | 半导体结构的制备方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116053210B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461923B1 (en) * | 1999-08-18 | 2002-10-08 | Advanced Micro Devices, Inc. | Sidewall spacer etch process for improved silicide formation |
| US6509221B1 (en) * | 2001-11-15 | 2003-01-21 | International Business Machines Corporation | Method for forming high performance CMOS devices with elevated sidewall spacers |
| CN102087981A (zh) * | 2009-12-03 | 2011-06-08 | 无锡华润上华半导体有限公司 | Mos晶体管的制作方法 |
| CN102468173A (zh) * | 2010-11-17 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的制作方法 |
| WO2013026243A1 (zh) * | 2011-08-19 | 2013-02-28 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103165454A (zh) * | 2011-12-12 | 2013-06-19 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| US20140113425A1 (en) * | 2012-10-22 | 2014-04-24 | United Microelectronics Corp. | Method of fabricating semiconductor device |
| CN104779147A (zh) * | 2014-01-14 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极结构及其制备方法 |
| CN106972020A (zh) * | 2016-01-12 | 2017-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN111627814A (zh) * | 2019-02-27 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| FR3098981A1 (fr) * | 2019-07-18 | 2021-01-22 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | procédé de fabrication de transistors |
| CN114566432A (zh) * | 2022-04-29 | 2022-05-31 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN114743977A (zh) * | 2021-01-07 | 2022-07-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN115084024A (zh) * | 2022-07-19 | 2022-09-20 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制备方法 |
| WO2022205728A1 (zh) * | 2021-03-31 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
-
2023
- 2023-03-30 CN CN202310324630.3A patent/CN116053210B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461923B1 (en) * | 1999-08-18 | 2002-10-08 | Advanced Micro Devices, Inc. | Sidewall spacer etch process for improved silicide formation |
| US6509221B1 (en) * | 2001-11-15 | 2003-01-21 | International Business Machines Corporation | Method for forming high performance CMOS devices with elevated sidewall spacers |
| CN102087981A (zh) * | 2009-12-03 | 2011-06-08 | 无锡华润上华半导体有限公司 | Mos晶体管的制作方法 |
| CN102468173A (zh) * | 2010-11-17 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | 晶体管的制作方法 |
| WO2013026243A1 (zh) * | 2011-08-19 | 2013-02-28 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN103165454A (zh) * | 2011-12-12 | 2013-06-19 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| US20140113425A1 (en) * | 2012-10-22 | 2014-04-24 | United Microelectronics Corp. | Method of fabricating semiconductor device |
| CN104779147A (zh) * | 2014-01-14 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 一种金属栅极结构及其制备方法 |
| CN106972020A (zh) * | 2016-01-12 | 2017-07-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN111627814A (zh) * | 2019-02-27 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| FR3098981A1 (fr) * | 2019-07-18 | 2021-01-22 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | procédé de fabrication de transistors |
| CN114743977A (zh) * | 2021-01-07 | 2022-07-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| WO2022205728A1 (zh) * | 2021-03-31 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN114566432A (zh) * | 2022-04-29 | 2022-05-31 | 合肥新晶集成电路有限公司 | 半导体器件的制作方法以及半导体器件 |
| CN115084024A (zh) * | 2022-07-19 | 2022-09-20 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116053210B (zh) | 2023-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI648774B (zh) | 半導體裝置及其形成方法 | |
| US7807532B2 (en) | Method and structure for self aligned formation of a gate polysilicon layer | |
| US11239310B2 (en) | Seamless gap fill | |
| US7910437B1 (en) | Method of fabricating vertical channel semiconductor device | |
| US10680070B2 (en) | Trench gate manufacturing method | |
| US10204778B2 (en) | Method and system for vertical power devices | |
| US7250336B2 (en) | Method for fabricating a shadow mask in a trench of a microelectronic or micromechanical structure | |
| US11728388B2 (en) | Method for manufacturing a semiconductor device | |
| US9923072B2 (en) | Semiconductor component having a semiconductor body with a cutout | |
| WO2022237231A1 (zh) | 双绝缘体上硅器件及其制造方法 | |
| CN110416152A (zh) | 深槽隔离结构及工艺方法 | |
| US9508790B2 (en) | Trench capacitors and methods of forming the same | |
| US10325813B2 (en) | Fin cut process and fin structure | |
| TWI763092B (zh) | 半導體裝置及其形成方法 | |
| CN114220858A (zh) | 半导体装置 | |
| CN116053210B (zh) | 半导体结构的制备方法及半导体结构 | |
| US10815120B2 (en) | Method for manufacturing low contact resistance semiconductor structure | |
| US20180294262A1 (en) | Finfet device | |
| WO2022106329A1 (en) | Ferroelectric field effect transistor with nanowire core | |
| CN116487418B (zh) | 半导体结构及其制备方法 | |
| CN115954377B (zh) | 半导体结构及其制备方法 | |
| US20220384270A1 (en) | Semiconductor Device and Method | |
| TWI618239B (zh) | 頂接觸結構及其製造方法 | |
| CN115714108A (zh) | 半导体结构的制备方法以及半导体结构 | |
| CN115425089A (zh) | 半导体结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |