CN116799005A - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN116799005A CN116799005A CN202311055742.XA CN202311055742A CN116799005A CN 116799005 A CN116799005 A CN 116799005A CN 202311055742 A CN202311055742 A CN 202311055742A CN 116799005 A CN116799005 A CN 116799005A
- Authority
- CN
- China
- Prior art keywords
- substrate
- side wall
- layer
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 57
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910021332 silicide Inorganic materials 0.000 claims description 34
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 32
- 230000008021 deposition Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000005137 deposition process Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 239000001307 helium Substances 0.000 claims description 7
- 229910052734 helium Inorganic materials 0.000 claims description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 7
- 229910000077 silane Inorganic materials 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 62
- 238000002513 implantation Methods 0.000 description 35
- 238000010884 ion-beam technique Methods 0.000 description 33
- 239000001257 hydrogen Substances 0.000 description 26
- 229910052739 hydrogen Inorganic materials 0.000 description 26
- -1 hydrogen ions Chemical class 0.000 description 24
- 238000000137 annealing Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 230000005669 field effect Effects 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 229910052796 boron Inorganic materials 0.000 description 11
- 229910052698 phosphorus Inorganic materials 0.000 description 11
- 239000011574 phosphorus Substances 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- 229910015900 BF3 Inorganic materials 0.000 description 5
- XTHFKEDIFFGKHM-UHFFFAOYSA-N Dimethoxyethane Chemical compound COCCOC XTHFKEDIFFGKHM-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- LIQLLTGUOSHGKY-UHFFFAOYSA-N [B].[F] Chemical compound [B].[F] LIQLLTGUOSHGKY-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910021334 nickel silicide Inorganic materials 0.000 description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 4
- 238000001994 activation Methods 0.000 description 3
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- YUCFVHQCAFKDQG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH] YUCFVHQCAFKDQG-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构，包括：衬底；栅极结构，形成于所述衬底上；侧墙结构，形成于所述衬底上，所述侧墙结构包括多个侧墙层，所述侧墙层位于所述栅极结构的外围；以及源极结构与漏极结构，形成于所述衬底上，所述源极结构与所述漏极结构位于所述侧墙结构的两侧；其中，相邻两个所述侧墙结构之间的间距大于所述源极结构和/或所述漏极结构的长度。通过本发明公开的一种半导体结构及其制备方法，能够提高半导体结构的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
随着场效应管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOS）的持续微缩，可靠性问题日益突出。例如，在场效应管的制备过程中，需要向衬底注入漏源离子。漏源离子的注入会对场效应管的侧墙结构造成一定的损伤，导致侧墙结构的绝缘性能受到一定影响。在场效应管的尺寸越来越小的情况下，侧墙结构的厚度也越来越薄。在场效应管工作时，漏极、栅极和源极之间存在一定的电压差，该电压差可能将侧墙结构击穿，造成场效应管失效。又如，在场效应管工作过程中，栅介质层与活性区的界面受载流子碰撞、注入等影响而发生变化，导致场效应管的阈值电压发生漂移，并最终导致电路失效。如何提高场效应管的可靠性成为业界的一个重要课题。
发明内容
鉴于以上问题，本发明的目的在于提供一种半导体结构及其制备方法，能够提高半导体结构的可靠性。
为实现上述目的及其他相关目的，本发明提供一种半导体结构，包括：
衬底；
栅极结构，形成于所述衬底上；
侧墙结构，形成于所述衬底上，所述侧墙结构包括多个侧墙层，所述侧墙层位于所述栅极结构的外围；以及
源极结构与漏极结构，形成于所述衬底上，所述源极结构与所述漏极结构位于所述侧墙结构的两侧；
其中，相邻两个所述侧墙结构之间的间距大于所述源极结构和/或所述漏极结构的长度。
在本发明一实施例中，所述栅极结构包括：
栅氧化层，形成于所述衬底上；
多晶硅栅极层，形成于所述栅氧化层上；以及
多个氧化硅层，形成于所述栅氧化层上，且位于所述多晶硅栅极层的外围。
在本发明一实施例中，还包括金属硅化层，所述金属硅化层形成于所述栅极结构、所述源极结构以及所述漏极结构上。
在本发明一实施例中，还包括介电层，所述介电层形成于所述金属硅化层与侧墙结构上。
在本发明一实施例中，还包括接触电极层，所述接触电极层形成于所述介电层的凹槽中，所述接触电极层与所述金属硅化层相对应。
本发明还提供一种半导体结构的制备方法，包括：对衬底进行沉积处理，以在所述衬底上形成栅极结构；
对所述衬底进行漏源离子注入处理，以在所述衬底上形成源极结构与漏极结构，其中，所述源极结构与所述漏极结构位于所述栅极结构的两侧；
对所述衬底进行沉积处理，以在所述衬底上形成侧墙结构，其中，所述侧墙结构包括多个侧墙层，所述侧墙层位于所述栅极结构的外围，相邻两个所述侧墙结构之间的间距大于所述源极结构和/或所述漏极结构的长度。
在本发明一实施例中，所述对衬底进行沉积处理，以在所述衬底上形成栅极结构的步骤包括：
对衬底进行沉积处理，以在所述衬底上形成栅极结构与初始侧墙结构，其中，所述初始侧墙结构包括多个初始侧墙层，所述初始侧墙层位于所述栅极结构的外围。
在本发明一实施例中，所述对所述衬底进行沉积处理，以在所述衬底上形成侧墙结构的步骤包括：
对所述衬底进行刻蚀处理，以去除初始侧墙结构；
对所述衬底交替进行沉积处理与紫外光照射处理，以形成氮化硅薄膜，其中，在沉积过程中使用低氢含量气体源，所述低氢含量气体源包括硅烷、氮气以及氦气；
对所述氮化硅薄膜进行刻蚀处理，以形成侧墙结构。
在本发明一实施例中，在所述对所述衬底交替进行沉积处理与紫外光照射处理，以形成氮化硅薄膜的步骤之后，还包括步骤：
对源极结构与漏极结构进行激活处理，以扩散所述源极结构与所述漏极结构。
在本发明一实施例中，在所述对所述衬底进行沉积处理，以在所述衬底上形成侧墙结构的步骤之后，还包括步骤：
对所述衬底进行沉积处理，以在所述栅极结构、所述源极结构以及所述漏极结构的表面形成对应的金属硅化层；
对所述衬底进行沉积处理，以在所述金属硅化层与所述侧墙结构的表面形成介电层；
对所述介电层进行刻蚀处理，以形成多个凹槽，并向所述凹槽中填充接触电极层，其中，所述凹槽与所述金属硅化层相对应。
如上所述，本发明提供一种半导体结构及其制备方法，通过去除初始侧墙层，并形成新的侧墙层，意想不到的效果是，侧墙层中氢离子的含量低，侧墙层与MOS器件中的活性区域的接触界面处的氢离子的含量也会降低，进而能够有效提升MOS器件的可靠性。同时，侧墙层没有经历漏源离子的注入过程，侧墙层内部不会存在损伤，绝缘性能不会受到影响，提高了侧墙结构的防击穿能力。通过形成具有掺杂浓度梯度的源极结构与漏极结构，改善了MOS器件的热载流子效应。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1显示为本发明的一种半导体结构中氮化硅薄膜沉积过程的示意图；
图2显示为本发明的一种半导体结构中金属硅化层沉积过程的示意图；
图3显示为本发明的一种半导体结构中接触电极形成过程的示意图；
图4显示为本发明的一种半导体结构的制备方法的流程图；
图5显示为图4中步骤S30的流程图。
元件标号说明：
10、衬底；20、侧墙结构；21、侧墙层；22、栅极结构；221、氧化硅层；222、多晶硅栅极层；223、栅氧化层；23、初始侧墙层；30、漏源离子层；40、金属硅化层；50、介电层；60、接触电极层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1、图2及图3，本发明提供了一种半导体结构，其上可设有多个场效应管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOS），以实现不同的需求。场效应管可以包括初始侧墙结构、栅极结构22。初始侧墙结构可以形成于衬底10上。初始侧墙结构可以包括多个初始侧墙层23。多个初始侧墙层23可位于栅极结构22的外围。每一个栅极结构22都对应一个初始侧墙结构。当向衬底10注入漏源离子后，在相邻两个栅极结构22之间的衬底10上可形成漏源离子层30，此时初始侧墙层23会掺杂部分漏源离子，导致初始侧墙层23的结构被损伤，绝缘性能受到影响。因此需要去除初始侧墙层23，并向衬底10上重新沉积侧墙层21，以替换初始侧墙层23，进而保证新的侧墙层21的绝缘性能不会受到影响。
请参阅图1，在本发明的一个实施例中，在向衬底10注入漏源离子前，衬底10上可形成有多个初始侧墙结构与多个栅极结构22。栅极结构22的形状可以为长方体形。栅极结构22的外围可设有初始侧墙层23。初始侧墙层23的材质可以为氮化硅。初始侧墙层23可沿栅极结构22的中心部分对称设于栅极结构22的外围，进而栅极结构22与对应的初始侧墙层23相互配合形成的整体可以呈正四棱台形状。栅极结构22可以包括氧化硅层221、多晶硅栅极层222以及栅氧化层223。栅氧化层223可以形成于衬底10上，栅氧化层223可以呈长方体形。栅氧化层223上可形成有多个氧化硅层221，进而多个氧化硅层221与栅氧化层223相配合可形成一个凹槽结构。多晶硅栅极层222可以形成于上述凹槽结构中。
请参阅图1，在本发明的一个实施例中，在初始侧墙层23的形成过程中，可以先通过低压化学气相沉积法向衬底10的表面沉积氮化硅薄膜。在沉积氮化硅薄膜的过程中，反应气体可以包括二氯二氢硅DCS和氨气NH3，反应条件可以表示为二氯二氢硅的气体流量在800sccm~1000sccm的范围之间，氨气的气体流量在100sccm~200sccm的范围之间，反应温度在600℃~800℃的范围之间，反应时间在30min~120min的范围之间。例如，二氯二氢硅的气体流量可以为800sccm，也可以为900sccm，还可以为1000sccm。氨气的气体流量可以为100sccm，也可以为150sccm，还可以为200sccm。反应温度可以为600℃，也可以为700℃，还可以为800℃。反应时间可以为30min，也可以为75min，还可以为120min。之后可以利用等离子体刻蚀法刻蚀氮化硅薄膜，以得到初始侧墙层23。在形成初始侧墙层23时，初始侧墙层23可以作为形成漏源离子层30的掩膜版。在向衬底10注入漏源离子时，存在一个较厚的初始侧墙层23，且相邻两个初始侧墙结构之间的间距较短，能够改善短沟道效应。
请参阅图1，在本发明的一个实施例中，在向衬底10注入漏源离子时，可以通过离子注入机进行漏源离子的注入。在漏源离子注入完成后，可以在衬底10上形成漏源离子层30。漏源离子层30可以位于相邻两个侧墙结构20之间。漏源离子层30的形状可以为长方体形。漏源离子层30可以包括源极结构与漏极结构。每个栅极结构22的两侧都会存在源极结构与漏极结构，进而可形成NMOS管（Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体）或PMOS管（positive channel Metal Oxide Semiconductor）。
请参阅图1，在本发明的一个实施例中，在形成NMOS时，注入条件可以表示为先向衬底10注入磷离子束。磷离子束的注入能量可以在2KeV~20KeV的范围之间，磷离子束的注入剂量可以在1*1014atom/cm2~1*1015atom/cm2的范围之间，磷离子束的注入角度可以在10°~20°的范围之间。注入角度可以表示为磷离子束与衬底10的竖直方向之间的夹角。当磷离子束注入完成后，可以再向衬底10注入砷离子束。砷离子束的注入能量可以在15KeV~40KeV的范围之间，砷离子束的注入剂量可以在3*1015atom/cm2~5*1015atom/cm2的范围之间，砷离子束的注入角度可以为0°。其中，磷离子束的注入能量可以为2KeV，也可以为11KeV，还可以为20KeV。磷离子束的注入剂量可以为1*1014atom/cm2，也可以为5*1014atom/cm2，还可以为1*1015atom/cm2。磷离子束的注入角度可以为10°，也可以为15°，还可以为20°。砷离子束的注入能量可以为15KeV，也可以为27KeV，还可以为40KeV。砷离子束的注入剂量可以为3*1015atom/cm2，也可以为5*1015atom/cm2，还可以为5*1015atom/cm2。由于磷离子体积小，热退火处理时的扩散速度快，且采用倾角注入，有利于磷离子进入栅极结构22下方的区域，形成低浓度掺杂区。由于砷离子体积大，热退火处理时的扩散速度慢，且采用垂直注入，不容易进入栅极结构22下方的区域，形成高浓度掺杂区。通过先后注入磷离子束和砷离子束，形成掺杂离子浓度的梯度分布，能够降低电场强度的峰值，以改善热载流子效应。
请参阅图1，在本发明的一个实施例中，在形成PMOS时，注入条件可以表示为先向衬底10上注入硼离子束。硼离子束的注入能量可以在2KeV~10KeV的范围之间，硼离子束的注入剂量可以在1*1013atom/cm2~1*1014atom/cm2的范围之间，硼离子束的注入角度可以在10°~20°的范围之间。当硼离子束注入完成后，可以再向衬底10上注入硼氟BF2离子束。硼氟离子束的注入能量可以在10KeV~20KeV的范围之间，硼氟离子束的注入剂量可以在2*1015atom/cm2~4*1015atom/cm2的范围之间，硼氟离子束的注入角度可以为0°。其中，硼离子束的注入能量可以为2KeV，也可以为6KeV，还可以为10KeV。硼离子束的注入剂量可以为1*1013atom/cm2，也可以为5*1013atom/cm2，还可以为1*1014atom/cm2。硼离子束的注入角度可以为10°，也可以为15°，还可以为20°。硼氟离子束的注入能量可以为10KeV，也可以为15KeV，还可以为20KeV。硼氟离子束的注入剂量可以为2*1015atom/cm2，也可以为3*1015atom/cm2，还可以为4*1015atom/cm2。由于硼离子体积小，热退火处理时的扩散速度快，且采用倾角注入，有利于硼离子进入栅极结构22下方的区域，形成低浓度掺杂区。由于硼氟离子体积大，热退火处理时的扩散速度慢，且采用垂直注入，不容易进入栅极结构22下方的区域，形成高浓度掺杂区。通过先后注入硼离子束与硼氟离子束，形成掺杂离子浓度的梯度分布，能够降低电场强度的峰值，以改善热载流子效应。
请参阅图1，在本发明的一个实施例中，在向衬底10注入漏源离子以在衬底10上形成漏源离子层30后，初始侧墙层23中不可避免的会掺杂部分漏源离子。此时需要对初始侧墙层23进行刻蚀处理，以将掺杂漏源离子的初始侧墙层23去除。去除初始侧墙层23的反应条件可以表示为通过乙二醇二甲醚(Ethylene glycol dimethyl ether)和无水氟化氢(anhydrous hydrogen fluoride)的混合溶液对初始侧墙层23进行刻蚀，反应温度在70℃~90℃的范围之间。
请参阅图1，在本发明的一个实施例中，当将初始侧墙层23去除后，此时需要向衬底10的表面沉积SMT（Stress Memorization Technology，应力记忆技术）氮化硅薄膜，以便后续形成新的侧墙结构20。在向衬底10的表面沉积氮化硅薄膜的过程中，可以采用离子体化学气相沉积法进行沉积。反应气体可以包括硅烷SiH4、氮气N2以及氦气He。反应条件可以表示为硅烷的气体流量在20sccm~30sccm的范围之间，氮气的气体流量在10sccm~14sccm的范围之间，氦气的气体流量在300sccm~400sccm的范围之间，气压在600mTorr~700mTorr的范围之间，反应温度在300℃~400℃的范围之间，功率在300W~500W的范围之间。其中，硅烷的气体流量可以为20sccm，也可以为25sccm，还可以为30sccm。氮气的气体流量可以为10sccm，也可以为12sccm，还可以为14sccm。氦气的气体流量可以为300sccm，也可以为350sccm，还可以为400sccm。气压可以为600mTorr，也可以为650mTorr，还可以为700mTorr。反应温度可以为300℃，也可以为350℃，还可以为400℃。功率可以为300W，也可以为350W，还可以为400W。使用低氢含量气体源，通过离子体化学气相沉积法向衬底10的表面沉积SMT氮化硅薄膜，能够降低SMT氮化硅薄膜中氢离子的含量。同时，为了能够进一步降低SMT氮化硅薄膜中氢离子的含量，还可以在沉积SMT氮化硅薄膜的过程中加入紫外光照射。沉积SMT氮化硅薄膜时可以采用循环方式进行。例如，沉积过程与紫外光照射过程相互交替。紫外光照射可以打断SMT氮化硅薄膜中的硅氢键（Si-H），进而能够进一步降低SMT氮化硅薄膜中氢离子的含量。其中，在沉积过程中可以使用低氢含量气体源，低氢含量气体源可以包括硅烷、氮气以及氦气。在衬底10的表面沉积SMT氮化硅薄膜时，由于已经去除了初始侧墙层23，进而可以缩短SMT氮化硅薄膜与多晶硅栅极层222之间的间距，可以缩短SMT氮化硅薄膜与MOS导电沟道之间的间距，从而能够增强SMT工艺向器件沟道传递应力的能力。同时氧化硅层221可以作为SMT氮化硅薄膜与多晶硅栅极层222之间的缓冲材料，能够起到保护多晶硅栅极层222的作用。
请参阅图1及图2，在本发明的一个实施例中，在SMT氮化硅薄膜沉积完成后，可以通过退火工艺对漏源离子层30中的漏源离子进行激活处理，以使漏源离子层30中的漏源离子能够进行横向与纵向的扩散，即扩大源极结构与漏极结构的体积。在进行退火工艺的过程中，快速热退火设备可以采用尖峰退火和激光退火以对漏源离子层30进行处理，其反应温度可以在1000℃~1300℃的范围之间。
请参阅图2，在本发明的一个实施例中，在完成漏源离子层30的扩散后，此时需要对SMT氮化硅薄膜进行蚀刻处理，以形成侧墙结构20。可以通过等离子体对SMT氮化硅薄膜进行各项异性刻蚀处理。通入的反应气体可以包括三氟甲烷CHF3、二氟甲烷CH2F2以及氟甲烷CH3F。经过各项异性刻蚀处理后，可以形成侧墙层21。多个侧墙层21相互配合可形成侧墙结构20。在对SMT氮化硅薄膜刻蚀以形成侧墙结构20后，由于SMT氮化硅薄膜经过紫外光照射，能够降低内部的氢离子的含量，进而侧墙结构20中氢离子的含量低。同时，侧墙结构20与MOS器件中的活性区域的接触界面处的氢离子的含量也会降低，进而能够有效提升MOS器件的可靠性。例如，实验发现P型MOS的NBTI（负偏压温度不稳定性）效应跟侧墙与活性区界面处的氢离子含量密切相关，当氢离子含量高时，NBTI效应急剧恶化。为了降低侧墙结构20与活性区界面处的氢离子含量，本申请使用低氢含量的反应气体生长氮化硅薄膜，同时生长过程中加入紫外光照射过程，从而使界面处的氢离子含量降到最低。另一方面，侧墙结构20没有经历漏源离子的注入过程，因而侧墙结构20内部不会存在损伤，绝缘性能不会受到影响，提高了侧墙结构20的防击穿能力。同时，相邻初始侧墙结构之间的间距小于相邻两个侧墙结构20之间的间距，即相邻两个侧墙结构20之间的间距大于源极结构和/或漏极结构的长度，进而能够调节经过退火工艺处理后的漏源离子层30的分布区域，从而能够有效降低短沟道效应。
请参阅图2，在本发明的一个实施例中，当对SMT氮化硅薄膜进行蚀刻处理以生成侧墙结构20后，需要向衬底10的表面形成金属硅化物。可以通过物理气相沉积法向栅极结构22与漏源离子层30的表面沉积金属硅化层40。例如，可以先采用物理气相沉积法向衬底10的表面沉积铂Pt与镍Ni。在270℃~350℃的条件下退火20s~40s，使镍与硅反应生成硅化镍Ni2Si。其中，反应温度可以为270℃，也可以为310℃，还可以为350℃。退火时间可以为20s，也可以为30s，还可以为40s。在生成硅化镍后，对硅化镍进行清洗处理，以去除未反应的镍。在进行清洗处理时，清洗液可以包括SPM溶液与APM溶液。其中，SPM溶液可以包括硫酸H2SO4与二氧化氢H2O2，硫酸与二氧化氢的比例可以为5：1。APM溶液可以包括氢氧化铵NH4OH、二氧化氢H2O2以及水H2O。氢氧化铵、二氧化氢以及水的比例可以为1：1：5。当清洗完成后，可以在400℃~600℃的条件下退火20s~40s，以使高阻态的硅化镍Ni2Si转变为低阻态的硅化镍NiSi。其中，反应温度可以为400℃，也可以为500℃，还可以为600℃，退火时间可以为20s，也可以为30s，还可以为40s。
请参阅图3，在本发明的一个实施例中，当在栅极结构22与漏源离子层30的表面沉积金属硅化层40后，此时需要在侧墙结构20与金属硅化层40上形成接触电极。例如，可以先通过化学气相沉积法在侧墙结构20与金属硅化层40的表面沉积低介电常数的介电层50。介电层50的材质可以为碳化硅和氮化硅的混合物SiCN。之后通过对介电层50进行刻蚀处理，以在每个金属硅化层40的上方形成对应的凹槽，进而使金属硅化层40从介电层50中暴露出来。最后通过向凹槽中填充金属钨，以形成接触电极层60。在半导体器件工作过程中，栅极结构22与接触电极层60之间存在电压差。本申请通过形成绝缘性能良好的侧墙结构20，增强侧墙结构20承受电压的能力，防止侧墙结构20被击穿而导致半导体器件失效。另一方面，提高侧墙结构20的绝缘性能，可以保证足够防击穿能力的情况下减薄侧墙结构20的厚度，从而提高半导体结构的集成度。
请参阅图1、图2及图3，在本发明的一个实施例中，在形成接触电极层60后，即可得到需要的半导体结构。半导体结构可以包括衬底10、侧墙结构20、栅极结构22、漏源离子层30、金属硅化层40、介电层50以及接触电极层60。其中，衬底10上可先形成有多个栅极结构22与多个初始侧墙结构，每个初始侧墙结构都与栅极结构22相对应。初始侧墙结构可以包括多个初始侧墙层23。初始侧墙层23位于栅极结构22的外围。当在衬底10上形成漏源离子层30后，刻蚀初始侧墙层23，以去除初始侧墙层23，并在栅极结构22的外围沉积侧墙层21。侧墙层21可沿栅极结构22的中心部分对称设于栅极结构22的外围。多个侧墙层21相互配合可形成侧墙结构20。栅极结构22可以包括氧化硅层221、多晶硅栅极层222以及栅氧化层223。栅氧化层223可以形成于衬底10上。栅氧化层223上可形成有多个氧化硅层221，进而多个氧化硅层221与栅氧化层223相配合可形成一个凹槽结构。多晶硅栅极层222可以形成于上述凹槽结构中。在漏源离子层30与多晶硅栅极层222上可形成金属硅化层40。在金属硅化层40与侧墙层21上可形成有介电层50。介电层50上可形成凹槽，进而可以使金属硅化层40从介电层50中暴露出来。在凹槽中可形成有接触电极层60，进而可形成相应的接触电极。
可见，在上述方案中，通过去除初始侧墙层，并形成新的侧墙层，意想不到的效果是，侧墙层中氢离子的含量低，侧墙层与MOS器件中的活性区域的接触界面处的氢离子的含量也会降低，进而能够有效提升MOS器件的可靠性。同时，侧墙层没有经历漏源离子的注入过程，侧墙层内部不会存在损伤，绝缘性能不会受到影响，提高了侧墙结构的防击穿能力。通过形成具有掺杂浓度梯度的源极结构与漏极结构，改善了MOS器件的热载流子效应。
请参阅图4，本发明还公开了一种半导体结构的制备方法，该制备方法可以对上述半导体结构进行制备。制备方法可以包括如下步骤：
步骤S10、对衬底进行沉积处理，以在衬底上形成栅极结构；
步骤S20、对衬底进行漏源离子注入处理，以在衬底上形成源极结构与漏极结构，其中，源极结构与漏极结构位于栅极结构的两侧；
步骤S30、对衬底进行沉积处理，以在衬底上形成侧墙结构，其中，侧墙结构包括多个侧墙层，侧墙层位于栅极结构的外围，相邻两个侧墙结构之间的间距大于源极结构和/或漏极结构的长度；
步骤S40、对衬底进行沉积处理，以在栅极结构、源极结构以及漏极结构的表面形成对应的金属硅化层；
步骤S50、对衬底进行沉积处理，以在金属硅化层与侧墙结构的表面形成介电层；
步骤S60、对介电层进行刻蚀处理，以形成多个凹槽，并向凹槽中填充接触电极层，其中，凹槽与金属硅化层相对应。
请参阅图1、图2、图3及图4，在本发明的一个实施例中，当执行步骤S10时，具体的，对衬底10进行沉积处理，以在衬底10上形成栅极结构22与初始侧墙结构。其中，初始侧墙结构包括多个初始侧墙层23。初始侧墙层23位于栅极结构22的外围。在向衬底10注入漏源离子前，衬底10上可形成有多个初始侧墙结构与多个栅极结构22。初始侧墙层23的材质可以为氮化硅。栅极结构22的外围可设有初始侧墙层23。初始侧墙层23可沿栅极结构22的中心部分对称设于栅极结构22的外围。栅极结构22可以包括氧化硅层221、多晶硅栅极层222以及栅氧化层223。栅氧化层223可以形成于衬底10上。栅氧化层223上可形成有多个氧化硅层221，进而多个氧化硅层221与栅氧化层223相配合可形成一个凹槽结构。多晶硅栅极层222可以形成于上述凹槽结构中。在初始侧墙层23的形成过程中，可以先通过低压化学气相沉积法向衬底10的表面沉积氮化硅薄膜。之后可以利用等离子体刻蚀法刻蚀氮化硅薄膜，以得到初始侧墙层23。在形成初始侧墙层23时，初始侧墙层23可以作为形成漏源离子层30的掩膜版，进而在向衬底10注入漏源离子时，存在一个较厚的初始侧墙层23，且相邻两个初始侧墙结构之间的间距较短，进而能够改善短沟道效应。
请参阅图1及图4，在本发明的一个实施例中，当执行步骤S20时，具体的，在向衬底10注入漏源离子时，可以通过离子注入机进行漏源离子的注入。在漏源离子注入完成后，可以在衬底10上形成漏源离子层30。漏源离子层30可以位于相邻两个侧墙结构20之间。漏源离子层30的形状可以为长方体形。漏源离子层30可以包括源极结构与漏极结构。每个栅极结构22的两侧都会存在源极结构与漏极结构。
请参阅图5，在本发明的一个实施例中，当执行步骤S30时，具体的，步骤S30可包括如下步骤：
步骤S31、对衬底进行刻蚀处理，以去除初始侧墙结构；
步骤S32、对衬底交替进行沉积处理与紫外光照射处理，以形成氮化硅薄膜；
步骤S33、对源极结构与漏极结构进行激活处理，以扩散源极结构与漏极结构；
步骤S34、对氮化硅薄膜进行刻蚀处理，以形成侧墙结构。
请参阅图1及图5，在本发明的一个实施例中，当执行步骤S31时，具体的，在向衬底10注入漏源离子以在衬底10上形成漏源离子层30后，初始侧墙层23中不可避免的会掺杂部分漏源离子。此时需要对初始侧墙层23进行刻蚀处理，以将掺杂漏源离子的初始侧墙层23去除。
请参阅图1及图5，在本发明的一个实施例中，当执行步骤S32时，具体的，当将初始侧墙层23去除后，此时需要向衬底10的表面沉积SMT（Stress Memorization Technology，应力记忆技术）氮化硅薄膜，以便后续形成新的侧墙结构20。在向衬底10的表面沉积氮化硅薄膜的过程中，可以采用离子体化学气相沉积法进行沉积。使用低氢含量气体源，通过离子体化学气相沉积法向衬底10的表面沉积SMT氮化硅薄膜，能够降低SMT氮化硅薄膜中氢离子的含量。同时，为了能够进一步降低SMT氮化硅薄膜中氢离子的含量，还可以在沉积SMT氮化硅薄膜的过程中加入紫外光照射。沉积SMT氮化硅薄膜时可以采用循环方式进行。例如，沉积过程与紫外光照射过程相互交替。紫外光照射可以打断SMT氮化硅薄膜中的硅氢键（Si-H），进而能够进一步降低SMT氮化硅薄膜中氢离子的含量。其中，在沉积过程中可以使用低氢含量气体源。低氢含量气体源可以包括硅烷、氮气以及氦气。在衬底10的表面沉积SMT氮化硅薄膜时，由于已经去除了初始侧墙层23，可以缩短SMT氮化硅薄膜与多晶硅栅极层222之间的间距，可以缩短SMT氮化硅薄膜与MOS导电沟道之间的间距，从而能够增强SMT工艺向器件沟道传递应力的能力。同时氧化硅层221可以作为SMT氮化硅薄膜与多晶硅栅极层222之间的缓冲材料，能够起到保护多晶硅栅极层222的作用。
请参阅图2及图5，在本发明的一个实施例中，当执行步骤S33时，具体的，在SMT氮化硅薄膜沉积完成后，可以通过退火工艺对漏源离子层30中的漏源离子进行激活处理，以使漏源离子层30中的漏源离子能够进行横向与纵向的扩散，即扩大源极结构与漏极结构的体积。在进行退火工艺的过程中，快速热退火设备可以采用尖峰退火和激光退火以对漏源离子层30进行处理。
请参阅图2及图5，在本发明的一个实施例中，当执行步骤S34时，具体的，在完成漏源离子层30的扩散后，此时需要对SMT氮化硅薄膜进行蚀刻处理，以形成侧墙结构20。可以通过等离子体对SMT氮化硅薄膜进行各项异性刻蚀处理。经过各项异性刻蚀处理后，可以形成侧墙层21。在对SMT氮化硅薄膜刻蚀以形成侧墙结构20后，由于使用低氢含量气体源沉积SMT氮化硅薄膜并经过紫外光照射，能够降低内部的氢离子的含量。侧墙结构20中氢离子的含量低，侧墙结构20与MOS器件中的活性区域的接触界面处的氢离子的含量也会降低，进而能够有效提升MOS器件的可靠性。例如可以降低PMOS的NBTI效应。侧墙结构20没有经历漏源离子的注入过程，因而侧墙结构20内部不会存在损伤，绝缘性能不会受到影响，提高了侧墙结构20的防击穿能力。同时，相邻初始侧墙结构之间的间距小于相邻两个侧墙结构20之间的间距，即相邻两个侧墙结构20之间的间距大于源极结构和/或漏极结构的长度，进而能够调节经过退火工艺处理后的漏源离子层30的分布区域，从而能够有效降低短沟道效应。
请参阅图3及图5，在本发明的一个实施例中，当执行步骤S40时，具体的，当对SMT氮化硅薄膜进行蚀刻处理以生成侧墙结构20后，需要向衬底10的表面形成金属硅化物。可以通过物理气相沉积法向栅极结构22与漏源离子层30的表面沉积金属硅化层40。
请参阅图3及图5，在本发明的一个实施例中，当执行步骤S50与步骤S60时，具体的，当在栅极结构22与漏源离子层30的表面沉积金属硅化层40后，此时需要在侧墙结构20与金属硅化层40上形成接触电极。例如，可以先通过化学气相沉积法在侧墙结构20与金属硅化层40的表面沉积低介电常数的介电层50。介电层50的材质可以为碳化硅和氮化硅的混合物SiCN。之后通过对介电层50进行刻蚀处理，以在每个金属硅化层40的上方形成对应的凹槽，进而使金属硅化层40从介电层50中暴露出来，最后通过向凹槽中填充金属钨，以形成接触电极层60。
综上所述，通过本发明提供的一种半导体结构及其制备方法，通过去除初始侧墙层，并形成新的侧墙层，意想不到的效果是，侧墙层中氢离子的含量低，侧墙层与MOS器件中的活性区域的接触界面处的氢离子的含量也会降低，进而能够有效提升MOS器件的可靠性。同时，侧墙层没有经历漏源离子的注入过程，侧墙层内部不会存在损伤，绝缘性能不会受到影响，提高了侧墙结构的防击穿能力。通过形成具有掺杂浓度梯度的源极结构与漏极结构，改善了MOS器件的热载流子效应。
在本说明书的描述中，参考术语“本实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种半导体结构，其特征在于，包括：
衬底；
栅极结构，形成于所述衬底上；
侧墙结构，形成于所述衬底上，所述侧墙结构包括多个侧墙层，所述侧墙层位于所述栅极结构的外围；以及
源极结构与漏极结构，形成于所述衬底上，所述源极结构与所述漏极结构位于所述侧墙结构的两侧；
其中，相邻两个所述侧墙结构之间的间距大于所述源极结构和/或所述漏极结构的长度。
2.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构包括：
栅氧化层，形成于所述衬底上；
多晶硅栅极层，形成于所述栅氧化层上；以及
多个氧化硅层，形成于所述栅氧化层上，且位于所述多晶硅栅极层的外围。
3.根据权利要求1所述的半导体结构，其特征在于，还包括金属硅化层，所述金属硅化层形成于所述栅极结构、所述源极结构以及所述漏极结构上。
4.根据权利要求3所述的半导体结构，其特征在于，还包括介电层，所述介电层形成于所述金属硅化层与侧墙结构上。
5.根据权利要求4所述的半导体结构，其特征在于，还包括接触电极层，所述接触电极层形成于所述介电层的凹槽中，所述接触电极层与所述金属硅化层相对应。
6.一种半导体结构的制备方法，其特征在于，包括：
对衬底进行沉积处理，以在所述衬底上形成栅极结构；
对所述衬底进行漏源离子注入处理，以在所述衬底上形成源极结构与漏极结构，其中，所述源极结构与所述漏极结构位于所述栅极结构的两侧；
对所述衬底进行沉积处理，以在所述衬底上形成侧墙结构，其中，所述侧墙结构包括多个侧墙层，所述侧墙层位于所述栅极结构的外围，相邻两个所述侧墙结构之间的间距大于所述源极结构和/或所述漏极结构的长度。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述对衬底进行沉积处理，以在所述衬底上形成栅极结构的步骤包括：
对衬底进行沉积处理，以在所述衬底上形成栅极结构与初始侧墙结构，其中，所述初始侧墙结构包括多个初始侧墙层，所述初始侧墙层位于所述栅极结构的外围。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述对所述衬底进行沉积处理，以在所述衬底上形成侧墙结构的步骤包括：
对所述衬底进行刻蚀处理，以去除初始侧墙结构；
对所述衬底交替进行沉积处理与紫外光照射处理，以形成氮化硅薄膜，其中，在沉积过程中使用低氢含量气体源，所述低氢含量气体源包括硅烷、氮气以及氦气；
对所述氮化硅薄膜进行刻蚀处理，以形成侧墙结构。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，在所述对所述衬底交替进行沉积处理与紫外光照射处理，以形成氮化硅薄膜的步骤之后，还包括步骤：
对源极结构与漏极结构进行激活处理，以扩散所述源极结构与所述漏极结构。
10.根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述对所述衬底进行沉积处理，以在所述衬底上形成侧墙结构的步骤之后，还包括步骤：
对所述衬底进行沉积处理，以在所述栅极结构、所述源极结构以及所述漏极结构的表面形成对应的金属硅化层；
对所述衬底进行沉积处理，以在所述金属硅化层与所述侧墙结构的表面形成介电层；
对所述介电层进行刻蚀处理，以形成多个凹槽，并向所述凹槽中填充接触电极层，其中，所述凹槽与所述金属硅化层相对应。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311055742.XA CN116799005B (zh) | 2023-08-22 | 2023-08-22 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311055742.XA CN116799005B (zh) | 2023-08-22 | 2023-08-22 | 一种半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116799005A true CN116799005A (zh) | 2023-09-22 |
| CN116799005B CN116799005B (zh) | 2023-11-28 |
Family
ID=88037608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311055742.XA Active CN116799005B (zh) | 2023-08-22 | 2023-08-22 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116799005B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040001275A (ko) * | 2002-06-27 | 2004-01-07 | 삼성전자주식회사 | 샐리사이드 형성 공정을 포함하는 반도체 소자의 제조방법 |
| US6740605B1 (en) * | 2003-05-05 | 2004-05-25 | Advanced Micro Devices, Inc. | Process for reducing hydrogen contamination in dielectric materials in memory devices |
| US20060065914A1 (en) * | 2004-09-29 | 2006-03-30 | International Business Machines Corporation | Structure and method for making strained channel field effect transistor using sacrificial spacer |
| US20070057324A1 (en) * | 2005-09-13 | 2007-03-15 | Tews Helmut H | Strained semiconductor device and method of making the same |
| US20090065817A1 (en) * | 2007-09-10 | 2009-03-12 | International Business Machines Corporation | Dielectric spacer removal |
| US7897468B1 (en) * | 2009-09-10 | 2011-03-01 | International Business Machines Corporation | Device having self-aligned double gate formed by backside engineering, and device having super-steep retrograded island |
| CN102087981A (zh) * | 2009-12-03 | 2011-06-08 | 无锡华润上华半导体有限公司 | Mos晶体管的制作方法 |
| US20120119268A1 (en) * | 2010-01-21 | 2012-05-17 | Fudan University | Mixed Junction Source/Drain Field-Effect-Transistor and Method of Making the Same |
| CN103325687A (zh) * | 2013-05-28 | 2013-09-25 | 上海宏力半导体制造有限公司 | 晶体管的形成方法 |
| CN105551958A (zh) * | 2014-10-30 | 2016-05-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US9899515B1 (en) * | 2016-10-31 | 2018-02-20 | International Business Machines Corporation | Fabrication of a pair of vertical fin field effect transistors having a merged top source/drain |
| CN112750703A (zh) * | 2019-10-31 | 2021-05-04 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管器件及其形成方法 |
| US20220029011A1 (en) * | 2020-07-22 | 2022-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device and Method of Manufacture |
| CN115020232A (zh) * | 2022-04-26 | 2022-09-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN115295494A (zh) * | 2022-10-08 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
-
2023
- 2023-08-22 CN CN202311055742.XA patent/CN116799005B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040001275A (ko) * | 2002-06-27 | 2004-01-07 | 삼성전자주식회사 | 샐리사이드 형성 공정을 포함하는 반도체 소자의 제조방법 |
| US6740605B1 (en) * | 2003-05-05 | 2004-05-25 | Advanced Micro Devices, Inc. | Process for reducing hydrogen contamination in dielectric materials in memory devices |
| US20060065914A1 (en) * | 2004-09-29 | 2006-03-30 | International Business Machines Corporation | Structure and method for making strained channel field effect transistor using sacrificial spacer |
| US20070057324A1 (en) * | 2005-09-13 | 2007-03-15 | Tews Helmut H | Strained semiconductor device and method of making the same |
| US20090065817A1 (en) * | 2007-09-10 | 2009-03-12 | International Business Machines Corporation | Dielectric spacer removal |
| US7897468B1 (en) * | 2009-09-10 | 2011-03-01 | International Business Machines Corporation | Device having self-aligned double gate formed by backside engineering, and device having super-steep retrograded island |
| CN102087981A (zh) * | 2009-12-03 | 2011-06-08 | 无锡华润上华半导体有限公司 | Mos晶体管的制作方法 |
| US20120119268A1 (en) * | 2010-01-21 | 2012-05-17 | Fudan University | Mixed Junction Source/Drain Field-Effect-Transistor and Method of Making the Same |
| CN103325687A (zh) * | 2013-05-28 | 2013-09-25 | 上海宏力半导体制造有限公司 | 晶体管的形成方法 |
| CN105551958A (zh) * | 2014-10-30 | 2016-05-04 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US9899515B1 (en) * | 2016-10-31 | 2018-02-20 | International Business Machines Corporation | Fabrication of a pair of vertical fin field effect transistors having a merged top source/drain |
| CN112750703A (zh) * | 2019-10-31 | 2021-05-04 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管器件及其形成方法 |
| US20220029011A1 (en) * | 2020-07-22 | 2022-01-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device and Method of Manufacture |
| CN115020232A (zh) * | 2022-04-26 | 2022-09-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN115295494A (zh) * | 2022-10-08 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116799005B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585295A (en) | Method for forming inverse-T gate lightly-doped drain (ITLDD) device | |
| US7235153B2 (en) | System for removal of a spacer | |
| KR20010004720A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR20040105194A (ko) | 플래시 메모리 소자의 제조 방법 | |
| CN103066127B (zh) | 半导体器件及其方法 | |
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| CN104465486B (zh) | 半导体器件的形成方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| KR100818433B1 (ko) | 완전 실리사이드 게이트 구조를 갖는 모스 트랜지스터 및그 제조 방법 | |
| CN106328707A (zh) | 晶体管及其制作方法 | |
| US9881840B2 (en) | Method of fabricating gate electrode using a treated hard mask | |
| CN116799005B (zh) | 一种半导体结构及其制备方法 | |
| KR20030049441A (ko) | 반도체 소자의 제조방법 | |
| CN113380624A (zh) | 一种半导体器件及其制造方法 | |
| CN109427540B (zh) | 半导体器件及其形成方法 | |
| KR100499630B1 (ko) | 반도체소자의 제조방법 | |
| KR100593752B1 (ko) | 불순물들이 제거된 실리콘 질화막을 구비하는 반도체소자의 제조방법 | |
| JPH0927620A (ja) | 半導体素子の形成方法およびその方法により形成されたｍｉｓｆｅｔ | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| TWI278920B (en) | Method of manufacturing a semiconductor device | |
| US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
| TWI226088B (en) | Method of manufacturing metal-oxide-semiconductor transistor | |
| KR100691937B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100487641B1 (ko) | 반도체소자의 제조방법 | |
| CN117410235A (zh) | 一种基于多层应力记忆技术的cmos器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |