CN1316587C - 结绝缘有源组件的形成方法 - Google Patents

结绝缘有源组件的形成方法 Download PDF

Info

Publication number
CN1316587C
CN1316587C CNB031585663A CN03158566A CN1316587C CN 1316587 C CN1316587 C CN 1316587C CN B031585663 A CNB031585663 A CN B031585663A CN 03158566 A CN03158566 A CN 03158566A CN 1316587 C CN1316587 C CN 1316587C
Authority
CN
China
Prior art keywords
grid structure
substrate
junction isolation
formation method
reflective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031585663A
Other languages
English (en)
Other versions
CN1599051A (zh
Inventor
王俊淇
苏俊联
吕文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB031585663A priority Critical patent/CN1316587C/zh
Publication of CN1599051A publication Critical patent/CN1599051A/zh
Application granted granted Critical
Publication of CN1316587C publication Critical patent/CN1316587C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明提供一种结绝缘有源组件的形成方法。提供一半导体基底，其上具有多个预定的有源区，并且在任两个有源区之间具有至少一个预定的隔离区；形成第一栅极结构在有源区的部分基底上，并且形成第二栅极结构在隔离区的基底上；形成第一离子掺杂区在第一、第二栅极结构两侧的基底内；形成抗反射膜在基底与第一、第二栅极结构上；各向异性的去除部分抗反射膜而露出第二栅极结构；去除第二栅极结构而露出基底表面；形成第二离子掺杂区在隔离区的基底中；去除抗反射膜。本发明的方法能提高产品的可靠度，降低成本。

Description

结绝缘有源组件的形成方法
技术领域
本发明涉及半导体集成电路工艺，特别是涉及一种结绝缘有源组件的形成方法。
背景技术
在集成电路装置中，都会包括互相隔离的有源组件。因此，组件隔离工艺就成为半导体工艺中的重要部分。
浅沟渠隔离(shallow trench isolation，STI)或深沟渠隔离已经经常应用于组件隔离工艺中。其制造方式先利用干蚀刻法去除部分硅基底而形成沟渠，然后再利用沉积法将介电材料填入沟渠中，然后再利用例如是化学机械研磨法将沟渠表面的轮廓平坦化。
由于上述沟渠工艺需要蚀刻工艺、沉积填充工艺以及平坦化工艺，因此会有许多缺点。例如，该沟渠工艺相当复杂且成本高、在沉积过程中容易产生空孔(voids)在沟渠中，以及无可避免地在挖洞工艺中会产生例如是断层(dislocation)的结晶缺陷(defects)。这些都会严重地影响组件的可靠度与优良。
发明内容
有鉴于此，本发明的目的在于提供一种形成结绝缘区的方法。
本发明的另一目的在于提供一种结绝缘有源组件的形成方法。
根据该目的，本发明提供一种结绝缘有源组件的形成方法，包括下列步骤：提供一半导体基底，该基底上具有多个预定的有源区，并且在任两个有源区之间具有至少一个预定的隔离区；形成第一栅极结构在所述有源区的部分所述基底上，并且形成第二栅极结构在该隔离区的所述基底上；形成第一离子掺杂区在所述第一、第二栅极结构两侧的该基底内；形成抗反射膜在该基底与所述第一、第二栅极结构上；形成光阻图案在所述有源区之抗反射膜上；以该光阻图案为掩模，各向异性蚀刻去除部分该抗反射膜而露出该第二栅极结构；以该光阻图案及剩余之该抗反射膜为掩模，各向异性的蚀刻去除该第二栅极结构而露出该基底表面；形成第二离子掺杂区在该隔离区的该基底中；去除该光阻图案；以及去除剩余的该抗反射膜。
根据本发明的结绝缘有源组件的形成方法，具有以下优点：
由于本发明不必有挖洞等等工艺，故能有效避免在基底中产生空孔缺陷，因而能提高产品的可靠度。
本发明利用栅极结构的自我对准来同时定义出有源区和隔离区，故使得工艺较简单，而能降低成本。
以下结合附图以及较佳实施方式，更详细地说明本发明。
附图说明
图1-图6为根据本发明较佳实施例的工艺剖面图。
具体实施方式
以下利用图1～6所示的工艺剖面图以说明本发明实施例。
首先，如图1所示，其提供例如是硅的半导体基底100，该基底100上具有多个预定的有源区(active areas)110，并且在任两个有源区110之间具有至少一个预定的隔离区(an isolation area)120。
在图1中，形成第一栅极结构130在所述有源区110的部分所述基底100上，并且形成第二栅极结构140在该隔离区120的该基底100上。在此举一例说明形成所述第一、第二栅极结构130、140的工艺，首先利用热氧化法或沉积法形成例如是SiO2层的绝缘层(图中未有显示)在该基底100上，然后再利用沉积法形成例如是多晶硅层的导电层(图中未有所示)在该绝缘层上。接着，经由微影蚀刻程序，各向异性的蚀刻去除部分该导电层与该绝缘层而形成栅极层132与栅极氧化层131在有源区110与隔离区120的该基底100上。也就是说，所述第一、第二栅极结构130、140可以同时地形成于基底100上。还有这里要特别说明的是，该第二栅极结构140用作是虚置栅极结构(dummy gate structure)，其原因是该第二栅极结构140在将来的工艺中会被去除。
在图1中，利用离子注入程序，形成第一离子掺杂区150在所述第一、第二栅极结构130、140两侧的基底100内。其中，该第一离子掺杂区150用作是源/漏极。如此，具有第一栅极结构130与第一离子掺杂区150的有源组件(active element)就形成了。
其次，如图2所示，例如使用涂覆法(coating)形成底部抗反射膜(bottom anti-reflection layer)210在该基底100与所述第一、第二栅极结构130、140上。其中，该抗反射膜210可以是有机层，例如由Shipley公司所生产的AR2有机材料。
在图2中，形成光阻图案220在所述有源区110的底部抗反射膜210上，然后以该光阻图案220为掩模(mask)，各向异性的蚀刻去除部分该抗反射膜210而露出该第二栅极结构140的顶部表面，如图3所示。其中，此步骤的各向异性的蚀刻工艺所采用的蚀刻气体例如是HBr和O2。
其次，如图4所示，以该光阻图案220及剩余的该底部抗反射膜210为掩模(mask)，各向异性的蚀刻去除该第二栅极结构140而露出该基底100表面。其中，该步骤的各向异性蚀刻工艺所采用的蚀刻气体例如是CCl4、HBr和O2。
其次，如图5所示，以该光阻图案220及剩余的该底部抗反射膜210为掩模(mask)，例如利用离子注入程序510，形成第二离子掺杂区520在该隔离区120的基底100中。其中该离子注入程序510的工艺条件例如是40～80KeV，离子剂量浓度是1E18～1E19atom/cm2。
这里要特别说明的是，当该第一离子掺杂区150注入N型离子时，则该第二离子掺杂区520注入P型离子。反之，当该第一离子掺杂区150注入P型离子，则该第二离子掺杂区520注入N型离子。其中，N型离子例如是磷离子或砷离子，P型离子例如是硼离子。因此，根据上述工艺，该第二离子掺杂区520用当是结绝缘有源组件的P-N结绝缘区(P-Njunction isolation region)。
其次，如图6所示，利用干蚀刻或湿蚀刻法，去除该光阻图案220。然后，利用干蚀刻或湿蚀刻法，再去除该底部抗反射膜210。
本发明的工艺特征在于：利用形成栅极结构的自我对准(self-alignment)来定义出有源区和隔离区，其中位于隔离区的栅极结构为虚置栅极结构；然后除去虚置栅极结构之后，再注入离子在隔离区的基底中而形成结绝缘区。
因此，本发明的优点至少有：
(1)比较已知的沟渠隔离工艺，由于本发明不必有挖洞等等工艺，故能有效避免在基底中产生空孔缺陷，因而能提高产品的可靠度。
(2)比较已知的沟渠隔离工艺，本发明利用栅极结构的自我对准(self-alignment)来同时定义出有源区和隔离区，故使得工艺较简单，而能降低成本。
虽然本发明以较佳实施例揭露如上，然而其并非用以限定本发明，任何熟悉该技术的本领域的普通技术人员，在不脱离本发明的精神和范围内，所作的更动与润饰，均应包含在本发明的权利要求书要求保护的范围之内。

Claims (13)

1.一种结绝缘有源组件的形成方法，其特征在于，包括下列步骤：
提供一半导体基底，该基底上具有多个预定的有源区，并且在任两个有源区之间具有至少一个预定的隔离区；
形成第一栅极结构在所述有源区的部分所述基底上，并且形成第二栅极结构在所述隔离区的所述基底上；
形成第一离子掺杂区在所述第一、第二栅极结构两侧的所述基底内；
形成抗反射膜在该基底与所述第一、第二栅极结构上；
各向异性的去除部分该抗反射膜而露出该第二栅极结构；
去除该第二栅极结构而露出该基底表面；
形成第二离子掺杂区在该隔离区的该基底中；以及
去除该抗反射膜。
2.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第一栅极结构与该第二栅极结构为同时形成。
3.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第二栅极结构用作虚置栅极结构。
4.如权利要求2所述的结绝缘有源组件的形成方法，其特征在于，形成该第一栅极结构与该第二栅极结构的方法包括下列步骤：
形成绝缘层在该基底上；
形成导电层在该绝缘层上；以及
各向异性的去除部分该导电层与部分该绝缘层，而形成栅极层与栅极绝缘层在该基底上。
5.如权利要求4所述的结绝缘有源组件的形成方法，其特征在于，该绝缘层包括二氧化硅。
6.如权利要求4所述的结绝缘有源组件的形成方法，其特征在于，该导电层包括多晶硅。
7.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第一离子掺杂区注入N型离子，且该第二离子掺杂区注入P型离子。
8.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该第一离子掺杂区注入P型离子，且该第二离子掺杂区注入N型离子。
9.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，该抗反射膜包括有机物。
10.如权利要求1所述的结绝缘有源组件的形成方法，其特征在于，其中形成抗反射膜的步骤之后，还包括：
形成光阻图案在所述有源区的抗反射膜上。
11.如权利要求10所述的结绝缘有源组件的形成方法，其特征在于，其中各向异性的去除部分该抗反射膜而露出该第二栅极结构的步骤还包括：
以该光阻图案为掩模，各向异性的蚀刻去除部分该抗反射膜而露出该第二栅极结构。
12.如权利要求11所述的结绝缘有源组件的形成方法，其特征在于，其中去除该第二栅极结构而露出该基底表面的步骤还包括：
以该光阻图案及剩余的该抗反射膜为掩模，各向异性的蚀刻去除该第二栅极结构而露出该基底表面。
13.如权利要求12所述的结绝缘有源组件的形成方法，其特征在于，其中去除该抗反射膜的步骤前，还包括：
去除该光阻图案。
CNB031585663A 2003-09-19 2003-09-19 结绝缘有源组件的形成方法 Expired - Fee Related CN1316587C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031585663A CN1316587C (zh) 2003-09-19 2003-09-19 结绝缘有源组件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031585663A CN1316587C (zh) 2003-09-19 2003-09-19 结绝缘有源组件的形成方法

Publications (2)

Publication Number Publication Date
CN1599051A CN1599051A (zh) 2005-03-23
CN1316587C true CN1316587C (zh) 2007-05-16

Family

ID=34660498

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031585663A Expired - Fee Related CN1316587C (zh) 2003-09-19 2003-09-19 结绝缘有源组件的形成方法

Country Status (1)

Country Link
CN (1) CN1316587C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882574B (zh) * 2009-05-06 2011-10-26 中芯国际集成电路制造(北京)有限公司 半导体制造工艺流程中掺杂栅极和漏、源极的方法
US9263272B2 (en) * 2012-04-24 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Gate electrodes with notches and methods for forming the same
US9257463B2 (en) * 2012-05-31 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned implantation process for forming junction isolation regions
US9355888B2 (en) * 2012-10-01 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Implant isolated devices and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096135A (zh) * 1993-03-03 1994-12-07 松下电器产业株式会社 半导体器件及其制造方法
US20020050615A1 (en) * 2000-10-27 2002-05-02 Ming-Dou Ker Low-voltage-triggered electrostatic discharge protection device and relevant circuitry
US6514827B2 (en) * 2000-12-29 2003-02-04 Hynix Semiconductor Inc. Method for fabricating a dual metal gate for a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096135A (zh) * 1993-03-03 1994-12-07 松下电器产业株式会社 半导体器件及其制造方法
US20020050615A1 (en) * 2000-10-27 2002-05-02 Ming-Dou Ker Low-voltage-triggered electrostatic discharge protection device and relevant circuitry
US6514827B2 (en) * 2000-12-29 2003-02-04 Hynix Semiconductor Inc. Method for fabricating a dual metal gate for a semiconductor device

Also Published As

Publication number Publication date
CN1599051A (zh) 2005-03-23

Similar Documents

Publication Publication Date Title
EP0442718B1 (en) Method of manufacturing semiconductor device
JP3095848B2 (ja) 工程内集積回路上に二酸化シリコンの仮設構造を創設および除去する方法ならびに集積回路の製造方法
US20070212874A1 (en) Method for filling shallow isolation trenches and other recesses during the formation of a semiconductor device and electronic systems including the semiconductor device
JPH05102296A (ja) 集積回路において平坦化した浅いトレンチ分離を製造する方法及びそれにより製造された構成体
US6962862B2 (en) Manufacturing method of semiconductor device
CN1316587C (zh) 结绝缘有源组件的形成方法
US6740571B2 (en) Method of etching a dielectric material in the presence of polysilicon
US6812149B1 (en) Method of forming junction isolation to isolate active elements
KR100244271B1 (ko) 반도체소자 구조 및 제조방법
KR100592705B1 (ko) 자기 정렬 바이폴라 트랜지스터 형성 방법
CN102468239A (zh) 半导体器件的制作方法
KR19980027682A (ko) 반도체 기판 및 그 제조 방법
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
KR930006144B1 (ko) 반도체 장치 및 방법
KR100707538B1 (ko) 반도체 소자의 제조방법
KR101211685B1 (ko) 반도체장치 제조 방법
CN1240122C (zh) 应用于系统芯片的半导体器件的制造方法
KR20070075092A (ko) 플래시 메모리 소자의 제조방법
KR0126116B1 (ko) 에스램 소자 제조 방법
KR100403317B1 (ko) 반도체소자의 제조방법
KR20100005609A (ko) 리세스 게이트를 갖는 반도체 장치 제조 방법
KR0169599B1 (ko) 반도체소자 및 그 제조방법
KR20040059998A (ko) 반도체 장치의 소자 분리막 형성방법
KR100277885B1 (ko) 불휘발성메모리소자및그제조방법
KR100456579B1 (ko) 마스크 롬 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20190919