JP3095848B2 - 工程内集積回路上に二酸化シリコンの仮設構造を創設および除去する方法ならびに集積回路の製造方法 - Google Patents

工程内集積回路上に二酸化シリコンの仮設構造を創設および除去する方法ならびに集積回路の製造方法

Info

Publication number
JP3095848B2
JP3095848B2 JP03361106A JP36110691A JP3095848B2 JP 3095848 B2 JP3095848 B2 JP 3095848B2 JP 03361106 A JP03361106 A JP 03361106A JP 36110691 A JP36110691 A JP 36110691A JP 3095848 B2 JP3095848 B2 JP 3095848B2
Authority
JP
Japan
Prior art keywords
silicon dioxide
integrated circuit
teos
ozone
temporary structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03361106A
Other languages
English (en)
Other versions
JPH05160117A (ja
Inventor
デイビッド・エイ・キャセイ
マーク・イー・タトル
ロジャー・アール・リー
タイラー・エイ・ロウリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH05160117A publication Critical patent/JPH05160117A/ja
Application granted granted Critical
Publication of JP3095848B2 publication Critical patent/JP3095848B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604Deposition from a gas or vapour
    • H01L21/31608Deposition of SiO2
    • H01L21/31612Deposition of SiO2 on a silicon body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の分野】この発明は集積回路技術に関し、特に、
回路製作時に使い捨て可能のスペーサ創設する方法す
なわち工程内集積回路上の仮設二酸化シリコン構造を創
設および除去する方法ならびに集積回路を製造する方法
関する。
【0002】
【発明の背景】半導体の製作中に、仮設構造、とくに使
い捨ての側壁スペーサを使用する方式は、比較的によく
知られている。定義上、使い捨て側壁スペーサは、永久
回路構造が創設される材料よりはるかに早い速度でエッ
チングできる材料より創設される。特殊な製造段階の間
に一時的にのみスペーサを必要とし、後にこの存在が次
の製造段階で支障となったり装置性能を損ねたりする場
合には、通常使い捨て可能な側壁スペーサの利用が要求
される。IBM社のプロセス技術者は、既存の半導体構
造に損傷を与えないで、有機溶剤を用いて簡単に溶解で
る使い捨て可能な側壁構造を得るのに、通常有機高分
子材料を使用している。W.J.Cote他に対し発明
の名称「有機側壁構造の画定方法」について賦与され
た、米国特許第4,838,991号および、「サブマ
イクロメータ領域の寸法をした構造の製造方法」と題す
る発明に対しH.J.Trum pp他に与えられた米
国特許第4,502,914号何れもこのプロセス技
術の実施例を開示している。側壁スペーサは、通例、集
積回路製作時に、MOSFETゲートの縁部からソース
ドレイン注入物を片寄らせる目的で頻繁に使用され
る。このソース/ドレイン注入段階後、通常、側壁ス
ペーサは創設状態のまま残されるが、この側壁スペーサ
を部分的か、完全かのどちらかに使い捨て可能にするた
め説得力に富む理由が存在する。以下に部分的または完
全に使い捨て可能な側壁スペーサを利用した一組の方
について概説する。
【0003】発明の名称「1つのマスクレベルと分別酸
を利用した軽度ドープ化ドレイン形成を目的とした着
脱可能の側壁スペーサ」と題する申請に対し、S.J.
Consentino他に賦与された米国特許第4,7
45,086号中には、CVDタングステンまたはポリ
シリコン製の完全使い捨て可能な側壁スペーサを利用し
た、高度ドープ化ソース/ドレイン注入物を片寄らせる
方法が記載されている。この使い捨て可能スペーサを除
去したのちに軽度ドープ化ソース/ドレイン注入物が実
行される
【0004】いまだかつてないほど大きな回路密度を追
求する場合には、プロセス技術者は一部使い捨て可能な
スペーサを利用するのを決定してもよい。たとえば、積
重ねセル設計を要件とするDRAMプロセスの場合、
入用ブロックとして部分的に使い捨て可能なスペーサ
利用したのち、当該スペーサの使い捨て部分を取外し、
隣接のワードライン間の埋込コンタクト開口部の大きさ
を増すと好都合である。部分的に使い捨て可能なスペー
サの使い捨て部分は、使い捨て不可の部分より、一層早
くエッチングされるため、前者部分が除去された時点で
も後者部分はそのままの状態を保つ。使い捨て不可の
分は、個別の記憶セル内部の積層容量性素子からワード
ライン側壁を絶縁する役割を果たす。図1〜7はこのプ
ロセス 表例を示す。
【0005】図1を参照すると、工程内シリコンウエハ
部分上に一対の隣接ワードラインが創設されている。最
左端のワードライン11は、ゲート酸化物層13により
基板12と絶縁され、一方、最右端のワードライン14
は、フィールド酸化物領域15により、基板12と絶縁
状態にある。第一注入スペーサ層16はウエハ表面上に
ブランケット堆積し、これにつづいてりんを注入し、軽
度ドープ化されたソース領域,ドレイン領域17が創設
された。第一注入スペーサ層16は、TEOS−CVD
酸化物,湿式または乾式熱成長酸化物,シランCVD
酸化物、その他多種多様の従来型酸化物、または窒化
リコン等の別種絶縁材料の何れであってもよい。
【0006】次に図2を参照すると、第二注入スペーサ
層21がウエハ面上にブランケット堆積されている。
【0007】次に図3によれば、第一注入スペーサ層1
6と第二注入スペーサ層21とを異方性エッチングし
て、最左端ワードライン11と最右端ワードライン14
間の基板12領域を露出させる。これら2つの注入スペ
ーサ層のうち、第一注入スペーサ残部31と第二注入
スペーサ残部32とだけが残留する。ここで砒素を
入して重度にドープ化させたソース、ドレイン領域33
を形成させる。ここで、露出基板領域34の幅長がきわ
めて狭いことに気づくはずである。基板中のこの接合領
域に対しては、必ず埋込みコンタクトが作製される。露
基板領域34は狭小なことから、基板に対して良好な
コンタクトがされるべきである場合は、拡幅しなければ
ならない。
【0008】つぎに図4を参照すると、第二注入スペー
サ層残部32が取外され、第一注入スペーサ層残部31
そのまま残留状態にあるのが分かる。基板絶縁層41
堆積がこれにつづくが、この基板絶縁層41の機能は
非埋込みコンタクト領域の基板続けて堆積される導電
層とを絶縁することにある。
【0009】つぎに図5によれば、基板絶縁層41を最
左端ワードライン11と最右端ワードライン14間の
12領域部分が再度露出される程度にエッチングす
る。基板絶縁層41は第二注入スペーサ層21に比し薄
層であるため、再度露出の基板部分は重度ドープ化ソー
ス/ドレイン注入物に先行して露出した部分より一層拡
幅されている。
【0010】最後に図6によると、埋込コンタクト導電
層61はウエハ面上にブランケット堆積される。導電層
61は結局パターン化され、この層が記憶節点プレート
またはDRAMセルコンデンサー用のデジットライン
役割を果たす
【0011】第一注入スペーサ層16およびフィールド
酸化領域15のいかなる露出部をも著しくエッチング
ることなく、第二注入スペーサ層21は除去可能でなけ
ればならないという要求のために上記方法は重要であ
。理想的な使い捨て可能な構造材料は、種々の特性を
持つべきであり、第一に、除去プロセスの際露出され
る可能性がある他のいかなる永久構造をいためることな
く容易に除去可能であるべきであり、第二に、高度に整
合性のある方法で堆積すべきであり、第三に、十分緻密
であって注入ブロックとして役立つべきであり、第四
に、異方性と等方性の双方でエッチング可能であるべき
であり、第五に、回路構成部分から少量程度が除去でき
ぬ場合でも、短絡を生じたり接合部を傷つけたりしない
絶縁材料であるべきである。
【0012】従来のプロセスで採用している使い捨て
能な構造材料は、理想に程遠いと言える。使い捨て可能
構造向けにCVDタングステンまたはCVDポリシリ
コンを利用したとすると、当該材完全な除去を達成
することはできないことから、回路中短絡を生ずる
それがある。窒化シリコンを含む別種材料も使い捨て
能なスペーサ材料として使われているが、既存の別種構
造に目立った損傷を与えないで、必ずしも完全な除去を
行うことはできない
【0013】必要とされるものは、絶縁体であって、高
度に整合性のある方法で堆積でき、二酸化シリコンから
構成されるものを含む永久半導体構造に目立った影響
与えることなく、急速に除去できる仮設構造材料であ
【0014】
【発明の要約】この発明は、工程内半導体回路上に使い
捨て可能の二酸化シリコン構造を創設させ、この材料
もはや不要か望ましくない場合に、既存の永久構造
来型の二酸化シリコンから構成されたものを含む)を
著にエッチングすることなく、当該構造を除去する方法
構成する
【0015】まず、化学蒸着により二酸化シリコン層を
堆積するが、この場合オゾンリッチの(O3 約8重量
%)酸素ガスとテトラエチル−オルソシリケート(TE
OS)ガスとを堆積反応室中約400℃の温度下で混合
する。この種の二酸化シリコン(以後、オゾン−TEO
S酸化物という)は、ある特異な特徴がある。第一に、
の酸化物は希弗化水素酸液(1:100)にきわめて
早く溶解する。第二に、この酸化物は高程度の整合性を
もって堆積する。第三に、このものは十分緻密であり、
有効な注入ブロック材料として機能する。第四に、こ
材料は比較的低コストで堆積できる。第五に、この酸化
物は異方性,等方性いずれのエッチングによっても絶縁
構造を創設する。ここで仮定されることは、希弗化水素
酸への急速なオゾン−TEOS酸化物の溶解作用は、そ
の内部にヒドロキシル基を含むこと、多孔性の大なる
ことに関連づけることができる点である。
【0016】このプロセスの目的のために、従来方式の
二酸化シリコンは、オゾンリッチの酸素ガスとTEOS
ガスとの混合方式以外の現在公知のすべての方法で形成
れるものと定める。この中にはCVD技術を用いて
長した二酸化シリコン(すなわち、TEOS酸化物およ
び亜酸化窒素またはシランから成長した酸化物)および
乾燥または湿潤条件下で熱成長される二酸化シリコン
含まれる。
【0017】その整合堆積性がすぐれていることから、
オゾン−TEOS酸化物は、半導体回路構成内の永久構
造を創設するのに目下使われている。しかし、その乾燥
特性を考えれば、堆積を終えたのちひきつづきオゾン−
TEOS酸化物層をアニール処理して、材料を緻密化
、その乾燥特性を除く必要がある。もし永久構造材料
に対して非アニール処理のオゾン−TEOS酸化物を使
用するならば、この材料物質が水分吸収・放出を反復
することにより、次のプロセス反応段階において支障と
なり、とりわけアルミニウム等の金属が含まれると、上
記作用に加えてまたは完成回路中で重大な腐食問題を発
生することがある。この方法の発明者の測定によれば、
オゾン−TEOSが希弗化水素酸溶液中で示す溶蝕速度
は、従来型二酸化シリコンの溶蝕速度より100倍まで
高められることから、この材料物質は使い捨て可能なス
ペーサ、一部使い捨て可能なスペーサ、およびシリコン
半導体回路製作時に使われる別種構造として最適と言
う。この同一のオゾン−TEOS層はまた、その有効性
に役立てられた後、仮設構造をエッチング除去し、一方
永久構造をフォトレジストを用いて保護することによ
り、仮設構造と永久構造の両方を創設するために使用で
きる。この保護フォトレジスト物質を除いたのち、永久
造を含むオゾン−TEOS酸化物はアニール操作すれ
ばよい。
【0018】
【発明の好ましい実施例】先に先行技術との比較説明で
記載した図1〜6を参照して、本発明の方法を説明す
る。図1によれば、工程内のシリコンウエハ部分に、一
対の隣接ワードラインが創設されている。この両ワード
ラインは導電性ストリップに相当し、これにより回路内
の特定位置で電界効果トランジスタゲートが形成される
が、酸化物層直下にあるドープ化ポリシリコン構成の二
薄板層をパターン化する。最左端ワードライン11は、
ゲート酸化物層13により、基板12と絶縁されてお
り、一方最右端ワードライン14は、電界酸化物部分1
5により基板12と絶縁された構成である。ここで従来
型二酸化シリコン使用の第一注入スペーサ層16を構成
させる。この層は露出状態の単結晶シリコン面および多
結晶シリコン面(すなわち、基板12の露出部分と最左
端ワードライン11および最右端ワードライン14の縁
)上に、化学蒸着(たとえばTEOS酸化物)により
ブランケット堆積するか、熱成長するかのいずれかでよ
。第一注入スペーサ層16を創設したのち、りんを用
いてブランケット注入を行い軽度ドープ化ソース領域,
ドレイン領域17を形成させる。
【0019】図2を参照すると、オゾン−TEOS二酸
シリコン構成の第二注入スペーサ層21が、ウエハ
上ブランケット堆積されているのが分かる。
【0020】ここで図3を参照すると、第一注入スペー
層16と第二注入スペーサ層21とがプラズマ反応装
置中で異方性エッチングされ、最左端ワードライン1
1、最右端ワードライン14間の基板12が露出されて
いるのが分かる。上記二組の注入スペーサ層の中、第一
注入スペーサ残部31および第二注入スペーサ残部32
のみがそのまま残留している。ここで砒素を注入して
12内に重度ドープ化ソースおよびドレイン拡散領域
33を形成させる。露出した基板領域34の幅長がきわ
めて狭められているのが分かる。基板内部のこの接合部
には埋込コンタクトが作製されなければならない。露出
した基板領域34の幅が狭いため、基板とのコンタクト
をよくするには、この幅を拡げる必要がある。
【0021】ここで図4を参照すると、オゾン−TEO
S酸化物構成の第二注入スペーサ残部32が希弗化水素
酸溶液(水と酸との混合割合は容積比で約4:1〜10
00:1)で除去され、いずれも従来方式の酸化物から
成る第一注入スペーサ残部31とフィールド酸化物領域
15とが実質的に元のまま残っているのが分かる。これ
に続けて従来酸化物による基板絶縁層41を堆積し、
その機能は非埋込みコンタクト領域中の基板と連続堆積
した導電層とを絶縁することである。次に図5を参照す
ると、基板絶縁層41がコンタクトエッチング用フォト
マスク51で遮蔽され、最左端ワードライン11、最右
端ワードライン14間の基板12領域が再度露出される
程度まで異方性エッチングされている。
【0022】最後に図6を参照すると、コンタクトエッ
チング用フォトマスク51を剥離後、ウエハ面上に埋込
コンタクト用導電層61がブランケット堆積されてい
る。最終的には、導電層61がパターン化され、DRA
Mセルコンデンサー用の記憶節点プレートつまりデジッ
トラインとしての役割を果すことになる。
【0023】ここでは本発明方法の一実施例を示したに
過ぎぬが、半導体製作当業者であれば、前記請求の範囲
で示すごとく、方法の趣旨と範囲を逸脱することなく、
この例に対する変型,修正が可能であることは容易に理
解されるはずである。
【図面の簡単な説明】
【図1】 DRAMアレイの一対の隣接したワードライ
ンを示す工程内半導体ウエハ部分の断面図であり、第一
注入スペーサ層のブランケット堆積とりん注入とを続け
る製造工程を済ませたものである。
【図2】 第二注入スペーサ層のブランケット堆積を行
ったのちの図1の工程内ウエハ部分の断面図である。
【図3】 第一注入スペーサ層と第二注入スペーサ層の
異方性エッチングと砒素を注入した後の、図2の工程内
ウエハ部分の断面図である。
【図4】 第二注入スペーサ層残部を除去し、基板絶縁
をブランケット堆積したのちの図3の工程内ウエハ
分の断面図である。
【図5】 既設の酸化物層を異方性エッチングして、埋
コンタクト領域中の基板を露出させたのちの図4の工
程内ウエハ部分の断面図である。
【図6】 埋込コンタクト導電層にブランケット堆積
行った後の図5の工程内ウエハ部分の断面図である。
【符号の説明】
11 最左端ワードライン(導電板) 12 基板 13 ゲート酸化物層 14 最右端ワードライン(導電板) 15 使用酸化物領域 16 第一注入スペーサ層(永久構造) 17 ドレイン領域 21 第二注入スペーサ層(O3 −TEOS−SiO2
層) 31 第一注入スペーサ層残部(永久構造) 32 第二注入スペーサ層残部(仮設構造) 33 ドープ化ソース領域およびドレイン拡散領域
板拡散領域) 34 露出基板領域 41 基板絶縁層 51 コンタクト部エッチングフォトマスク 61 埋込コンタクト導電層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 (72)発明者 マーク・イー・タトル アメリカ合衆国、83712−6661 アイダ ホ州、ボイーズ、テーブルロック・ロー ド 1998 (72)発明者 ロジャー・アール・リー アメリカ合衆国、83706−5255 アイダ ホ州、ボイーズ、レインドロップ・ドラ イブ 3351 (72)発明者 タイラー・エイ・ロウリー アメリカ合衆国、83712 アイダホ州、 ボイーズ、イースト・プラトウ 2599 (56)参考文献 特開 平2−161733(JP,A) 特開 平2−79461(JP,A) 特開 平3−297146(JP,A) 特開 平3−274733(JP,A) Extended Abstract s of the 19th Confe rence on Solid Sta te Devices and Mat erials,Tokyo,1987,p. 447−450 電気化学および工業物理化学,Vo l.56,No.7(1988)p.527−532 (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 H01L 29/78

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項1】 オゾンリッチの酸素ガスとTEOSガス
    とを混合する以外の方法により形成された二酸化シリコ
    ンの露出状態にある永久構造には最小限の影響しか及ぼ
    さない工程内集積回路上に二酸化シリコンの仮設構造を
    創設および除去する方法であって、 a)上記工程内集積回路上部に化学蒸着を用いて、オゾ
    ン−TEOS二酸化シリコン層(21)をブランケット
    堆積する段階であって、これにより上記露出状態の永久
    構造(16)を被覆することと、 b)上記オゾン−TEOS二酸化シリコン層(21)を
    エッチングし上記永久構造(16)を選択的に遮蔽する
    上記仮設構造(32)を創設する段階と、 c)上記仮設構造(32)を除去する段階と、 d)上記永久構造をアニールする段階とから成る工程内
    集積回路上に二酸化シリコンの仮設構造を創設および除
    去する方法
  2. 【請求項2】 上記創設する段階と上記除去する段階と
    の間には、上記オゾン−TEOS二酸化シリコンの上記
    仮設構造を用いて適所に鉛直方向からドーパント種を注
    入する段階を備えることを特徴とする請求項1記載の工
    程内集積回路上に二酸化シリコンの仮設構造を創設およ
    び除去する方法。
  3. 【請求項3】 上記オゾン−TEOS層(21)の化学
    着が、酸素ガス、オゾンガス、およびテトラエチル−
    オルソシリケート(TEOS)ガス構成の供給流体を堆
    積チャンバ中に導入し、このチャンバ中でこれらのガス
    を約400℃に加熱することにより行われることを特徴
    とする請求項1記載の工程内集積回路上に二酸化シリコ
    ンの仮設構造を創設および除去する方法
  4. 【請求項4】 上記仮設構造(32)が、異方性プラズ
    マエッチングを用いて創設することを特徴とする請求項
    3記載の工程内集積回路上に二酸化シリコンの仮設構造
    を創設および除去する方法
  5. 【請求項5】 上記仮設構造(32)が、希弗化水素
    使って除去するこ とを特徴とする請求項4記載の工程
    内集積回路上に二酸化シリコンの仮設構造を創設および
    除去する方法
  6. 【請求項6】 上記希弗化水素酸濃度を約4:1から約
    1000:1容積比範囲とすることを特徴とする請求項
    4記載の工程内集積回路上に二酸化シリコンの仮設構造
    を創設および除去する方法
  7. 【請求項7】 永久構造部(31)と仮設構造部(3
    2)の双方からなる側壁注入スペーサを使って、ソース
    ドレイン注入物を導電板(11と14)の縁部から片
    寄らせ、この導電板はシリコン基板(12)上に据え、
    これにより電界効果トランジスタゲートを形成すること
    を特徴とする請求項1記載の工程内集積回路上に二酸化
    シリコンの仮設構造を創設および除去する方法
  8. 【請求項8】 永久構造部(31)と仮設構造部(3
    2)の双方からなる側壁注入スペーサを使って、ワード
    ライン(11と14)の縁部からソース/ドレイン注入
    を片寄らせることを特徴とする請求項1記載の工程内
    集積回路上に二酸化シリコンの仮設構造を創設および除
    去する方法
  9. 【請求項9】 上記仮設構造部(32)を上記側壁注入
    スペーサ(31と32)から除去し隣接ワードライン
    (11と14)間隔を増大させることを特徴とする請求
    項8記載の工程内集積回路上に二酸化シリコンの仮設構
    造を創設および除去する方法
  10. 【請求項10】 埋込コンタクト層(61)と基板拡散
    領域(33)との接続を十分確保するため、隣接ワード
    ライン間に追加スペースを設けることを特徴とする請求
    項1記載の工程内集積回路上に二酸化シリコンの仮設構
    造を創設および除去する方法
  11. 【請求項11】 シリコンウエハ上に少なくともいくつ
    かは側壁面を有する微細形状(topographic)構造物と、
    オゾン−TEOS二酸化シリコン以外の少なくとも1種
    類の二酸化シリコンで構成される露出した構成部分とを
    形成する段階と、 上記微細形状構造物の上にオゾン−TEOS二酸化シリ
    コン層をブランケット堆積する段階と、 上記オゾン−TEOS二酸化シリコン層を異方性にエッ
    チングし側壁面にオゾ ン−TEOS二酸化シリコンスペ
    ーサを形成する段階と、 上記オゾン−TEOS二酸化シ
    リコンスペーサを除去する段階とを備えた集積回路を製
    造する方法。
  12. 【請求項12】 上記オゾン−TEOS二酸化シリコン
    スペーサを除去する段階の後に、上記微細形状構造物の
    上にオゾン−TEOS二酸化シリコン層以外の二酸化シ
    リコン層をブランケット堆積する段階を備えたことを特
    徴とする請求項11記載の集積回路を製造する方法。
  13. 【請求項13】 上記オゾン−TEOS二酸化シリコン
    スペーサは希弗化水素酸を用いて溶解することにより除
    去されることを特徴とする請求項11記載の集積回路を
    製造する方法。
  14. 【請求項14】 上記側壁面に上記オゾン−TEOS二
    酸化シリコンスペーサを用いて鉛直方向からドーパント
    種を注入する段階を備えることを特徴とする請求項11
    記載の集積回路を製造する方法。
JP03361106A 1990-12-21 1991-12-20 工程内集積回路上に二酸化シリコンの仮設構造を創設および除去する方法ならびに集積回路の製造方法 Expired - Fee Related JP3095848B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/633573 1990-12-21
US07/633,573 US5069747A (en) 1990-12-21 1990-12-21 Creation and removal of temporary silicon dioxide structures on an in-process integrated circuit with minimal effect on exposed, permanent silicon dioxide structures

Publications (2)

Publication Number Publication Date
JPH05160117A JPH05160117A (ja) 1993-06-25
JP3095848B2 true JP3095848B2 (ja) 2000-10-10

Family

ID=24540190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03361106A Expired - Fee Related JP3095848B2 (ja) 1990-12-21 1991-12-20 工程内集積回路上に二酸化シリコンの仮設構造を創設および除去する方法ならびに集積回路の製造方法

Country Status (3)

Country Link
US (1) US5069747A (ja)
JP (1) JP3095848B2 (ja)
DE (1) DE4142469B4 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132774A (en) * 1990-02-05 1992-07-21 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including interlayer insulating film
JP2740050B2 (ja) * 1991-03-19 1998-04-15 株式会社東芝 溝埋込み配線形成方法
US5347100A (en) * 1991-03-29 1994-09-13 Hitachi, Ltd. Semiconductor device, process for the production thereof and apparatus for microwave plasma treatment
US5650359A (en) * 1991-05-06 1997-07-22 Texas Instruments Incorporated Composite dielectric passivation of high density circuits
US5470772A (en) * 1991-11-06 1995-11-28 Intel Corporation Silicidation method for contactless EPROM related devices
US5200358A (en) * 1991-11-15 1993-04-06 At&T Bell Laboratories Integrated circuit with planar dielectric layer
US5455205A (en) * 1992-03-25 1995-10-03 Matsushita Electric Industrial Co., Ltd. Method of producing semiconductor device
US5294571A (en) * 1992-07-22 1994-03-15 Vlsi Technology, Inc. Rapid thermal oxidation of silicon in an ozone ambient
US5270234A (en) * 1992-10-30 1993-12-14 International Business Machines Corporation Deep submicron transistor fabrication method
US5324689A (en) * 1993-07-28 1994-06-28 Taiwan Semiconductor Manufacturing Company Critical dimension control with a planarized underlayer
US5656554A (en) * 1994-07-29 1997-08-12 International Business Machines Corporation Semiconductor chip reclamation technique involving multiple planarization processes
US6750494B1 (en) * 1994-08-02 2004-06-15 Micron Technology, Inc. Semiconductor buried contact with a removable spacer
US5482894A (en) * 1994-08-23 1996-01-09 Texas Instruments Incorporated Method of fabricating a self-aligned contact using organic dielectric materials
US5489553A (en) * 1995-05-25 1996-02-06 Industrial Technology Research Institute HF vapor surface treatment for the 03 teos gap filling deposition
KR100202633B1 (ko) * 1995-07-26 1999-06-15 구본준 반도체 소자 제조방법
DE19528746C1 (de) * 1995-08-04 1996-10-31 Siemens Ag Verfahren zum Erzeugen einer Siliziumdioxidschicht auf Oberflächenabschnitten einer Struktur
JPH1092810A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体装置
US6846739B1 (en) * 1998-02-27 2005-01-25 Micron Technology, Inc. MOCVD process using ozone as a reactant to deposit a metal oxide barrier layer
US6165856A (en) 1998-08-12 2000-12-26 Micron Technology, Inc. Using an organic layer as an ion implantation mask when forming shallow source/drain region
US6153455A (en) 1998-10-13 2000-11-28 Advanced Micro Devices Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
US6281084B1 (en) * 1999-08-31 2001-08-28 Infineon Technologies Corporation Disposable spacers for improved array gapfill in high density DRAMs
US6294480B1 (en) * 1999-11-19 2001-09-25 Chartered Semiconductor Manufacturing Ltd. Method for forming an L-shaped spacer with a disposable organic top coating
JP4132936B2 (ja) * 2002-04-16 2008-08-13 富士通株式会社 半導体装置の製造方法
DE102004041905A1 (de) * 2004-08-30 2006-03-02 Infineon Technologies Ag Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
US7411245B2 (en) * 2005-11-30 2008-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. Spacer barrier structure to prevent spacer voids and method for forming the same
FR3022688B1 (fr) * 2014-06-23 2017-01-27 Stmicroelectronics Rousset Procede de fabrication d'un transistor nmos avec risque reduit de dislocation et circuit integre correspondant
US9799651B2 (en) 2015-12-18 2017-10-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure and manufacturing method thereof
JP6713878B2 (ja) * 2016-08-25 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199068A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置及びその製造方法
US4735680A (en) * 1986-11-17 1988-04-05 Yen Yung Chau Method for the self-aligned silicide formation in IC fabrication
US4878996A (en) * 1986-12-04 1989-11-07 Texas Instruments Incorporated Method for reduction of filaments between electrodes
US4957878A (en) * 1988-05-02 1990-09-18 Micron Technology, Inc. Reduced mask manufacture of semiconductor memory devices
DE3922467A1 (de) * 1988-07-08 1990-01-11 Mitsubishi Electric Corp Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
FR2646291B1 (fr) * 1989-04-21 1991-06-14 Thomson Hybrides Microondes Procede de realisation d'un transistor autoaligne
US4981810A (en) * 1990-02-16 1991-01-01 Micron Technology, Inc. Process for creating field effect transistors having reduced-slope, staircase-profile sidewall spacers
US4996167A (en) * 1990-06-29 1991-02-26 At&T Bell Laboratories Method of making electrical contacts to gate structures in integrated circuits

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Extended Abstracts of the 19th Conference on Solid State Devices and Materials,Tokyo,1987,p.447−450
電気化学および工業物理化学,Vol.56,No.7(1988)p.527−532

Also Published As

Publication number Publication date
US5069747A (en) 1991-12-03
JPH05160117A (ja) 1993-06-25
DE4142469B4 (de) 2004-07-01
DE4142469A1 (de) 1992-06-25

Similar Documents

Publication Publication Date Title
JP3095848B2 (ja) 工程内集積回路上に二酸化シリコンの仮設構造を創設および除去する方法ならびに集積回路の製造方法
US5192702A (en) Self-aligned cylindrical stacked capacitor DRAM cell
CN1050005C (zh) 具有互连与电容器的集成电路的制造方法
TW203148B (ja)
US5595927A (en) Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
KR100547227B1 (ko) 신규한 디램 액세스 트랜지스터
US5330928A (en) Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
US5573967A (en) Method for making dynamic random access memory with fin-type stacked capacitor
KR20060008555A (ko) 반도체 장치 및 이의 제조 방법
US5751040A (en) Self-aligned source/drain mask ROM memory cell using trench etched channel
KR930009083A (ko) 스택트렌치 셀 및 그 제조방법
KR100885383B1 (ko) 반도체 소자 및 그 제조 방법
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
US6337244B1 (en) Method of forming flash memory
JP2002110828A (ja) 望ましいゲートプロファイルを有する半導体装置及びその製造方法
US20050287742A1 (en) Method of manufacturing a nonvolatile semiconductor memory device
US6740571B2 (en) Method of etching a dielectric material in the presence of polysilicon
US20060043536A1 (en) Implanted photoresist to reduce etch erosion during the formation of a semiconductor device
US6136644A (en) Method of manufacturing a multi-pillared storage node using silylated photoresist
US20010051408A1 (en) Method for providing improved step coverage of deep trenches and use thereof
KR100360150B1 (ko) 반도체소자의캐패시터형성방법
KR100561970B1 (ko) 반도체 소자의 제조방법
JPH02119135A (ja) 半導体装置およびその製造方法
JP2009004480A (ja) 半導体装置の製造方法
US6399436B1 (en) Method of making an electric conductive strip

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110804

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees