KR890011058A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR890011058A
KR890011058A KR1019870015348A KR870015348A KR890011058A KR 890011058 A KR890011058 A KR 890011058A KR 1019870015348 A KR1019870015348 A KR 1019870015348A KR 870015348 A KR870015348 A KR 870015348A KR 890011058 A KR890011058 A KR 890011058A
Authority
KR
South Korea
Prior art keywords
conductor
semiconductor device
manufacturing
photoresist
insulator
Prior art date
Application number
KR1019870015348A
Other languages
English (en)
Other versions
KR910001193B1 (ko
Inventor
박한수
이문용
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019870015348A priority Critical patent/KR910001193B1/ko
Publication of KR890011058A publication Critical patent/KR890011058A/ko
Application granted granted Critical
Publication of KR910001193B1 publication Critical patent/KR910001193B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(A)-(H)도는 본 발명에 따른 제조공정의 단면도.

Claims (3)

  1. 반도체 기판상에 형성된 제1도전체와, 제1도전체와 부도체로 이격되어 형성된 제2도전체와, 제1도전체 상부에 제1도전체와 이격되어 형성된 제3도전체를 구비한 반도체 장치의 제조방법에 있어서, 반도체 기판상에 평탄화 물질을 도포하고 광에 조사하는 제1공정과, 종횡비를 조정하기 위하여 상기 평탄화 물질을 플라즈마 식각 방법으로 소정 두께 식각하는 제2공정과, 상기 평탄화 물질상부에 부도체와 포토레지스트를 순차적으로 도포한후 사진식각 공정으로 제1도전체와 제2도전체의 연결영역 상부에 창(18)이 형성되는 부도체와 포토레지스트의 패턴을 형성하는 제3공정과, 상기 부도체와 포토레지스트의 패턴을 식각 마스크로 창(10)영역의 평탄화 물질을 식각하는 제4공정과, 상기 평탄화 물질의 식각으로 노출된 제1 및 제2도전체 상부의 부도체를 식각하는 제5공정과, 기판 상부의 도전체를 도포하는 제6공정과, 상기 평탄화 물질을 제거하는 제7공정을 구비하여 상기 공정의 연속으로 제1도전체와 제2도전체를 연결함을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 평탄화 물질은 광에 의해 감광되고 현상액에 의해 현상되는 물질임을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 1 항에 있어서, 제 3공정의 포토레지스트는 제 4공정시에 모두 제거할 수 있는 두께로 형성함을 특징으로 하는 반도체 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870015348A 1987-12-30 1987-12-30 반도체 장치의 제조방법 KR910001193B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870015348A KR910001193B1 (ko) 1987-12-30 1987-12-30 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870015348A KR910001193B1 (ko) 1987-12-30 1987-12-30 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR890011058A true KR890011058A (ko) 1989-08-12
KR910001193B1 KR910001193B1 (ko) 1991-02-25

Family

ID=19267651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015348A KR910001193B1 (ko) 1987-12-30 1987-12-30 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR910001193B1 (ko)

Also Published As

Publication number Publication date
KR910001193B1 (ko) 1991-02-25

Similar Documents

Publication Publication Date Title
KR940016734A (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR890011058A (ko) 반도체 장치의 제조방법
KR950034591A (ko) 반도체 장치의 제조 방법
ATE135495T1 (de) Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht
KR970003518A (ko) 반도체 소자의 접촉창 형성 방법
KR970003856A (ko) 반도체 소자 제조시 콘택홀 형성 방법
KR960026635A (ko) 금속배선 형성방법
KR970052864A (ko) 반도체소자의 층간절연막 형성방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR970003496A (ko) 반도체 소자 제조시 미세 콘택홀 형성 방법
KR920013625A (ko) 반도체장치의 이온 주입 방법
KR930005252A (ko) 박막 트랜지스터의 제조방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR960026751A (ko) 전계효과 소자 및 그 전극 형성 방법
KR890011059A (ko) 반도체 장치의 제조방법
KR950001925A (ko) 반도체소자 제조방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR970008417A (ko) 평탄한 도선 패턴 형성 방법
KR970018098A (ko) 비감광성 폴리이미드 수지 절연막의 콘택홀 형성방법
KR940016695A (ko) 반도체 소자의 콘택트홀 형성방법
KR930003384A (ko) 반도체 소자의 제조방법
KR970052784A (ko) 반도체 소자의 필드산화막 평탄화 방법
KR930022473A (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR970052298A (ko) 반도체소자의 비아콘택 형성방법
KR960026180A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020107

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee