KR19980054470A - 포토레지스트 패턴 형성방법 - Google Patents

포토레지스트 패턴 형성방법 Download PDF

Info

Publication number
KR19980054470A
KR19980054470A KR1019960073633A KR19960073633A KR19980054470A KR 19980054470 A KR19980054470 A KR 19980054470A KR 1019960073633 A KR1019960073633 A KR 1019960073633A KR 19960073633 A KR19960073633 A KR 19960073633A KR 19980054470 A KR19980054470 A KR 19980054470A
Authority
KR
South Korea
Prior art keywords
layer
forming
patterning
photoresist pattern
image layer
Prior art date
Application number
KR1019960073633A
Other languages
English (en)
Inventor
박유식
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960073633A priority Critical patent/KR19980054470A/ko
Publication of KR19980054470A publication Critical patent/KR19980054470A/ko

Links

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
단차에 의한 스탠딩 웨이브(Stand Wave Effect)를 최소화하여 원하는 패턴을 형성하기 위한 포토레지스트 패턴 형성방법을 제공하고자 함.
3. 발명의 해결방법의 요지
단차진 반도체 기판상에 평탄화층, 이후의 이미지층을 패터닝하기 위한 노광 공정시 하부의 평탄화층이 식각되는 것을 방지하기 위한 마스크용 물질막 및 이미지층을 차례로 형성한 다음, 소정의 레티클을 사용한 노광·현상 공정에 의해 상기 이미지층을 패터닝한 후, 상기 이미지층을 식각마스크로 상기 마스크용 물질막 및 평탄화층을 차례로 식각하여 패터닝하는 것을 포함해서 이루어진 포토레지스트 패턴 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 소자 제조 공정 중 포토레지스트 패턴 형성 공정에 이용됨.

Description

포토레지스트 패턴 형성방법
본 발명은 반도체 소자 제조 공정중 이온주입 마스크 또는 식각 마스크로 사용되는 포토레지스트 패턴 형성방법에 관한 것으로, 특히 단차진 기판상에 포토레지스트 패턴을 형성하는 방법에 관한 것이다.
일반적으로, 반드체 소자가 점차 고집적화되어감에 따라 기판의 단차를 더욱 크게 발생하게 되며, 이에따라 반도체 소자 제조 공정상에의 문제점이 다량 발생하게 된다.
도 1은 종래기술에 따른 포토레지스트 패턴 형성 공정 단면도로, 단차가 발생한 반도체 기판(1)상에 포토레지스트(2) 도포한 후, 소정의 레티클(3)을 사용하여 노광 공정을 진행한 것을 도시한 것이다.
상기와 같이 기판의 단차가 심한 경우, 기판상에 도포되는 포토레지스트는 단차진 곳에서 서로 다른 두께를 가지게 되고, 이에 따라 포토리쏘그라피 공정의 노광시 선폭의 조절이 용이하지 않으며 스탠딩 웨이브 이펙트(Standing Wave Effect)에 의해 최소 선폭 조절이 어려워 정확히 원하는 포토레지스트 패턴의 형성이 어렵게 된다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 단차에 의한 스텐딩 웨이브(Stand Wave)를 최소화하여 원하는 패턴을 형성하기 위한 포토레지스트 패턴 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따른 포토레지스트 패턴 형성 공정 단면도,
도 2A 및 도 2B는 본 발명의 일실시예에 따른 포토레지스트 패턴 형성 공정 단면도.
*도면의 주요부분에 대한 부호의 설명*
10 : 반도체 기판20, 40 : 포토레지스트
30 : 실리콘 산화막100 : 레티클
상기 목적을 달성하기 위하여 본 발명은 단차진 반도체 기판상에 평탄화층을 형성하는 단계; 전체구조 상부에 이후의 이미지층을 패터닝하기 위한 노광 공정시 하부의 평탄화층이 식각되는 것을 방지하기 위한 마스크용 물질막을 형성하는 단계; 상기 마스크용 물질막상에 이미지층을 형성하는 단계; 소정의 레티클을 사용한 노광·현상 공정에 의해 상기 이미지층을 패터닝하는 단계; 상기 소정의 레티클을 사용한 노광·현상 공정에 의해 패터닝된 이미지층을 식각마스크로 상기 마스크용 물질막 및 평탄화층을 차례로 식각하여 패터닝하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2A 및 도 2B는 본 발명의 일실시예에 따른 포토레지스트 패턴 형성 공정 단면도이다.
먼저, 도 2A는 일련의 반도체 소자 제조 공정에 의해 단차가 발생한 반도체기판(10)상에 평탄화를 위한 평탄화층으로제 1 포토레지스트(20)를 도포하고, 이후에 형성된 제 2 포토레지스트 패턴 형성을 위한 노광·현상 공정시 상기 제 1 포토레지스트가 식각되는 것을 방지하기 위한 식각마스크로 전체구조 상부에 스핀-온(Spin-On) 방식이나 PECVD(Plasma Enhanced Chemical Vapor Deposition ; 이하 PECVD라 칭함) 방식에 의해 얇은 실리콘 산화막(30)을 형성한 다음, 상기 실리콘 산화막(30) 상부에 이미지층(Image Layer)으로 제 2 포토레지스트(40)를 도포한 것을 도시한 것이다.
이때, 평탄화층은 제 1 포토레지스트(20) 대신 폴리이미드층을 사용할 수 있다.
또한, 상기 실리콘 산화막(30)은 이후의 상기 이미지층(Image Layer)인 제 2 포토레지스트(40)를 패터닝하기 위한 노광 공정시 하부의 평탄화층인 제 1 포토레지스트(20)에 의한 스탠딩 웨이브(Standing Wave)를 최소화하기 위하여 광학 밀도(Optical Density)를 높인다.
이어서, 도 2B는 소정의 레티클(100)을 사용한 노광·현상 공정에 의해 이미지층인 제 2 포토레지스트(40)를 패터닝한 후, 상기 제 2 포토레지스트(40)를 식각마스크로한 리엑티브 이온 식각(Reactive Ion Etch) 공정에 의해 하부의 실리콘 산화막(30) 및 평탄화층인 제 1 포토레지스트(20)를 식각하여 패터닝한 것을 도시한 것으로, 상기 평탄화층인 제 1 포토레지스트(20) 식각 공정시 상기 이미지층인 제 2 포토레지스트(40)가 함께 제거된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 스탠딩 웨이브를 최소화하여 단차를 이루는 곳에서의 원하는 형상의 포토레지스트 패턴을 형성할 수 있어, 소자의 고집적화, 제조 수율의 증대, 소자의 신뢰성 향상 등의 효과를 가져올 수 있다.

Claims (4)

  1. 단차진 반도체 기판상에 평탄화층을 형성하는 단계;
    전체구조 상부에 이후의 이미지층을 패터닝하기 위한 노광 공정시 하부의 평탄화층이 식각되는 것을 방지하기 위한 마스크용 물질막을 형성하는 단계;
    상기 마스크용 물질막상에 이미지층을 형성하는 단계;
    소정의 레티클을 사용한 노광·현상 공정에 의해 상기 이미지층을 패터닝하는 단계; 및
    상기 소정의 레티클을 사용한 노광·현상 공정에 의해 패터닝된 이미지층을 식각마스크로 상기 마스크용 물질막 및 평탄화층을 차례로 식각하여 패터닝하는 단계를 포함해서 이루어진 포토레지스트 패턴 형성방법.
  2. 제 1 항에 있어서,
    상기 평탄화층 및 이미지층은 포토레지스트인 것을 특징으로 하는 포토레지스트 패턴 형성방법.
  3. 제 2 항에 있어서,
    상기 마스크용 물질막은 PECVD 방식에 의해 형성된 실리콘 산화막인 것을 특징으로 하는 포토레지스트 패턴 형성방법.
  4. 제 1 항에 있어서,
    상기 마스크용 물질막 및 평탄화층을 패터닝하기 위한 식각은 리엑티브 이온식각인 것을 특징으로 하는 포토레지스트 패턴 형성방법.
KR1019960073633A 1996-12-27 1996-12-27 포토레지스트 패턴 형성방법 KR19980054470A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073633A KR19980054470A (ko) 1996-12-27 1996-12-27 포토레지스트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073633A KR19980054470A (ko) 1996-12-27 1996-12-27 포토레지스트 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR19980054470A true KR19980054470A (ko) 1998-09-25

Family

ID=66382970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073633A KR19980054470A (ko) 1996-12-27 1996-12-27 포토레지스트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR19980054470A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906944B1 (ko) * 2007-10-25 2009-07-10 주식회사 동부하이텍 렌즈 수차에 의한 cd 차이 보정방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100906944B1 (ko) * 2007-10-25 2009-07-10 주식회사 동부하이텍 렌즈 수차에 의한 cd 차이 보정방법

Similar Documents

Publication Publication Date Title
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
KR19980021248A (ko) 반도체소자 미세패턴 형성방법
US6162591A (en) Photolithography process with gas-phase pretreatment
KR19980054470A (ko) 포토레지스트 패턴 형성방법
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
US6686129B2 (en) Partial photoresist etching
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
KR100399924B1 (ko) 반도체소자의패턴형성방법
JPH04291345A (ja) パターン形成方法
KR0184059B1 (ko) 반도체 소자의 금속배선 형성방법
KR0138066B1 (ko) 위상반전마스크 제작 방법
KR100198645B1 (ko) 반도체 소자의 패턴 방법
KR100261167B1 (ko) 반도체 소자의 게이트 제조방법
KR950011172B1 (ko) 삼층감광막 패턴 형성방법
US6541387B1 (en) Process for implementation of a hardmask
KR20010004275A (ko) 반도체 소자의 제조 방법
KR950009293B1 (ko) 식각선택비가 향상된 단층레지스트 패턴 형성방법
KR100289664B1 (ko) 노광 마스크의 제조방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
KR100995140B1 (ko) 포토 마스크 제조 방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000003358A (ko) 반도체 장치의 미세 패턴 형성방법
KR19980026443A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination