JPH11214285A - レジストパターンの形成方法及びその装置、微細加工方法及びその装置、並びに半導体装置の製造方法 - Google Patents
レジストパターンの形成方法及びその装置、微細加工方法及びその装置、並びに半導体装置の製造方法Info
- Publication number
- JPH11214285A JPH11214285A JP1145198A JP1145198A JPH11214285A JP H11214285 A JPH11214285 A JP H11214285A JP 1145198 A JP1145198 A JP 1145198A JP 1145198 A JP1145198 A JP 1145198A JP H11214285 A JPH11214285 A JP H11214285A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- mask
- pattern
- resist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 シリル化プロセスと位相シフト法とを併用し
て、微細なレジストパターンを高精度に加工するレジス
トパターンの形成方法を提供すること。 【解決手段】 下地基体上に形成されたレジスト層表面
をハーフトーン位相シフトマスクを介して選択的に露光
する第１工程と、レジスト層の露光側の表層を所定の厚
みだけ除去する第２工程と、レジスト層の表層のうち、
選択的に露光された領域又はそれ以外をシリル化してシ
リル化層を形成する第３工程と、このシリル化層をマス
クとして、レジスト層に所定形状の微細パターンを加工
する第４工程と、を有する、レジストパターンの形成方
法。
て、微細なレジストパターンを高精度に加工するレジス
トパターンの形成方法を提供すること。 【解決手段】 下地基体上に形成されたレジスト層表面
をハーフトーン位相シフトマスクを介して選択的に露光
する第１工程と、レジスト層の露光側の表層を所定の厚
みだけ除去する第２工程と、レジスト層の表層のうち、
選択的に露光された領域又はそれ以外をシリル化してシ
リル化層を形成する第３工程と、このシリル化層をマス
クとして、レジスト層に所定形状の微細パターンを加工
する第４工程と、を有する、レジストパターンの形成方
法。
Description
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
の形成方法及びその装置、微細加工方法及びその装置、
並びに半導体装置の製造方法に関するものである。
の形成方法及びその装置、微細加工方法及びその装置、
並びに半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来より、半導体集積回路の製造工程に
おいて、半導体基板に設計回路を転写する際には、光に
よるリソグラフィ技術が用いられている。現在、半導体
リソグラフィ工程に主に用いられている露光用光源とし
ては、水銀ランプのｇ線（波長：４６３ｎｍ）、ｉ線
（波長：３６５ｎｍ）、ＫｒＦエキシマ・レーザ（波
長：２４８ｎｍ）があり、将来的には、ＡｒＦエキシマ
・レーザ（波長：１９３ｎｍ）、Ｘ線等の短波長レーザ
が用いられる可能性がある。
おいて、半導体基板に設計回路を転写する際には、光に
よるリソグラフィ技術が用いられている。現在、半導体
リソグラフィ工程に主に用いられている露光用光源とし
ては、水銀ランプのｇ線（波長：４６３ｎｍ）、ｉ線
（波長：３６５ｎｍ）、ＫｒＦエキシマ・レーザ（波
長：２４８ｎｍ）があり、将来的には、ＡｒＦエキシマ
・レーザ（波長：１９３ｎｍ）、Ｘ線等の短波長レーザ
が用いられる可能性がある。
【０００３】リソグラフィ技術において、被露光基板に
転写可能な微細パターンの最小寸法は、露光用光ビーム
の波長程度に依存している。また、微細パターンを被露
光基板に露光転写する際には、被露光基板表面の段差、
露光装置のレンズの収差等による露光不良を抑制するた
めにある程度のマージン、即ち、デフォーカス裕度が必
要である。
転写可能な微細パターンの最小寸法は、露光用光ビーム
の波長程度に依存している。また、微細パターンを被露
光基板に露光転写する際には、被露光基板表面の段差、
露光装置のレンズの収差等による露光不良を抑制するた
めにある程度のマージン、即ち、デフォーカス裕度が必
要である。
【０００４】パターンが露光波長程度まで微細化する
と、微細パターン形成に対して許容できるデフォーカス
量、つまり焦点深度が急激に減少する。さらに、パター
ンが微細化すると、パターン光学像のコントラストが低
下し、露光量（下地基板からの反射光も含む実効的な露
光量）変動に対するマージン、つまり露光裕度が低下す
る。そこで、半導体集積回路の高集積化、微細化が進む
につれ、より短い波長を発振可能な露光用レーザ光源を
用いようとするのが現在までの流れである。
と、微細パターン形成に対して許容できるデフォーカス
量、つまり焦点深度が急激に減少する。さらに、パター
ンが微細化すると、パターン光学像のコントラストが低
下し、露光量（下地基板からの反射光も含む実効的な露
光量）変動に対するマージン、つまり露光裕度が低下す
る。そこで、半導体集積回路の高集積化、微細化が進む
につれ、より短い波長を発振可能な露光用レーザ光源を
用いようとするのが現在までの流れである。
【０００５】しかしながら、発振波長の短い露光装置を
導入するためには、新たな設備投資、開発投資が必要と
なる。加えて、ＫｒＦエキシマ・レーザ以降の短波長領
域では、露光用光源、露光装置に用いる硝材、レジスト
材料等が開発段階にあり、現時点では生産に耐えうる性
能を持つものは存在していない。
導入するためには、新たな設備投資、開発投資が必要と
なる。加えて、ＫｒＦエキシマ・レーザ以降の短波長領
域では、露光用光源、露光装置に用いる硝材、レジスト
材料等が開発段階にあり、現時点では生産に耐えうる性
能を持つものは存在していない。
【０００６】そこで、現行の露光装置の大幅な変更を必
要とせず、何らかの方法で、焦点深度を確保しつつ、露
光波長以下の微細パターンを高い解像度で形成すること
が要求されている。
要とせず、何らかの方法で、焦点深度を確保しつつ、露
光波長以下の微細パターンを高い解像度で形成すること
が要求されている。
【０００７】このような目的を達成せしめる微細パター
ンの形成方法として、（１）位相シフトマスクを用い、
干渉光の位相差を調整して光学像のコントラストを上げ
る位相シフト法（半導体集積回路用レジスト材料ハンド
ブック、１９９６年、２４〜２７頁参照）、（２）レジ
スト表層のみを解像させるシリル化プロセス（半導体集
積回路用レジスト材料ハンドブック、１９９６年、１７
３〜１７８頁参照）、が提案されている。
ンの形成方法として、（１）位相シフトマスクを用い、
干渉光の位相差を調整して光学像のコントラストを上げ
る位相シフト法（半導体集積回路用レジスト材料ハンド
ブック、１９９６年、２４〜２７頁参照）、（２）レジ
スト表層のみを解像させるシリル化プロセス（半導体集
積回路用レジスト材料ハンドブック、１９９６年、１７
３〜１７８頁参照）、が提案されている。
【０００８】まず、（１）位相シフト法について説明す
る。
る。
【０００９】一般に、隣接する少なくとも２つの透過部
を有する露光用マスクにて、一方の透過部に透明膜（位
相シフタ）を設けると、この透過部からの光ビームの位
相が１８０度反転し、すると、他方の透過部からの光ビ
ームと位相が反転した前記光ビームとがその重なり部分
で干渉し、打ち消し合って、見かけ上の透過光強度がゼ
ロとなる。なお、この条件は、位相シフタの厚みをＤと
すると、 Ｄ＝λ／２（ｎ−１） の関係を満たす時に成立する（但し、λは透過光ビーム
の波長、ｎは位相シフタの屈折率である）。
を有する露光用マスクにて、一方の透過部に透明膜（位
相シフタ）を設けると、この透過部からの光ビームの位
相が１８０度反転し、すると、他方の透過部からの光ビ
ームと位相が反転した前記光ビームとがその重なり部分
で干渉し、打ち消し合って、見かけ上の透過光強度がゼ
ロとなる。なお、この条件は、位相シフタの厚みをＤと
すると、 Ｄ＝λ／２（ｎ−１） の関係を満たす時に成立する（但し、λは透過光ビーム
の波長、ｎは位相シフタの屈折率である）。
【００１０】次に、位相シフトマスクの１種であるハー
フトーン位相シフトマスクを用いた位相シフト法を図２
４を参照に説明する。
フトーン位相シフトマスクを用いた位相シフト法を図２
４を参照に説明する。
【００１１】ハーフトーン位相シフトマスク９１は、透
明支持基体９３の透過部９４以外の部分（遮光部）に、
光ビーム１０１に対する光ビーム１０２の位相を１８０
度反転させる半透明膜９２が設けられたマスクであり、
透過部９４を通過した光ビーム１０１と半透明膜９２を
通過した光ビーム１０２とを、その重なり部分（エッジ
部分）で干渉させ、微細な光学像における高いエッジコ
ントラストを達成せしめるものである。
明支持基体９３の透過部９４以外の部分（遮光部）に、
光ビーム１０１に対する光ビーム１０２の位相を１８０
度反転させる半透明膜９２が設けられたマスクであり、
透過部９４を通過した光ビーム１０１と半透明膜９２を
通過した光ビーム１０２とを、その重なり部分（エッジ
部分）で干渉させ、微細な光学像における高いエッジコ
ントラストを達成せしめるものである。
【００１２】即ち、ハーフトーン位相シフトマスク９１
を用いて、露光用光ビーム９５によって下地基板９９上
に設けられたフォトレジスト層９８を所定の微細パター
ンに露光すると、エッジコントラストが高く、解像度に
優れた微細な光学像が得られることになる。
を用いて、露光用光ビーム９５によって下地基板９９上
に設けられたフォトレジスト層９８を所定の微細パター
ンに露光すると、エッジコントラストが高く、解像度に
優れた微細な光学像が得られることになる。
【００１３】しかしながら、このとき、図２４に示すよ
うに下地基板９９に段差を有していると、この段差に起
因する光ビーム１０３の反射によって、下地基板厚およ
びレジスト層厚によっては、光ビームの局所的変動によ
る定在波が発生したり（定在波効果）、ハレーションに
よる実効的な露光量の局所的変動が生じて、寸法変動の
抑制効果が不十分となる傾向にある。また、この方法に
おける焦点深度拡大効果は、せいぜい通常方法に対して
３０％程度しかないので、この方法単独では、パターン
が微細化し、かつ焦点深度が増大する場合には、十分に
対応することが困難である。
うに下地基板９９に段差を有していると、この段差に起
因する光ビーム１０３の反射によって、下地基板厚およ
びレジスト層厚によっては、光ビームの局所的変動によ
る定在波が発生したり（定在波効果）、ハレーションに
よる実効的な露光量の局所的変動が生じて、寸法変動の
抑制効果が不十分となる傾向にある。また、この方法に
おける焦点深度拡大効果は、せいぜい通常方法に対して
３０％程度しかないので、この方法単独では、パターン
が微細化し、かつ焦点深度が増大する場合には、十分に
対応することが困難である。
【００１４】次に、（２）シリル化プロセスについて説
明する。
明する。
【００１５】シリル化プロセスは、レジスト層の表層部
分を所定パターンに露光した後、露光部分又は非露光部
分を選択的にシリル化し、シリル化されて改質されたシ
リル化層をマスクとして前記レジスト層を処理して、こ
のレジスト層を微細パターンに加工する方法である。
分を所定パターンに露光した後、露光部分又は非露光部
分を選択的にシリル化し、シリル化されて改質されたシ
リル化層をマスクとして前記レジスト層を処理して、こ
のレジスト層を微細パターンに加工する方法である。
【００１６】このようにシリル化プロセスでは、レジス
ト層の表層しか解像（露光）させないので、大きな焦点
深度は必要なく、露光のイメージコントラストが低くて
も光学像を形成でき、また、下地からの反射光ビームの
影響も最小限に抑えることができるので、定在波効果を
低減することができ、パターン寸法精度が優れていると
いう利点を有している。
ト層の表層しか解像（露光）させないので、大きな焦点
深度は必要なく、露光のイメージコントラストが低くて
も光学像を形成でき、また、下地からの反射光ビームの
影響も最小限に抑えることができるので、定在波効果を
低減することができ、パターン寸法精度が優れていると
いう利点を有している。
【００１７】しかしながら、このプロセスでは、基本的
に光学像のコントラストは変化しないので、パターンが
微細化した場合、パターンの寸法を制御するのが困難に
なり、この方法単独では、レジストパターンの微細化に
は限度がある。
に光学像のコントラストは変化しないので、パターンが
微細化した場合、パターンの寸法を制御するのが困難に
なり、この方法単独では、レジストパターンの微細化に
は限度がある。
【００１８】即ち、上述した位相シフト法やシリル化プ
ロセスでは、それらを単独に用いただけでは、焦点深度
等のプロセスマージンや光学像のコントラストなどが不
足するために、より一層の微細化が必要とされるレジス
トのパターニング工程で十分な解像度を得るには至って
いない。
ロセスでは、それらを単独に用いただけでは、焦点深度
等のプロセスマージンや光学像のコントラストなどが不
足するために、より一層の微細化が必要とされるレジス
トのパターニング工程で十分な解像度を得るには至って
いない。
【００１９】
【発明が解決しようとする課題】そこで、本発明者は、
さらなるレジストパターンの微細化と良好な解像度を得
ることを目的に、前記位相シフト法と前記シリル化プロ
セスとを組み合わせて、高解像度にてレジストパターン
の微細化を達成せしめる方法を検討した。
さらなるレジストパターンの微細化と良好な解像度を得
ることを目的に、前記位相シフト法と前記シリル化プロ
セスとを組み合わせて、高解像度にてレジストパターン
の微細化を達成せしめる方法を検討した。
【００２０】以下、前記位相シフト法と前記シリル化プ
ロセスとを単純に組み合わせた場合のレジストパターン
の形成例について、図２５及び図２６を参照に説明す
る。
ロセスとを単純に組み合わせた場合のレジストパターン
の形成例について、図２５及び図２６を参照に説明す
る。
【００２１】ハーフトーン位相シフトマスク１１０を用
いて、レジスト層を所定の微細パターンに露光する場
合、マスク１１０を通過した光ビーム１１１には、図２
５（Ａ）に示すように、光強度の大きな本パターン１２
０の周辺に比較的光強度の小さな偽パターン１２１が生
じる。
いて、レジスト層を所定の微細パターンに露光する場
合、マスク１１０を通過した光ビーム１１１には、図２
５（Ａ）に示すように、光強度の大きな本パターン１２
０の周辺に比較的光強度の小さな偽パターン１２１が生
じる。
【００２２】すると、図２５（Ｂ）に示すように、レジ
スト層１１５には、本パターン１２０に対応する本パタ
ーン潜像１１６と、偽パターン１２１に対応する偽パタ
ーン潜像１１７とが生じる。
スト層１１５には、本パターン１２０に対応する本パタ
ーン潜像１１６と、偽パターン１２１に対応する偽パタ
ーン潜像１１７とが生じる。
【００２３】この後、レジスト層１１５の表面を、上述
したシリル化プロセスを用いてシリル化すると、図２６
（Ａ）に示すように、本来はシリル化されるべき偽パタ
ーン潜像１１７部分がシリル化されないで取り残されて
しまう。さらに、このような形状のシリル化層１２３を
マスクとしてレジスト層１１５のエッチングを行うと、
図２６（Ｂ）に示すように、本パターン潜像１１６に対
応する正規のホール（欠除部）１２５の他に、偽パター
ン潜像１１７に対応する非設定のホール１２６が形成さ
れてしまう。
したシリル化プロセスを用いてシリル化すると、図２６
（Ａ）に示すように、本来はシリル化されるべき偽パタ
ーン潜像１１７部分がシリル化されないで取り残されて
しまう。さらに、このような形状のシリル化層１２３を
マスクとしてレジスト層１１５のエッチングを行うと、
図２６（Ｂ）に示すように、本パターン潜像１１６に対
応する正規のホール（欠除部）１２５の他に、偽パター
ン潜像１１７に対応する非設定のホール１２６が形成さ
れてしまう。
【００２４】さらに、図示省略するが、このように非設
定の欠除部を有するレジスト層（及びシリル化層）をマ
スクとして、例えばＳｉＯ2 薄膜からなる下地１１４の
エッチングを行っても、所望の（正規の）微細パターン
とは異なるパターンが生じることになる。
定の欠除部を有するレジスト層（及びシリル化層）をマ
スクとして、例えばＳｉＯ2 薄膜からなる下地１１４の
エッチングを行っても、所望の（正規の）微細パターン
とは異なるパターンが生じることになる。
【００２５】従来、シリル化プロセスを併用しないハー
フトーン位相シフト方法では、レジスト層表面に偽パタ
ーンによる潜像（くぼみ）が生じても、偽パターンによ
る潜像は比較的焦点深度が小さいので、少しくらいの偽
パターン潜像であれば、エッチング耐性があるので問題
なかった。
フトーン位相シフト方法では、レジスト層表面に偽パタ
ーンによる潜像（くぼみ）が生じても、偽パターンによ
る潜像は比較的焦点深度が小さいので、少しくらいの偽
パターン潜像であれば、エッチング耐性があるので問題
なかった。
【００２６】しかしながら、前記シリル化プロセスと前
記位相シフト法とを併用する場合は、レジスト層の表層
に少しでも偽パターン潜像に対応するシリル化層が生じ
てしまうと、レジスト層のエッチング後には、偽パター
ンによるパターン欠陥が発生してしまう。
記位相シフト法とを併用する場合は、レジスト層の表層
に少しでも偽パターン潜像に対応するシリル化層が生じ
てしまうと、レジスト層のエッチング後には、偽パター
ンによるパターン欠陥が発生してしまう。
【００２７】このように、前記シリル化プロセスと前記
位相シフト法とを単純に組み合わせるだけでは、レジス
ト層にパターンの欠陥が発生してしまうために、良好な
解像度はもちろん、形状性の良好な微細化したレジスト
パターンを得ることは困難である。
位相シフト法とを単純に組み合わせるだけでは、レジス
ト層にパターンの欠陥が発生してしまうために、良好な
解像度はもちろん、形状性の良好な微細化したレジスト
パターンを得ることは困難である。
【００２８】本発明は、このような実情に鑑みてなされ
たものであって、その目的は、シリル化プロセスのよう
に、所定の微細パターンに選択的に露光されたレジスト
層の表層（又はそれ以外）を選択的に改質させ、この改
質層をマスクとして前記レジスト層に微細パターンを加
工する方法と、前述した位相シフト法とを組み合わせて
レジスト層に微細パターンを加工するに際し、パターン
の欠陥を最小限に抑え、レジスト層の微細パターンを高
精度に形成するレジストパターンの形成方法及びその装
置を提供することにある。
たものであって、その目的は、シリル化プロセスのよう
に、所定の微細パターンに選択的に露光されたレジスト
層の表層（又はそれ以外）を選択的に改質させ、この改
質層をマスクとして前記レジスト層に微細パターンを加
工する方法と、前述した位相シフト法とを組み合わせて
レジスト層に微細パターンを加工するに際し、パターン
の欠陥を最小限に抑え、レジスト層の微細パターンを高
精度に形成するレジストパターンの形成方法及びその装
置を提供することにある。
【００２９】さらに、本発明の他の目的は、前記レジス
トパターンの形成方法に準じた微細加工方法及びその装
置、並びに半導体装置の製造方法を提供することにあ
る。
トパターンの形成方法に準じた微細加工方法及びその装
置、並びに半導体装置の製造方法を提供することにあ
る。
【００３０】
【課題を解決するための手段】即ち、本発明は、下地基
体上に形成されたレジスト層の表面を位相シフトマスク
を介して選択的に露光する第１工程と、前記レジスト層
の露光側の表層を所定の厚みだけ除去する第２工程と、
前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第３工
程と、前記マスク層を用いて前記レジスト層に所定形状
の微細パターンを加工する第４工程と、を有する、レジ
ストパターンの形成方法（以下、本発明のレジストパタ
ーンの形成方法と称する。）に係るものである。
体上に形成されたレジスト層の表面を位相シフトマスク
を介して選択的に露光する第１工程と、前記レジスト層
の露光側の表層を所定の厚みだけ除去する第２工程と、
前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第３工
程と、前記マスク層を用いて前記レジスト層に所定形状
の微細パターンを加工する第４工程と、を有する、レジ
ストパターンの形成方法（以下、本発明のレジストパタ
ーンの形成方法と称する。）に係るものである。
【００３１】本発明のレジストパターンの形成方法によ
れば、前記第１工程において、露光用マスクとして、ハ
ーフトーン位相シフトマスク、補助型位相シフトマス
ク、エッジ強調型位相シフトマスク等の位相シフトマス
クを用いて前記レジスト層を選択的に露光しているの
で、コントラストが高く、解像度に優れた微細な光学像
が得られる一方、光強度の大きな本パターンによる本パ
ターン潜像（設定パターンによる潜像）と、光強度の比
較的小さな偽パターンによる偽パターン潜像（非設定パ
ターンによる潜像）とが前記レジスト層中に生じる。そ
こで、前記第２工程において、実質的に前記本パターン
潜像のみが残されるように、例えばエッチングやＣＭＰ
（化学機械的研磨：chemical mechanical polishing ）
等によって、前記レジスト層の露光側の表層を所定の厚
みだけ除去しており、従って、前記第３工程において、
前記本パターンに対応する前記選択的に露光された領域
（又はそれ以外の領域）を改質（特にシリル化）し、高
い精度にて加工形状の良好なマスク層（特にシリル化
層）を形成することができるので、非設定の前記偽パタ
ーン潜像によるマスク層のパターン欠陥を防ぐことがで
き、前記第４工程において、前記レジスト層に所定形状
の微細パターンを加工する際にも、前記マスク層のパタ
ーン欠陥に対応するレジスト層のパターン欠陥をも抑制
することができる。
れば、前記第１工程において、露光用マスクとして、ハ
ーフトーン位相シフトマスク、補助型位相シフトマス
ク、エッジ強調型位相シフトマスク等の位相シフトマス
クを用いて前記レジスト層を選択的に露光しているの
で、コントラストが高く、解像度に優れた微細な光学像
が得られる一方、光強度の大きな本パターンによる本パ
ターン潜像（設定パターンによる潜像）と、光強度の比
較的小さな偽パターンによる偽パターン潜像（非設定パ
ターンによる潜像）とが前記レジスト層中に生じる。そ
こで、前記第２工程において、実質的に前記本パターン
潜像のみが残されるように、例えばエッチングやＣＭＰ
（化学機械的研磨：chemical mechanical polishing ）
等によって、前記レジスト層の露光側の表層を所定の厚
みだけ除去しており、従って、前記第３工程において、
前記本パターンに対応する前記選択的に露光された領域
（又はそれ以外の領域）を改質（特にシリル化）し、高
い精度にて加工形状の良好なマスク層（特にシリル化
層）を形成することができるので、非設定の前記偽パタ
ーン潜像によるマスク層のパターン欠陥を防ぐことがで
き、前記第４工程において、前記レジスト層に所定形状
の微細パターンを加工する際にも、前記マスク層のパタ
ーン欠陥に対応するレジスト層のパターン欠陥をも抑制
することができる。
【００３２】従って、偽パターンによる非設定の潜像を
解像させることなく、露光波長以下であって高解像度の
微細パターンを高精度に形成できる。具体的には、例え
ば、完全に独立したパターンであれば、露光波長の４０
％以下の微細パターンを形成できる。
解像させることなく、露光波長以下であって高解像度の
微細パターンを高精度に形成できる。具体的には、例え
ば、完全に独立したパターンであれば、露光波長の４０
％以下の微細パターンを形成できる。
【００３３】なお、前記第２工程において、前記「所定
の厚み」とは、前記偽パターン潜像が実質的に除去され
るような厚みであるが、前記第３工程において、前記表
面領域の改質を行ってマスク層の形成を行うに際して問
題の無い程度ならば、前記偽パターン潜像が多少残って
いても構わない。
の厚み」とは、前記偽パターン潜像が実質的に除去され
るような厚みであるが、前記第３工程において、前記表
面領域の改質を行ってマスク層の形成を行うに際して問
題の無い程度ならば、前記偽パターン潜像が多少残って
いても構わない。
【００３４】また、本発明は、下地基体上に形成された
レジスト層の表面を位相シフトマスクを介して選択的に
露光する第１工程部と、前記レジスト層の露光側の表層
を所定の厚みだけ除去する第２工程部と、前記レジスト
層の表層のうち、前記選択的に露光された領域又はそれ
以外を改質してマスク層を形成する第３工程部と、前記
マスク層を用いて前記レジスト層に所定形状の微細パタ
ーンを加工する第４工程部と、を有し、これらの工程部
のうち、少なくとも前記第３工程部と前記第４工程部と
が共通の装置本体内に配されている、レジストパターン
の形成装置（以下、本発明のレジストパターンの形成装
置と称する。）を提供するものである。
レジスト層の表面を位相シフトマスクを介して選択的に
露光する第１工程部と、前記レジスト層の露光側の表層
を所定の厚みだけ除去する第２工程部と、前記レジスト
層の表層のうち、前記選択的に露光された領域又はそれ
以外を改質してマスク層を形成する第３工程部と、前記
マスク層を用いて前記レジスト層に所定形状の微細パタ
ーンを加工する第４工程部と、を有し、これらの工程部
のうち、少なくとも前記第３工程部と前記第４工程部と
が共通の装置本体内に配されている、レジストパターン
の形成装置（以下、本発明のレジストパターンの形成装
置と称する。）を提供するものである。
【００３５】本発明のレジストパターンの形成装置によ
れば、本発明のレジストパターンの形成方法を再現性良
く実施できると共に、特に、前記第３工程部を構成する
チャンバーと前記第４工程部を構成するチャンバーとを
一体化した装置を形成することができ、従って、レジス
トパターンを形成する際のコストを低減させ、スループ
ットを向上させると同時に、歩留りを高めることができ
る。
れば、本発明のレジストパターンの形成方法を再現性良
く実施できると共に、特に、前記第３工程部を構成する
チャンバーと前記第４工程部を構成するチャンバーとを
一体化した装置を形成することができ、従って、レジス
トパターンを形成する際のコストを低減させ、スループ
ットを向上させると同時に、歩留りを高めることができ
る。
【００３６】また、本発明は、下地基体上に形成された
レジスト層の表面を位相シフトマスクを介して選択的に
露光する第１工程と、前記レジスト層の露光側の表層を
所定の厚みだけ除去する第２工程と、前記レジスト層の
表層のうち、前記選択的に露光された領域又はそれ以外
を改質してマスク層を形成する第３工程と、前記マスク
層を用いて前記レジスト層に所定形状の微細パターンを
加工する第４工程と、前記マスク層及び／又は前記レジ
スト層をマスクとして、前記下地基体に微細パターンの
加工を施す第５工程と、を有する、微細加工方法（以
下、本発明の微細加工方法と称する。）を提供するもの
である。
レジスト層の表面を位相シフトマスクを介して選択的に
露光する第１工程と、前記レジスト層の露光側の表層を
所定の厚みだけ除去する第２工程と、前記レジスト層の
表層のうち、前記選択的に露光された領域又はそれ以外
を改質してマスク層を形成する第３工程と、前記マスク
層を用いて前記レジスト層に所定形状の微細パターンを
加工する第４工程と、前記マスク層及び／又は前記レジ
スト層をマスクとして、前記下地基体に微細パターンの
加工を施す第５工程と、を有する、微細加工方法（以
下、本発明の微細加工方法と称する。）を提供するもの
である。
【００３７】本発明の微細加工方法によれば、本発明の
レジストパターンの形成方法に準じて、前記レジスト層
に高いコントラストで微細な光学像を解像度良く形成し
た上で、さらに、高精度に加工された前記マスク層及び
／又は前記レジスト層をマスクとして、前記下地基体に
微細パターンの加工を施す第５工程を有しているので、
良好な加工精度にて前記下地基体の微細加工を行うこと
ができる。
レジストパターンの形成方法に準じて、前記レジスト層
に高いコントラストで微細な光学像を解像度良く形成し
た上で、さらに、高精度に加工された前記マスク層及び
／又は前記レジスト層をマスクとして、前記下地基体に
微細パターンの加工を施す第５工程を有しているので、
良好な加工精度にて前記下地基体の微細加工を行うこと
ができる。
【００３８】また、特に、前記下地基体と前記レジスト
層とのエッチング選択比が小さい場合でも、改質された
前記マスク層と前記下地基体とのエッチング選択比を比
較的大きくとることがきるので、良好な加工精度にて前
記下地基体の微細加工を行うことができる。
層とのエッチング選択比が小さい場合でも、改質された
前記マスク層と前記下地基体とのエッチング選択比を比
較的大きくとることがきるので、良好な加工精度にて前
記下地基体の微細加工を行うことができる。
【００３９】また、本発明は、下地基体上に形成された
レジスト層の表面を位相シフトマスクを介して選択的に
露光する第１工程部と、前記レジスト層の露光側の表層
を所定の厚みだけ除去する第２工程部と、前記レジスト
層の表層のうち、前記選択的に露光された領域又はそれ
以外を改質してマスク層を形成する第３工程部と、前記
マスク層を用いて、前記レジスト層に所定形状の微細パ
ターンを加工する第４工程部と、前記マスク層及び／又
は前記レジスト層をマスクとして、前記下地基体に微細
パターンの加工を施す第５工程部と、を有し、これらの
工程部のうち、少なくとも前記第３工程部、前記第４工
程部及び前記第５工程部が共通の装置本体内に配されて
いる、微細加工装置（以下、本発明の微細加工装置と称
する。）を提供するものである。
レジスト層の表面を位相シフトマスクを介して選択的に
露光する第１工程部と、前記レジスト層の露光側の表層
を所定の厚みだけ除去する第２工程部と、前記レジスト
層の表層のうち、前記選択的に露光された領域又はそれ
以外を改質してマスク層を形成する第３工程部と、前記
マスク層を用いて、前記レジスト層に所定形状の微細パ
ターンを加工する第４工程部と、前記マスク層及び／又
は前記レジスト層をマスクとして、前記下地基体に微細
パターンの加工を施す第５工程部と、を有し、これらの
工程部のうち、少なくとも前記第３工程部、前記第４工
程部及び前記第５工程部が共通の装置本体内に配されて
いる、微細加工装置（以下、本発明の微細加工装置と称
する。）を提供するものである。
【００４０】本発明の微細加工装置によれば、本発明の
微細加工方法を再現性良く実施できると同時に、前記第
３工程部を構成するチャンバーと、前記第４工程部を構
成するチャンバーと、前記第５工程部を構成するチャン
バーとを一体化した装置本体内に組込むことができ、従
って、前記下地基体に微細パターン加工を施す際のコス
トを低減させ、スループットを向上させると同時に、歩
留りを高めることができる。
微細加工方法を再現性良く実施できると同時に、前記第
３工程部を構成するチャンバーと、前記第４工程部を構
成するチャンバーと、前記第５工程部を構成するチャン
バーとを一体化した装置本体内に組込むことができ、従
って、前記下地基体に微細パターン加工を施す際のコス
トを低減させ、スループットを向上させると同時に、歩
留りを高めることができる。
【００４１】また、本発明は、本発明のレジストパター
ンの形成方法及び本発明の微細加工方法に準じた半導体
装置の製造方法として、半導体基体上にレジスト層との
エッチング選択比の低い絶縁層を形成する第１工程と、
前記絶縁層上に形成されたレジスト層の表面を位相シフ
トマスクを介して選択的に露光する第２工程と、前記レ
ジスト層の露光側の表層を所定の厚みだけ除去する第３
工程と、前記レジスト層の表層のうち、前記選択的に露
光された領域又はそれ以外を改質してマスク層を形成す
る第４工程と、前記マスク層を用いて前記レジスト層に
所定形状の微細パターンをエッチング加工する第５工程
と、前記マスク層を用いて前記絶縁層に微細パターンの
加工を施す第６工程と、を有する、半導体装置の製造方
法（以下、本発明の第１の半導体装置の製造方法と称す
る。）を提供するものである。
ンの形成方法及び本発明の微細加工方法に準じた半導体
装置の製造方法として、半導体基体上にレジスト層との
エッチング選択比の低い絶縁層を形成する第１工程と、
前記絶縁層上に形成されたレジスト層の表面を位相シフ
トマスクを介して選択的に露光する第２工程と、前記レ
ジスト層の露光側の表層を所定の厚みだけ除去する第３
工程と、前記レジスト層の表層のうち、前記選択的に露
光された領域又はそれ以外を改質してマスク層を形成す
る第４工程と、前記マスク層を用いて前記レジスト層に
所定形状の微細パターンをエッチング加工する第５工程
と、前記マスク層を用いて前記絶縁層に微細パターンの
加工を施す第６工程と、を有する、半導体装置の製造方
法（以下、本発明の第１の半導体装置の製造方法と称す
る。）を提供するものである。
【００４２】本発明の第１の半導体装置の製造方法によ
れば、前記改質されたマスク層を用いて（特に、シリル
化されたシリル化層をマスクとして）、前記絶縁層をエ
ッチング加工することができ、例えば、前記レジスト層
とのエッチング選択比の小さな有機系の絶縁層を微細パ
ターンに加工する場合でも、前記改質されたマスク層を
用いている（特にシリル化層をマスクとしている）の
で、良好な加工精度にて前記絶縁層の微細パターン加工
を行うことができる。
れば、前記改質されたマスク層を用いて（特に、シリル
化されたシリル化層をマスクとして）、前記絶縁層をエ
ッチング加工することができ、例えば、前記レジスト層
とのエッチング選択比の小さな有機系の絶縁層を微細パ
ターンに加工する場合でも、前記改質されたマスク層を
用いている（特にシリル化層をマスクとしている）の
で、良好な加工精度にて前記絶縁層の微細パターン加工
を行うことができる。
【００４３】さらに、本発明は、本発明のレジストパタ
ーンの形成方法及び本発明の微細加工方法に準じた他の
半導体装置の製造方法として、半導体基体上に配線材料
層を形成する第１工程と、前記配線材料層上に形成され
たレジスト層の表面を位相シフトマスクを介して選択的
に露光する第２工程と、前記レジスト層の露光側の表層
を所定の厚みだけ除去する第３工程と、前記レジスト層
の表層のうち、前記選択的に露光された領域又はそれ以
外を改質してマスク層を形成する第４工程と、前記マス
ク層を用いて前記レジスト層に所定形状の微細パターン
を加工する第５工程と、前記マスク層を用いて前記配線
材料層に微細パターンの加工を施す第６工程と、を有す
る、半導体装置の製造方法（以下、本発明の第２の半導
体装置の製造方法と称する。）を提供するものである。
ーンの形成方法及び本発明の微細加工方法に準じた他の
半導体装置の製造方法として、半導体基体上に配線材料
層を形成する第１工程と、前記配線材料層上に形成され
たレジスト層の表面を位相シフトマスクを介して選択的
に露光する第２工程と、前記レジスト層の露光側の表層
を所定の厚みだけ除去する第３工程と、前記レジスト層
の表層のうち、前記選択的に露光された領域又はそれ以
外を改質してマスク層を形成する第４工程と、前記マス
ク層を用いて前記レジスト層に所定形状の微細パターン
を加工する第５工程と、前記マスク層を用いて前記配線
材料層に微細パターンの加工を施す第６工程と、を有す
る、半導体装置の製造方法（以下、本発明の第２の半導
体装置の製造方法と称する。）を提供するものである。
【００４４】本発明の第２の半導体装置の製造方法によ
れば、良好な加工精度にて微細化された例えばゲート電
極パターンなどを形成できる。
れば、良好な加工精度にて微細化された例えばゲート電
極パターンなどを形成できる。
【００４５】
【発明の実施の形態】まず、本発明のレジストパターン
の形成方法及び本発明のレジストパターンの形成装置に
ついて説明する。
の形成方法及び本発明のレジストパターンの形成装置に
ついて説明する。
【００４６】本発明のレジストパターンの形成方法及び
その装置においては、前記第２工程（又は前記第２工程
部）において、前記第１工程（又は前記第２工程部）に
おいて生じた偽パターンの潜像分だけ、前記レジスト層
の表層を、例えばエッチングやＣＭＰによって除去する
ことが望ましい。即ち、前記レジスト層に生じた本パタ
ーン潜像のみが残されるように表層を除去することが望
ましい。また、特に前記レジスト層の表層をエッチング
によって前記所定の厚みだけ除去するのが容易な方法で
ある。
その装置においては、前記第２工程（又は前記第２工程
部）において、前記第１工程（又は前記第２工程部）に
おいて生じた偽パターンの潜像分だけ、前記レジスト層
の表層を、例えばエッチングやＣＭＰによって除去する
ことが望ましい。即ち、前記レジスト層に生じた本パタ
ーン潜像のみが残されるように表層を除去することが望
ましい。また、特に前記レジスト層の表層をエッチング
によって前記所定の厚みだけ除去するのが容易な方法で
ある。
【００４７】また、前記位相シフトマスクをハーフトー
ン位相シフトマスクとすることが望ましい。レベンソン
型の位相シフトマスクやクロムレス型の位相シフトマス
クがパターンの配置に工夫を要し、マスク作製に高い技
術が要求されるが、このハーフトーン位相シフトマスク
は、従来の露光用マスクと同等の工程にて比較的容易に
作製することができ、高解像度を実現する位相シフトマ
スクとして有望なマスクである。
ン位相シフトマスクとすることが望ましい。レベンソン
型の位相シフトマスクやクロムレス型の位相シフトマス
クがパターンの配置に工夫を要し、マスク作製に高い技
術が要求されるが、このハーフトーン位相シフトマスク
は、従来の露光用マスクと同等の工程にて比較的容易に
作製することができ、高解像度を実現する位相シフトマ
スクとして有望なマスクである。
【００４８】また、前記レジスト層の少なくとも表層を
シリル化可能な材料（例えば、ノボラック樹脂又はポリ
ビニルフェノール等のフェノール性水酸基を有するも
の）で形成し、このシリル化可能な前記レジスト層の表
層をシリル化して前記マスク層としてのシリル化層を形
成することが望ましい。
シリル化可能な材料（例えば、ノボラック樹脂又はポリ
ビニルフェノール等のフェノール性水酸基を有するも
の）で形成し、このシリル化可能な前記レジスト層の表
層をシリル化して前記マスク層としてのシリル化層を形
成することが望ましい。
【００４９】即ち、改質された前記マスク層としては、
具体的には、上述したシリル化プロセスにおけるシリル
化層を適用できる。また、前記レジスト層は、単層であ
ってもよいが、多層構造のレジスト層を形成し、少なく
とも上層（表層）部分をシリル化可能な材料で形成でき
る。このように、多層構造のレジスト層を構成すれば、
レジスト層に要するコストの削減が可能であり、また、
下地基板との親和性の良好なレジスト層をシリル化可能
な層の下層に配するというように、使用目的に対応した
レジスト層を形成できる。
具体的には、上述したシリル化プロセスにおけるシリル
化層を適用できる。また、前記レジスト層は、単層であ
ってもよいが、多層構造のレジスト層を形成し、少なく
とも上層（表層）部分をシリル化可能な材料で形成でき
る。このように、多層構造のレジスト層を構成すれば、
レジスト層に要するコストの削減が可能であり、また、
下地基板との親和性の良好なレジスト層をシリル化可能
な層の下層に配するというように、使用目的に対応した
レジスト層を形成できる。
【００５０】さらに、前記下地基体を半導体基体とし、
この半導体基体上に前記レジスト層の微細パターンを形
成してよく、つまり、本発明のレジストパターンの形成
方法及びその装置は、半導体製造プロセスにおけるレジ
ストパターンの形成工程及びその装置に適用することが
できる。
この半導体基体上に前記レジスト層の微細パターンを形
成してよく、つまり、本発明のレジストパターンの形成
方法及びその装置は、半導体製造プロセスにおけるレジ
ストパターンの形成工程及びその装置に適用することが
できる。
【００５１】また、本発明のレジストパターンの形成装
置においては、前記第１工程部、前記第２工程部、前記
第３工程部及び前記第４工程部が前記共通の装置本体内
に配されていることが望ましく、特に、前記第２工程部
におけるレジスト層の除去と、前記第４工程部における
前記レジスト層の加工とをエッチングによって行う場
合、前記第２工程部と前記第４工程部とが同一のエッチ
ング用チャンバーに構成されていてもよい。
置においては、前記第１工程部、前記第２工程部、前記
第３工程部及び前記第４工程部が前記共通の装置本体内
に配されていることが望ましく、特に、前記第２工程部
におけるレジスト層の除去と、前記第４工程部における
前記レジスト層の加工とをエッチングによって行う場
合、前記第２工程部と前記第４工程部とが同一のエッチ
ング用チャンバーに構成されていてもよい。
【００５２】次に、本発明の微細加工方法及び本発明の
微細加工装置について説明する。
微細加工装置について説明する。
【００５３】本発明の微細加工方法及び微細加工装置に
おいては、前記第５工程の後に、さらに、前記マスク層
及び前記レジスト層の除去工程を有することが望まし
い。前記各層の除去はアッシング等により容易に行われ
る。
おいては、前記第５工程の後に、さらに、前記マスク層
及び前記レジスト層の除去工程を有することが望まし
い。前記各層の除去はアッシング等により容易に行われ
る。
【００５４】また、本発明の微細加工装置においては、
前記第１工程部、前記第２工程部、前記第３工程部、前
記第４工程部及び前記第５工程部が、前記共通の装置本
体内に配されていることが望ましく、特に、前記第２工
程部におけるレジスト層の除去と、前記第４工程部にお
ける前記レジスト層の加工とを、エッチングによって行
う場合、前記第２工程部と前記第４工程部とが同一のチ
ャンバーで構成されていてもよい。
前記第１工程部、前記第２工程部、前記第３工程部、前
記第４工程部及び前記第５工程部が、前記共通の装置本
体内に配されていることが望ましく、特に、前記第２工
程部におけるレジスト層の除去と、前記第４工程部にお
ける前記レジスト層の加工とを、エッチングによって行
う場合、前記第２工程部と前記第４工程部とが同一のチ
ャンバーで構成されていてもよい。
【００５５】その他は、前述した本発明のレジストパタ
ーンの形成方法及び本発明のレジストパターンの形成装
置に準じて実施若しくは構成することが望ましい。
ーンの形成方法及び本発明のレジストパターンの形成装
置に準じて実施若しくは構成することが望ましい。
【００５６】次に、本発明の第１の半導体装置の製造方
法について説明する。
法について説明する。
【００５７】本発明の第１の半導体装置の製造方法は、
特に、半導体基体上のシリコン酸化膜上に設けられた有
機系層間絶縁層を介して、半導体基体に達するコンタク
トホールを形成する工程に適用することができる。
特に、半導体基体上のシリコン酸化膜上に設けられた有
機系層間絶縁層を介して、半導体基体に達するコンタク
トホールを形成する工程に適用することができる。
【００５８】また、前記第６工程の後に、前記マスク層
及び前記レジスト層の除去工程を有することが望まし
い。
及び前記レジスト層の除去工程を有することが望まし
い。
【００５９】その他は、前述した本発明のレジストパタ
ーンの形成方法及び本発明の微細加工方法に準じて実施
できる。
ーンの形成方法及び本発明の微細加工方法に準じて実施
できる。
【００６０】次に、本発明の第２の半導体装置の製造方
法を説明する。
法を説明する。
【００６１】本発明の第２の半導体装置の製造方法は、
特に、前記マスク層をガート電極パターンに形成するこ
とによって、前記配線材料層をＭＯＳ型半導体デバイス
におけるゲート電極パターンに形成できる。
特に、前記マスク層をガート電極パターンに形成するこ
とによって、前記配線材料層をＭＯＳ型半導体デバイス
におけるゲート電極パターンに形成できる。
【００６２】その他は、前述した本発明のレジストパタ
ーンの形成方法及び本発明の微細加工方法に準じて実施
できる。
ーンの形成方法及び本発明の微細加工方法に準じて実施
できる。
【００６３】次に、本発明を望ましい実施の形態例につ
いて説明する。
いて説明する。
【００６４】〔第１の実施の形態〕本実施の形態は、基
板上に被加工材料となる下地基体とレジスト層とが設け
られた積層構造に対して、本発明のレジストパターンの
形成方法及び本発明の微細加工方法を適用して、前記レ
ジスト層の微細加工、および、前記下地基体の微細加工
を行う例である。
板上に被加工材料となる下地基体とレジスト層とが設け
られた積層構造に対して、本発明のレジストパターンの
形成方法及び本発明の微細加工方法を適用して、前記レ
ジスト層の微細加工、および、前記下地基体の微細加工
を行う例である。
【００６５】まず、基板１に設けられた被加工材料であ
る下地基板２上に、例えばポリビニルフェノールをベー
スにしたシリル化可能なレジスト層３を、層厚ｄ1 が５
００ｎｍになるように回転塗布して得られた積層構造３
０を図１に示す。
る下地基板２上に、例えばポリビニルフェノールをベー
スにしたシリル化可能なレジスト層３を、層厚ｄ1 が５
００ｎｍになるように回転塗布して得られた積層構造３
０を図１に示す。
【００６６】次いで、この積層構造３０を有する基板１
を、例えば１００℃で６０秒間プリ・ベークした後、図
２に示すように、非パターン部における光ビームの透過
率が６％であって、パターン部（透過部）８を透過する
光ビーム９の位相に対して位相が１８０度ずれている光
ビーム１２を透過せしめる所定形状の半透明膜７を透明
支持基体６上に有するハーフトーン位相シフトマスク５
上に、設計寸法φ1 ＝２００ｎｍホールパターンで、露
光用光源としてＡｒＦエキシマレーザおよび露光波長が
１９３ｎｍの縮小率１／４投影露光装置を用いてレジス
ト層３に露光転写する。なお、露光量はホール潜像１１
の直径φ2 が１５０ｎｍになるように、やや適正露光量
より小さめにすることが望ましい。
を、例えば１００℃で６０秒間プリ・ベークした後、図
２に示すように、非パターン部における光ビームの透過
率が６％であって、パターン部（透過部）８を透過する
光ビーム９の位相に対して位相が１８０度ずれている光
ビーム１２を透過せしめる所定形状の半透明膜７を透明
支持基体６上に有するハーフトーン位相シフトマスク５
上に、設計寸法φ1 ＝２００ｎｍホールパターンで、露
光用光源としてＡｒＦエキシマレーザおよび露光波長が
１９３ｎｍの縮小率１／４投影露光装置を用いてレジス
ト層３に露光転写する。なお、露光量はホール潜像１１
の直径φ2 が１５０ｎｍになるように、やや適正露光量
より小さめにすることが望ましい。
【００６７】すると、レジスト層３の露光された部分は
光架橋を起こすので、レジスト層３中にホールパターン
の潜像（本パターン潜像）１１と、偽パターン潜像１０
とが生じる。但し、ホールパターン（本パターン）に比
べて偽パターンの光強度は十分に小さいので、偽パター
ン潜像１０はレジスト層３の表層約５０ｎｍしか生じな
い。また、露光時には大きな焦点深度は必要なく、従っ
て、下地基板２に段差があっても、レジスト層の表層し
か露光させないので、下地からの反射光ビームの影響も
最小限に抑えられる。
光架橋を起こすので、レジスト層３中にホールパターン
の潜像（本パターン潜像）１１と、偽パターン潜像１０
とが生じる。但し、ホールパターン（本パターン）に比
べて偽パターンの光強度は十分に小さいので、偽パター
ン潜像１０はレジスト層３の表層約５０ｎｍしか生じな
い。また、露光時には大きな焦点深度は必要なく、従っ
て、下地基板２に段差があっても、レジスト層の表層し
か露光させないので、下地からの反射光ビームの影響も
最小限に抑えられる。
【００６８】次いで、図３に示すように、Ｏ2 プラズマ
１３を用いて、レジスト層３の表面を例えば１００ｎｍ
厚分エッチングし、ｄ2 ＝４００ｎｍのレジスト層３と
して、偽パターン潜像１０を実質的に除去する。なお、
半透明膜７を通過する光ビーム１２によってレジスト層
３の表層が全面的にシリル化されることがあるが、この
光ビームは強度が小さく、光ビーム１２によってシリル
化される部分（厚み）はわずかであるので、前記エッチ
ングによって、偽パターン潜像１０と同時に除去され
る。
１３を用いて、レジスト層３の表面を例えば１００ｎｍ
厚分エッチングし、ｄ2 ＝４００ｎｍのレジスト層３と
して、偽パターン潜像１０を実質的に除去する。なお、
半透明膜７を通過する光ビーム１２によってレジスト層
３の表層が全面的にシリル化されることがあるが、この
光ビームは強度が小さく、光ビーム１２によってシリル
化される部分（厚み）はわずかであるので、前記エッチ
ングによって、偽パターン潜像１０と同時に除去され
る。
【００６９】次いで、図４に示すように、温度７０℃、
圧力１０Ｔｏｒｒ下で、前記偽パターン潜像が除去され
たレジスト層３を有する基体を、シリル化剤としてのジ
メチルシリルジメチルアミン（ＤＭＳＤＭＡ：dimethyl
silyldimethylamine）蒸気１４中に８０秒間さらす。す
ると、レジスト表面の光架橋を起こしていない部分、つ
まりホールパターン１１以外の部分がシリル化し、シリ
ル化層１５を形成する（ポジ型プロセス）。
圧力１０Ｔｏｒｒ下で、前記偽パターン潜像が除去され
たレジスト層３を有する基体を、シリル化剤としてのジ
メチルシリルジメチルアミン（ＤＭＳＤＭＡ：dimethyl
silyldimethylamine）蒸気１４中に８０秒間さらす。す
ると、レジスト表面の光架橋を起こしていない部分、つ
まりホールパターン１１以外の部分がシリル化し、シリ
ル化層１５を形成する（ポジ型プロセス）。
【００７０】次いで、図５に示すように、温度１０℃、
圧力５ｍＴｏｒｒ、Ｏ2 −ＳＯ2 プラズマ雰囲気１６下
で、シリル化層１５をマスクとしてレジスト層３を異方
性エッチングし、下地基板２に達する直径０．１５μｍ
の欠除部（ホールパターン）１７を形成する。
圧力５ｍＴｏｒｒ、Ｏ2 −ＳＯ2 プラズマ雰囲気１６下
で、シリル化層１５をマスクとしてレジスト層３を異方
性エッチングし、下地基板２に達する直径０．１５μｍ
の欠除部（ホールパターン）１７を形成する。
【００７１】次いで、図６に示すように、例えば、アル
ゴンプラズマガスをエッチャント１９として、例えばＳ
ｉＯ2 からなる下地基板２に、シリル化層１５をマスク
として所定の微細パターン加工を施す。
ゴンプラズマガスをエッチャント１９として、例えばＳ
ｉＯ2 からなる下地基板２に、シリル化層１５をマスク
として所定の微細パターン加工を施す。
【００７２】このように、本実施の形態によれば、レジ
スト層の露光用マスクとして、ハーフトーン位相シフト
マスクを用いているので、高いコントラストで微細な光
学像を解像度良く形成することができ、さらに、このマ
スクを使用した際に生じる偽パターン潜像を実質的に除
去してからシリル化を行っているので、偽パターン潜像
に対応して生じるパターン欠陥を抑制し、位相シフト法
とシリル化プロセスとの特徴を最大限に生かして、良好
な加工精度にて、レジスト層や下地基板を所望の微細パ
ターンに加工できる。
スト層の露光用マスクとして、ハーフトーン位相シフト
マスクを用いているので、高いコントラストで微細な光
学像を解像度良く形成することができ、さらに、このマ
スクを使用した際に生じる偽パターン潜像を実質的に除
去してからシリル化を行っているので、偽パターン潜像
に対応して生じるパターン欠陥を抑制し、位相シフト法
とシリル化プロセスとの特徴を最大限に生かして、良好
な加工精度にて、レジスト層や下地基板を所望の微細パ
ターンに加工できる。
【００７３】〔第２の実施の形態〕本実施の形態は、所
定の処理が施されたＭＯＳ型半導体基体上に、有機系低
誘電体の層間絶縁膜を設け、この層間絶縁膜中にコンタ
クトホールを形成する例である。なお、本実施の形態
は、本発明の第１の半導体装置の製造方法に対応するも
のである。
定の処理が施されたＭＯＳ型半導体基体上に、有機系低
誘電体の層間絶縁膜を設け、この層間絶縁膜中にコンタ
クトホールを形成する例である。なお、本実施の形態
は、本発明の第１の半導体装置の製造方法に対応するも
のである。
【００７４】まず、図７に示すように、Ｐ型のシリコン
基板２１上に、選択酸化技術（ＬＯＣＯＳ法）を用いて
素子分離領域２２を形成し、さらに、ゲート酸化膜２９
上にゲート電極２３の形成を行ってゲート電極パターン
の加工を行った後、熱酸化処理、フォトリソグラフィー
及びエッチング等によりソース領域及びドレイン領域と
なるＮ型ウエル（Ｎ+ ）２６及び２７を作製する。次い
で、ＣＶＤ法によりポリアリールエーテル（polyarylet
her ）からなる有機系低誘電体膜２４等を例えば１００
０ｎｍ厚に形成し、これをＣＭＰを用いて平坦化した
後、スピンコート（回転塗布）法によって、ポリビニル
フェノールをベースにしたシリル化可能なレジスト材料
をｄ3 ＝５００ｎｍ厚に塗布し、レジスト層２５を形成
する。
基板２１上に、選択酸化技術（ＬＯＣＯＳ法）を用いて
素子分離領域２２を形成し、さらに、ゲート酸化膜２９
上にゲート電極２３の形成を行ってゲート電極パターン
の加工を行った後、熱酸化処理、フォトリソグラフィー
及びエッチング等によりソース領域及びドレイン領域と
なるＮ型ウエル（Ｎ+ ）２６及び２７を作製する。次い
で、ＣＶＤ法によりポリアリールエーテル（polyarylet
her ）からなる有機系低誘電体膜２４等を例えば１００
０ｎｍ厚に形成し、これをＣＭＰを用いて平坦化した
後、スピンコート（回転塗布）法によって、ポリビニル
フェノールをベースにしたシリル化可能なレジスト材料
をｄ3 ＝５００ｎｍ厚に塗布し、レジスト層２５を形成
する。
【００７５】次いで、この半導体基板を、例えば１００
℃で６０秒間プリ・ベークした後、図８に示すように、
例えば、非パターン部における光ビームの透過率が６％
であって、パターン部（透過部）を透過する光ビームの
位相に対して位相が１８０度ずれている光ビームを透過
せしめる所定形状の半透明膜３２が透明支持基体３３に
設けられているハーフトーン位相シフトマスク３１上
に、設計寸法２００ｎｍホールパターンを、露光光源と
してＡｒＦエキシマレーザ、露光波長が１９３ｎｍの縮
小率１／４投影露光装置を用いて、レジスト層２５に露
光転写する。なお、露光量はホール潜像３５の直径が１
５０ｎｍになるように、やや適正露光量より小さめにす
ることが望ましい。
℃で６０秒間プリ・ベークした後、図８に示すように、
例えば、非パターン部における光ビームの透過率が６％
であって、パターン部（透過部）を透過する光ビームの
位相に対して位相が１８０度ずれている光ビームを透過
せしめる所定形状の半透明膜３２が透明支持基体３３に
設けられているハーフトーン位相シフトマスク３１上
に、設計寸法２００ｎｍホールパターンを、露光光源と
してＡｒＦエキシマレーザ、露光波長が１９３ｎｍの縮
小率１／４投影露光装置を用いて、レジスト層２５に露
光転写する。なお、露光量はホール潜像３５の直径が１
５０ｎｍになるように、やや適正露光量より小さめにす
ることが望ましい。
【００７６】すると、レジスト層２５の露光された部分
は光架橋を起こすので、レジスト層２５中にホールパタ
ーンの潜像（本パターン潜像）３５と、偽パターン潜像
３６とが生じる。但し、ホールパターン（本パターン）
に比べて偽パターンの光強度は十分に小さいので、偽パ
ターン潜像３６はレジスト層２５の表層約５０ｎｍしか
生じない。
は光架橋を起こすので、レジスト層２５中にホールパタ
ーンの潜像（本パターン潜像）３５と、偽パターン潜像
３６とが生じる。但し、ホールパターン（本パターン）
に比べて偽パターンの光強度は十分に小さいので、偽パ
ターン潜像３６はレジスト層２５の表層約５０ｎｍしか
生じない。
【００７７】次いで、図９に示すように、例えばＯ2 プ
ラズマ雰囲気下で、レジスト層２５の表面を例えば１０
０ｎｍ厚分エッチングして、ｄ4 ＝４００ｎｍのレジス
ト層２５とし、偽パターン潜像３６を実質的に除去す
る。
ラズマ雰囲気下で、レジスト層２５の表面を例えば１０
０ｎｍ厚分エッチングして、ｄ4 ＝４００ｎｍのレジス
ト層２５とし、偽パターン潜像３６を実質的に除去す
る。
【００７８】次いで、図１０に示すように、温度７０
℃、圧力１０Ｔｏｒｒ下で、シリル化剤としてのジメチ
ルシリルジメチルアミン（ＤＭＳＤＭＡ）蒸気中に８０
秒間さらす。すると、レジスト層２５表面の光架橋を起
こしていない部分、つまりホールパターン３５以外の部
分がシリル化し、シリル化層３７を形成する（ポジ型プ
ロセス）。
℃、圧力１０Ｔｏｒｒ下で、シリル化剤としてのジメチ
ルシリルジメチルアミン（ＤＭＳＤＭＡ）蒸気中に８０
秒間さらす。すると、レジスト層２５表面の光架橋を起
こしていない部分、つまりホールパターン３５以外の部
分がシリル化し、シリル化層３７を形成する（ポジ型プ
ロセス）。
【００７９】次いで、図１１に示すように、例えば温度
１０℃、圧力５ｍＴｏｒｒ、Ｏ2 −ＳＯ2 プラズマ雰囲
気下で、シリル化層３７をマスクとしてレジスト層２５
を異方性エッチングし、有機系低誘電体膜２４に達する
例えば直径０．１５μｍのホールパターン４０を形成す
る。
１０℃、圧力５ｍＴｏｒｒ、Ｏ2 −ＳＯ2 プラズマ雰囲
気下で、シリル化層３７をマスクとしてレジスト層２５
を異方性エッチングし、有機系低誘電体膜２４に達する
例えば直径０．１５μｍのホールパターン４０を形成す
る。
【００８０】次いで、図１２に示すようにシリル化層３
７をマスクとして、Ｏ2 プラズマ雰囲気４４下で、異方
的に有機系低誘電体膜２４をエッチングする。ここで、
ポリアリールエーテルからなる有機系低誘電体膜２４
は、レジストとのエッチング選択比はほとんどとれない
が、シリル化層３７をマスクにすれば十分な選択比がと
れるようになる。
７をマスクとして、Ｏ2 プラズマ雰囲気４４下で、異方
的に有機系低誘電体膜２４をエッチングする。ここで、
ポリアリールエーテルからなる有機系低誘電体膜２４
は、レジストとのエッチング選択比はほとんどとれない
が、シリル化層３７をマスクにすれば十分な選択比がと
れるようになる。
【００８１】次いで、図１３に示すように、まず、Ｃ2
Ｆ6 プラズマ雰囲気４５下で、シリル化層３７をエッチ
ングして除去し、次いで、図１４に示すように、Ｏ2 プ
ラズマ雰囲気４８下で用いて、レジスト層２４を異方的
にエッチングして除去すると、有機系低誘電体膜２４中
にコンタクトホール４７が形成される。
Ｆ6 プラズマ雰囲気４５下で、シリル化層３７をエッチ
ングして除去し、次いで、図１４に示すように、Ｏ2 プ
ラズマ雰囲気４８下で用いて、レジスト層２４を異方的
にエッチングして除去すると、有機系低誘電体膜２４中
にコンタクトホール４７が形成される。
【００８２】本実施の形態によれば、レジスト層の露光
用マスクとして、ハーフトーン位相シフトマスクを用い
ているので、レジスト層の表層部に高いコントラストで
微細ホールパターンを形成することができ、さらに、ハ
ーフトーン位相シフトマスクを使用した際に生じる偽パ
ターン潜像を実質的に除去してから、シリル化を行って
いるので、偽パターン潜像に対応して生じるパターン欠
陥を抑制し、かつ、位相シフト法とシリル化プロセスと
の特徴を最大限に生かして、良好な加工精度にて、微細
なホールパターンを加工することができる。さらに、レ
ジスト層とのエッチング選択比が比較的小さな有機系の
層間絶縁膜を加工する場合でも、シリル化層をマスクと
すれば、十分なエッチング選択比をとることができる。
用マスクとして、ハーフトーン位相シフトマスクを用い
ているので、レジスト層の表層部に高いコントラストで
微細ホールパターンを形成することができ、さらに、ハ
ーフトーン位相シフトマスクを使用した際に生じる偽パ
ターン潜像を実質的に除去してから、シリル化を行って
いるので、偽パターン潜像に対応して生じるパターン欠
陥を抑制し、かつ、位相シフト法とシリル化プロセスと
の特徴を最大限に生かして、良好な加工精度にて、微細
なホールパターンを加工することができる。さらに、レ
ジスト層とのエッチング選択比が比較的小さな有機系の
層間絶縁膜を加工する場合でも、シリル化層をマスクと
すれば、十分なエッチング選択比をとることができる。
【００８３】〔第３の実施の形態〕本実施の形態は、前
述した第１の実施の形態、または第２の実施の形態にお
けるシリル化工程とレジストのエッチング工程とを同一
の装置本体５１にて行うことができる装置を示すもので
ある。
述した第１の実施の形態、または第２の実施の形態にお
けるシリル化工程とレジストのエッチング工程とを同一
の装置本体５１にて行うことができる装置を示すもので
ある。
【００８４】ここでは、シリル化プロセスをシリル化用
チャンバー５３にて行い、シリル化前およびシリル化後
のレジストのエッチングをエッチング用チャンバー５４
にて行うことができる。
チャンバー５３にて行い、シリル化前およびシリル化後
のレジストのエッチングをエッチング用チャンバー５４
にて行うことができる。
【００８５】図１５に示すように、シリル化用チャンバ
ー５３とエッチング用チャンバー５４とは、ロードロッ
ク室５２を介して、同一の装置本体５１に組み込まれて
いる。従って、シリル化プロセス、シリル化前及びシリ
ル化後のエッチングを一つの装置本体内にてできるの
で、加工時間短縮、コスト削減、不純物混入低減などの
効果がある。
ー５３とエッチング用チャンバー５４とは、ロードロッ
ク室５２を介して、同一の装置本体５１に組み込まれて
いる。従って、シリル化プロセス、シリル化前及びシリ
ル化後のエッチングを一つの装置本体内にてできるの
で、加工時間短縮、コスト削減、不純物混入低減などの
効果がある。
【００８６】〔第４の実施の形態〕本実施の形態は、半
導体基板上にポリシリコンからなる例えばゲート長０．
１５μｍのゲート電極パターンを形成する例である。な
お、本実施の形態は、本発明の第２の半導体装置の製造
方法に対応するものである。
導体基板上にポリシリコンからなる例えばゲート長０．
１５μｍのゲート電極パターンを形成する例である。な
お、本実施の形態は、本発明の第２の半導体装置の製造
方法に対応するものである。
【００８７】図１６に示すように、例えばＰ型のシリコ
ン基板６０上に、選択酸化技術（ＬＯＣＯＳ法）を用い
て素子分離領域６１を形成した後、ゲート酸化膜６２を
例えば３．５ｎｍ厚に形成し、さらに、ＣＶＤ法により
ポリシリコン膜６３を例えば２００ｎｍ厚に形成し、次
いで、ナフトキノンジアジドとノボラック樹脂とからな
るレジスト材料を例えばｄ5 ＝６００ｎｍ厚に回転塗布
して、シリル化可能なレジスト層６４を順次形成する。
ン基板６０上に、選択酸化技術（ＬＯＣＯＳ法）を用い
て素子分離領域６１を形成した後、ゲート酸化膜６２を
例えば３．５ｎｍ厚に形成し、さらに、ＣＶＤ法により
ポリシリコン膜６３を例えば２００ｎｍ厚に形成し、次
いで、ナフトキノンジアジドとノボラック樹脂とからな
るレジスト材料を例えばｄ5 ＝６００ｎｍ厚に回転塗布
して、シリル化可能なレジスト層６４を順次形成する。
【００８８】次いで、図１７に示すように、これを、例
えば、１００℃、６０秒間プリ・ベークした後、設計寸
法１８０ｎｍのゲート電極パターンを含み、非パターン
部における光ビームの透過率が１０％であって、パター
ン部（透過部）を透過する光ビーム７１の位相に対して
位相が１８０度ずれている光ビーム７２を透過せしめる
所定形状の半透明膜６９を透明支持基体６８上に有する
ハーフトーン位相シフトマスク６７を用いて、レジスト
層６４上に所定のゲート電極パターンを露光転写する。
えば、１００℃、６０秒間プリ・ベークした後、設計寸
法１８０ｎｍのゲート電極パターンを含み、非パターン
部における光ビームの透過率が１０％であって、パター
ン部（透過部）を透過する光ビーム７１の位相に対して
位相が１８０度ずれている光ビーム７２を透過せしめる
所定形状の半透明膜６９を透明支持基体６８上に有する
ハーフトーン位相シフトマスク６７を用いて、レジスト
層６４上に所定のゲート電極パターンを露光転写する。
【００８９】なお、露光は、露光光源をＫｒＦエキシマ
レーザ、露光波長が２４８ｎｍの縮小率１／５投影露光
装置を用い、輪帯照明を用いてマスクを斜め方向から照
射して行う〔植松政也、Engineering Report HE2-94-20
26、斜入射照明におけるハーフトーン位相シフトマスク
の効果(1) 、参照〕。また、露光量はゲート潜像（本パ
ターン潜像）７４のゲート長が１５０ｎｍになるように
やや適正露光量より小さめにすることが望ましい。
レーザ、露光波長が２４８ｎｍの縮小率１／５投影露光
装置を用い、輪帯照明を用いてマスクを斜め方向から照
射して行う〔植松政也、Engineering Report HE2-94-20
26、斜入射照明におけるハーフトーン位相シフトマスク
の効果(1) 、参照〕。また、露光量はゲート潜像（本パ
ターン潜像）７４のゲート長が１５０ｎｍになるように
やや適正露光量より小さめにすることが望ましい。
【００９０】すると、レジスト層６４における露光部
は、ナフトキノンジアジドが分解してインデンケテンと
なり、さらに水の存在によりインデンカルボン酸にな
る。次いで、これをベークし、インデンカルボン酸の脱
炭酸反応を行う。すると、その部分がレジスト層６４中
の潜像７４となり、また、露光用マスクにはハーフトー
ン位相シフトマスク６７を用いているので、図１７に示
すように、シリル化可能なゲート潜像７４と偽パターン
潜像７３が生じることになる。
は、ナフトキノンジアジドが分解してインデンケテンと
なり、さらに水の存在によりインデンカルボン酸にな
る。次いで、これをベークし、インデンカルボン酸の脱
炭酸反応を行う。すると、その部分がレジスト層６４中
の潜像７４となり、また、露光用マスクにはハーフトー
ン位相シフトマスク６７を用いているので、図１７に示
すように、シリル化可能なゲート潜像７４と偽パターン
潜像７３が生じることになる。
【００９１】次いで、図１８に示すように、Ｏ2 プラズ
マ雰囲気７６下で、レジスト表面を例えば７０ｎｍ厚分
エッチングし、偽パターンの潜像を除去して、層厚ｄ6
＝５３０ｎｍのレジスト層とする。
マ雰囲気７６下で、レジスト表面を例えば７０ｎｍ厚分
エッチングし、偽パターンの潜像を除去して、層厚ｄ6
＝５３０ｎｍのレジスト層とする。
【００９２】次いで、図１９に示すように、１６０℃の
温度下で、シリル化剤としてのヘキサメチルジシラザン
（ＨＭＤＳ：Hexamethyldisilazane）７８をレジスト層
６４の表面に供給して、レジスト層６４の露光部分（潜
像７４）のシリル化処理を行い、ノボラック樹脂のフェ
ノール性水酸基をシリル基に置換する。
温度下で、シリル化剤としてのヘキサメチルジシラザン
（ＨＭＤＳ：Hexamethyldisilazane）７８をレジスト層
６４の表面に供給して、レジスト層６４の露光部分（潜
像７４）のシリル化処理を行い、ノボラック樹脂のフェ
ノール性水酸基をシリル基に置換する。
【００９３】ここで、未露光部分は、シリル化前のベー
クで、ナフトキノンジアジドがケテンになり、ノボラッ
ク樹脂と架橋するため、シリル化しない。従って、図１
９に示すように、レジスト層６４の表面のゲートパター
ンに相当する部分に選択的にシリル化層７９が形成され
る（ネガ型プロセス）。
クで、ナフトキノンジアジドがケテンになり、ノボラッ
ク樹脂と架橋するため、シリル化しない。従って、図１
９に示すように、レジスト層６４の表面のゲートパター
ンに相当する部分に選択的にシリル化層７９が形成され
る（ネガ型プロセス）。
【００９４】次いで、図２０に示すように、例えば、１
０℃の温度下、圧力５ｍＴｏｒｒのＯ2 −ＳＯ2 プラズ
マ雰囲気８１下で、シリル化層７９をマスクとして、レ
ジスト層７４を異方性エッチングし、例えばゲート長
０．１５μｍのゲート電極パターン８２を形成する。
０℃の温度下、圧力５ｍＴｏｒｒのＯ2 −ＳＯ2 プラズ
マ雰囲気８１下で、シリル化層７９をマスクとして、レ
ジスト層７４を異方性エッチングし、例えばゲート長
０．１５μｍのゲート電極パターン８２を形成する。
【００９５】次いで、図２１に示すように、シリル化層
７９をマスクとして、第１段としてＣｌ2 −Ｏ2 プラズ
マ雰囲気８３、第２段としてＨＢｒ−Ｏ2 プラズマ雰囲
気８４下で、段階的にエッチレートを変えながら、ポリ
シリコン６３をエッチングする。
７９をマスクとして、第１段としてＣｌ2 −Ｏ2 プラズ
マ雰囲気８３、第２段としてＨＢｒ−Ｏ2 プラズマ雰囲
気８４下で、段階的にエッチレートを変えながら、ポリ
シリコン６３をエッチングする。
【００９６】次いで、Ｃ2 Ｆ6 プラズマ雰囲気下でシリ
ル化層７９を異方性エッチングして除去し、さらに、Ｏ
2 プラズマ雰囲気下でレジスト層７４及び６４をアッシ
ング除去し、最後にフッ酸処理すると、図２２に示すよ
うに、ゲート長０．１５μｍのポリシリコン・ゲート電
極パターン８６が形成される。
ル化層７９を異方性エッチングして除去し、さらに、Ｏ
2 プラズマ雰囲気下でレジスト層７４及び６４をアッシ
ング除去し、最後にフッ酸処理すると、図２２に示すよ
うに、ゲート長０．１５μｍのポリシリコン・ゲート電
極パターン８６が形成される。
【００９７】次いで、図２３に示すように、Ｐ型の半導
体基板６０の所定領域に、Ｎ型不純物を注入することに
よって、セルフアライン（自己整合）的にソース・ドレ
イン領域８７、８８が作製される。
体基板６０の所定領域に、Ｎ型不純物を注入することに
よって、セルフアライン（自己整合）的にソース・ドレ
イン領域８７、８８が作製される。
【００９８】このように、本実施の形態によれば、レジ
スト層の露光用マスクとして、ハーフトーン位相シフト
マスクを用いているので、高いコントラストで微細なホ
ールパターンを解像度良く形成することができ、さら
に、このマスクを使用した際に生じる偽パターン潜像を
実質的に除去してから、シリル化プロセスを行っている
ので、偽パターン潜像に対応して生じるパターン欠陥を
抑制し、位相シフト法とシリル化プロセスとの特徴を最
大限に生かし、良好な加工精度にて、ゲート電極パター
ンを加工できる。
スト層の露光用マスクとして、ハーフトーン位相シフト
マスクを用いているので、高いコントラストで微細なホ
ールパターンを解像度良く形成することができ、さら
に、このマスクを使用した際に生じる偽パターン潜像を
実質的に除去してから、シリル化プロセスを行っている
ので、偽パターン潜像に対応して生じるパターン欠陥を
抑制し、位相シフト法とシリル化プロセスとの特徴を最
大限に生かし、良好な加工精度にて、ゲート電極パター
ンを加工できる。
【００９９】以上、本発明を好ましい実施の形態につい
て説明したが、本発明は、上述した実施の形態に限定さ
れるものではない。
て説明したが、本発明は、上述した実施の形態に限定さ
れるものではない。
【０１００】本発明は、上述した半導体装置におけるコ
ンタクトホールの形成、半導体装置におけるゲートパタ
ーンの形成以外にも、例えば、ＣＭＯＳ型の半導体装置
の作製工程においては、Ｐウエル形成のための酸化膜の
パターニング、素子分離領域形成のための窒化膜のパタ
ーニング（ＬＯＣＯＳ酸化膜の形成）、Ｎ及びＰチャン
ネル領域の形成、ソース・ドレイン領域の形成、シリコ
ン酸化膜のパターニング、金属配線やポリシリコン配線
のパターニングなどに適用でき、その他、バイポーラト
ランジスタの作製工程、ロジック系半導体装置の作製工
程、ＣＣＤ素子の作製工程、半導体レーザの作製工程な
どの種々の半導体装置の作製工程に適用できる。
ンタクトホールの形成、半導体装置におけるゲートパタ
ーンの形成以外にも、例えば、ＣＭＯＳ型の半導体装置
の作製工程においては、Ｐウエル形成のための酸化膜の
パターニング、素子分離領域形成のための窒化膜のパタ
ーニング（ＬＯＣＯＳ酸化膜の形成）、Ｎ及びＰチャン
ネル領域の形成、ソース・ドレイン領域の形成、シリコ
ン酸化膜のパターニング、金属配線やポリシリコン配線
のパターニングなどに適用でき、その他、バイポーラト
ランジスタの作製工程、ロジック系半導体装置の作製工
程、ＣＣＤ素子の作製工程、半導体レーザの作製工程な
どの種々の半導体装置の作製工程に適用できる。
【０１０１】また、半導体装置の作製工程以外にも、例
えば、金属メッキ工程（例えばフレームメッキのパター
ニング）等にも適用できるし、また、ＤＶＤ（デジタル
ビデオディスク）やＣＤ（コンパクトディスク）、ＭＯ
（光磁気ディスク）等の光ディスクのピット、グルーブ
形成のマザー板の作製工程にも適用できる。
えば、金属メッキ工程（例えばフレームメッキのパター
ニング）等にも適用できるし、また、ＤＶＤ（デジタル
ビデオディスク）やＣＤ（コンパクトディスク）、ＭＯ
（光磁気ディスク）等の光ディスクのピット、グルーブ
形成のマザー板の作製工程にも適用できる。
【０１０２】さらに、使用する材料も上述したものに限
定されるものではなく、特に、シリル化可能なレジスト
材料としては、ノボラック樹脂やポリビニルフェノール
等のフェノール性水酸基を主として含有するレジスト材
料を使用することができ、また、シリル化剤としては、
上述したＨＭＤＳやＤＭＳＤＭＡの他、ＤＭＳＤＥＡ
（dimethylsilyldiethylamine ）、ＴＭＤＳ（1,1,3,3-
tetramethyldisilazane）、ＴＭＳＤＭＡ（trimethylsi
lyldimethylamine ）、ＴＭＳＤＥＡ（trimethylsilyld
iethylamine）、さらには、Ｂ〔ＤＭＡ〕ＭＳ（bis(dim
ethylamino)methylsilane）、Ｂ〔ＤＭＡ〕ＤＳ（bis(d
imethylamino)dimethylsilane）、ＨＭＣＴＳ（1,1,3,
3,5,5-hexamethylcyclotrisilazane）等を使用できる。
定されるものではなく、特に、シリル化可能なレジスト
材料としては、ノボラック樹脂やポリビニルフェノール
等のフェノール性水酸基を主として含有するレジスト材
料を使用することができ、また、シリル化剤としては、
上述したＨＭＤＳやＤＭＳＤＭＡの他、ＤＭＳＤＥＡ
（dimethylsilyldiethylamine ）、ＴＭＤＳ（1,1,3,3-
tetramethyldisilazane）、ＴＭＳＤＭＡ（trimethylsi
lyldimethylamine ）、ＴＭＳＤＥＡ（trimethylsilyld
iethylamine）、さらには、Ｂ〔ＤＭＡ〕ＭＳ（bis(dim
ethylamino)methylsilane）、Ｂ〔ＤＭＡ〕ＤＳ（bis(d
imethylamino)dimethylsilane）、ＨＭＣＴＳ（1,1,3,
3,5,5-hexamethylcyclotrisilazane）等を使用できる。
【０１０３】
【発明の作用効果】本発明のレジストパターンの形成方
法によれば、前記第１工程において、露光用マスクとし
て位相シフトマスクを用いてレジスト層を選択的に露光
しているので、コントラストが高く、解像度の高い微細
な光学像が得られる一方、光強度の大きな本パターンに
よる本パターン潜像と、光強度の比較的小さな偽パター
ンによる偽パターン潜像とが生じる。そこで、前記第２
工程において、実質的に前記本パターン潜像のみが残さ
れるように、例えばエッチングやＣＭＰ等によって、前
記レジスト層の露光側の表層を所定の厚みだけ除去し、
さらに、前記第３工程において、前記選択的に露光され
た領域（又はそれ以外の領域）を改質（特にシリル化）
し、高精度にてマスク層（特にシリル化層）を形成する
ことができるので、非設定の前記偽パターン潜像による
マスク層のパターン欠陥を防ぐことができ、従って、前
記第４工程において、前記レジスト層に所定形状の微細
パターンを加工する際にも、前記偽パターン潜像に対応
するマスク欠陥によって、前記レジスト層のパターン欠
陥をも抑制することができ、レジスト層の微細パターン
を高精度で形成できる。
法によれば、前記第１工程において、露光用マスクとし
て位相シフトマスクを用いてレジスト層を選択的に露光
しているので、コントラストが高く、解像度の高い微細
な光学像が得られる一方、光強度の大きな本パターンに
よる本パターン潜像と、光強度の比較的小さな偽パター
ンによる偽パターン潜像とが生じる。そこで、前記第２
工程において、実質的に前記本パターン潜像のみが残さ
れるように、例えばエッチングやＣＭＰ等によって、前
記レジスト層の露光側の表層を所定の厚みだけ除去し、
さらに、前記第３工程において、前記選択的に露光され
た領域（又はそれ以外の領域）を改質（特にシリル化）
し、高精度にてマスク層（特にシリル化層）を形成する
ことができるので、非設定の前記偽パターン潜像による
マスク層のパターン欠陥を防ぐことができ、従って、前
記第４工程において、前記レジスト層に所定形状の微細
パターンを加工する際にも、前記偽パターン潜像に対応
するマスク欠陥によって、前記レジスト層のパターン欠
陥をも抑制することができ、レジスト層の微細パターン
を高精度で形成できる。
【０１０４】本発明のレジストパターンの形成装置によ
れば、本発明のレジストパターンの形成方法を再現性良
く実施できると共に、特に、前記第３工程部を構成する
チャンバーと前記第４工程部を構成するチャンバーとを
一体化した装置を形成することができ、従って、レジス
トパターンを形成する際のコストを低減させ、スループ
ットを向上させると同時に、歩留りを高めることができ
る。
れば、本発明のレジストパターンの形成方法を再現性良
く実施できると共に、特に、前記第３工程部を構成する
チャンバーと前記第４工程部を構成するチャンバーとを
一体化した装置を形成することができ、従って、レジス
トパターンを形成する際のコストを低減させ、スループ
ットを向上させると同時に、歩留りを高めることができ
る。
【０１０５】本発明の微細加工方法によれば、本発明の
レジストパターンの形成方法に準じて、前記レジスト層
に高いコントラストで光学像を形成することができ、さ
らに、前記マスク層及び／又は前記レジスト層をマスク
として、前記下地基体に微細パターンの加工を施す第５
工程を有しているので、加工形状の良好な前記マスク層
及び／又は前記レジスト層をマスクとして前記下地基体
の微細パターン加工を施すことができ、良好な加工精度
にて前記下地基体を加工できる。
レジストパターンの形成方法に準じて、前記レジスト層
に高いコントラストで光学像を形成することができ、さ
らに、前記マスク層及び／又は前記レジスト層をマスク
として、前記下地基体に微細パターンの加工を施す第５
工程を有しているので、加工形状の良好な前記マスク層
及び／又は前記レジスト層をマスクとして前記下地基体
の微細パターン加工を施すことができ、良好な加工精度
にて前記下地基体を加工できる。
【０１０６】本発明の微細加工装置によれば、本発明の
微細加工方法を再現性良く実施できると同時に、前記第
３工程部を構成するチャンバーと前記第４工程部を構成
するチャンバーと前記第５工程を構成するチャンバーと
を一体化した装置を形成することができ、従って、前記
下地基体に微細パターン加工を施す際のコストを低減さ
せ、スループットを向上させると同時に、歩留りを高め
ることができる。
微細加工方法を再現性良く実施できると同時に、前記第
３工程部を構成するチャンバーと前記第４工程部を構成
するチャンバーと前記第５工程を構成するチャンバーと
を一体化した装置を形成することができ、従って、前記
下地基体に微細パターン加工を施す際のコストを低減さ
せ、スループットを向上させると同時に、歩留りを高め
ることができる。
【０１０７】本発明の第１の半導体装置の製造方法によ
れば、前記改質されたマスク層を用いて（特に、シリル
化されたシリル化層をマスクとして）、前記絶縁層をエ
ッチング加工することができ、前記改質されたマスク層
（特にシリル化層）は、前記レジスト層に比べて、前記
絶縁層とのエッチング選択比が大きいので、レジスト層
との前記レジスト層とのエッチング選択比の低い例えば
有機系の絶縁層を微細パターンに加工する場合でも、良
好な加工精度をもって例えばコンタクトホール等の微細
パターン加工を行うことができる。
れば、前記改質されたマスク層を用いて（特に、シリル
化されたシリル化層をマスクとして）、前記絶縁層をエ
ッチング加工することができ、前記改質されたマスク層
（特にシリル化層）は、前記レジスト層に比べて、前記
絶縁層とのエッチング選択比が大きいので、レジスト層
との前記レジスト層とのエッチング選択比の低い例えば
有機系の絶縁層を微細パターンに加工する場合でも、良
好な加工精度をもって例えばコンタクトホール等の微細
パターン加工を行うことができる。
【０１０８】本発明の第２の半導体装置によれば、良好
な加工精度にて微細化された例えばゲート電極パターン
などを作製できる。
な加工精度にて微細化された例えばゲート電極パターン
などを作製できる。
【図１】本発明の第１の実施の形態に基づくレジストパ
ターンの形成方法及び微細加工方法を示す概略断面図で
ある。
ターンの形成方法及び微細加工方法を示す概略断面図で
ある。
【図２】同、他のレジストパターンの形成方法及び微細
加工方法を示す概略断面図である。
加工方法を示す概略断面図である。
【図３】同、他のレジストパターンの形成方法及び微細
加工方法を示す概略断面図である。
加工方法を示す概略断面図である。
【図４】同、他のレジストパターンの形成方法及び微細
加工方法を示す概略断面図である。
加工方法を示す概略断面図である。
【図５】同、他のレジストパターンの形成方法及び微細
加工方法を示す概略断面図である。
加工方法を示す概略断面図である。
【図６】同、他のレジストパターンの形成方法及び微細
加工方法を示す概略断面図である。
加工方法を示す概略断面図である。
【図７】本発明の第２の実施の形態に基づく半導体装置
の一作製工程を示す概略断面図である。
の一作製工程を示す概略断面図である。
【図８】同、他の半導体装置の作製工程を示す概略断面
図である。
図である。
【図９】同、他の半導体装置の作製工程を示す概略断面
図である。
図である。
【図１０】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図１１】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図１２】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図１３】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図１４】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図１５】本発明の第３の実施の形態に基づくレジスト
パターンの形成装置の概略模式図である。
パターンの形成装置の概略模式図である。
【図１６】本発明の第４の実施の形態に基づく半導体装
置の一作製工程を示す概略断面図である。
置の一作製工程を示す概略断面図である。
【図１７】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図１８】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図１９】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図２０】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図２１】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図２２】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図２３】同、他の半導体装置の作製工程を示す概略断
面図である。
面図である。
【図２４】従来のハーフトーン位相シフトマスクを用い
た位相シフト法によるレジストパターンの形成方法例を
示す概略断面図である。
た位相シフト法によるレジストパターンの形成方法例を
示す概略断面図である。
【図２５】ハーフトーン位相シフトマスクによる透過光
強度分布を示すグラフ（Ａ）、ハーフトーン位相シフト
マスクによって露光処理されたレジスト層を含む積層構
造の概略断面図（Ｂ）である。
強度分布を示すグラフ（Ａ）、ハーフトーン位相シフト
マスクによって露光処理されたレジスト層を含む積層構
造の概略断面図（Ｂ）である。
【図２６】同、積層構造をシリル化した際の概略断面図
（Ａ）、このシリル化層をマスクとしてレジスト層をエ
ッチングした場合の概略断面図（Ｂ）である。
（Ａ）、このシリル化層をマスクとしてレジスト層をエ
ッチングした場合の概略断面図（Ｂ）である。
１…基板、２…下地基板、３…レジスト層、４…凸部、
５、３１、６７…ハーフトーン位相シフトマスク、６、
３３、６８…透明支持体、７、３２、６９…半透明膜、
８…窓部、９、１２、７１、７２…光ビーム、１０、３
６、７３…偽パターン潜像、１１、３６、７４…本パタ
ーン潜像、１３、４４、４８、７６…Ｏ2 プラズマ雰囲
気、１４…ＤＭＳＤＭＡ蒸気、１５、３７、７９…シリ
ル化層、１６、８１…Ｏ2 −ＳＯ2 プラズマ雰囲気、１
７…、１８…欠除部、１９…エッチャント、２１、６０
…シリコン基板、２２、６１…素子分離領域、２３…ゲ
ート電極、２４…有機系低誘電体層、２５、６４…レジ
スト層、２６、８７…ソース領域、２７、８８…ドレイ
ン領域、２８…シリコン酸化膜、２９、６２…ゲート酸
化膜、４０、４１、４６…ホールパターン、４５…Ｃ2
Ｆ6 プラズマ雰囲気、４７…コンタクトホール、５１…
連続式処理装置、５２…ロードロック室、５３…シリル
化用チャンバー、５４…エッチング用チャンバー、６３
…ゲート電極用ポリシリコン層、７８…ＨＭＤＳ蒸気、
８２、８６…ゲート電極パターン、８３…Ｃｌ2 −Ｏ2
プラズマ雰囲気、８４…ＨＢｒ−Ｏ2 プラズマ雰囲気、
９１、１１０…ハーフトーン位相シフトマスク、９２…
半透明膜、９３…透明支持体、９４…窓部、９５、１１
１…露光用光ビーム、９８…フォトレジスト層、９９、
１１４…下地基板、１００…転写パターン、１０１、１
０２、１０３…光ビーム、１１３…基板、１１５…レジ
スト層、１１６…本パターン潜像、１１７…偽パターン
潜像、１２０…本パターン、１２１…偽パターン、１２
３…シリル化層、１２５…本パターンによるホール、１
２６…偽パターンによるホール
５、３１、６７…ハーフトーン位相シフトマスク、６、
３３、６８…透明支持体、７、３２、６９…半透明膜、
８…窓部、９、１２、７１、７２…光ビーム、１０、３
６、７３…偽パターン潜像、１１、３６、７４…本パタ
ーン潜像、１３、４４、４８、７６…Ｏ2 プラズマ雰囲
気、１４…ＤＭＳＤＭＡ蒸気、１５、３７、７９…シリ
ル化層、１６、８１…Ｏ2 −ＳＯ2 プラズマ雰囲気、１
７…、１８…欠除部、１９…エッチャント、２１、６０
…シリコン基板、２２、６１…素子分離領域、２３…ゲ
ート電極、２４…有機系低誘電体層、２５、６４…レジ
スト層、２６、８７…ソース領域、２７、８８…ドレイ
ン領域、２８…シリコン酸化膜、２９、６２…ゲート酸
化膜、４０、４１、４６…ホールパターン、４５…Ｃ2
Ｆ6 プラズマ雰囲気、４７…コンタクトホール、５１…
連続式処理装置、５２…ロードロック室、５３…シリル
化用チャンバー、５４…エッチング用チャンバー、６３
…ゲート電極用ポリシリコン層、７８…ＨＭＤＳ蒸気、
８２、８６…ゲート電極パターン、８３…Ｃｌ2 −Ｏ2
プラズマ雰囲気、８４…ＨＢｒ−Ｏ2 プラズマ雰囲気、
９１、１１０…ハーフトーン位相シフトマスク、９２…
半透明膜、９３…透明支持体、９４…窓部、９５、１１
１…露光用光ビーム、９８…フォトレジスト層、９９、
１１４…下地基板、１００…転写パターン、１０１、１
０２、１０３…光ビーム、１１３…基板、１１５…レジ
スト層、１１６…本パターン潜像、１１７…偽パターン
潜像、１２０…本パターン、１２１…偽パターン、１２
３…シリル化層、１２５…本パターンによるホール、１
２６…偽パターンによるホール
Claims (42)
- 【請求項１】 下地基体上に形成されたレジスト層の表
面を位相シフトマスクを介して選択的に露光する第１工
程と、 前記レジスト層の露光側の表層を所定の厚みだけ除去す
る第２工程と、 前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第３工
程と、 前記マスク層を用いて前記レジスト層に所定形状の微細
パターンを加工する第４工程と、を有する、レジストパ
ターンの形成方法。 - 【請求項２】 前記第２工程において、前記第１工程に
て生じた偽パターンの潜像分だけ、前記レジスト層の表
層を除去する、請求項１に記載したレジストパターンの
形成方法。 - 【請求項３】 前記第２工程において、前記レジスト層
の表層をエッチングによって所定の厚みだけ除去する、
請求項１に記載したレジストパターンの形成方法。 - 【請求項４】 前記位相シフトマスクをハーフトーン位
相シフトマスクとする、請求項１に記載したレジストパ
ターンの形成方法。 - 【請求項５】 前記レジスト層の少なくとも表層をシリ
ル化可能な材料で形成し、このシリル化可能な前記レジ
スト層の表層をシリル化して、前記マスク層としてのシ
リル化層を形成する、請求項１に記載したレジストパタ
ーンの形成方法。 - 【請求項６】 前記下地基体を半導体基体とし、この半
導体基体上に前記レジスト層の微細パターンを形成す
る、請求項１に記載したレジストパターンの形成方法。 - 【請求項７】 下地基体上に形成されたレジスト層の表
面を位相シフトマスクを介して選択的に露光する第１工
程部と、 前記レジスト層の露光側の表層を所定の厚みだけ除去す
る第２工程部と、 前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第３工
程部と、 前記マスク層を用いて前記レジスト層に所定形状の微細
パターンを加工する第４工程部と、 を有し、これらの工程部のうち、少なくとも前記第３工
程部と前記第４工程部とが共通の装置本体内に配されて
いる、レジストパターンの形成装置。 - 【請求項８】 前記第１工程部、前記第２工程部、前記
第３工程部及び前記第４工程部が、前記共通の装置本体
内に配されている、請求項７に記載したレジストパター
ンの形成装置。 - 【請求項９】 前記第２工程部において、前記第１工程
部にて生じた偽パターンの潜像分だけ、前記レジスト層
の表層が除去される、請求項７に記載したレジストパタ
ーンの形成装置。 - 【請求項１０】 前記第２工程部において、前記レジス
ト層の表層が、エッチングによって所定の厚みだけ除去
される、請求項７に記載したレジストパターンの形成装
置。 - 【請求項１１】 前記位相シフトマスクがハーフトーン
位相シフトマスクである、請求項７に記載したレジスト
パターンの形成装置。 - 【請求項１２】 前記レジスト層の少なくとも表層がシ
リル化可能な材料で形成され、このシリル化可能な前記
レジスト層の表層がシリル化されて、前記マスク層とし
てのシリル化層が形成される、請求項７に記載したレジ
ストパターンの形成装置。 - 【請求項１３】 前記下地基体が半導体基体であり、こ
の半導体基体上に前記レジスト層の微細パターンが形成
される、請求項７に記載したレジストパターンの形成装
置。 - 【請求項１４】 下地基体上に形成されたレジスト層の
表面を位相シフトマスクを介して選択的に露光する第１
工程と、 前記レジスト層の露光側の表層を所定の厚みだけ除去す
る第２工程と、 前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第３工
程と、 前記マスク層を用いて前記レジスト層に所定形状の微細
パターンを加工する第４工程と、 前記マスク層及び／又は前記レジスト層をマスクとし
て、前記下地基体に微細パターンの加工を施す第５工程
と、を有する、微細加工方法。 - 【請求項１５】 前記第５工程の後に、前記マスク層及
び前記レジスト層の除去工程を有する、請求項１４に記
載した微細加工方法。 - 【請求項１６】 前記第２工程において、前記第１工程
にて生じた偽パターンの潜像分だけ、前記レジスト表層
を除去する、請求項１４に記載した微細加工方法。 - 【請求項１７】 前記第２工程において、前記レジスト
層の表層をエッチングによって所定の厚みだけ除去す
る、請求項１４に記載した微細加工方法。 - 【請求項１８】 前記位相シフトマスクをハーフトーン
位相シフトマスクとする、請求項１４に記載した微細加
工方法。 - 【請求項１９】 前記レジスト層の少なくとも表層をシ
リル化可能な材料で形成し、このシリル化可能な前記レ
ジスト表層をシリル化して、前記マスク層としてのシリ
ル化層を形成する、請求項１４に記載した微細加工方
法。 - 【請求項２０】 前記下地基体を半導体基体とし、この
半導体基体上に前記レジスト膜の微細パターンを形成す
る、請求項１４に記載した微細加工方法。 - 【請求項２１】 下地基体上に形成されたレジスト層の
表面を位相シフトマスクを介して選択的に露光する第１
工程部と、 前記レジスト層の露光側の表層を所定の厚みだけ除去す
る第２工程部と、 前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第３工
程部と、 前記マスク層を用いて前記レジスト層に所定形状の微細
パターンを加工する第４工程部と、 前記マスク層及び／又は前記レジスト層をマスクとし
て、前記下地基体に微細パターンの加工を施す第５工程
部と、 を有し、これらの工程部のうち、少なくとも前記第３工
程部、前記第４工程部及び前記第５工程部が共通の装置
本体内に配されている、微細加工装置。 - 【請求項２２】 前記第１工程部、前記第２工程部、前
記第３工程部、前記第４工程部及び前記第５工程部が、
前記共通の装置本体内に配されている、請求項２１に記
載した微細加工装置。 - 【請求項２３】 前記第５工程部の後段に、前記マスク
層及び前記レジスト層の除去工程部を有する、請求項２
１に記載した微細加工装置。 - 【請求項２４】 前記第２工程部において、前記第１工
程部にて生じた偽パターンの潜像分だけ、前記レジスト
層の表層が除去される、請求項２１に記載した微細加工
装置。 - 【請求項２５】 前記第２工程部において、前記レジス
ト層の表層がエッチングによって所定の厚みだけ除去さ
れる、請求項２１に記載した微細加工装置。 - 【請求項２６】 前記位相シフトマスクがハーフトーン
位相シフトマスクである、請求項２１に記載した微細加
工装置。 - 【請求項２７】 前記レジスト層の少なくとも表層がシ
リル化可能な材料で形成され、このシリル化可能な前記
レジスト層の表層がシリル化されて、前記マスク層とし
てのシリル化層が形成される、請求項２１に記載した微
細加工装置。 - 【請求項２８】 前記下地基体が半導体基体であり、こ
の半導体基体上に前記レジスト膜の微細パターンが形成
される、請求項２１に記載した微細加工装置。 - 【請求項２９】 半導体基体上にレジスト層とのエッチ
ング選択比の低い絶縁層を形成する第１工程と、 前記絶縁層上に形成されたレジスト層の表面を位相シフ
トマスクを介して選択的に露光する第２工程と、 前記レジスト層の露光側の表層を所定の厚みだけ除去す
る第３工程と、 前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第４工
程と、 前記マスク層を用いて前記レジスト層に所定形状の微細
パターンをエッチング加工する第５工程と、 前記マスク層を用いて前記絶縁層に微細パターンの加工
を施す第６工程と、を有する、半導体装置の製造方法。 - 【請求項３０】 前記マスク層を用いて、前記絶縁層
に、前記半導体基体に達するコンタクトホールを形成す
る、請求項２９に記載した半導体装置の製造方法。 - 【請求項３１】 前記第６工程の後に、前記マスク層及
び前記レジスト層の除去工程を有する、請求項２９に記
載した半導体装置の製造方法。 - 【請求項３２】 前記第３工程において、前記第２工程
にて生じた偽パターンの潜像分だけ、前記レジスト層の
表層を除去する、請求項２９に記載した半導体装置の製
造方法。 - 【請求項３３】 前記第３工程において、前記レジスト
層の表層をエッチングによって所定の厚みだけ除去す
る、請求項２９に記載した半導体装置の製造方法。 - 【請求項３４】 前記位相シフトマスクをハーフトーン
位相シフトマスクとする、請求項２９に記載した半導体
装置の製造方法。 - 【請求項３５】 前記レジスト層の少なくとも表層をシ
リル化可能な材料で形成し、このシリル化可能な前記レ
ジスト層の表層をシリル化して前記マスク層としてのシ
リル化層を形成する、請求項２９に記載した半導体装置
の製造方法。 - 【請求項３６】 半導体基体上に配線材料層を形成する
第１工程と、 前記配線材料層上に形成されたレジスト層の表面を位相
シフトマスクを介して選択的に露光する第２工程と、 前記レジスト層の露光側の表層を所定の厚みだけ除去す
る第３工程と、 前記レジスト層の表層のうち、前記選択的に露光された
領域又はそれ以外を改質してマスク層を形成する第４工
程と、 前記マスク層を用いて前記レジスト層に所定形状の微細
パターンを加工する第５工程と、 前記マスク層を用いて前記配線材料層に微細パターンの
加工を施す第６工程と、 を有する、半導体装置の製造方法。 - 【請求項３７】 前記マスク層をゲート電極パターンに
形成することによって、前記配線材料層をゲート電極パ
ターンに加工する、請求項３６に記載した半導体装置の
製造方法。 - 【請求項３８】 前記第６工程の後に、前記マスク層及
び前記レジスト層の除去工程を有する、請求項３６に記
載した半導体装置の製造方法。 - 【請求項３９】 前記第３工程において、前記第２工程
にて生じた偽パターンの潜像分だけ、前記レジスト層の
表層を除去する、請求項３６に記載した半導体装置の製
造方法。 - 【請求項４０】 前記第３工程において、前記レジスト
層の表層をエッチングによって所定の厚み分だけ除去す
る、請求項３６に記載した半導体装置の製造方法。 - 【請求項４１】 前記位相シフトマスクをハーフトーン
位相シフトマスクとする、請求項３６に記載した半導体
装置の製造方法。 - 【請求項４２】 前記レジスト層の少なくとも表層をシ
リル化可能な材料で形成し、このシリル化可能な前記レ
ジスト層の表層をシリル化して前記マスク層としてのシ
リル化層を形成する、請求項３６に記載した半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145198A JPH11214285A (ja) | 1998-01-23 | 1998-01-23 | レジストパターンの形成方法及びその装置、微細加工方法及びその装置、並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1145198A JPH11214285A (ja) | 1998-01-23 | 1998-01-23 | レジストパターンの形成方法及びその装置、微細加工方法及びその装置、並びに半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214285A true JPH11214285A (ja) | 1999-08-06 |
Family
ID=11778475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1145198A Pending JPH11214285A (ja) | 1998-01-23 | 1998-01-23 | レジストパターンの形成方法及びその装置、微細加工方法及びその装置、並びに半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569605B1 (en) | 1999-06-29 | 2003-05-27 | Hyundai Electronics Industries Co., Ltd. | Photomask and method for forming micro patterns of semiconductor device using the same |
-
1998
- 1998-01-23 JP JP1145198A patent/JPH11214285A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6569605B1 (en) | 1999-06-29 | 2003-05-27 | Hyundai Electronics Industries Co., Ltd. | Photomask and method for forming micro patterns of semiconductor device using the same |
| US6821690B2 (en) | 1999-06-29 | 2004-11-23 | Hyundai Electronics Industries Co., Ltd. | Photomask and method for forming micro patterns of semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741624A (en) | Method for reducing photolithographic steps in a semiconductor interconnect process | |
| US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
| TWI424469B (zh) | 微影雙重圖形成形方法 | |
| US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
| JP3355239B2 (ja) | パターンの形成方法 | |
| JPH0521310A (ja) | 微細パタン形成方法 | |
| JP2005534978A (ja) | リム位相シフトマスクの形成方法および該リム位相シフトマスクを使用した半導体デバイスの構築 | |
| US5922516A (en) | Bi-layer silylation process | |
| KR100310257B1 (ko) | 반도체소자의 미세 패턴의 제조방법 | |
| JP2641362B2 (ja) | リソグラフィー方法および位相シフトマスクの作製方法 | |
| US5935734A (en) | Method for fabrication of and apparatus for use as a semiconductor photomask | |
| JPH11214285A (ja) | レジストパターンの形成方法及びその装置、微細加工方法及びその装置、並びに半導体装置の製造方法 | |
| KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| KR100846678B1 (ko) | 반도체 제조에서 포토리소그래피 시스템 및 방법 | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| JP2734753B2 (ja) | 位相シフトマスクの形成方法 | |
| KR20070087728A (ko) | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 | |
| US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
| JPH0580492A (ja) | 位相シフト層を有するフオトマスクの製造方法 | |
| JPH04291345A (ja) | パターン形成方法 | |
| KR100347246B1 (ko) | 반도체 소자의 제조 방법 | |
| US6514874B1 (en) | Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features | |
| JP2000182923A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| JP3134834B2 (ja) | 半導体装置の製造方法 |