JP4099346B2 - 半導体レーザ素子およびその製造方法 - Google Patents
半導体レーザ素子およびその製造方法 Download PDFInfo
- Publication number
- JP4099346B2 JP4099346B2 JP2002124373A JP2002124373A JP4099346B2 JP 4099346 B2 JP4099346 B2 JP 4099346B2 JP 2002124373 A JP2002124373 A JP 2002124373A JP 2002124373 A JP2002124373 A JP 2002124373A JP 4099346 B2 JP4099346 B2 JP 4099346B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- etching
- semiconductor laser
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体レーザ素子およびその製造方法に関し、例えば、ＣＤ−ＲＯＭ（読み出し専用コンパクトディスク）、ＣＤ−Ｒ（書き込み可能コンパクトディスク）およびＣＤ−ＲＷ（書き替え可能コンパクトディスク）などの光ディスク装置に好適に使用される半導体レーザ素子およびその製造方法に関する。特に、高出力時においても基本横モードで安定に発振するリッジストライプ型の半導体レーザの素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来のリッジストライプ型の半導体レーザとしては、米国特許第５９５６３６１号に開示されたものがある。
【０００３】
図１４に、米国特許第５９５５６３６１号で開示されている技術にしたがって製造した実屈折率型リッジストライプ半導体レーザ素子の構造を模式的に示す。この実屈折率型リッジストライプ半導体レーザ素子は、ＡｌＧａＡｓ（アルミニウムガリウム砒素）系の半導体レーザ素子であり、横モード制御機構を有している。
【０００４】
図１４において５０１はｎ型ＧａＡｓ基板であり、このｎ型ＧａＡｓ基板５０１の下側にはｎ側電極５４１を設けている。また、ｎ型ＧａＡｓ基板５０１の上側には、ｎ型ＧａＡｓバッファ層５０２、ｎ型ＡｌＧａＡｓ下クラッド層５０３、ＡｌＧａＡｓ下ガイド層５０４、ＡｌＧａＡｓ活性層５０５、ＡｌＧａＡｓ上ガイド層５０６、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７、ｐ型ＧａＡｓエッチング停止層５０８、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９およびｐ型ＧａＡｓキャップ層５１０を順次積層することにより、ダブルヘテロ構造を形成している。ｐ型ＡｌＧａＡｓ第２上クラッド層５０９とｐ型ＧａＡｓキャップ層５１０とは、所定のパターン幅で共振器方向に延びるリッジストライプ部５２３を構成している。このリッジストライプ部５２３を両側側から挟むように、ｎ型ＡｌＧａＡｓ電流阻止層５２１を自己整合的に設けている。また、ｐ型ＧａＡｓキャップ層５１０およびｎ型ＡｌＧａＡｓ電流阻止層５２１の上側全面にｐ型ＧａＡｓコンタクト層５３１を設け、さらにｐ型ＧａＡｓコンタクト層５３１上にｐ側電極５４２を設けている。
【０００５】
上記構成の半導体レーザ素子では、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９，ｐ型ＧａＡｓキャップ層５１０とｎ型ＡｌＧａＡｓ電流阻止層５２１とのｐｎｐｎ接合により電流狭窄を行っている。また、リッジストライプ形状を有するｐ型ＡｌＧａＡｓ第２上クラッド層５０９を両側面側から挟むようにｎ型ＡｌＧａＡｓ電流阻止層５２１を形成することによる屈折率分布を用いて、横モード制御を行っている。
【０００６】
以下、図１４に示す半導体レーザ素子の製造方法について説明する。なお、以下の説明では、上記半導体レーザ素子の製造過程をプロセス順に並べた図１５〜図２３に基づいて行う。図１５〜図２３の全ては、リッジストライプ方向、つまりリッジストライプ部５２３が延びる方向に対して直交する垂直断面を示す図である。
【０００７】
まず、図１５に示すように、ｎ型ＧａＡｓ基板６０１上に、ｎ型ＧａＡｓバッファ層５０２、ｎ型ＡｌＧａＡｓ下クラッド層５０３、ＡｌＧａＡｓ下ガイド層５０４、ＡｌＧａＡｓ活性層５０５、ＡｌＧａＡｓ上ガイド層５０６、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７、ｐ型ＧａＡｓエッチング停止層５０８、ｐ型ＡｌＧａＡｓ第２上クラッド層６０９およびｐ型ＧａＡｓキャップ層６１０の９層を順次結晶成長する。
【０００８】
図１６に、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７から上側の部分の拡大図を示す。また、図１６と同様に図１７〜図２３も、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７から上側の部分の拡大図を示す。引き続き、図１７〜図２３を用いて説明を行う。
【０００９】
図１７に示すように、ｐ型ＧａＡｓキャップ層６１０上にストライプ形状のフォトレジスト膜１１を形成する。
【００１０】
次に、硫酸系エッチング液を用いて、ｐ型ＧａＡｓキャップ層６１０の一部をｐ型ＡｌＧａＡｓ第２上クラッド層６０９までウェットエッチングし、さらにｐ型ＡｌＧａＡｓ第２上クラッド層６０９の一部の厚さ方向の途中までをウェットエッチングする。そうすると、図１８に示すように、ｐ型ＧａＡｓエッチング停止層５０８上に、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９とｐ型ＧａＡｓキャップ層７１０とが得られる。このとき、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の頂部側の幅Ｗ６１は、ｐ型ＧａＡｓキャップ層７１０の底部側の幅Ｗ５２と略一致する。
【００１１】
次に、フッ酸系エッチング液を用いて、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の一部をｐ型ＧａＡｓ層エッチング停止層１０８までエッチングする。このとき、フッ酸系エッチング液は、Ａｌを多く含む（Ａｌ組成比の高い）ｐ型ＡｌＧａＡｓ第２上クラッド層７０９を浸蝕する一方、Ａｌを含まないｐ型ＧａＡｓキャップ層７１０を浸蝕しない。このため、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の一部の上面と共に、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の側面もエッチングされる。これにより、図１９に示すように、ｐ型ＧａＡｓエッチング停止層５０８上に、メサ形状つまりリッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９が形成される。このとき、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の頂部側の幅Ｗ５１は、ｐ型ＧａＡｓキャップ層７１０の底部側の幅Ｗ５２よりも小さくなる。
【００１２】
次に、ストライプ形状のフォトレジスト膜１１を、図２０に示すように除去する。
【００１３】
その後、図２１に示すように、ｐ型ＧａＡｓエッチング停止層５０８およびｐ型ＧａＡｓキャップ層７１０上にｎ型ＡｌＧａＡｓ電流阻止層６２１を結晶成長させる。
【００１４】
次に、フォトリソグラフィ法とウェットエッチング法を用いて、ｐ型ＧａＡｓキャップ層７１０上に成長させたｎ型ＡｌＧａＡｓ電流阻止層６２１を除去する。これにより、図２２に示すように、ｎ型ＡｌＧａＡｓ電流阻止層５２１から、ｐ型ＧａＡｓキャップ層５１０の頂部が露出する。
【００１５】
その後、図示しない表面のフォトレジスト膜を除去して、図２３に示すように、ｐ型ＧａＡｓキャップ層５１０およびｎ型ＡｌＧａＡｓ電流阻止層５２１上にｐ型ＧａＡｓコンタクト層５３１を結晶成長させる。
【００１６】
次に、ｎ型ＧａＡｓ基板６０１の下面を研磨し、これまでの工程で形成した積層構造を有するウエハ全体の厚さを１２０μｍ程度にした後、図１４に示すように、ｐ型ＧａＡｓコンタクト層５３１上にｐ側電極５４２を形成する一方、ｎ型ＧａＡｓ基板５０１下にｎ側電極５４１を形成して、半導体レーザ素子の基本部分が完成する。
【００１７】
このような半導体レーザ素子の製造方法では、フッ酸系のエッチング液を用い、Ａｌを多く含んだ（Ａｌ組成比の高い）ｐ型ＡｌＧａＡｓ第２上クラッド層７０９を選択的にウェットエッチングすることにより、リッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９を得ることを特徴としている。そのｐ型ＡｌＧａＡｓ第２上クラッド層７０９の選択エッチング時には、Ａｌ組成比の低い層はフッ酸系のエッチング液ではエッチングされないため、エッチング時間を調節することにより、ｐ型ＧａＡｓエッチング停止層５０８上に所望のリッジストライプ幅を持つｐ型ＡｌＧａＡｓ第２上クラッド層５０９を形成できる。
【００１８】
また、上記半導体レーザ素子によれば、レーザ光の水平方向、垂直方向の放射特性は、リッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９の底部幅に強い相関がある。このため、上記放射特性のそろった半導体レーザ素子を安定的に製造するには、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の底部幅を制御する必要がある。したがって、上記放射特性のそろった半導体レーザ素子を安定的に製造する上で、上述の半導体レーザ素子の製造方法は、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の底部幅を制御できるので有用である。
【００１９】
【発明が解決しようとする課題】
しかしながら、図１４に示す構造の半導体レーザ素子の製造方法には、以下のような欠点があった。
【００２０】
フッ酸系エッチング液のウエットエッチングによりリッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９を形成する際に、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の側面もエッチングされる。このため、図２０に示すように、ｐ型ＡｌＧａＡｓ第２上クラッド層１０９の頂部と、ｐ型ＧａＡｓキャップ層７１０の底部との間に明確な段差が生じてしまう。すなわち、ｐ型ＡｌＧａＡｓ第２上クラッド層１０９の頂部側の幅Ｗ５１と、ｐ型ＧａＡｓキャップ層７１０の底部側の幅Ｗ５２との差が大きくなる。このときの状態は、ちょうどｐ型ＧａＡｓキャップ層７１０の両端部が、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９に対して家屋のひさし様の形状として残った状態に相当する。このような状態で図２１のｎ型ＡｌＧａＡｓ電流阻止層６２１を結晶成長すると、ｐ型ＧａＡｓキャップ層７１０のひさし状両端部の直下から成長したｎ型ＡｌＧａＡｓと、ｐ型ＧａＡｓエッチング停止層５０８の表面から成長始めたｎ型ＡｌＧａＡｓが途中で連結して、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の側方に空洞５２２が形成される場合があるという欠点がある（図１４、図２１〜図２３参照）。
【００２１】
上記空洞５２２はレーザを最終的に素子化した際にレーザ光の吸収を引き起こし、微分効率の低下と駆動動作電流の増大を引き起こすことが分かっている。さらに、今まで述べてきた半導体レーザ素子の製造方法は、空洞５２２の形状をコントロールすることは困難であり、同一基板内での特性バラツキが生じるため、歩留の低下を引き起こしてしまう。
【００２２】
そこで、本発明の課題は、積層構造中に空洞が形成されるのを阻止できるか、または、積層構造中に形成される空洞を大幅に縮小できる半導体レーザ素子およびその製造方法を提供することにある。
【００２３】
【課題を解決するための手段】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
上記課題を解決するため、本発明の半導体レーザ素子の製造方法は、
半導体基板上に、少なくとも、発光する活性層とエッチング停止層とが順次積層され、クラッド層とこのクラッド層を覆うキャップ層との積層からなって所定のパターン幅で共振器方向に延びる第２導電型のリッジストライプ部が上記エッチング停止層上に形成されると共に、上記リッジストライプ部を両側面側から挟むように第１導電型の電流阻止層が形成されている半導体レーザ素子を製造する製造方法であって、
上記エッチング停止層として、上記クラッド層を選択エッチング可能にする材料からなる第３ストップ層と、上記キャップ層を選択エッチング可能にする材料からなる第１ストップ層と、上記クラッド層を選択エッチング可能にする材料からなる第２ストップ層とを順次積層する第１工程と、
上記エッチング停止層上に、上記クラッド層の材料とすべき第１材料層と、上記キャップ層の材料とすべき第２材料層とを順次積層する第２工程と、
上記リッジストライプ部の幅よりも広い幅を有するストライプ形状のフォトレジスト膜を上記第２材料層の表面上に形成した後、上記第１材料層と上記第２材料層との間でエッチング選択性のない薬液を用いて、上記第１材料層の厚さ方向の途中までエッチングを行うことにより、上記第１，第２材料層のうち上記リッジストライプ部よりも広い領域を残して、その領域の両側に相当する部分を除去する第３工程と、
上記第１材料層をエッチング可能な薬液を用いて、上記第１材料層のうち残された領域の側部を、少なくとも上記第２ストップ層の一部が露出するまで選択エッチングする第４工程と、
上記第１材料層に対して上記第２材料層および上記第２ストップ層を選択的にエッチングする薬液を用いて、上記第２材料層のうち残された領域の側部と、上記露出した第２ストップ層の一部とを、少なくとも上記第１ストップ層の一部が露出するまで選択エッチングすることにより、上記キャップ層の上記クラッド層側の端部を得る第５工程と、
上記第２材料層および上記第２ストップ層に対して上記第１材料層および上記第１ストップ層を選択的にエッチングする薬液を用いて、上記第１材料層のうち残された領域の側部と、上記露出した第１ストップ層の一部とを、少なくとも上記第３ストップ層の一部が露出するまで選択エッチングすることにより、上記クラッド層を得る第６工程と、
上記ストライプ形状のフォトレジスト膜を除去する第７工程と、
上記クラッド層および上記キャップ層を両側面側から挟むように第１導電型の電流阻止層を形成する第８工程と
を備え、
上記第６工程を行うことによって、上記クラッド層の上記活性層側の端部の幅は、少なくとも一部が選択エッチングされた上記第１，第２ストップ層の幅と略一致し、かつ、上記キャップ層の上記クラッド層側の端部の幅は、上記クラッド層の上記キャップ層側の端部の幅に比べて小さくなることを特徴としている。
なお、本明細書において、第１導電型とは、ｐ型またはｎ型を意味する。また、第２導電型とは、第１導電型がｐ型の場合はｎ型、ｎ型の場合はｐ型を意味する。
また、本明細書において、選択エッチングとは、例えば二層の材料間のエッチング速度比を利用して、必要とする二層の材料パターン構造を得るエッチングのことである。
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
【００６０】
【００６１】
好ましくは、上記クラッド層を形成時に使用するエッチング液は、クラッドに対してエッチングレートが大であり、かつ、キャップ層，第２ストップ層に対してエッチング不可能またはエッチングレートが小なエッチング液である。
【００６２】
好ましくは、上記キャップ層を形成時に使用するエッチング液は、キャップ層に対してエッチングレートが大であり、かつ、クラッド，第１ストップ層に対してエッチング不可能またはエッチングレートが小なエッチング液である。
【００６３】
好ましくは、一実施形態の半導体レーザ素子の製造方法において、上記リッジストライプ部を、フォトリソグラフ法を用いた選択的ウェットエッチングによって形成する。
【００６４】
好ましくは、一実施形態の半導体レーザ素子の製造方法において、上記電流阻止層を有機金属化学気相堆積法を用いて形成する。
【００６５】
この場合、上記電流阻止層を有機金属化学気相堆積法を用いて形成することにより、リッジストライプ部の側面を電流阻止層で容易かつ確実に覆うことができる。
また、本発明の半導体レーザ素子は、本発明の半導体レーザ素子の製造方法で製造されたことを特徴としている。
【００６６】
【発明の実施の形態】
以下、本発明の半導体レーザ素子およびその製造方法を図示の実施の形態により詳細に説明する。
【００６７】
図１は、本発明の実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の構造を模式的に示す図である。また、図２から図１２までは、図１の実屈折率型リッジストライプ半導体レーザ素子の製造過程をプロセス順に並べた模式図面であって、全て図１のリッジストライプ方向に対して垂直な断面図である。
【００６８】
以下、上記実屈折率型リッジストライプ半導体レーザ素子の製造方法について説明する。
【００６９】
まず、図２に示すように、半導体基板の一例としての面方位（１００）のｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層２（厚さ０．５μｍ）、ｎ型Ａｌ0.5Ｇａ0.5Ａｓ下クラッド層３（厚さ２．５μｍ）、Ａｌ0.3Ｇａ0.7Ａｓ下ガイド層４、活性層の一例としてのＡｌ0.1Ｇａ0.9Ａｓ活性層５（厚さ０．０５μｍ）、Ａｌ0.3Ｇａ0.7Ａｓ上ガイド層６、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第１上クラッド層７（厚さ０．２μｍ）、ｐ型多層エッチング停止層１０８、第１材料層の一例としてのｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９（厚さ１．３μｍ）および第２材料層の一例としてのｐ型ＧａＡｓキャップ層１１０（厚さ０．７μｍ）を、結晶成長装置を用いて順次結晶成長して積層する。Ａｌ0.1Ｇａ0.9Ａｓ活性層５は、Ａｌ0.3Ｇａ0.7Ａｓ下ガイド層４とＡｌ0.3Ｇａ0.7Ａｓ上ガイド層６とにより上下から挟み込まれている。
【００７０】
図３に、図２のｐ型ＡｌＧａＡｓ第１上クラッド層７から上側の部分の拡大図を示す。
【００７１】
ｐ型多層エッチング停止層１０８は、第３ストップ層の一例としての第３エッチング停止層８ａと、第１エッチング停止層１０８ｂと、第２エッチング停止層１０８ｃとによって構成されている。第３エッチング停止層８ａおよび第２エッチング停止層１０８ｃのそれぞれは単層のＧａＡｓ薄膜であり、第１エッチング停止層１０８ｂはｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９の材料と同じ材料からなる単層の薄膜である。また、第１エッチング停止層１０８ｂは、第３エッチング停止層８ａと第２エッチング停止層１０８ｃとの間に挟み込まれている。
【００７２】
図３と同様に図４〜図１２に、図２のｐ型ＡｌＧａＡｓ第１上クラッド層７から上側の部分の拡大図を示す。以降は、図４〜図１２を用いて説明を行う。
【００７３】
次に、ｐ型ＧａＡｓキャップ層１１０の表面にフォトレジスト膜を約０．２μｍの厚さに塗布し、図４に示すように、写真蝕刻法によって幅６μｍのストライプ形状のフォトレジスト膜１１をｐ型ＧａＡｓキャップ層１１０上に形成する。
【００７４】
その後、ＧａＡｓとＡｌＧａＡｓとの間でエッチング選択性のない硫酸系エッチング液を用いて、ストライプ形状のフォトレジスト膜１１が被覆していない部分のｐ型ＧａＡｓキャップ層１１０をｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９までウェットエッチングし、さらにｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９の一部の厚さ方向の途中までをウェットエッチングする。そうすると、図５に示すように、パターン加工途中のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９と、目標パターン幅よりも大きなパターン幅を有するｐ型ＧａＡｓキャップ層２１０とが、第２エッチング停止層１０８ｃ上に得られる。このｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９のｐ型ＧａＡｓキャップ層２１０に接する部分の幅Ｗ１１は、ｐ型ＧａＡｓキャップ層２１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９に接する部分の幅Ｗ１２と略一致する。
【００７５】
次に、フッ酸系エッチング液を使ってｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９を選択エッチングすると、図６に示すように、目標パターン幅よりも少し大きなパターン幅を有するｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９が第２エッチング停止層１０８ｃ上に形成される。このｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９のｐ型ＧａＡｓキャップ層２１０に接する部分の幅Ｗ２１は、ｐ型ＧａＡｓキャップ層２１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９に接する部分の幅Ｗ１２に比べて小さい。フッ酸系エッチング液では、ｐ型ＧａＡｓキャップ層２１０と、ｐ型多層エッチング停止層１０８の最上層である第２エッチング停止層１０８ｃとがエッチングされない。したがって、フッ酸系エッチング液の浸漬時間を管理することにより、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９のストライプ下部幅（底部側の幅）を制御することが可能である。
【００７６】
次に、アンモニアを含むエッチング液を使ってエッチングを行う。このエッチング液はＧａＡｓを強く浸蝕する一方、ＡｌＧａＡｓをほとんど浸蝕しない。このため、上記エッチング液によるエッチングでは、ｐ型ＧａＡｓキャップ層２１０の側面がエッチングされると同時に、露出している第２エッチング停止層１０８ｃの一部がエッチングされる。これにより、図７に示すように、目標パターン幅を有するｐ型ＧａＡｓキャップ層３１０と、第２ストップ層の一例としての第２エッチング停止層８ｃとが得られて、第１エッチング停止層１０８ｂの一部が新たに露出する。この際、第２エッチング停止層８ｃのサイドも浸蝕されて、第２エッチング停止層８ｃの幅はｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９の底部側の幅よりも少し小さくなる。また、ｐ型ＧａＡｓキャップ層３１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９に接する部分の幅Ｗ２は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９のｐ型ＧａＡｓキャップ層３１０に接する部分の幅Ｗ２１よりも小さくなる。その幅Ｗ２は、アンモニアを含むエッチング液の浸漬時間を管理することにより制御することが可能である。
【００７７】
次に、フッ酸系エッチング液を再度用いて、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９の側面と、第１エッチング停止層１０８ｂの露出した部分とをエッチングする。これにより、アンモニアを含むエッチング液により酸化されたＡｌＧａＡｓ表面が除去され、図８に示すように、第１ストップ層の一例としての第１エッチング停止層８ｂと、目標パターン幅を有するクラッド層の一例としてのｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層と９が得られる。また、このフッ酸系エッチング液のエッチングにより、アンモニアを含むエッチング液でエッチングされてできた段差がなくなる。すなわち、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９の底部側の幅と、第１，第２エッチング停止層８ｂ，８ｃの幅とが略一致する。これにより、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９の側面と、第１，第２エッチング停止層８ｂ，８ｃの側面とが滑らかに連なる。また、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９のｐ型ＧａＡｓキャップ層３１０に接する部分の幅Ｗ１に比べて、ｐ型ＧａＡｓキャップ層３１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９に接する部分の幅Ｗ２は小さくなる。なお、第１エッチング停止層８ｂ、第２エッチング停止層８ｃおよび第３エッチング停止層８ａは、エッチング停止層の一例としてのｐ型多層エッチング停止層８を構成する。また、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９とｐ型ＧａＡｓキャップ層３１０とは、目標高さより高いリッジストライプ部１２３を構成する。
【００７８】
次に、図９に示すように、ストライプ形状のフォトレジスト膜１１を除去する。
【００７９】
次に、図１０に示すように、ｎ型ＡｌＧａＡｓ電流阻止層１２１をＭＯＣＶＤ法（有機金属化学気相堆積法）を用いて１．５μｍ結晶成長する。このとき、ｎ型ＡｌＧａＡｓ電流阻止層１２１は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９およびｐ型ＧａＡｓキャップ層３１０の両側面を隙間なく覆う。
【００８０】
このように、ｎ型ＡｌＧａＡｓ電流阻止層１２１を積層する際、リッジストライプ部１２３以外の部分でＧａＡｓ薄膜（第３エッチング停止層８ａ）が露出しているので、ｎ型ＡｌＧａＡｓ電流阻止層１２１を積層する際に発生しやすい三次元成長などの異常成長を抑えることができる。
【００８１】
また、ｎ型ＡｌＧａＡｓ電流阻止層１２１のＡｌ組成比を０．７の高組成とし、電流狭窄をｐｎｐｎ構造によって行う一方、実屈折率分布構造を用いて横モード制御を行っている。ＭＯＣＶＤ法のような気相成長法を用いれば、少々の段差があっても連続した膜でリッジストライプ部１２３の側面を連続して覆うことができ、図１４、図２１〜図２３に示すような空洞部２２の発生をなくすか、または、その空洞部５２２の大きさを大幅に縮小させることができる。
【００８２】
次に、フォトリソグラフィ法とウェットエッチング法を用いて、ｐ型ＧａＡｓキャップ層３１０およびｎ型ＡｌＧａＡｓ電流阻止層１２１の頂部を除去する。これにより、図１１に示すように、第１導電型の電流阻止層の一例としてのｎ型ＡｌＧａＡｓ電流阻止層２１からｐ型ＧａＡｓキャップ層１０の頂部が露出する。なお、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９とｐ型ＧａＡｓキャップ層１０とが、第２導電型のリッジストライプ部の一例としての所定のパターン幅のリッジストライプ部２３を構成する。
【００８３】
その後、図示しない表面のフォトレジスト膜を除去し、図１２に示すように、ｐ型ＧａＡｓキャップ層１０およびｎ型ＡｌＧａＡｓ電流阻止層２１上にｐ型ＧａＡｓコンタクト層３１を約４０μｍ結晶成長する。
【００８４】
次に、ｎ型ＧａＡｓ基板１０１の下面を研磨し、これまでの工程で形成した積層構造を有するウエハ全体の厚さを１２０μｍ程度にして、図１に示すｎ型ＧａＡｓ基板１を得る。その後、ｐ型ＧａＡｓコンタクト層３１上にｐ側電極４２を形成する一方、ｎ型ＧａＡｓ基板１下にｎ側電極４１を形成する。そして、共振器長が８００μｍになるようにウエハをへき開する。このとき、上記リッジストライプ部２３は所定のパターン幅で共振器方向に延びている。その後、光出射端面にはＡｌ2Ｏ3保護膜（図示せず）を形成して低反射率（約５％）にする。一方、光出射端面とは反対側の後端面には、Ａｌ2Ｏ3／ａ−Ｓｉの多層膜（図示せず）を形成して高反射率（約９５％）にして、実屈折率型リッジストライプ半導体レーザ素子が完成する。
【００８５】
上記実屈折率型リッジストライプ半導体レーザ素子の特性については、発振波長７８０ｎｍ、閾値電流３５ｍＡ、光出力１８０ｍＷまでキンクフリーであった。
【００８６】
図１３に、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子と、図１４の従来例の実屈折率型リッジストライプ半導体レーザ素子との駆動電流特性を示す。図１３では、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子の駆動電流特性を一点鎖線製で示し、図１４の従来例の実屈折率型リッジストライプ半導体レーザ素子との駆動電流特性を実線で示している。
【００８７】
図１３から分るように、本実施の形態，図１４の従来例において閾値電流値は共に略３５ｍＡと同じであるが、駆動電流対光出力の傾きから読み取られる微分効率は、図１４の従来例で０．９３〜０．９７Ｗ／Ａであったのに対して、本実施の形態で１．０４〜１．０７Ｗ／Ａと向上している。すなわち、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子は光出力特性が改善している。
【００８８】
上記実施の形態では、ＡｌＧａＡｓ系材料を用いてクラッド層を形成したが、例えば、ＡｌとＧａとを含む材料、ＡｌＧａＩｎＰ系材料、ＡｌＧａＩｎＡｓ系材料などを用いてクラッド層を形成してもよい。つまり、本発明の半導体レーザ素子の材料は本実施の形態に限定されない。
【００８９】
また、上記実施の形態では、第２上クラッド層の材料と同じ材料からなる第１エッチング停止層を用いていたが、第２上クラッド層の材料と異なる材料からなる第１エッチング停止層を用いてもよい。この場合、キャップ層に対してエッチングレートが大であり、かつ、第２上クラッド層と第１エッチング停止層とに対してエッチング不可能またはエッチングレートが小なエッチング液を用いて、ｐ型キャップ層の選択エッチングを行う。
【００９０】
また、上記実施の形態では、キャップ層の材料と同じ材料からなる第２，第３エッチング停止層を用いていたが、キャップ層の材料と異なる材料からなる第２，第３エッチング停止層を用いてもよい。この場合、第２上クラッド層に対してエッチングレートが大であり、かつ、キャップ層と第１，第２エッチング停止層とに対してエッチング不可能またはエッチングレートが小なエッチング液を用いて、第２上クラッド層の選択エッチングを行う。
【００９１】
また、上記実施の形態では、３層からなる多層エッチング停止層を用いていたが、互いに組成が異なる４層以上の層からなる多層エッチング停止層を用いてもよい。または、ｎ−１層（ｎは２以上の整数）の第１ストップ層と、この第１ストップ層の組成とは異なるｎ層の第２ストップ層とで４層以上の層からなる多層エッチング停止層を構成してもよい。
【００９２】
また、上記実施の形態における各層の導電型を逆にして、実屈折率型リッジストライプ半導体レーザ素子を形成してもよい。
【００９３】
また、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子は半導体レーザユニットに搭載してもよい。そして、この半導体レーザユニットは電子機器に使用してもよい。
【００９４】
【発明の効果】
【００９５】
以上より明らかなように、本発明の半導体レーザ素子の製造方法によれば、第１材料層をパターン加工してクラッド層にするとき、クラッド層を選択エッチング可能にする材料からなる第２ストップ層を用いるので、第２ストップ層より下の層が侵食されるのを防止できる。
【００９６】
また、第２材料層をパターン加工してキャップ層を得るとき、キャップ層を選択エッチング可能にする材料からなる第１ストップ層を用いているので、第１ストップ層より下の層が侵食されるのを防止できる。
【００９７】
また、上記キャップ層を選択エッチングにより形成しているので、クラッド層の幅を大きく変えることなく、キャップ層の幅を所望のパターン幅にすることができる。したがって、上記クラッド層，キャップ層間の段差を小さくできる。
【００９８】
また、上記クラッド層，キャップ層間の段差を小さくできるので、クラッド層，キャップ層間の段差が小さい状態で、クラッド層とキャップ層とを両側面側から挟むように電流阻止層を形成することにより、積層構造中に空洞が形成されるのを阻止できる。または、積層構造中に形成される空洞を大幅に縮小できる。
【図面の簡単な説明】
【図１】 図１は本発明の実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の模式構造図である。
【図２】 図２は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図３】 図３は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図４】 図４は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図５】 図５は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図６】 図６は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図７】 図７は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図８】 図８は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図９】 図９は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１０】 図１０は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１１】 図１１は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１２】 図１２は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１３】 図１３は、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子と、図１４の従来の実屈折率型リッジストライプ半導体レーザ素子との駆動電流特性を示すグラフである。
【図１４】 図１４は従来の実屈折率型リッジストライプ半導体レーザ素子の模式構造図である。
【図１５】 図１５は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１６】 図１６は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１７】 図１７は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１８】 図１８は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１９】 図１９は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２０】 図２０は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２１】 図２１は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２２】 図２２は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２３】 図２３は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板
５ Ａｌ0.1Ｇａ0.9Ａｓ活性層
８ ｐ型多層エッチング停止層
８ａ 第３エッチング停止層
８ｂ 第１エッチング停止層
８ｃ 第２エッチング停止層
９ ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層
１０ ｐ型ＧａＡｓキャップ層
２１ ｎ型ＡｌＧａＡｓ電流阻止層
２３ リッジストライプ部
【発明の属する技術分野】
本発明は半導体レーザ素子およびその製造方法に関し、例えば、ＣＤ−ＲＯＭ（読み出し専用コンパクトディスク）、ＣＤ−Ｒ（書き込み可能コンパクトディスク）およびＣＤ−ＲＷ（書き替え可能コンパクトディスク）などの光ディスク装置に好適に使用される半導体レーザ素子およびその製造方法に関する。特に、高出力時においても基本横モードで安定に発振するリッジストライプ型の半導体レーザの素子およびその製造方法に関する。
【０００２】
【従来の技術】
従来のリッジストライプ型の半導体レーザとしては、米国特許第５９５６３６１号に開示されたものがある。
【０００３】
図１４に、米国特許第５９５５６３６１号で開示されている技術にしたがって製造した実屈折率型リッジストライプ半導体レーザ素子の構造を模式的に示す。この実屈折率型リッジストライプ半導体レーザ素子は、ＡｌＧａＡｓ（アルミニウムガリウム砒素）系の半導体レーザ素子であり、横モード制御機構を有している。
【０００４】
図１４において５０１はｎ型ＧａＡｓ基板であり、このｎ型ＧａＡｓ基板５０１の下側にはｎ側電極５４１を設けている。また、ｎ型ＧａＡｓ基板５０１の上側には、ｎ型ＧａＡｓバッファ層５０２、ｎ型ＡｌＧａＡｓ下クラッド層５０３、ＡｌＧａＡｓ下ガイド層５０４、ＡｌＧａＡｓ活性層５０５、ＡｌＧａＡｓ上ガイド層５０６、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７、ｐ型ＧａＡｓエッチング停止層５０８、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９およびｐ型ＧａＡｓキャップ層５１０を順次積層することにより、ダブルヘテロ構造を形成している。ｐ型ＡｌＧａＡｓ第２上クラッド層５０９とｐ型ＧａＡｓキャップ層５１０とは、所定のパターン幅で共振器方向に延びるリッジストライプ部５２３を構成している。このリッジストライプ部５２３を両側側から挟むように、ｎ型ＡｌＧａＡｓ電流阻止層５２１を自己整合的に設けている。また、ｐ型ＧａＡｓキャップ層５１０およびｎ型ＡｌＧａＡｓ電流阻止層５２１の上側全面にｐ型ＧａＡｓコンタクト層５３１を設け、さらにｐ型ＧａＡｓコンタクト層５３１上にｐ側電極５４２を設けている。
【０００５】
上記構成の半導体レーザ素子では、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９，ｐ型ＧａＡｓキャップ層５１０とｎ型ＡｌＧａＡｓ電流阻止層５２１とのｐｎｐｎ接合により電流狭窄を行っている。また、リッジストライプ形状を有するｐ型ＡｌＧａＡｓ第２上クラッド層５０９を両側面側から挟むようにｎ型ＡｌＧａＡｓ電流阻止層５２１を形成することによる屈折率分布を用いて、横モード制御を行っている。
【０００６】
以下、図１４に示す半導体レーザ素子の製造方法について説明する。なお、以下の説明では、上記半導体レーザ素子の製造過程をプロセス順に並べた図１５〜図２３に基づいて行う。図１５〜図２３の全ては、リッジストライプ方向、つまりリッジストライプ部５２３が延びる方向に対して直交する垂直断面を示す図である。
【０００７】
まず、図１５に示すように、ｎ型ＧａＡｓ基板６０１上に、ｎ型ＧａＡｓバッファ層５０２、ｎ型ＡｌＧａＡｓ下クラッド層５０３、ＡｌＧａＡｓ下ガイド層５０４、ＡｌＧａＡｓ活性層５０５、ＡｌＧａＡｓ上ガイド層５０６、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７、ｐ型ＧａＡｓエッチング停止層５０８、ｐ型ＡｌＧａＡｓ第２上クラッド層６０９およびｐ型ＧａＡｓキャップ層６１０の９層を順次結晶成長する。
【０００８】
図１６に、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７から上側の部分の拡大図を示す。また、図１６と同様に図１７〜図２３も、ｐ型ＡｌＧａＡｓ第１上クラッド層５０７から上側の部分の拡大図を示す。引き続き、図１７〜図２３を用いて説明を行う。
【０００９】
図１７に示すように、ｐ型ＧａＡｓキャップ層６１０上にストライプ形状のフォトレジスト膜１１を形成する。
【００１０】
次に、硫酸系エッチング液を用いて、ｐ型ＧａＡｓキャップ層６１０の一部をｐ型ＡｌＧａＡｓ第２上クラッド層６０９までウェットエッチングし、さらにｐ型ＡｌＧａＡｓ第２上クラッド層６０９の一部の厚さ方向の途中までをウェットエッチングする。そうすると、図１８に示すように、ｐ型ＧａＡｓエッチング停止層５０８上に、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９とｐ型ＧａＡｓキャップ層７１０とが得られる。このとき、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の頂部側の幅Ｗ６１は、ｐ型ＧａＡｓキャップ層７１０の底部側の幅Ｗ５２と略一致する。
【００１１】
次に、フッ酸系エッチング液を用いて、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の一部をｐ型ＧａＡｓ層エッチング停止層１０８までエッチングする。このとき、フッ酸系エッチング液は、Ａｌを多く含む（Ａｌ組成比の高い）ｐ型ＡｌＧａＡｓ第２上クラッド層７０９を浸蝕する一方、Ａｌを含まないｐ型ＧａＡｓキャップ層７１０を浸蝕しない。このため、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の一部の上面と共に、ｐ型ＡｌＧａＡｓ第２上クラッド層７０９の側面もエッチングされる。これにより、図１９に示すように、ｐ型ＧａＡｓエッチング停止層５０８上に、メサ形状つまりリッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９が形成される。このとき、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の頂部側の幅Ｗ５１は、ｐ型ＧａＡｓキャップ層７１０の底部側の幅Ｗ５２よりも小さくなる。
【００１２】
次に、ストライプ形状のフォトレジスト膜１１を、図２０に示すように除去する。
【００１３】
その後、図２１に示すように、ｐ型ＧａＡｓエッチング停止層５０８およびｐ型ＧａＡｓキャップ層７１０上にｎ型ＡｌＧａＡｓ電流阻止層６２１を結晶成長させる。
【００１４】
次に、フォトリソグラフィ法とウェットエッチング法を用いて、ｐ型ＧａＡｓキャップ層７１０上に成長させたｎ型ＡｌＧａＡｓ電流阻止層６２１を除去する。これにより、図２２に示すように、ｎ型ＡｌＧａＡｓ電流阻止層５２１から、ｐ型ＧａＡｓキャップ層５１０の頂部が露出する。
【００１５】
その後、図示しない表面のフォトレジスト膜を除去して、図２３に示すように、ｐ型ＧａＡｓキャップ層５１０およびｎ型ＡｌＧａＡｓ電流阻止層５２１上にｐ型ＧａＡｓコンタクト層５３１を結晶成長させる。
【００１６】
次に、ｎ型ＧａＡｓ基板６０１の下面を研磨し、これまでの工程で形成した積層構造を有するウエハ全体の厚さを１２０μｍ程度にした後、図１４に示すように、ｐ型ＧａＡｓコンタクト層５３１上にｐ側電極５４２を形成する一方、ｎ型ＧａＡｓ基板５０１下にｎ側電極５４１を形成して、半導体レーザ素子の基本部分が完成する。
【００１７】
このような半導体レーザ素子の製造方法では、フッ酸系のエッチング液を用い、Ａｌを多く含んだ（Ａｌ組成比の高い）ｐ型ＡｌＧａＡｓ第２上クラッド層７０９を選択的にウェットエッチングすることにより、リッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９を得ることを特徴としている。そのｐ型ＡｌＧａＡｓ第２上クラッド層７０９の選択エッチング時には、Ａｌ組成比の低い層はフッ酸系のエッチング液ではエッチングされないため、エッチング時間を調節することにより、ｐ型ＧａＡｓエッチング停止層５０８上に所望のリッジストライプ幅を持つｐ型ＡｌＧａＡｓ第２上クラッド層５０９を形成できる。
【００１８】
また、上記半導体レーザ素子によれば、レーザ光の水平方向、垂直方向の放射特性は、リッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９の底部幅に強い相関がある。このため、上記放射特性のそろった半導体レーザ素子を安定的に製造するには、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の底部幅を制御する必要がある。したがって、上記放射特性のそろった半導体レーザ素子を安定的に製造する上で、上述の半導体レーザ素子の製造方法は、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の底部幅を制御できるので有用である。
【００１９】
【発明が解決しようとする課題】
しかしながら、図１４に示す構造の半導体レーザ素子の製造方法には、以下のような欠点があった。
【００２０】
フッ酸系エッチング液のウエットエッチングによりリッジストライプ形状のｐ型ＡｌＧａＡｓ第２上クラッド層５０９を形成する際に、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の側面もエッチングされる。このため、図２０に示すように、ｐ型ＡｌＧａＡｓ第２上クラッド層１０９の頂部と、ｐ型ＧａＡｓキャップ層７１０の底部との間に明確な段差が生じてしまう。すなわち、ｐ型ＡｌＧａＡｓ第２上クラッド層１０９の頂部側の幅Ｗ５１と、ｐ型ＧａＡｓキャップ層７１０の底部側の幅Ｗ５２との差が大きくなる。このときの状態は、ちょうどｐ型ＧａＡｓキャップ層７１０の両端部が、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９に対して家屋のひさし様の形状として残った状態に相当する。このような状態で図２１のｎ型ＡｌＧａＡｓ電流阻止層６２１を結晶成長すると、ｐ型ＧａＡｓキャップ層７１０のひさし状両端部の直下から成長したｎ型ＡｌＧａＡｓと、ｐ型ＧａＡｓエッチング停止層５０８の表面から成長始めたｎ型ＡｌＧａＡｓが途中で連結して、ｐ型ＡｌＧａＡｓ第２上クラッド層５０９の側方に空洞５２２が形成される場合があるという欠点がある（図１４、図２１〜図２３参照）。
【００２１】
上記空洞５２２はレーザを最終的に素子化した際にレーザ光の吸収を引き起こし、微分効率の低下と駆動動作電流の増大を引き起こすことが分かっている。さらに、今まで述べてきた半導体レーザ素子の製造方法は、空洞５２２の形状をコントロールすることは困難であり、同一基板内での特性バラツキが生じるため、歩留の低下を引き起こしてしまう。
【００２２】
そこで、本発明の課題は、積層構造中に空洞が形成されるのを阻止できるか、または、積層構造中に形成される空洞を大幅に縮小できる半導体レーザ素子およびその製造方法を提供することにある。
【００２３】
【課題を解決するための手段】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
上記課題を解決するため、本発明の半導体レーザ素子の製造方法は、
半導体基板上に、少なくとも、発光する活性層とエッチング停止層とが順次積層され、クラッド層とこのクラッド層を覆うキャップ層との積層からなって所定のパターン幅で共振器方向に延びる第２導電型のリッジストライプ部が上記エッチング停止層上に形成されると共に、上記リッジストライプ部を両側面側から挟むように第１導電型の電流阻止層が形成されている半導体レーザ素子を製造する製造方法であって、
上記エッチング停止層として、上記クラッド層を選択エッチング可能にする材料からなる第３ストップ層と、上記キャップ層を選択エッチング可能にする材料からなる第１ストップ層と、上記クラッド層を選択エッチング可能にする材料からなる第２ストップ層とを順次積層する第１工程と、
上記エッチング停止層上に、上記クラッド層の材料とすべき第１材料層と、上記キャップ層の材料とすべき第２材料層とを順次積層する第２工程と、
上記リッジストライプ部の幅よりも広い幅を有するストライプ形状のフォトレジスト膜を上記第２材料層の表面上に形成した後、上記第１材料層と上記第２材料層との間でエッチング選択性のない薬液を用いて、上記第１材料層の厚さ方向の途中までエッチングを行うことにより、上記第１，第２材料層のうち上記リッジストライプ部よりも広い領域を残して、その領域の両側に相当する部分を除去する第３工程と、
上記第１材料層をエッチング可能な薬液を用いて、上記第１材料層のうち残された領域の側部を、少なくとも上記第２ストップ層の一部が露出するまで選択エッチングする第４工程と、
上記第１材料層に対して上記第２材料層および上記第２ストップ層を選択的にエッチングする薬液を用いて、上記第２材料層のうち残された領域の側部と、上記露出した第２ストップ層の一部とを、少なくとも上記第１ストップ層の一部が露出するまで選択エッチングすることにより、上記キャップ層の上記クラッド層側の端部を得る第５工程と、
上記第２材料層および上記第２ストップ層に対して上記第１材料層および上記第１ストップ層を選択的にエッチングする薬液を用いて、上記第１材料層のうち残された領域の側部と、上記露出した第１ストップ層の一部とを、少なくとも上記第３ストップ層の一部が露出するまで選択エッチングすることにより、上記クラッド層を得る第６工程と、
上記ストライプ形状のフォトレジスト膜を除去する第７工程と、
上記クラッド層および上記キャップ層を両側面側から挟むように第１導電型の電流阻止層を形成する第８工程と
を備え、
上記第６工程を行うことによって、上記クラッド層の上記活性層側の端部の幅は、少なくとも一部が選択エッチングされた上記第１，第２ストップ層の幅と略一致し、かつ、上記キャップ層の上記クラッド層側の端部の幅は、上記クラッド層の上記キャップ層側の端部の幅に比べて小さくなることを特徴としている。
なお、本明細書において、第１導電型とは、ｐ型またはｎ型を意味する。また、第２導電型とは、第１導電型がｐ型の場合はｎ型、ｎ型の場合はｐ型を意味する。
また、本明細書において、選択エッチングとは、例えば二層の材料間のエッチング速度比を利用して、必要とする二層の材料パターン構造を得るエッチングのことである。
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
【００６０】
【００６１】
好ましくは、上記クラッド層を形成時に使用するエッチング液は、クラッドに対してエッチングレートが大であり、かつ、キャップ層，第２ストップ層に対してエッチング不可能またはエッチングレートが小なエッチング液である。
【００６２】
好ましくは、上記キャップ層を形成時に使用するエッチング液は、キャップ層に対してエッチングレートが大であり、かつ、クラッド，第１ストップ層に対してエッチング不可能またはエッチングレートが小なエッチング液である。
【００６３】
好ましくは、一実施形態の半導体レーザ素子の製造方法において、上記リッジストライプ部を、フォトリソグラフ法を用いた選択的ウェットエッチングによって形成する。
【００６４】
好ましくは、一実施形態の半導体レーザ素子の製造方法において、上記電流阻止層を有機金属化学気相堆積法を用いて形成する。
【００６５】
この場合、上記電流阻止層を有機金属化学気相堆積法を用いて形成することにより、リッジストライプ部の側面を電流阻止層で容易かつ確実に覆うことができる。
また、本発明の半導体レーザ素子は、本発明の半導体レーザ素子の製造方法で製造されたことを特徴としている。
【００６６】
【発明の実施の形態】
以下、本発明の半導体レーザ素子およびその製造方法を図示の実施の形態により詳細に説明する。
【００６７】
図１は、本発明の実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の構造を模式的に示す図である。また、図２から図１２までは、図１の実屈折率型リッジストライプ半導体レーザ素子の製造過程をプロセス順に並べた模式図面であって、全て図１のリッジストライプ方向に対して垂直な断面図である。
【００６８】
以下、上記実屈折率型リッジストライプ半導体レーザ素子の製造方法について説明する。
【００６９】
まず、図２に示すように、半導体基板の一例としての面方位（１００）のｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層２（厚さ０．５μｍ）、ｎ型Ａｌ0.5Ｇａ0.5Ａｓ下クラッド層３（厚さ２．５μｍ）、Ａｌ0.3Ｇａ0.7Ａｓ下ガイド層４、活性層の一例としてのＡｌ0.1Ｇａ0.9Ａｓ活性層５（厚さ０．０５μｍ）、Ａｌ0.3Ｇａ0.7Ａｓ上ガイド層６、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第１上クラッド層７（厚さ０．２μｍ）、ｐ型多層エッチング停止層１０８、第１材料層の一例としてのｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９（厚さ１．３μｍ）および第２材料層の一例としてのｐ型ＧａＡｓキャップ層１１０（厚さ０．７μｍ）を、結晶成長装置を用いて順次結晶成長して積層する。Ａｌ0.1Ｇａ0.9Ａｓ活性層５は、Ａｌ0.3Ｇａ0.7Ａｓ下ガイド層４とＡｌ0.3Ｇａ0.7Ａｓ上ガイド層６とにより上下から挟み込まれている。
【００７０】
図３に、図２のｐ型ＡｌＧａＡｓ第１上クラッド層７から上側の部分の拡大図を示す。
【００７１】
ｐ型多層エッチング停止層１０８は、第３ストップ層の一例としての第３エッチング停止層８ａと、第１エッチング停止層１０８ｂと、第２エッチング停止層１０８ｃとによって構成されている。第３エッチング停止層８ａおよび第２エッチング停止層１０８ｃのそれぞれは単層のＧａＡｓ薄膜であり、第１エッチング停止層１０８ｂはｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９の材料と同じ材料からなる単層の薄膜である。また、第１エッチング停止層１０８ｂは、第３エッチング停止層８ａと第２エッチング停止層１０８ｃとの間に挟み込まれている。
【００７２】
図３と同様に図４〜図１２に、図２のｐ型ＡｌＧａＡｓ第１上クラッド層７から上側の部分の拡大図を示す。以降は、図４〜図１２を用いて説明を行う。
【００７３】
次に、ｐ型ＧａＡｓキャップ層１１０の表面にフォトレジスト膜を約０．２μｍの厚さに塗布し、図４に示すように、写真蝕刻法によって幅６μｍのストライプ形状のフォトレジスト膜１１をｐ型ＧａＡｓキャップ層１１０上に形成する。
【００７４】
その後、ＧａＡｓとＡｌＧａＡｓとの間でエッチング選択性のない硫酸系エッチング液を用いて、ストライプ形状のフォトレジスト膜１１が被覆していない部分のｐ型ＧａＡｓキャップ層１１０をｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９までウェットエッチングし、さらにｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層１０９の一部の厚さ方向の途中までをウェットエッチングする。そうすると、図５に示すように、パターン加工途中のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９と、目標パターン幅よりも大きなパターン幅を有するｐ型ＧａＡｓキャップ層２１０とが、第２エッチング停止層１０８ｃ上に得られる。このｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９のｐ型ＧａＡｓキャップ層２１０に接する部分の幅Ｗ１１は、ｐ型ＧａＡｓキャップ層２１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９に接する部分の幅Ｗ１２と略一致する。
【００７５】
次に、フッ酸系エッチング液を使ってｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層２０９を選択エッチングすると、図６に示すように、目標パターン幅よりも少し大きなパターン幅を有するｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９が第２エッチング停止層１０８ｃ上に形成される。このｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９のｐ型ＧａＡｓキャップ層２１０に接する部分の幅Ｗ２１は、ｐ型ＧａＡｓキャップ層２１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９に接する部分の幅Ｗ１２に比べて小さい。フッ酸系エッチング液では、ｐ型ＧａＡｓキャップ層２１０と、ｐ型多層エッチング停止層１０８の最上層である第２エッチング停止層１０８ｃとがエッチングされない。したがって、フッ酸系エッチング液の浸漬時間を管理することにより、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９のストライプ下部幅（底部側の幅）を制御することが可能である。
【００７６】
次に、アンモニアを含むエッチング液を使ってエッチングを行う。このエッチング液はＧａＡｓを強く浸蝕する一方、ＡｌＧａＡｓをほとんど浸蝕しない。このため、上記エッチング液によるエッチングでは、ｐ型ＧａＡｓキャップ層２１０の側面がエッチングされると同時に、露出している第２エッチング停止層１０８ｃの一部がエッチングされる。これにより、図７に示すように、目標パターン幅を有するｐ型ＧａＡｓキャップ層３１０と、第２ストップ層の一例としての第２エッチング停止層８ｃとが得られて、第１エッチング停止層１０８ｂの一部が新たに露出する。この際、第２エッチング停止層８ｃのサイドも浸蝕されて、第２エッチング停止層８ｃの幅はｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９の底部側の幅よりも少し小さくなる。また、ｐ型ＧａＡｓキャップ層３１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９に接する部分の幅Ｗ２は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９のｐ型ＧａＡｓキャップ層３１０に接する部分の幅Ｗ２１よりも小さくなる。その幅Ｗ２は、アンモニアを含むエッチング液の浸漬時間を管理することにより制御することが可能である。
【００７７】
次に、フッ酸系エッチング液を再度用いて、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層３０９の側面と、第１エッチング停止層１０８ｂの露出した部分とをエッチングする。これにより、アンモニアを含むエッチング液により酸化されたＡｌＧａＡｓ表面が除去され、図８に示すように、第１ストップ層の一例としての第１エッチング停止層８ｂと、目標パターン幅を有するクラッド層の一例としてのｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層と９が得られる。また、このフッ酸系エッチング液のエッチングにより、アンモニアを含むエッチング液でエッチングされてできた段差がなくなる。すなわち、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９の底部側の幅と、第１，第２エッチング停止層８ｂ，８ｃの幅とが略一致する。これにより、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９の側面と、第１，第２エッチング停止層８ｂ，８ｃの側面とが滑らかに連なる。また、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９のｐ型ＧａＡｓキャップ層３１０に接する部分の幅Ｗ１に比べて、ｐ型ＧａＡｓキャップ層３１０のｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９に接する部分の幅Ｗ２は小さくなる。なお、第１エッチング停止層８ｂ、第２エッチング停止層８ｃおよび第３エッチング停止層８ａは、エッチング停止層の一例としてのｐ型多層エッチング停止層８を構成する。また、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９とｐ型ＧａＡｓキャップ層３１０とは、目標高さより高いリッジストライプ部１２３を構成する。
【００７８】
次に、図９に示すように、ストライプ形状のフォトレジスト膜１１を除去する。
【００７９】
次に、図１０に示すように、ｎ型ＡｌＧａＡｓ電流阻止層１２１をＭＯＣＶＤ法（有機金属化学気相堆積法）を用いて１．５μｍ結晶成長する。このとき、ｎ型ＡｌＧａＡｓ電流阻止層１２１は、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９およびｐ型ＧａＡｓキャップ層３１０の両側面を隙間なく覆う。
【００８０】
このように、ｎ型ＡｌＧａＡｓ電流阻止層１２１を積層する際、リッジストライプ部１２３以外の部分でＧａＡｓ薄膜（第３エッチング停止層８ａ）が露出しているので、ｎ型ＡｌＧａＡｓ電流阻止層１２１を積層する際に発生しやすい三次元成長などの異常成長を抑えることができる。
【００８１】
また、ｎ型ＡｌＧａＡｓ電流阻止層１２１のＡｌ組成比を０．７の高組成とし、電流狭窄をｐｎｐｎ構造によって行う一方、実屈折率分布構造を用いて横モード制御を行っている。ＭＯＣＶＤ法のような気相成長法を用いれば、少々の段差があっても連続した膜でリッジストライプ部１２３の側面を連続して覆うことができ、図１４、図２１〜図２３に示すような空洞部２２の発生をなくすか、または、その空洞部５２２の大きさを大幅に縮小させることができる。
【００８２】
次に、フォトリソグラフィ法とウェットエッチング法を用いて、ｐ型ＧａＡｓキャップ層３１０およびｎ型ＡｌＧａＡｓ電流阻止層１２１の頂部を除去する。これにより、図１１に示すように、第１導電型の電流阻止層の一例としてのｎ型ＡｌＧａＡｓ電流阻止層２１からｐ型ＧａＡｓキャップ層１０の頂部が露出する。なお、ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層９とｐ型ＧａＡｓキャップ層１０とが、第２導電型のリッジストライプ部の一例としての所定のパターン幅のリッジストライプ部２３を構成する。
【００８３】
その後、図示しない表面のフォトレジスト膜を除去し、図１２に示すように、ｐ型ＧａＡｓキャップ層１０およびｎ型ＡｌＧａＡｓ電流阻止層２１上にｐ型ＧａＡｓコンタクト層３１を約４０μｍ結晶成長する。
【００８４】
次に、ｎ型ＧａＡｓ基板１０１の下面を研磨し、これまでの工程で形成した積層構造を有するウエハ全体の厚さを１２０μｍ程度にして、図１に示すｎ型ＧａＡｓ基板１を得る。その後、ｐ型ＧａＡｓコンタクト層３１上にｐ側電極４２を形成する一方、ｎ型ＧａＡｓ基板１下にｎ側電極４１を形成する。そして、共振器長が８００μｍになるようにウエハをへき開する。このとき、上記リッジストライプ部２３は所定のパターン幅で共振器方向に延びている。その後、光出射端面にはＡｌ2Ｏ3保護膜（図示せず）を形成して低反射率（約５％）にする。一方、光出射端面とは反対側の後端面には、Ａｌ2Ｏ3／ａ−Ｓｉの多層膜（図示せず）を形成して高反射率（約９５％）にして、実屈折率型リッジストライプ半導体レーザ素子が完成する。
【００８５】
上記実屈折率型リッジストライプ半導体レーザ素子の特性については、発振波長７８０ｎｍ、閾値電流３５ｍＡ、光出力１８０ｍＷまでキンクフリーであった。
【００８６】
図１３に、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子と、図１４の従来例の実屈折率型リッジストライプ半導体レーザ素子との駆動電流特性を示す。図１３では、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子の駆動電流特性を一点鎖線製で示し、図１４の従来例の実屈折率型リッジストライプ半導体レーザ素子との駆動電流特性を実線で示している。
【００８７】
図１３から分るように、本実施の形態，図１４の従来例において閾値電流値は共に略３５ｍＡと同じであるが、駆動電流対光出力の傾きから読み取られる微分効率は、図１４の従来例で０．９３〜０．９７Ｗ／Ａであったのに対して、本実施の形態で１．０４〜１．０７Ｗ／Ａと向上している。すなわち、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子は光出力特性が改善している。
【００８８】
上記実施の形態では、ＡｌＧａＡｓ系材料を用いてクラッド層を形成したが、例えば、ＡｌとＧａとを含む材料、ＡｌＧａＩｎＰ系材料、ＡｌＧａＩｎＡｓ系材料などを用いてクラッド層を形成してもよい。つまり、本発明の半導体レーザ素子の材料は本実施の形態に限定されない。
【００８９】
また、上記実施の形態では、第２上クラッド層の材料と同じ材料からなる第１エッチング停止層を用いていたが、第２上クラッド層の材料と異なる材料からなる第１エッチング停止層を用いてもよい。この場合、キャップ層に対してエッチングレートが大であり、かつ、第２上クラッド層と第１エッチング停止層とに対してエッチング不可能またはエッチングレートが小なエッチング液を用いて、ｐ型キャップ層の選択エッチングを行う。
【００９０】
また、上記実施の形態では、キャップ層の材料と同じ材料からなる第２，第３エッチング停止層を用いていたが、キャップ層の材料と異なる材料からなる第２，第３エッチング停止層を用いてもよい。この場合、第２上クラッド層に対してエッチングレートが大であり、かつ、キャップ層と第１，第２エッチング停止層とに対してエッチング不可能またはエッチングレートが小なエッチング液を用いて、第２上クラッド層の選択エッチングを行う。
【００９１】
また、上記実施の形態では、３層からなる多層エッチング停止層を用いていたが、互いに組成が異なる４層以上の層からなる多層エッチング停止層を用いてもよい。または、ｎ−１層（ｎは２以上の整数）の第１ストップ層と、この第１ストップ層の組成とは異なるｎ層の第２ストップ層とで４層以上の層からなる多層エッチング停止層を構成してもよい。
【００９２】
また、上記実施の形態における各層の導電型を逆にして、実屈折率型リッジストライプ半導体レーザ素子を形成してもよい。
【００９３】
また、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子は半導体レーザユニットに搭載してもよい。そして、この半導体レーザユニットは電子機器に使用してもよい。
【００９４】
【発明の効果】
【００９５】
以上より明らかなように、本発明の半導体レーザ素子の製造方法によれば、第１材料層をパターン加工してクラッド層にするとき、クラッド層を選択エッチング可能にする材料からなる第２ストップ層を用いるので、第２ストップ層より下の層が侵食されるのを防止できる。
【００９６】
また、第２材料層をパターン加工してキャップ層を得るとき、キャップ層を選択エッチング可能にする材料からなる第１ストップ層を用いているので、第１ストップ層より下の層が侵食されるのを防止できる。
【００９７】
また、上記キャップ層を選択エッチングにより形成しているので、クラッド層の幅を大きく変えることなく、キャップ層の幅を所望のパターン幅にすることができる。したがって、上記クラッド層，キャップ層間の段差を小さくできる。
【００９８】
また、上記クラッド層，キャップ層間の段差を小さくできるので、クラッド層，キャップ層間の段差が小さい状態で、クラッド層とキャップ層とを両側面側から挟むように電流阻止層を形成することにより、積層構造中に空洞が形成されるのを阻止できる。または、積層構造中に形成される空洞を大幅に縮小できる。
【図面の簡単な説明】
【図１】 図１は本発明の実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の模式構造図である。
【図２】 図２は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図３】 図３は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図４】 図４は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図５】 図５は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図６】 図６は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図７】 図７は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図８】 図８は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図９】 図９は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１０】 図１０は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１１】 図１１は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１２】 図１２は上記実施の一形態の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１３】 図１３は、本実施の形態の実屈折率型リッジストライプ半導体レーザ素子と、図１４の従来の実屈折率型リッジストライプ半導体レーザ素子との駆動電流特性を示すグラフである。
【図１４】 図１４は従来の実屈折率型リッジストライプ半導体レーザ素子の模式構造図である。
【図１５】 図１５は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１６】 図１６は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１７】 図１７は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１８】 図１８は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図１９】 図１９は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２０】 図２０は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２１】 図２１は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２２】 図２２は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【図２３】 図２３は上記従来の実屈折率型リッジストライプ半導体レーザ素子の製造過程のうちの１つの工程の模式断面図である。
【符号の説明】
１ ｎ型ＧａＡｓ基板
５ Ａｌ0.1Ｇａ0.9Ａｓ活性層
８ ｐ型多層エッチング停止層
８ａ 第３エッチング停止層
８ｂ 第１エッチング停止層
８ｃ 第２エッチング停止層
９ ｐ型Ａｌ0.5Ｇａ0.5Ａｓ第２上クラッド層
１０ ｐ型ＧａＡｓキャップ層
２１ ｎ型ＡｌＧａＡｓ電流阻止層
２３ リッジストライプ部
Claims (2)
- 半導体基板上に、少なくとも、発光する活性層とエッチング停止層とが順次積層され、クラッド層とこのクラッド層を覆うキャップ層との積層からなって所定のパターン幅で共振器方向に延びる第２導電型のリッジストライプ部が上記エッチング停止層上に形成されると共に、上記リッジストライプ部を両側面側から挟むように第１導電型の電流阻止層が形成されている半導体レーザ素子を製造する製造方法であって、
上記エッチング停止層として、上記クラッド層を選択エッチング可能にする材料からなる第３ストップ層と、上記キャップ層を選択エッチング可能にする材料からなる第１ストップ層と、上記クラッド層を選択エッチング可能にする材料からなる第２ストップ層とを順次積層する第１工程と、
上記エッチング停止層上に、上記クラッド層の材料とすべき第１材料層と、上記キャップ層の材料とすべき第２材料層とを順次積層する第２工程と、
上記リッジストライプ部の幅よりも広い幅を有するストライプ形状のフォトレジスト膜を上記第２材料層の表面上に形成した後、上記第１材料層と上記第２材料層との間でエッチング選択性のない薬液を用いて、上記第１材料層の厚さ方向の途中までエッチングを行うことにより、上記第１，第２材料層のうち上記リッジストライプ部よりも広い領域を残して、その領域の両側に相当する部分を除去する第３工程と、
上記第１材料層をエッチング可能な薬液を用いて、上記第１材料層のうち残された領域の側部を、少なくとも上記第２ストップ層の一部が露出するまで選択エッチングする第４工程と、
上記第１材料層に対して上記第２材料層および上記第２ストップ層を選択的にエッチングする薬液を用いて、上記第２材料層のうち残された領域の側部と、上記露出した第２ストップ層の一部とを、少なくとも上記第１ストップ層の一部が露出するまで選択エッチングすることにより、上記キャップ層の上記クラッド層側の端部を得る第５工程と、
上記第２材料層および上記第２ストップ層に対して上記第１材料層および上記第１ストップ層を選択的にエッチングする薬液を用いて、上記第１材料層のうち残された領域の側部と、上記露出した第１ストップ層の一部とを、少なくとも上記第３ストップ層の一部が露出するまで選択エッチングすることにより、上記クラッド層を得る第６工程と、
上記ストライプ形状のフォトレジスト膜を除去する第７工程と、
上記クラッド層および上記キャップ層を両側面側から挟むように第１導電型の電流阻止層を形成する第８工程と
を備え、
上記第６工程を行うことによって、上記クラッド層の上記活性層側の端部の幅は、少なくとも一部が選択エッチングされた上記第１，第２ストップ層の幅と略一致し、かつ、上記キャップ層の上記クラッド層側の端部の幅は、上記クラッド層の上記キャップ層側の端部の幅に比べて小さくなることを特徴とする半導体レーザ素子の製造方法。 - 請求項１に記載の半導体レーザ素子の製造方法で製造されたことを特徴とする半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002124373A JP4099346B2 (ja) | 2002-04-25 | 2002-04-25 | 半導体レーザ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002124373A JP4099346B2 (ja) | 2002-04-25 | 2002-04-25 | 半導体レーザ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318490A JP2003318490A (ja) | 2003-11-07 |
| JP4099346B2 true JP4099346B2 (ja) | 2008-06-11 |
Family
ID=29539429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002124373A Expired - Fee Related JP4099346B2 (ja) | 2002-04-25 | 2002-04-25 | 半導体レーザ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4099346B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334115A (ja) * | 1994-06-08 | 1995-12-22 | Nec Corp | 蛍光表示管モジュールへの表示データ書き込み方法およ び装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017118477A1 (de) * | 2017-08-14 | 2019-02-14 | Osram Opto Semiconductors Gmbh | Halbleiterlaserdiode |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2863677B2 (ja) * | 1992-02-13 | 1999-03-03 | 三菱電機株式会社 | 半導体レーザ及びその製造方法 |
| JPH08250801A (ja) * | 1995-03-08 | 1996-09-27 | Mitsubishi Electric Corp | 半導体レーザ装置とその製造方法 |
| JPH0964452A (ja) * | 1995-08-18 | 1997-03-07 | Mitsubishi Electric Corp | 半導体レーザ装置，及びその製造方法 |
| JP3639654B2 (ja) * | 1995-11-28 | 2005-04-20 | 日本オプネクスト株式会社 | 半導体レーザおよびその製造方法 |
| JP3147148B2 (ja) * | 1996-12-12 | 2001-03-19 | 日本電気株式会社 | 半導体レーザの製造方法 |
| JP3555727B2 (ja) * | 1997-10-06 | 2004-08-18 | シャープ株式会社 | 半導体レーザ素子 |
| JP2001223438A (ja) * | 2000-02-09 | 2001-08-17 | Sharp Corp | 半導体レーザ素子の製造方法 |
-
2002
- 2002-04-25 JP JP2002124373A patent/JP4099346B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334115A (ja) * | 1994-06-08 | 1995-12-22 | Nec Corp | 蛍光表示管モジュールへの表示データ書き込み方法およ び装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318490A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669585A (ja) | 面発光半導体レーザ及びその製造方法 | |
| US20130301667A1 (en) | Semiconductor laser device and manufacturing method of the same | |
| JP2008543090A (ja) | 空間フィルタ | |
| JPH0653619A (ja) | 化合物半導体装置及びその製造方法 | |
| JP2004014569A (ja) | 半導体レーザ及びその製造方法 | |
| JP2008042131A (ja) | 半導体光素子およびその製造方法 | |
| JP4099346B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| US6549554B2 (en) | Semiconductor laser element, semiconductor etchant, and method of fabricating the semiconductor laser element | |
| JP2006093682A (ja) | 半導体レーザおよびその製造方法 | |
| JP3850944B2 (ja) | 化合物半導体のエッチング方法 | |
| JP2007201390A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP4014375B2 (ja) | 半導体レーザーの素子構造および製造方法 | |
| JP4089446B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2758253B2 (ja) | 集積型半導体レーザ装置 | |
| JP2009076602A (ja) | 二波長半導体レーザ装置及びその製造方法 | |
| JPH09232678A (ja) | 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法 | |
| JP2001223438A (ja) | 半導体レーザ素子の製造方法 | |
| JP4117557B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP3908471B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP2005005452A (ja) | 半導体レーザ用エピタキシャルウエハおよびその用途 | |
| JP2000340887A (ja) | 半導体レーザおよびその製造方法 | |
| JPH07312462A (ja) | 面発光レーザダイオードの製造方法，及び面発光レーザダイオード | |
| JP2001352130A (ja) | 半導体レーザーおよびその作製方法 | |
| JP3601151B2 (ja) | 半導体レーザーおよびその製造方法 | |
| JP3651984B2 (ja) | 半導体レーザ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |