JP3716622B2 - 半導体レーザ - Google Patents
半導体レーザ Download PDFInfo
- Publication number
- JP3716622B2 JP3716622B2 JP17330998A JP17330998A JP3716622B2 JP 3716622 B2 JP3716622 B2 JP 3716622B2 JP 17330998 A JP17330998 A JP 17330998A JP 17330998 A JP17330998 A JP 17330998A JP 3716622 B2 JP3716622 B2 JP 3716622B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor laser
- gan
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体レーザに関し、特に、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザに適用して好適なものである。
【０００２】
【従来の技術】
ＧａＮ系半導体は直接遷移半導体であり、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘っており、可視領域から紫外線領域におよぶ発光が可能な発光素子の実現が可能であることから、近年注目を集めており、その開発が活発に進められている。
【０００３】
このＧａＮ系半導体発光素子としては、すでに発光ダイオードが実用化されている。このＧａＮ系発光ダイオードの実用化により、単に緑色〜紫外の波長範囲の短波長光源が得られただけでなく、高輝度の三原色発光ダイオード光源がそろったことでフルカラーディスプレイなどへの応用も確実となった。一方、ＧａＮ系半導体レーザについては、実用化にはまだ至っていないものの、すでに室温連続発振が達成され、現在は長寿命化が図られている。
【０００４】
図１７はリッジ構造およびＳＣＨ（Separate Confinement Heterostructure）構造を有する従来のＧａＮ系半導体レーザの一例を示す。
【０００５】
図１７に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１０１上に、低温成長によるアンドープＧａＮバッファ層１０２を介して、アンドープＧａＮ層１０３、ｎ型ＧａＮコンタクト層１０４、ｎ型ＡｌＧａＮクラッド層１０５、ｎ型ＧａＮ光導波層１０６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０７、ｐ型ＡｌＧａＮキャップ層１０８、ｐ型ＧａＮ光導波層１０９、ｐ型ＡｌＧａＮクラッド層１１０およびｐ型ＧａＮコンタクト層１１１が順次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層１０８は、ｐ型ＧａＮ光導波層１０９、ｐ型ＡｌＧａＮクラッド層１１０およびｐ型ＧａＮコンタクト層１１１を１０００℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０７からＩｎＮが分解するのを防止するとともに、活性層１０７からの電子のオーバーフローを防止するためのものである。
【０００６】
ｎ型ＧａＮコンタクト層１０４の上層部、ｎ型ＡｌＧａＮクラッド層１０５、ｎ型ＧａＮ光導波層１０６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０７、ｐ型ＡｌＧａＮキャップ層１０８、ｐ型ＧａＮ光導波層１０９、ｐ型ＡｌＧａＮクラッド層１１０およびｐ型ＧａＮコンタクト層１１１は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１１０の上層部およびｐ型ＧａＮコンタクト層１１１には一方向に延在する所定幅のリッジ部１１２が形成されている。メサ部の表面およびメサ部以外の部分のｎ型ＧａＮコンタクト層１０４の表面にはＳｉＯ2 膜のような絶縁膜１１３が設けられている。この絶縁膜１１２には、リッジ部１１２の上の部分に開口１１３ａが、メサ部に隣接する部分のｎ型ＧａＮコンタクト層１０４の上の部分に開口１１３ｂが設けられている。そして、リッジ部１１２をまたぐようにｐ側電極１１４が設けられており、絶縁膜１１３の開口１１３ａを通じてリッジ部１１２のｐ型ＧａＮコンタクト層１１１とオーミックコンタクトしている。また、絶縁膜１１３の開口１１３ｂを通じてｎ型ＧａＮコンタクト層１０４上にｎ側電極１１５がオーミックコンタクトして設けられている。
【０００７】
【発明が解決しようとする課題】
図１７に示すＧａＮ系半導体レーザをサブマウント上に実装する場合には、このＧａＮ系半導体レーザのｐ側電極１１４およびｎ側電極１１５を下にしてこれらのｐ側電極１１４およびｎ側電極１１５をはんだなどを介してサブマウント上にあらかじめ形成された電極と接続する必要がある。
【０００８】
しかしながら、この実装時には、ＧａＮ系半導体レーザのｐ側電極１１４のうちのリッジ部１１２の上の平坦部しかサブマウントと当たらないことから、ｐ側電極１１４とサブマウントとの熱抵抗が高く、また、ＧａＮ系半導体レーザをサブマウント上に置いたときの安定性が悪く、傾きやすいなどの問題があり、実装の信頼性が悪かった。
【０００９】
したがって、この発明の目的は、高い信頼性で実装が可能な窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明は、
基板の一方の主面にレーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を有し、
窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が第２の電極より高く形成された、リッジ構造を有する半導体レーザにおいて、
第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびリッジ部の少なくとも一方の側の溝が形成され、
窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面にリッジ部の上の部分に開口部を有する絶縁膜が設けられ、
第１の電極は絶縁膜の開口部を通じてリッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触して形成されている
ことを特徴とするものである。
この発明はさらに、
基板の一方の主面にレーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を有し、窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が形成され、さらに第２の電極を有する、リッジ構造を有する半導体レーザにおいて、
第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびリッジ部の少なくとも一方の側の溝が形成され、
窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面にリッジ部の上の部分に開口部を有する絶縁膜が設けられ、
第１の電極は絶縁膜の開口部を通じてリッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触して形成されている
ことを特徴とするものである。
【００１１】
この発明において、第１の電極は、典型的には、リッジ部およびこのリッジ部の少なくとも一方の側の溝をまたぐように形成される。また、この溝は、第１の電極の最も高い部分に形成される平坦部の面積をより大きくするために、好適には、リッジ部の両側に形成される。典型的な一つの例では、第１の電極は、リッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触しており、リッジ部以外の部分では窒化物系ＩＩＩ−Ｖ族化合物半導体層上に形成された絶縁膜と接触している。典型的なもう一つの例では、リッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が形成されているとともに、第１の電極を覆い、かつリッジ部および溝をまたぐように第１の電極の一部を構成するパッド電極が形成される。この場合、このパッド電極により、リッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に形成された第１の電極が機械的に保護される。ここで、典型的には、第１の電極はｐ側電極であり、第２の電極はｎ側電極である。
【００１２】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群より選ばれた少なくとも一種のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどである。
【００１３】
上述のように構成されたこの発明によれば、第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびこのリッジ部の少なくとも一方の側の溝が形成されていることにより、このリッジ部およびこのリッジ部の少なくとも一方の側の溝をまたぐように第１の電極を形成した場合、この第１の電極には、このリッジ部とこのリッジ部の少なくとも一方の側の溝の外側の部分とに平坦部が互いにほぼ同一の高さで形成される。このため、この半導体発光素子を、その第１の電極および第２の電極を下にしてサブマウント上に実装する場合、サブマウントに対して第１の電極がより広い面積で当たるようにすることができる。
【００１４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００１５】
図１はこの発明の第１の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザはリッジ構造およびＳＣＨ構造を有するものである。
【００１６】
図１に示すように、この第１の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１上に、低温成長によるアンドープＧａＮバッファ層２を介して、アンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１が順次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層８は、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を１０００℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７からＩｎＮが分解するのを防止するとともに、活性層７からの電子のオーバーフローを防止するためのものである。
【００１７】
アンドープＧａＮバッファ層２は厚さが例えば３０ｎｍであり、アンドープＧａＮ層３は厚さが例えば１μｍである。ｎ型ＧａＮコンタクト層４は厚さが例えば４μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＡｌＧａＮクラッド層５は厚さが例えば０．７μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層６は厚さが例えば０．１μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｐ型ＡｌＧａＮキャップ層８は厚さが例えば２０ｎｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮ光導波層９は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層１０は厚さが例えば０．７μｍであり、ｐ型不純物として例えばＭｇがドープされている。また、ｎ型ＡｌＧａＮクラッド層５およびｐ型ＡｌＧａＮクラッド層１０のＡｌ組成比は例えば０．０７、ｐ型ＡｌＧａＮキャップ層８のＡｌ組成比は例えば０．１６である。Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７については、例えばｘ＝０．１１、ｙ＝０．０１、Ｇａ1-x Ｉｎx Ｎ層およびＧａ1-y Ｉｎy Ｎ層の厚さは例えばそれぞれ３ｎｍおよび６ｎｍ、井戸数は４である。
【００１８】
ｎ型ＧａＮコンタクト層４の上層部、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１は所定幅のメサ形状を有する。このメサ部の高さは例えば２．３μｍ、幅は例えば２５０〜３００μｍである。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１０の上層部およびｐ型ＧａＮコンタクト層１１には例えばＧａＮ系半導体の〈１１−２０〉方向に互いに平行に直線状に延在する溝１２、１３が設けられており、これらの溝１２、１３の間にリッジ部１４が形成されている。これらの溝１２、１３の幅は例えばそれぞれ２０ｎｍ、リッジ部１４の幅は例えば４μｍである。また、溝１２とメサ部の一側面との間の距離は例えば１０ｎｍである。これらの溝１２、１３は、それらの底面の部分のｐ型ＡｌＧａＮクラッド層１０の厚さが例えば０．１μｍになるような深さを有する。
【００１９】
メサ部の表面およびメサ部以外の部分のｎ型ＧａＮコンタクト層４の表面には例えばＳｉＯ2 膜のような絶縁膜１５が設けられている。この絶縁膜１５の厚さは例えば０．３μｍである。この絶縁膜１５には、リッジ部１４の上の部分に開口１５ａが、メサ部に隣接する部分のｎ型ＧａＮコンタクト層４の上の部分に開口１５ｂが設けられている。そして、リッジ部１４および溝１２、１３をまたぐようにｐ側電極１６が設けられており、絶縁膜１５の開口１５ａを通じてリッジ部１４のｐ型ＧａＮコンタクト層１１とオーミックコンタクトしている。この場合、このｐ側電極１６の両端はメサ部の両側面とほぼ一致している。このｐ側電極１６は、例えばＮｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＮｉ／Ｐｔ／Ａｕ構造を有し、これらのＮｉ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍおよび３００ｎｍである。また、絶縁膜１５の開口１５ｂを通じてｎ型ＧａＮコンタクト層４上にｎ側電極１７がオーミックコンタクトして設けられている。このｎ側電極１７は、例えばＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ａｌ／Ｐｔ／Ａｕ構造を有し、これらのＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍ、１００ｎｍおよび３００ｎｍである。
【００２０】
このＧａＮ系半導体レーザの共振器長は例えば１ｍｍ、チップ幅は例えば６００μｍである。また、共振器端面は例えばＧａＮ系半導体層の（１１−２０）面である。共振器端面には端面コーティングが施され、フロント側およびリア側の共振器端面の反射率が例えばそれぞれ６４％および８８％に設定されている。
【００２１】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００２２】
このＧａＮ系半導体レーザを製造するには、まず、図２に示すように、ｃ面サファイア基板１上に有機金属化学気相成長（ＭＯＣＶＤ）法により例えば５６０℃程度の温度でアンドープＧａＮバッファ層２を成長させた後、引き続いてＭＯＣＶＤ法により、このアンドープＧａＮバッファ層２上にアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を順次成長させる。ここで、Ｉｎを含まない層であるアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の成長温度は１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７の成長温度は７００〜８００℃とする。これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばメチルシクロペンタジエニルマグネシウム（（ＭＣｐ）2 Ｍｇ）を用いる。
【００２３】
次に、ｐ型ＧａＮコンタクト層１１の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたドライエッチング（ＲＩＥなど）によりＳｉＯ2 膜をエッチングする。これによって、図２に示すように、ｐ型ＧａＮコンタクト層１１上にＳｉＯ2 膜からなるマスク１８が形成される。
【００２４】
次に、図３に示すように、マスク１８を用いて例えば反応性イオンエッチング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層４に達するまでエッチングを行う。このとき、例えば、ｎ型ＧａＮコンタクト層４が０．５μｍエッチングされるようにする。このＲＩＥのエッチングガスとしては例えば塩素系ガス（Ｃｌ2 、ＳｉＣｌ4 など）を用いる。
【００２５】
次に、マスク１８をエッチング除去した後、再び基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．２μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたドライエッチング（ＲＩＥなど）によりＳｉＯ2 膜をエッチングする。これによって、図４に示すように、メサ部を含む基板表面にＳｉＯ2 膜からなるマスク１９が形成される。
【００２６】
次に、図５に示すように、マスク１９を用いて例えばＲＩＥ法によりｐ型ＧａＮコンタクト層１１の厚さ方向の所定の深さまでエッチングを行うことにより、溝１２、１３を形成し、リッジ部１４を形成する。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００２７】
次に、図６に示すように、リソグラフィーによりｎ側電極形成領域を除いた領域の表面を覆うレジストパターン２０を形成する。
【００２８】
次に、図７に示すように、レジストパターン２０をマスクとして絶縁膜１５をエッチングすることにより、開口１５ｂを形成する。
【００２９】
次に、レジストパターン２０を残したままの状態で基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２０をその上に形成されたＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、図８に示すように、絶縁膜１５の開口１５ｂの部分におけるｎ型ＧａＮコンタクト層４上にＴｉ／Ａｌ／Ｐｔ／Ａｕ構造のｎ側電極１７が形成される。
【００３０】
次に、例えば、窒素ガス雰囲気中において８００℃で１０分熱処理を行うことにより、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にドープされたｐ型不純物の電気的活性化を行うとともに、ｎ側電極１７のアロイ処理を行う。
【００３１】
次に、図９に示すように、リソグラフィーによりリッジ部１４の領域を除いた領域の表面を覆うレジストパターン２１を形成する。
【００３２】
次に、図１０に示すように、レジストパターン２１をマスクとして絶縁膜１５をエッチングすることにより開口１５ａを形成し、リッジ部１４の上面を露出させる。
【００３３】
次に、図１１に示すように、リソグラフィーによりｐ側電極形成領域を除いた領域の表面を覆うレジストパターン２２を形成する。
【００３４】
次に、基板全面に例えば真空蒸着法によりＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２２をその上に形成されたＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する。これによって、図１に示すように、リッジ部１４および溝１２、１３にまたがって、Ｎｉ／Ｐｔ／Ａｕ構造のｐ側電極１６が形成される。次に、例えば、窒素ガス雰囲気中において６００℃で２０分熱処理を行うことにより、ｐ側電極１６のアロイ処理を行う。
【００３５】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１をバー状に加工して両共振器端面を形成し、さらに端面コーティングを施した後、このバーをチップ化する。これによって、目的とするリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００３６】
以上のように、この第１の実施形態によれば、ｐ側電極形成領域におけるｐ型ＧａＮコンタクト層１１およびｐ型ＡｌＧａＮクラッド層１０に溝１２、１３が互いに平行に形成され、これらの溝１２、１３間にリッジ部１４が形成されており、これらのリッジ部１４および溝１２、１３をまたぐようにｐ側電極１６が形成されていることにより、このｐ側電極１６には、リッジ部１４と溝１２、１３の外側の部分とに対応する部分に平坦部が互いにほぼ同一の高さに形成される。このため、このＧａＮ系半導体レーザをｐ側電極１６およびｎ側電極１７を下にして例えばキャンパッケージのサブマウント上に実装する場合、ｐ側電極１６はそれらの平坦部でサブマウントに当たり、したがって従来より十分に広い面積でサブマウントに当たる。これによって、ｐ側電極１６とサブマウントとの熱抵抗が低くなり、また、ＧａＮ系半導体レーザをサブマウント上に置いたときの安定性が良好となって傾きが生じにくくなることから、従来に比べて実装の信頼性の向上を図ることができる。
【００３７】
図１２はこの発明の第２の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザもリッジ構造およびＳＣＨ構造を有するものである。
【００３８】
図１２に示すように、この第２の実施形態によるＧａＮ系半導体レーザにおいては、絶縁膜１５の開口１５ａを通じてリッジ部１４のｐ型ＧａＮコンタクト層１１上にｐ側電極１６が設けられ、このｐ側電極１６を覆うように、リッジ部１４および溝１２、１３にまたがってパッド電極２３が設けられている。このパッド電極２３はｐ側電極１６と電気的に接続されていて、ｐ側電極の一部として働く。また、ｎ側電極１７上にもパッド電極２４が設けられている。これらのパッド電極２３、２４は、例えばＴｉ膜およびＡｕ膜を順次積層したＴｉ／Ａｕ構造を有し、これらのＴｉ膜およびＡｕ膜の厚さは例えばそれぞれ５０ｎｍおよび４５０ｎｍである。その他のことは、第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００３９】
次に、上述のように構成されたこの第２の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００４０】
このＧａＮ系半導体レーザを製造するには、まず、第１の実施形態によるＧａＮ系半導体レーザと同様にして図８に示す工程までプロセスを進めた後、図１３に示すように、リソグラフィーによりリッジ部１４の領域を除いた領域の表面を覆うレジストパターン２５を形成する。
【００４１】
次に、図１４に示すように、レジストパターン２５をマスクとして絶縁膜１５をエッチングすることにより開口１５ａを形成し、リッジ部１４の上面を露出させる。
【００４２】
次に、レジストパターン２５を残したままの状態で基板全面に例えば真空蒸着法によりＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２５をその上に形成されたＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する。これによって、図１５に示すように、絶縁膜１５の開口１５ａにおけるリッジ部１４のｐ型ＧａＮコンタクト層１１上にＮｉ／Ｐｔ／Ａｕ構造のｐ側電極１６が形成される。
【００４３】
次に、図１６に示すように、リソグラフィーによりパッド電極形成領域を除いた領域の表面を覆うレジストパターン２６を形成する。
【００４４】
次に、レジストパターン２６を残したままの状態で基板全面に例えば真空蒸着法によりＴｉ膜およびＡｕ膜を順次形成した後、レジストパターン２６をその上に形成されたＴｉ膜およびＡｕ膜とともに除去する。これによって、図１２に示すように、ｐ側電極１６を覆うようにリッジ部１４および溝１２、１３にまたがってパッド電極２３が形成されるとともに、ｎ側電極１７上にパッド電極２４が形成される。
【００４５】
この後、第１の実施形態と同様にプロセスを進めて目的とするＧａＮ系半導体レーザを製造する。
【００４６】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、ｐ側電極１６を覆うようにリッジ部１４および溝１２、１３にまたがってパッド電極２３が設けられていることにより、ストライプ状に細長く形成されたｐ側電極１６の機械的強度の向上を図ることができ、ＧａＮ系半導体レーザの信頼性および製造歩留まりの向上を図ることができるという利点をも得ることができる。
【００４７】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４８】
例えば、上述の第１および第２の実施形態において挙げた数値、構造、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、原料、プロセスなどを用いてもよい。
【００４９】
【発明の効果】
以上説明したように、この発明によれば、第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびこのリッジ部の少なくとも一方の側の溝が形成されていることにより、半導体レーザを高い信頼性で実装することが可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系半導体レーザの共振器長方向に垂直な断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図９】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１２】この発明の第２の実施形態によるＧａＮ系半導体レーザの共振器長方向に垂直な断面図である。
【図１３】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１６】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１７】従来のＧａＮ系半導体レーザを示す断面図である。
【符号の説明】
１・・・ｃ面サファイア基板、４・・・ｎ型ＧａＮコンタクト層、５・・・ｎ型ＡｌＧａＮクラッド層、６・・・ｎ型ＧａＮ光導波層、７・・・活性層、８・・・ｐ型ＡｌＧａＮキャップ層、９・・・ｐ型ＧａＮ光導波層、１０・・・ｐ型ＡｌＧａＮクラッド層、１１・・・ｐ型ＧａＮコンタクト層、１２、１３・・・溝、１４・・・リッジ部、１５・・・絶縁膜、１６・・・ｐ側電極、１７・・・ｎ側電極、２３、２４・・・パッド電極
【発明の属する技術分野】
この発明は、半導体レーザに関し、特に、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザに適用して好適なものである。
【０００２】
【従来の技術】
ＧａＮ系半導体は直接遷移半導体であり、その禁制帯幅は１．９ｅＶから６．２ｅＶに亘っており、可視領域から紫外線領域におよぶ発光が可能な発光素子の実現が可能であることから、近年注目を集めており、その開発が活発に進められている。
【０００３】
このＧａＮ系半導体発光素子としては、すでに発光ダイオードが実用化されている。このＧａＮ系発光ダイオードの実用化により、単に緑色〜紫外の波長範囲の短波長光源が得られただけでなく、高輝度の三原色発光ダイオード光源がそろったことでフルカラーディスプレイなどへの応用も確実となった。一方、ＧａＮ系半導体レーザについては、実用化にはまだ至っていないものの、すでに室温連続発振が達成され、現在は長寿命化が図られている。
【０００４】
図１７はリッジ構造およびＳＣＨ（Separate Confinement Heterostructure）構造を有する従来のＧａＮ系半導体レーザの一例を示す。
【０００５】
図１７に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１０１上に、低温成長によるアンドープＧａＮバッファ層１０２を介して、アンドープＧａＮ層１０３、ｎ型ＧａＮコンタクト層１０４、ｎ型ＡｌＧａＮクラッド層１０５、ｎ型ＧａＮ光導波層１０６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０７、ｐ型ＡｌＧａＮキャップ層１０８、ｐ型ＧａＮ光導波層１０９、ｐ型ＡｌＧａＮクラッド層１１０およびｐ型ＧａＮコンタクト層１１１が順次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層１０８は、ｐ型ＧａＮ光導波層１０９、ｐ型ＡｌＧａＮクラッド層１１０およびｐ型ＧａＮコンタクト層１１１を１０００℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０７からＩｎＮが分解するのを防止するとともに、活性層１０７からの電子のオーバーフローを防止するためのものである。
【０００６】
ｎ型ＧａＮコンタクト層１０４の上層部、ｎ型ＡｌＧａＮクラッド層１０５、ｎ型ＧａＮ光導波層１０６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０７、ｐ型ＡｌＧａＮキャップ層１０８、ｐ型ＧａＮ光導波層１０９、ｐ型ＡｌＧａＮクラッド層１１０およびｐ型ＧａＮコンタクト層１１１は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１１０の上層部およびｐ型ＧａＮコンタクト層１１１には一方向に延在する所定幅のリッジ部１１２が形成されている。メサ部の表面およびメサ部以外の部分のｎ型ＧａＮコンタクト層１０４の表面にはＳｉＯ2 膜のような絶縁膜１１３が設けられている。この絶縁膜１１２には、リッジ部１１２の上の部分に開口１１３ａが、メサ部に隣接する部分のｎ型ＧａＮコンタクト層１０４の上の部分に開口１１３ｂが設けられている。そして、リッジ部１１２をまたぐようにｐ側電極１１４が設けられており、絶縁膜１１３の開口１１３ａを通じてリッジ部１１２のｐ型ＧａＮコンタクト層１１１とオーミックコンタクトしている。また、絶縁膜１１３の開口１１３ｂを通じてｎ型ＧａＮコンタクト層１０４上にｎ側電極１１５がオーミックコンタクトして設けられている。
【０００７】
【発明が解決しようとする課題】
図１７に示すＧａＮ系半導体レーザをサブマウント上に実装する場合には、このＧａＮ系半導体レーザのｐ側電極１１４およびｎ側電極１１５を下にしてこれらのｐ側電極１１４およびｎ側電極１１５をはんだなどを介してサブマウント上にあらかじめ形成された電極と接続する必要がある。
【０００８】
しかしながら、この実装時には、ＧａＮ系半導体レーザのｐ側電極１１４のうちのリッジ部１１２の上の平坦部しかサブマウントと当たらないことから、ｐ側電極１１４とサブマウントとの熱抵抗が高く、また、ＧａＮ系半導体レーザをサブマウント上に置いたときの安定性が悪く、傾きやすいなどの問題があり、実装の信頼性が悪かった。
【０００９】
したがって、この発明の目的は、高い信頼性で実装が可能な窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザを提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、この発明は、
基板の一方の主面にレーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を有し、
窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が第２の電極より高く形成された、リッジ構造を有する半導体レーザにおいて、
第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびリッジ部の少なくとも一方の側の溝が形成され、
窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面にリッジ部の上の部分に開口部を有する絶縁膜が設けられ、
第１の電極は絶縁膜の開口部を通じてリッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触して形成されている
ことを特徴とするものである。
この発明はさらに、
基板の一方の主面にレーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を有し、窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が形成され、さらに第２の電極を有する、リッジ構造を有する半導体レーザにおいて、
第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびリッジ部の少なくとも一方の側の溝が形成され、
窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面にリッジ部の上の部分に開口部を有する絶縁膜が設けられ、
第１の電極は絶縁膜の開口部を通じてリッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触して形成されている
ことを特徴とするものである。
【００１１】
この発明において、第１の電極は、典型的には、リッジ部およびこのリッジ部の少なくとも一方の側の溝をまたぐように形成される。また、この溝は、第１の電極の最も高い部分に形成される平坦部の面積をより大きくするために、好適には、リッジ部の両側に形成される。典型的な一つの例では、第１の電極は、リッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触しており、リッジ部以外の部分では窒化物系ＩＩＩ−Ｖ族化合物半導体層上に形成された絶縁膜と接触している。典型的なもう一つの例では、リッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が形成されているとともに、第１の電極を覆い、かつリッジ部および溝をまたぐように第１の電極の一部を構成するパッド電極が形成される。この場合、このパッド電極により、リッジ部の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に形成された第１の電極が機械的に保護される。ここで、典型的には、第１の電極はｐ側電極であり、第２の電極はｎ側電極である。
【００１２】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群より選ばれた少なくとも一種のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなり、具体例を挙げると、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮなどである。
【００１３】
上述のように構成されたこの発明によれば、第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびこのリッジ部の少なくとも一方の側の溝が形成されていることにより、このリッジ部およびこのリッジ部の少なくとも一方の側の溝をまたぐように第１の電極を形成した場合、この第１の電極には、このリッジ部とこのリッジ部の少なくとも一方の側の溝の外側の部分とに平坦部が互いにほぼ同一の高さで形成される。このため、この半導体発光素子を、その第１の電極および第２の電極を下にしてサブマウント上に実装する場合、サブマウントに対して第１の電極がより広い面積で当たるようにすることができる。
【００１４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００１５】
図１はこの発明の第１の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザはリッジ構造およびＳＣＨ構造を有するものである。
【００１６】
図１に示すように、この第１の実施形態によるＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１上に、低温成長によるアンドープＧａＮバッファ層２を介して、アンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１が順次積層されている。ここで、ｐ型ＡｌＧａＮキャップ層８は、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を１０００℃程度の温度で成長させる際にＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７からＩｎＮが分解するのを防止するとともに、活性層７からの電子のオーバーフローを防止するためのものである。
【００１７】
アンドープＧａＮバッファ層２は厚さが例えば３０ｎｍであり、アンドープＧａＮ層３は厚さが例えば１μｍである。ｎ型ＧａＮコンタクト層４は厚さが例えば４μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＡｌＧａＮクラッド層５は厚さが例えば０．７μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層６は厚さが例えば０．１μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｐ型ＡｌＧａＮキャップ層８は厚さが例えば２０ｎｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮ光導波層９は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層１０は厚さが例えば０．７μｍであり、ｐ型不純物として例えばＭｇがドープされている。また、ｎ型ＡｌＧａＮクラッド層５およびｐ型ＡｌＧａＮクラッド層１０のＡｌ組成比は例えば０．０７、ｐ型ＡｌＧａＮキャップ層８のＡｌ組成比は例えば０．１６である。Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７については、例えばｘ＝０．１１、ｙ＝０．０１、Ｇａ1-x Ｉｎx Ｎ層およびＧａ1-y Ｉｎy Ｎ層の厚さは例えばそれぞれ３ｎｍおよび６ｎｍ、井戸数は４である。
【００１８】
ｎ型ＧａＮコンタクト層４の上層部、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１は所定幅のメサ形状を有する。このメサ部の高さは例えば２．３μｍ、幅は例えば２５０〜３００μｍである。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１０の上層部およびｐ型ＧａＮコンタクト層１１には例えばＧａＮ系半導体の〈１１−２０〉方向に互いに平行に直線状に延在する溝１２、１３が設けられており、これらの溝１２、１３の間にリッジ部１４が形成されている。これらの溝１２、１３の幅は例えばそれぞれ２０ｎｍ、リッジ部１４の幅は例えば４μｍである。また、溝１２とメサ部の一側面との間の距離は例えば１０ｎｍである。これらの溝１２、１３は、それらの底面の部分のｐ型ＡｌＧａＮクラッド層１０の厚さが例えば０．１μｍになるような深さを有する。
【００１９】
メサ部の表面およびメサ部以外の部分のｎ型ＧａＮコンタクト層４の表面には例えばＳｉＯ2 膜のような絶縁膜１５が設けられている。この絶縁膜１５の厚さは例えば０．３μｍである。この絶縁膜１５には、リッジ部１４の上の部分に開口１５ａが、メサ部に隣接する部分のｎ型ＧａＮコンタクト層４の上の部分に開口１５ｂが設けられている。そして、リッジ部１４および溝１２、１３をまたぐようにｐ側電極１６が設けられており、絶縁膜１５の開口１５ａを通じてリッジ部１４のｐ型ＧａＮコンタクト層１１とオーミックコンタクトしている。この場合、このｐ側電極１６の両端はメサ部の両側面とほぼ一致している。このｐ側電極１６は、例えばＮｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＮｉ／Ｐｔ／Ａｕ構造を有し、これらのＮｉ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍおよび３００ｎｍである。また、絶縁膜１５の開口１５ｂを通じてｎ型ＧａＮコンタクト層４上にｎ側電極１７がオーミックコンタクトして設けられている。このｎ側電極１７は、例えばＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ａｌ／Ｐｔ／Ａｕ構造を有し、これらのＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍ、１００ｎｍおよび３００ｎｍである。
【００２０】
このＧａＮ系半導体レーザの共振器長は例えば１ｍｍ、チップ幅は例えば６００μｍである。また、共振器端面は例えばＧａＮ系半導体層の（１１−２０）面である。共振器端面には端面コーティングが施され、フロント側およびリア側の共振器端面の反射率が例えばそれぞれ６４％および８８％に設定されている。
【００２１】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００２２】
このＧａＮ系半導体レーザを製造するには、まず、図２に示すように、ｃ面サファイア基板１上に有機金属化学気相成長（ＭＯＣＶＤ）法により例えば５６０℃程度の温度でアンドープＧａＮバッファ層２を成長させた後、引き続いてＭＯＣＶＤ法により、このアンドープＧａＮバッファ層２上にアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、Ｇａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１を順次成長させる。ここで、Ｉｎを含まない層であるアンドープＧａＮ層３、ｎ型ＧａＮコンタクト層４、ｎ型ＡｌＧａＮクラッド層５、ｎ型ＧａＮ光導波層６、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１の成長温度は１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層７の成長温度は７００〜８００℃とする。これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばメチルシクロペンタジエニルマグネシウム（（ＭＣｐ）2 Ｍｇ）を用いる。
【００２３】
次に、ｐ型ＧａＮコンタクト層１１の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたドライエッチング（ＲＩＥなど）によりＳｉＯ2 膜をエッチングする。これによって、図２に示すように、ｐ型ＧａＮコンタクト層１１上にＳｉＯ2 膜からなるマスク１８が形成される。
【００２４】
次に、図３に示すように、マスク１８を用いて例えば反応性イオンエッチング（ＲＩＥ）法によりｎ型ＧａＮコンタクト層４に達するまでエッチングを行う。このとき、例えば、ｎ型ＧａＮコンタクト層４が０．５μｍエッチングされるようにする。このＲＩＥのエッチングガスとしては例えば塩素系ガス（Ｃｌ2 、ＳｉＣｌ4 など）を用いる。
【００２５】
次に、マスク１８をエッチング除去した後、再び基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．２μｍのＳｉＯ2 膜を形成した後、このＳｉＯ2 膜上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたドライエッチング（ＲＩＥなど）によりＳｉＯ2 膜をエッチングする。これによって、図４に示すように、メサ部を含む基板表面にＳｉＯ2 膜からなるマスク１９が形成される。
【００２６】
次に、図５に示すように、マスク１９を用いて例えばＲＩＥ法によりｐ型ＧａＮコンタクト層１１の厚さ方向の所定の深さまでエッチングを行うことにより、溝１２、１３を形成し、リッジ部１４を形成する。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００２７】
次に、図６に示すように、リソグラフィーによりｎ側電極形成領域を除いた領域の表面を覆うレジストパターン２０を形成する。
【００２８】
次に、図７に示すように、レジストパターン２０をマスクとして絶縁膜１５をエッチングすることにより、開口１５ｂを形成する。
【００２９】
次に、レジストパターン２０を残したままの状態で基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２０をその上に形成されたＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、図８に示すように、絶縁膜１５の開口１５ｂの部分におけるｎ型ＧａＮコンタクト層４上にＴｉ／Ａｌ／Ｐｔ／Ａｕ構造のｎ側電極１７が形成される。
【００３０】
次に、例えば、窒素ガス雰囲気中において８００℃で１０分熱処理を行うことにより、ｐ型ＡｌＧａＮキャップ層８、ｐ型ＧａＮ光導波層９、ｐ型ＡｌＧａＮクラッド層１０およびｐ型ＧａＮコンタクト層１１にドープされたｐ型不純物の電気的活性化を行うとともに、ｎ側電極１７のアロイ処理を行う。
【００３１】
次に、図９に示すように、リソグラフィーによりリッジ部１４の領域を除いた領域の表面を覆うレジストパターン２１を形成する。
【００３２】
次に、図１０に示すように、レジストパターン２１をマスクとして絶縁膜１５をエッチングすることにより開口１５ａを形成し、リッジ部１４の上面を露出させる。
【００３３】
次に、図１１に示すように、リソグラフィーによりｐ側電極形成領域を除いた領域の表面を覆うレジストパターン２２を形成する。
【００３４】
次に、基板全面に例えば真空蒸着法によりＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２２をその上に形成されたＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する。これによって、図１に示すように、リッジ部１４および溝１２、１３にまたがって、Ｎｉ／Ｐｔ／Ａｕ構造のｐ側電極１６が形成される。次に、例えば、窒素ガス雰囲気中において６００℃で２０分熱処理を行うことにより、ｐ側電極１６のアロイ処理を行う。
【００３５】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板１をバー状に加工して両共振器端面を形成し、さらに端面コーティングを施した後、このバーをチップ化する。これによって、目的とするリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００３６】
以上のように、この第１の実施形態によれば、ｐ側電極形成領域におけるｐ型ＧａＮコンタクト層１１およびｐ型ＡｌＧａＮクラッド層１０に溝１２、１３が互いに平行に形成され、これらの溝１２、１３間にリッジ部１４が形成されており、これらのリッジ部１４および溝１２、１３をまたぐようにｐ側電極１６が形成されていることにより、このｐ側電極１６には、リッジ部１４と溝１２、１３の外側の部分とに対応する部分に平坦部が互いにほぼ同一の高さに形成される。このため、このＧａＮ系半導体レーザをｐ側電極１６およびｎ側電極１７を下にして例えばキャンパッケージのサブマウント上に実装する場合、ｐ側電極１６はそれらの平坦部でサブマウントに当たり、したがって従来より十分に広い面積でサブマウントに当たる。これによって、ｐ側電極１６とサブマウントとの熱抵抗が低くなり、また、ＧａＮ系半導体レーザをサブマウント上に置いたときの安定性が良好となって傾きが生じにくくなることから、従来に比べて実装の信頼性の向上を図ることができる。
【００３７】
図１２はこの発明の第２の実施形態によるＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザもリッジ構造およびＳＣＨ構造を有するものである。
【００３８】
図１２に示すように、この第２の実施形態によるＧａＮ系半導体レーザにおいては、絶縁膜１５の開口１５ａを通じてリッジ部１４のｐ型ＧａＮコンタクト層１１上にｐ側電極１６が設けられ、このｐ側電極１６を覆うように、リッジ部１４および溝１２、１３にまたがってパッド電極２３が設けられている。このパッド電極２３はｐ側電極１６と電気的に接続されていて、ｐ側電極の一部として働く。また、ｎ側電極１７上にもパッド電極２４が設けられている。これらのパッド電極２３、２４は、例えばＴｉ膜およびＡｕ膜を順次積層したＴｉ／Ａｕ構造を有し、これらのＴｉ膜およびＡｕ膜の厚さは例えばそれぞれ５０ｎｍおよび４５０ｎｍである。その他のことは、第１の実施形態によるＧａＮ系半導体レーザと同様であるので、説明を省略する。
【００３９】
次に、上述のように構成されたこの第２の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００４０】
このＧａＮ系半導体レーザを製造するには、まず、第１の実施形態によるＧａＮ系半導体レーザと同様にして図８に示す工程までプロセスを進めた後、図１３に示すように、リソグラフィーによりリッジ部１４の領域を除いた領域の表面を覆うレジストパターン２５を形成する。
【００４１】
次に、図１４に示すように、レジストパターン２５をマスクとして絶縁膜１５をエッチングすることにより開口１５ａを形成し、リッジ部１４の上面を露出させる。
【００４２】
次に、レジストパターン２５を残したままの状態で基板全面に例えば真空蒸着法によりＮｉ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターン２５をその上に形成されたＮｉ膜、Ｐｔ膜およびＡｕ膜とともに除去する。これによって、図１５に示すように、絶縁膜１５の開口１５ａにおけるリッジ部１４のｐ型ＧａＮコンタクト層１１上にＮｉ／Ｐｔ／Ａｕ構造のｐ側電極１６が形成される。
【００４３】
次に、図１６に示すように、リソグラフィーによりパッド電極形成領域を除いた領域の表面を覆うレジストパターン２６を形成する。
【００４４】
次に、レジストパターン２６を残したままの状態で基板全面に例えば真空蒸着法によりＴｉ膜およびＡｕ膜を順次形成した後、レジストパターン２６をその上に形成されたＴｉ膜およびＡｕ膜とともに除去する。これによって、図１２に示すように、ｐ側電極１６を覆うようにリッジ部１４および溝１２、１３にまたがってパッド電極２３が形成されるとともに、ｎ側電極１７上にパッド電極２４が形成される。
【００４５】
この後、第１の実施形態と同様にプロセスを進めて目的とするＧａＮ系半導体レーザを製造する。
【００４６】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、ｐ側電極１６を覆うようにリッジ部１４および溝１２、１３にまたがってパッド電極２３が設けられていることにより、ストライプ状に細長く形成されたｐ側電極１６の機械的強度の向上を図ることができ、ＧａＮ系半導体レーザの信頼性および製造歩留まりの向上を図ることができるという利点をも得ることができる。
【００４７】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４８】
例えば、上述の第１および第２の実施形態において挙げた数値、構造、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、原料、プロセスなどを用いてもよい。
【００４９】
【発明の効果】
以上説明したように、この発明によれば、第１の電極の形成領域における窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状のリッジ部およびこのリッジ部の少なくとも一方の側の溝が形成されていることにより、半導体レーザを高い信頼性で実装することが可能となる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるＧａＮ系半導体レーザの共振器長方向に垂直な断面図である。
【図２】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図５】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図７】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図９】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１２】この発明の第２の実施形態によるＧａＮ系半導体レーザの共振器長方向に垂直な断面図である。
【図１３】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１４】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１５】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１６】この発明の第２の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１７】従来のＧａＮ系半導体レーザを示す断面図である。
【符号の説明】
１・・・ｃ面サファイア基板、４・・・ｎ型ＧａＮコンタクト層、５・・・ｎ型ＡｌＧａＮクラッド層、６・・・ｎ型ＧａＮ光導波層、７・・・活性層、８・・・ｐ型ＡｌＧａＮキャップ層、９・・・ｐ型ＧａＮ光導波層、１０・・・ｐ型ＡｌＧａＮクラッド層、１１・・・ｐ型ＧａＮコンタクト層、１２、１３・・・溝、１４・・・リッジ部、１５・・・絶縁膜、１６・・・ｐ側電極、１７・・・ｎ側電極、２３、２４・・・パッド電極
Claims (7)
- 基板の一方の主面にレーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を有し、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が第２の電極より高く形成された、リッジ構造を有する半導体レーザにおいて、
上記第１の電極の形成領域における上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状の上記リッジ部および上記リッジ部の少なくとも一方の側の溝が形成され、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面に上記リッジ部の上の部分に開口部を有する絶縁膜が設けられ、
上記第１の電極は上記絶縁膜の上記開口部を通じて上記リッジ部の上記窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触して形成されている
ことを特徴とする半導体レーザ。 - 上記第１の電極が上記リッジ部および上記溝をまたぐように形成されていることを特徴とする請求項１記載の半導体レーザ。
- 上記リッジ部の両側に上記溝が形成されていることを特徴とする請求項１記載の半導体レーザ。
- 上記第１の電極は上記リッジ部の上記窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触しており、上記リッジ部以外の部分では上記窒化物系ＩＩＩ−Ｖ族化合物半導体層上に形成された絶縁膜と接触していることを特徴とする請求項１記載の半導体レーザ。
- 上記リッジ部の上記窒化物系ＩＩＩ−Ｖ族化合物半導体層上に上記第１の電極が形成されているとともに、上記第１の電極を覆い、かつ上記リッジ部および上記溝をまたぐように上記第１の電極の一部を構成するパッド電極が形成されていることを特徴とする請求項１記載の半導体レーザ。
- 上記第１の電極はｐ側電極であり、上記第２の電極はｎ側電極であることを特徴とする請求項１記載の半導体レーザ。
- 基板の一方の主面にレーザ構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を有し、上記窒化物系ＩＩＩ−Ｖ族化合物半導体層上に第１の電極が形成され、さらに第２の電極を有する、リッジ構造を有する半導体レーザにおいて、
上記第１の電極の形成領域における上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の上部に線状の上記リッジ部および上記リッジ部の少なくとも一方の側の溝が形成され、
上記窒化物系ＩＩＩ−Ｖ族化合物半導体層の表面に上記リッジ部の上の部分に開口部を有する絶縁膜が設けられ、
上記第１の電極は上記絶縁膜の上記開口部を通じて上記リッジ部の上記窒化物系ＩＩＩ−Ｖ族化合物半導体層と接触して形成されている
ことを特徴とする半導体レーザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17330998A JP3716622B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体レーザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17330998A JP3716622B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体レーザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012970A JP2000012970A (ja) | 2000-01-14 |
| JP3716622B2 true JP3716622B2 (ja) | 2005-11-16 |
Family
ID=15958068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17330998A Expired - Fee Related JP3716622B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体レーザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3716622B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4889930B2 (ja) | 2004-08-27 | 2012-03-07 | シャープ株式会社 | 窒化物半導体レーザ素子の製造方法 |
| KR100856281B1 (ko) | 2004-11-24 | 2008-09-03 | 삼성전기주식회사 | 반도체 레이저 다이오드 및 그 제조방법 |
| JP4272239B2 (ja) | 2007-03-29 | 2009-06-03 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| JP5347236B2 (ja) | 2007-05-08 | 2013-11-20 | 三菱電機株式会社 | 半導体光素子の製造方法 |
| JP2009212386A (ja) | 2008-03-05 | 2009-09-17 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
| JP5735216B2 (ja) | 2009-02-27 | 2015-06-17 | 日亜化学工業株式会社 | 窒化物半導体レーザ素子 |
| CN102969418B (zh) * | 2012-11-30 | 2015-02-18 | 中国科学院半导体研究所 | 氮化镓基3d垂直结构发光二极管的结构 |
| CN105449069B (zh) * | 2014-08-26 | 2018-06-29 | 广东量晶光电科技有限公司 | 一种倒装led芯片结构及其制造方法 |
| CN110783436B (zh) * | 2019-11-08 | 2020-11-24 | 厦门乾照光电股份有限公司 | 一种具有隐形扩展电极的大尺寸发光二极管及制作方法 |
-
1998
- 1998-06-19 JP JP17330998A patent/JP3716622B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012970A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11862937B1 (en) | Optical device structure using GaN substrates and growth structures for laser applications | |
| JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH11214788A (ja) | 窒化ガリウム系半導体レーザ素子 | |
| JP3311275B2 (ja) | 窒化物系半導体発光素子 | |
| JP3716622B2 (ja) | 半導体レーザ | |
| JP3796060B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP2004063537A (ja) | 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP4043087B2 (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
| JP4877294B2 (ja) | 半導体発光素子の製造方法 | |
| JP2003086903A (ja) | 半導体発光素子およびその製造方法 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JPH08255952A (ja) | 半導体発光素子の製法 | |
| JP3933637B2 (ja) | 窒化ガリウム系半導体レーザ素子 | |
| JPH11340573A (ja) | 窒化ガリウム系半導体レーザ素子 | |
| JP5874689B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3543628B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP4179280B2 (ja) | 半導体発光素子の製造方法 | |
| JP3439161B2 (ja) | 窒化物系発光素子 | |
| JP3969989B2 (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP4854829B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3938207B2 (ja) | 半導体発光素子の製造方法 | |
| JP4969210B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP4741055B2 (ja) | 半導体発光素子 | |
| JP2011124253A (ja) | 半導体レーザの製造方法、半導体レーザ、光ディスク装置、半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050530 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050822 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |