JP2004119702A - GaN系半導体レーザ素子とその製造方法 - Google Patents
GaN系半導体レーザ素子とその製造方法 Download PDFInfo
- Publication number
- JP2004119702A JP2004119702A JP2002281144A JP2002281144A JP2004119702A JP 2004119702 A JP2004119702 A JP 2004119702A JP 2002281144 A JP2002281144 A JP 2002281144A JP 2002281144 A JP2002281144 A JP 2002281144A JP 2004119702 A JP2004119702 A JP 2004119702A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- gan
- buried layer
- based semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】埋め込みリッジ型GaN系半導体レーザ素子において、埋め込み層を介する電流リークを防止し、リッジ上電極の接触抵抗を低減させる。
【解決手段】GaN系半導体レーザ素子の製法は、第1導電型の第1クラッド層と、活性層と、第2導電型の第2クラッド層と、第2導電型の第3クラッド層とをこの順に含むGaN系半導体積層体を成長させる工程と、このGaN系半導体積層体上に第1電極と保護膜を順次堆積する工程と、保護膜および第1電極をストライプ状に加工する工程と、保護膜と第1電極と第2クラッド層と第3クラッド層とを含むリッジストライプを形成する工程と、保護膜を残した状態で第1埋め込み層を形成する工程と、リッジストライプ上の埋め込み層をエッチングする工程と、保護膜を除去する工程と、第1埋め込み層および第1電極上に第2電極を堆積する工程とをこの順に含む。
【選択図】 図1
【解決手段】GaN系半導体レーザ素子の製法は、第1導電型の第1クラッド層と、活性層と、第2導電型の第2クラッド層と、第2導電型の第3クラッド層とをこの順に含むGaN系半導体積層体を成長させる工程と、このGaN系半導体積層体上に第1電極と保護膜を順次堆積する工程と、保護膜および第1電極をストライプ状に加工する工程と、保護膜と第1電極と第2クラッド層と第3クラッド層とを含むリッジストライプを形成する工程と、保護膜を残した状態で第1埋め込み層を形成する工程と、リッジストライプ上の埋め込み層をエッチングする工程と、保護膜を除去する工程と、第1埋め込み層および第1電極上に第2電極を堆積する工程とをこの順に含む。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体レーザ素子とその製造方法に関し、特に、光情報機器等の光源に適用して好適な埋め込みリッジ構造を含むGaN系半導体レーザ素子の製造歩留まりの改善に関するものである。
【0002】
【従来の技術】
Al、Ga、およびIn等のIII族元素と、V族元素であるNとの化合物であるGaN系半導体は、そのバンド構造や化学的安定性の観点から発光素子やパワーデバイス用の半導体材料として期待され、その応用が試みられてきた。特に次世代の光学情報記録装置用光源として、たとえばサファイア基板上に複数のGaN系半導体層を積層することによて、青色光を発するGaN系半導体レーザを作製する試みが盛んに行われている。
【0003】
これらGaN系半導体レーザにおいては、近年では室温駆動における寿命に関する信頼性の問題が解決しつつあり、横モード発振をより安定化したり、高出力化のために温度特性をより向上させるなどのように他の種々特性を実現するレーザ構造が求められている。また、特性の安定したレーザ素子を歩留まりよく製造し得る方法の実現についても強い要望が存在する。このような要求を満足させることが可能なレーザ素子の一例として、リッジストライプに比べて少し屈折率が異なるかまたは概略同じ屈折率の材料でそのリッジストライプを埋め込んで得られる埋込みリッジ型レーザ素子が注目されている。一例として、埋め込み材に窒化物系半導体を使用したレーザ素子が、図6に示されている(例えば特許文献1の特開2000−164987号公報参照)。
【0004】
図6に示された従来のGaN系半導体レーザ素子600においては、(0001)面サファイア基板601上にGaNバッファ層602、n型GaNコンタクト層603、n型AlGaNクラッド層604、活性層606、p型AlGaNクラッド層609、およびp型GaNコンタクト層610がMOCVD(有機金属化学気相堆積)で順次積層されている。そして、p型GaNコンタクト層610側からp型AlGaNクラッド層609の途中までエッチングで掘り込むことによって、リッジストライプ611が形成されている。リッジストライプ611の両側は、p型AlGaNクラッド層609より少し屈折率の小さいアンドープのAlGaN埋め込み層612で埋め込まれている。
【0005】
また、n電極を形成するために、n型GaNコンタクト層603に達するまで掘り込むことによってメサが形成されている。AlGaN埋め込み層612上、メサ部の両側面上およびメサ部に隣接するn型GaNコンタクト層603上には、絶縁膜613が形成されている。絶縁膜613は、リッジストライプ611部に対応する部分およびメサ部に隣接するn型コンタクト層603に対応する部分に、それぞれ開口部614aと614bを有している。開口部614aにおいて、Ni/Pt/AuまたはNi/Auからなるp電極615が、p型GaNコンタクト層610にオーム接触している。同様に、開口部614bにおいて、Ti/Al/Pt/Auからなるn電極616が、n型GaNコンタクト層603にオーム接触している。
【0006】
図7は、半導体レーザ素子600のリッジストライプ部611と埋め込み層612の形成方法を示すウェハ断面図である。なお、図7の簡略化のために、基板上に成長されたp型GaNコンタクト層610までの複数層は、GaN系半導体積層構造体60としてまとめて表示されている。まず、図7(a)に示されているように、GaN系半導体積層構造体60上に酸化珪素の保護膜617をストライプ状に形成する。続いて、図7(b)に示されているように、反応性イオンエッチング(RIE)等によりGaN系半導体積層構造体60を掘り込んで、リッジストライプ611を形成する。そして、保護膜617上を含めてGaN系半導体積層構造体60上に、AlGaN埋め込み層612をMOCVDで無選択成長させる。次に、図7(c)に示されているように、フォトリソグラフィ技術を利用して、AlGaN埋め込み層612は、リッジストライプ611上方のみにおいて、保護膜617をエッチングストップ層としてRIE等で掘り込まれる。そして、フォトリソグラフィ技術で用いられたレジスト(図示せず)や保護膜617が除去される。
【0007】
その後、図6に示されているように、フォトリソグラフィ技術を利用してn型GaNコンタクト層603にまで達するエッチングを行って、リッジストライプ部611を含むメサが形成される。次に、フォトリソグラフィ技術を利用して、メサ側面上、メサ側面に隣接するn型GaNコンタクト層603上およびAlGaN埋め込み層612上に絶縁膜613を形成する。この絶縁膜613は、AlGaN埋め込み層612上とメサ側面に隣接するn型GaNコンタクト層603上にそれぞれ開口部614aと614bを含んでおり、これらの開口部にそれぞれ電極を形成することによって図6の半導体レーザ600が完成する。
【0008】
GaN系レーザ素子におけるリッジストライプの形成法としては、基板上にp型GaNコンタクト層610までの複数層を成長させた後に、RIE等でp型AlGaNクラッド層609を一部残して掘り込んで屈折率の小さな絶縁膜等で埋め込む方法が一般的である。しかし、この手法では横方向の屈折率の制御が難しく、レーザ素子の歩留まり低下が大きな問題となっている。他方、半導体レーザ600では、掘り込まれたAlGaNクラッド層609上にAlGaN埋め込み層612を成長させることによってリッジストライプ611が埋め込まれているので、横方向の屈折率の制御性および熱放散性が向上するという利点が得られる。すなわち、図6のレーザ素子では、歩留まり向上に関して特に大きな利点が得られる。
【0009】
【特許文献1】
特開2000−164987号公報
【0010】
【発明が解決しようとする課題】
しかしながら、本発明者らが図6のレーザ素子を作製したところ、以下の問題点1および2が新たに生じることが分かった。
1.ウェハ上の位置によってはレーザ素子の動作電圧にバラツキがあり、素子の歩留まり低下が懸念される。この原因としては、p電極における電圧降下量がバラツクことが考えられる。
2.AlGaN埋め込み層に電流リークパスが生じる場合があり、レーザ素子の歩留まり低下が懸念される。
【0011】
これらのことは、素子歩留まりに関して図6の素子の利点が失われることを意味している。GaN系半導体レーザにおいては、それに含まれる化合物半導体層間の格子定数の不整合性に起因するウェハの反りの問題のように、他の化合物半導体材料系では解決されている問題がいまだ存在し、埋め込みリッジ型GaN系半導体レーザ特有の上記問題点1および2を解決することが必須である。
【0012】
このような事情に鑑み、本発明は、埋め込みリッジ型GaN系半導体レーザ素子においても特性が安定しかつ歩留まり向上を図れる素子構造とその製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明の一つの様態によるGaN系半導体レーザ素子は、第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層と、第2導電型の第3のクラッド層とをこの順に含み、この第2のクラッド層の少なくとも一部および第3のクラッド層を含むリッジストライプ部と、このリッジストライプ部の両側に設けられた第1の埋め込み層と、リッジストライプ上に設けられた第1の電極と、この第1の電極および第1の埋め込み層の少なくとも一部を覆う第2の電極を含み、第1の電極と第2の電極は互いに異なった材料を含みかつリッジストライプ上で互いに接触していることを特徴としている。
【0014】
なお、第1の埋め込み層は、第1導電型の半導体または絶縁体からなることが望ましい。また、第1の埋め込み層と第2の電極との間に、絶縁性を有する第2の埋め込み層をさらに含んでいてもよい。さらに、第1の埋め込み層は、第2のクラッド層と実質的に等しい屈折率を有していることが好ましい。
【0015】
本発明の他の様態によるGaN系半導体レーザ素子の製造方法は、第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層と、第2導電型の第3のクラッド層とをこの順に含むGaN系半導体積層体を成長させる工程と、このGaN系半導体積層体上に第1の電極を堆積する工程と、この第1の電極上に保護膜を堆積する工程と、この保護膜および第1の電極をストライプ状に加工する工程と、保護膜と第1の電極と第3のクラッド層と第2のクラッド層の少なくとも一部とを削り込んでリッジストライプを形成する工程と、保護膜を残した状態で第1の埋め込み層を形成する工程と、この埋め込み層のうちでリッジストライプ上の部分をエッチングする工程と、リッジストライプ上の保護膜を除去する工程と、第1の埋め込み層および第1の電極上に第2の電極を堆積する工程とをこの順に含むことを特徴としている。
【0016】
なお、第1の埋め込み層と第2の電極との間に、第2の埋め込み層を設ける工程をさらに含んでいてもよい。第2の埋め込み層は、保護膜を除去する工程と第2の電極を堆積する工程の間に、第1の電極上のみにレジストを形成する工程と、第2の埋め込み層をGaN系半導体積層体上方の全面上に形成する工程と、レジストのリフトオフにより第1の電極上の第2の埋め込み層を除去する工程とで形成することができる。ここで、第1の電極上のみにレジストを形成する工程は、GaN系半導体積層体上方の全面上にレジストを塗布し、第1のクラッド層側から露光することで第1の電極をフォトマスクとして利用してレジストを露光現像することにより第1の電極上以外の部分のレジストを除去する工程とで形成することが可能である。
【0017】
また、第2の埋め込み層は、第1の埋め込み層を形成する工程に続いて形成することも可能である。第2の埋め込み層を形成する際に使用される保護膜と第2の埋め込み層とは、互いに異なった材料からなることが望ましい。さらに、第1の埋め込み層は、スパッタリングにより形成することができ、第2の埋め込み層も同様にスパッタリングにより形成することができる。
【0018】
【発明の実施の形態】
(用語の定義)
まずはじめに、本明細書に用いる用語の意味を明確にしておく。本願明細書において、「GaN系半導体」とは、少なくともGaとNを含むIII−V族化合物半導体であって六方晶構造を有するものを意味する。
【0019】
(問題が生じる原因の調査)
まず、本発明者らは、図6のレーザ素子と同様な構造において問題が生じている原因を調査した。
【0020】
レーザ素子間で動作電圧に大きなバラツキがある原因になりうる要素の一つ目は、p電極が形成されるまでに、ストライプ形成用フォトレジストマスクまたは誘電体膜により、その電極形成面が複数回の被覆履歴を経ていることである。このような場合、たとえそれらの一時的被覆層が除去されるプロセスを経ても残渣が発生し、それらの残渣が半導体レーザ素子の電流電圧特性および信頼性に悪影響を及ぼす。特に埋め込みリッジ型GaN系半導体レーザでは、無機誘電体とレジストマスクによる被覆が繰り返し行われるので、その悪影響がより顕著である。例えばSiO2等の無機誘電体膜をストライプ形成用マスクに使用しさらにメサや電極形成のためにレジストを被覆するなどのように2回以上の被覆履歴を経てp電極を形成した場合では、発振しきい値電圧において1ボルト以上の上昇を招く場合もあることが確認された。
【0021】
次に、レーザ素子間における動作電圧のバラツキの原因となりうる要素の二つ目は、リッジ脇に付着した物質がリッジ脇に盛り上がり、さらにウェハが反っているなどの要因が重なって、電極の蒸着の際にはこのリッジ脇の盛り上がりがリッジ上面に影を生じるなどの障害があることである。このことによって、電極として利用できる面積が有効に活用されない不利益を蒙る。したがって、上記のような要因があっても、レーザ素子の動作電圧に影響しない素子作製プロセスを開発することが望まれる。
【0022】
一方、AlGaN埋め込み層中に電流リークパスが生じる理由のうちの一つは、AlGaN埋め込み層中のクラックであると考えられる。すなわち、クラック内に電極金属が入り込むなどの現象によって電流リークパスができると考えられる。クラックは、AlGaN埋め込み層を成長させる際の熱履歴における急変や、成長したAlGaN埋め込み層の結晶性が影響して形成されると考えられる。
【0023】
MOCVDを用いてAlGaN埋め込み層の成長を行う際には、600〜1100℃程度の基板温度が必要があるが、基板温度を上げるにしたがって、成長するAlGaN埋め込み層の結晶配向性が向上し、1100℃近い温度では結晶が(0001)面方向に非常に強く配向していることが確認された。他方、基板温度が高くなれば、AlGaN埋め込み層にクラックがより入りやすくなった。
【0024】
また、電流リークパスが生じる他の理由は、レーザ素子への電力の注入中にAlGaN埋め込み層が絶縁破壊を起こし、電力が本来供給されるべき部分以外へ逃げてしまうことである。したがって、このような要因を排除できるレーザ素子作製プロセスを開発する必要がある。
【0025】
以上の調査に基づく本発明による種々の実施形態について、以下において図面を参照しつつ説明する。なお、本願の各図において、同一の参照符号は同一部分または相当部分を示している。
【0026】
(実施形態1)
図1は本発明の実施形態1によるGaN系半導体レーザ素子100を模式的に図解し、図2〜図4は、実施形態1の製造工程中のウェハの断面を模式的に図解している。なお、これらの図において、プロセスを分かりやすくするためにウェハの一部のみが表示され、その他の部分は図示省略されている。
【0027】
実施形態1のレーザ素子の作製に際し、第1の主面(0001)を有する厚さ400μmのn型GaN基板101を洗浄し、MOCVD装置の反応室内で水素(H2)雰囲気中にて約1100℃の高温クリーニングを行う。その後に基板温度を600℃に下げて、キャリアガスのH2とともに、シラン(SiH4)、アンモニア(NH3)およびトリメチルガリウム(TMG)を反応室内に導入し、n型GaN基板101の第1主面上に厚さ0.03μmのn型GaNバッファ層102を成長させる。なお、バッファ層102はGaN基板101の表面歪の緩和や表面のモフォロジまたは凹凸の改善(平坦化)を目的として形成されるものなので、GaN基板101の結晶性が優れている場合にはバッファ層102が省略されてもよい。
【0028】
次に、N2とNH3を流しながら基板温度を約1050℃まで上げて、その後にキャリアガスをN2からH2に代えてTMGとSiH4を反応室内に導入し、n型GaNコンタクト層103を4μmの厚さに成長させる。
【0029】
次に、TMGとTMA(トリメチルアルミニュウム)を所定流量で反応室内に導入してn型Al0.1Ga0.9N層を積層することによって、厚さ0.95μmのn型AlGaNクラッド層104を形成する。
【0030】
この後、TMAの供給を停止してTMGを導入して、n型GaN光ガイド層105を0.1μmの厚さに成長させる。次にTMGの供給を停止し、キャリアガスをH2からN2に代えて基板温度を700℃まで下げ、TMI(トリメチルインジュウム)とTMGを導入し、InvGa1−vN(0≦V≦1)の障壁層(図示せず)を成長させる。続いて、TMIの供給を所定流量まで増加させ、InwGa1−wN(0≦W≦1)の量子井戸層(図示せず)を成長させる。このようなInGaN障壁層とInGaN井戸層の形成を繰り返して、交互積層構造(障壁層/井戸層/・・・井戸層/障壁層)からなる多重量子井戸活性層106を形成する。障壁層と井戸層を構成するInGaNの組成比および膜厚は、発光波長が370〜430nmの範囲になるように設計され、井戸層の数は例えば3にされ得る。
【0031】
InGaN多重量子井戸活性層106の形成が終了すれば、TMIとTMGの供給を停止して、再び基板温度を1050℃まで上げ、キャリアガスを再びN2からH2に代えて、TMG、TMA、およびp型ドーピング剤のビスシクロペンタジエニルマグネシウム(Cp2Mg)を流し、0.02μm厚のp型Al0.2Ga0.8N層を成長させて蒸発防止層107を形成する。p型AlGaN蒸発防止層107の成長後、TMAの供給を停止しかつTMGの供給量を調整して、0.1μm厚のp型GaN光ガイド層108を成長させる。
【0032】
次に、TMAを所定流量で導入しかつTMGの流量を調整して、p型Al0.15Ga0.85N層を積層することによって、膜厚0.1μmの第1のクラッド層109aを形成する。続いてp型Al0.05Ga0.95N層を積層することによって、膜厚0.4μmの第2のクラッド層109bを形成する。
【0033】
その後に、TMAの供給を停止してTMGの供給量を調整し、0.1μm厚のp型GaNコンタクト層110を形成して、MOCVDによる半導体層の成長を終了させる。そして、TMGとCp2Mgの供給を停止して基板温度を下げ、室温にてMOCVD装置からウェハを取り出す。なお、以上のように基板101上に積層された複数のGaN系半導体層は、簡略化のためにGaN系半導体積層体10としても言及される。
【0034】
MOCVDによる結晶成長の終了したウェハは、複数のレーザ素子を得るために加工される。まず、ウェハをフッ酸や塩酸等で表面洗浄した後に、図2(a)に示されているように、PdとMoを順にそれぞれ厚さ15nm程度に蒸着し、第1のp電極層111aをGaN系半導体積層体10上全面に形成する。この電極層の全面上に、酸化珪素の保護膜112を800nmの厚さで成膜する。保護膜112が比較的厚く形成されるのは、後のリッジの頭だしとリフトオフの工程を容易にするためである。これらの成膜は、真空蒸着、スパッタリング、またはCVD等により行うことが可能である。
【0035】
続いて保護膜112の全面上に1μm程度の厚みのレジスト層を塗布し、このレジスト層上にストライプ状のマスクパターンを有するフォトマスクをかぶせて露光現像することによって、幅2μm程度のレジストストライプ(図示せず)を形成する。この時、このレジストストライプをGaN基板101の劈開面に平行な方向に形成すれば、後のチップ分割工程において便利である。次に、レジストストライプで保護されている以外の部分の保護膜112が、RIEにより除去される。この場合のプロセスガスとしては、CF4、CHF3などのフッ素系ガスが用いられ得る。このRIEでは、第1のp電極層111aはほとんどエッチングされずに残る。続いてレジストストライプを除去し、保護膜112をストライプ形状として残す。
【0036】
再びRIEを利用し、図2(b)に示されているように、保護膜112をマスクとしてエッチングすることによってリッジストライプ113を形成する。この場合に、まずp型GaNコンタクト層110が露出するまで第1のp電極層111aをエッチングする。このプロセスガスとしては、Arガス、またはCl2、SiCl4、BCl3などの塩素系ガスを50%程度未満の体積比率でArに添加した混合ガスが用いられ得る。これら塩素系ガスの添加により、Arにより表面からスパッタリングされた電極金属のエッチング表面への再付着を抑制する効果が得られる。
【0037】
続いて、GaN系半導体積層体10をエッチングし、リッジストライプ113を完成させる。このエッチングではCl2、SiCl4、BCl3などの塩素系ガスを主成分とするガスを用いればよく、第1のp型AlGaNクラッド層109aが例えば0.05μm程度の厚みになるまでエッチングする。そして、エッチング後のp型AlGaNクラッド層109aの厚みは、比較的精密に制御されている必要がある。なお、第1のp電極層111aをエッチングする際、Arに塩素系ガスを50%程度以上添加すれば、電極層下のGaN系半導体層までもがエッチングされやすくなくなる。第1のp電極層111aのエッチングを目的としたプロセスでGaN系半導体積層体10までもがエッチングされれば、エッチング深さを測定する基準面がずれるために誤差が増大し、最終的な掘り込み深さを制御することが難しくなる。
【0038】
次に、図2(c)に示すように、ウェハ上全面に第1のp型AlGaNクラッド層109aと概略同じ屈折率を有するAl0.15Ga0.85Nを厚さ400nm程度以上堆積させてAlGaN埋め込み層114を形成する。この時、リッジストライプ113上には保護膜112が残された状態で、スパッタリング等のように被覆下地に対する熱負荷が小さい成膜法を用いる。このような成膜法は、第1のp電極111aが既にリッジストライプ113上に形成されている場合に、この電極が過度に熱処理されて劣化するのを防ぐ効果を生じ、またAlGaN埋め込み層114自身に電流リークパスができる要因を排除することができる。
【0039】
次に、ウエハ上全面がある程度平らになるように、2μm程度の厚さでレジスト層115を塗布する。このレジスト層全面上に微弱光を照射して現像し、レジストの上部層のみを除去することによって、リッジストライプ113上部の頭だしを行う。図2(d)の断面図は、この頭だし完了時の状態を示している。
【0040】
その後、図3(a)に示すように、リッジストライプ113上方のAlGaN埋め込み層114は、保護膜112をエッチングストップ層としてRIEによって除去される。そして、レジスト115は、有機洗浄やアッシング等の手法により除去される。さらに、エッチングストップ層となった保護膜112が、HF等を用いて除去される。以上のプロセスにより、図3(b)に示すように、電流注入されるリッジストライプ113の上部のみを露出させることができる。
【0041】
次に、レーザ素子に注入される電力がAlGaN埋め込み層114からリークする心配をさらに小さくするため、第2の埋め込み層をAlGaN埋め込み層114上に形成する。この場合に、GaN系半導体積層体10上全面にレジストを2μmの厚みで塗布し、基板側から露光する。リッジストライプ113上には、ストライプ状の第1のp電極111aが存在するので、このp電極111aをフォトマスクとして作用させることが可能であり、p電極111aの上方以外の部分のみで露光することができる。この露光に続く現像により、図3(c)に示すように、第1のp電極111a上のみにレジストパターン116を残すことができる。その後、図3(d)に示すように、レジストパターン116の上からウェハ全面に酸化珪素を蒸着させて、第2の埋め込み層117を250nm程度の厚みで形成する。
【0042】
次いでリフトオフし、図4(a)に示されているように、リッジストライプ113の頂部上の第1のp電極111aを露出させる。超音波洗浄法を使用すれば、このリフトオフを容易に行うことが可能である。続いて図4(b)に示されているように、隣り合うリッジストライプ同士を電気的に分離するためのレジスト118が新たに形成される。このレジスト118には、第1のp電極111aに対する電気的接続を形成し得るように、リッジストライプ113を含む開口部119が200μm程度の幅で設けられる。
【0043】
次に、レジスト118の上方からMoおよびAuをそれぞれ順に8nmおよび200nmの厚さに蒸着して、第2のp電極111bを形成する。第2のp電極111b中のMo層は、第2の埋め込み層117への密着性を向上させるために設けられており、このような機能を有する他の材料で置き換えも可能である。この後にウエハを洗浄してレジスト118をリフトオフすれば、図4(c)に示すように、一つ一つのリッジストライプを電気的に分離することができる。このようにすれば、ウェハまたはバー状であっても、それに含まれる複数のレーザ素子を一つ一つを検査することができ、素子の生産効率が向上する。
【0044】
図4(c)のウエハは後でチップ分割を行うためにn型GaN基板101の第2の主面を研磨する等により厚さが調整され、その後に基板101の第2主面の全面にTi/Alの順序で蒸着してn電極120が形成される。そして、例えば500μmの共振器長が得られるようにウェハを劈開して共振器端面の形成し、各素子のチェック後に、チップ状に分割してレーザ素子を得る。以上のプロセスにより得られたレーザ素子100が、図1の模式的な断面図に示されている。
【0045】
図1のGaN系レーザ素子100では、活性層106近傍においてリッジストライプ113に対応する部分とその両側の部分との実効屈折率差により水平方向の光場がリッジストライプ113に対応する部分に閉じ込められ、いわゆる実屈折率導波路が実現される。また、第1のp型AlGaNクラッド層109a中とAlGaN埋め込み層114中のAl組成比が概略同じになるようにされている。したがって、リッジストライプ113形成時のエッチング後に残すべきリッジストライプ113の両脇の第1のp型AlGaNクラッド層109aの厚みが多少ずれてもレーザ特性に対する影響が少なく、歩留まり面での利点が得られることは図6の場合と同様である。
【0046】
本実施形態1のGaN系半導体レーザ100では、リッジストライプ113の頂部に接触すべき第1のp電極111aがそのリッジストライプ113の形成より前に形成されているので、AlGaN埋め込み層114や第2の埋め込み層117の影がリッジストライプ113の頂部にできても、電極が利用できる接触面積がその影によって損なわれることがない。また、リッジストライプ113の頂部が何回の被覆履歴を経ても、第1のp電極111aの電極としての特性が損なわれる可能性が少ない。さらに、リッジストライプ113の頂部において被覆履歴による誘電体やレジスト残渣があったとしても、AlGaN埋め込み層114の堆積後に作製される第2のp電極111bは、金属である第1のp電極111aと一部が接触していれば十分に導通が取れるので、第1と第2のp電極間の接触面積の変化によってレーザ素子の電流−電圧特性に大きな影響を与える可能性が小さい。
【0047】
さらにまた、AlGaN埋め込み層114はスパッタリング等の熱負荷の小さい成膜法で形成されるので、第1のp電極111aが過度の熱にさらされるのを防止するとともに、AlGaN埋め込み層自身による電流リークの危険性を減少させる。さらにまた、AlGaN埋め込み層114上に第2の埋め込み層117が設けられることにより、電流リークの危険性をさらに減少させることができ、図6の場合のように歩留まり面での利点が損なわれることがない。すなわち、実施形態1によれば、レーザ素子の製造における歩留まりを飛躍的に向上させることが可能である。
【0048】
(実施形態2)
図5は図2〜図4に類似しているが、実施形態2によるGaN系半導体レーザの製造工程を模式的に図解している。
【0049】
実施形態2が実施形態1と異なっている第1の点は、第2の埋め込み層117が窒化アルミニウムで形成されることである。こうする利点は、製造工程の簡略化であり、具体的には後で述べられる。
【0050】
実施形態2が実施形態1と異なっている第2の点は、実施形態1におけるAlGaN埋め込み層114の堆積後の製造プロセスが比較的簡略化されていることである。
【0051】
以下、実施形態2が具体的に説明されるが、AlGaN埋め込み層114の堆積までの工程は実施形態1の場合と同じであるので、繰り返しの説明はされない。AlGaN埋め込み層114を堆積後にスパッタターゲットを変えて、ウエハ上全面に窒化アルミニウムが例えば厚さ200nmにスパッタリングにより堆積され、図5(a)に示されているように第2の埋め込み層117が形成される。この時、AlGaN埋め込み層114の堆積と同じ手法を用いれば、成膜チャンバからウエハを出し入れする必要がなく、成膜チャンバを真空に引く時間が減少することなどによって工数が減少され得る。
【0052】
次に、実施形態1と同様のレジスト115を用いてリッジの頭だしをするために、図5(b)に示されているように、AlGaN埋め込み層114と第2の埋め込み層117を同時にエッチングする。この時、保護膜112をエッチングストップ層として作用させることができる。また、第2の埋め込み層117は窒化アルミニウムで形成されており、GaN系半導体積層体10のエッチングと同様のエッチングガスが使える利点がある。さらに、AlN埋め込み層117はその結晶性に依存してエッチングレートが変化するので、その堆積条件を変化させればAlGaN埋め込み層114とエッチングレートをそろえることも可能である。
【0053】
次に、図5(c)に示されているように、レジスト115および保護膜112が除去される。保護膜112の除去時には第2の埋め込み層117はほとんどエッチングされず、電流リーク防止層としての役割を果たすことができる。これ以後は、実施形態1における第2のp電極111bの形成から同様に行えばよく、重複する説明は繰り返されない。
【0054】
以上のように、本実施形態2によれば、AlGaN埋め込み層114上にほぼ絶縁体である窒化アルミニウムからなる第2の埋め込み層117を形成する際に、その第2の埋め込み層117形成のためのだけのフォトリソグラフィ工程を必要をせず、ウエハの搬送も少なくなるので工数が減少する。このような利点を得るためには、保護膜112と第2の埋め込み層117を違う材料で形成し、それぞれ違うエッチング法により除去するようにすればよい。そのような材料は、後述の第2の埋め込み層117の材料から適宜にに選択することが可能である。なお、第2の埋め込み層117とAlGaN埋め込み層114が同時にエッチングできなければ、リッジストライプ上の第2の埋め込み層117を除去する工程を新たに加えればよい。その場合でも、誘電体層117形成のためのフォトリソグラフィ工程は省略できるので、工数減少の利点は得られる。
【0055】
なお、本実施形態2によるGaN系半導体レーザの特性においても、実施形態1と同様な利点を得ることができる。
【0056】
また、各実施形態で述べた作製法やレーザウェハおよび素子の材質等は、すべて以下のように変更してもよい。
【0057】
まず、AlGaN埋め込み層114の形成条件やリッジストライプのエッチング条件によっては、第2の埋め込み層117が必要でない場合が考えられる。その場合には、第2の埋め込み層117の形成を省略することができる。このようにすれば、工数がさらに減少する利点が得られる。
【0058】
また、活性層106中の量子井戸層数は、2〜6の範囲から適宜に選択すればよい。リッジストライプの幅や各層厚も、目的に合わせて自由に設計できる。第2の埋め込み層117としては、酸化物、窒化物、金属間化合物、ドーピングされていないSi、Ge、絶縁体、または抵抗率の大きい物質から選択可能である。
【0059】
また、第1のp電極111aの材料としては、Pd/Pt、Pd、またはNi/Au等を用いてもよく、第2のp電極111bの材料としては、Mo/Au、Pt/Au、またはTi/Au等を用いてもよい。さらに、n電極120の材料としては、Hf/Al、Ti/Mo、またはHf/Au等を用いてもよい。
【0060】
また、第2のp電極111bを設けるためのレジストの開口部119の幅は、後に電力供給するためのワイヤボンディングを行うスペースを考慮して十分な幅が取れるように設計すればよく、リッジストライプ113を開口部の端に寄せてその幅を確保してもよい。
【0061】
また、GaN系半導体素子の基板としてn型GaN基板が説明されたが、これ以外にもノンドープGaN基板、サファイア基板、GaN系基板、スピネル基板、SiC基板、GaAs基板、ZrB2基板またはGaP基板などを使用してもよい。さらには、これらの基板上にGaN系半導体層が成長された基板、またはこれらの基板上にGaN系半導体を成長させた後にその基板を除去しGaN系半導体層のみからなる基板などを用いても、発明の本質にかかわるものではないことは言うまでもない。
【0062】
さらに、各実施形態の特徴は、他実施形態の特徴と組合せることも可能である。また、上述の各実施形態において、レーザ構造を形成する各半導体層の導電型を逆にしてもよいことは言うまでもない。
【0063】
【発明の効果】
以上のように、発明によれば、リッジストライプ上に直接接触する電極をリッジストライプ形成前に形成することにより、リッジ上でレジストや誘電体膜による被覆履歴が重なっても、得られるレーザ素子の動作電圧を上昇させる危険性が小さい。また、AlGaN埋め込み層が熱負荷の小さいスパッタリングで形成されるので、電極の劣化を防止でき、電流リークの危険性を減少させ得る。さらに、埋め込み層上に第2の埋め込み層を設ければ、より電流リークの危険性が減少する。以上から、埋め込みリッジ型GaN系半導体レーザの製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1によるGaN系半導体レーザ素子の模式的な断面図である。
【図2】本発明の実施形態1によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図3】本発明の実施形態1によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図4】本発明の実施形態1によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図5】本発明の実施形態2によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図6】従来技術によるGaN系半導体レーザ素子の模式的な断面図である。
【図7】従来技術によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【符号の説明】
100、600 GaN系半導体レーザ素子、101 n型GaN基板、601 サファイア基板、102、602 n型GaNバッファ層、103、603n型GaNコンタクト層、104、604 n型AlGaNクラッド層、105 n型GaN光ガイド層、106、606 多重量子井戸活性層、107 p型AlGaN蒸発防止層、108 p型GaN光ガイド層、109、609 p型AlGaNクラッド層、110、610 p型GaNコンタクト層、111a第1のp電極、111b 第2のp電極、112、617 保護膜、113、611 リッジストライプ、114、612 AlGaN埋め込み層、115、116、118 レジスト、117 誘電体膜、615 p電極、120、616 n電極、613 絶縁膜。
【発明の属する技術分野】
本発明は半導体レーザ素子とその製造方法に関し、特に、光情報機器等の光源に適用して好適な埋め込みリッジ構造を含むGaN系半導体レーザ素子の製造歩留まりの改善に関するものである。
【0002】
【従来の技術】
Al、Ga、およびIn等のIII族元素と、V族元素であるNとの化合物であるGaN系半導体は、そのバンド構造や化学的安定性の観点から発光素子やパワーデバイス用の半導体材料として期待され、その応用が試みられてきた。特に次世代の光学情報記録装置用光源として、たとえばサファイア基板上に複数のGaN系半導体層を積層することによて、青色光を発するGaN系半導体レーザを作製する試みが盛んに行われている。
【0003】
これらGaN系半導体レーザにおいては、近年では室温駆動における寿命に関する信頼性の問題が解決しつつあり、横モード発振をより安定化したり、高出力化のために温度特性をより向上させるなどのように他の種々特性を実現するレーザ構造が求められている。また、特性の安定したレーザ素子を歩留まりよく製造し得る方法の実現についても強い要望が存在する。このような要求を満足させることが可能なレーザ素子の一例として、リッジストライプに比べて少し屈折率が異なるかまたは概略同じ屈折率の材料でそのリッジストライプを埋め込んで得られる埋込みリッジ型レーザ素子が注目されている。一例として、埋め込み材に窒化物系半導体を使用したレーザ素子が、図6に示されている(例えば特許文献1の特開2000−164987号公報参照)。
【0004】
図6に示された従来のGaN系半導体レーザ素子600においては、(0001)面サファイア基板601上にGaNバッファ層602、n型GaNコンタクト層603、n型AlGaNクラッド層604、活性層606、p型AlGaNクラッド層609、およびp型GaNコンタクト層610がMOCVD(有機金属化学気相堆積)で順次積層されている。そして、p型GaNコンタクト層610側からp型AlGaNクラッド層609の途中までエッチングで掘り込むことによって、リッジストライプ611が形成されている。リッジストライプ611の両側は、p型AlGaNクラッド層609より少し屈折率の小さいアンドープのAlGaN埋め込み層612で埋め込まれている。
【0005】
また、n電極を形成するために、n型GaNコンタクト層603に達するまで掘り込むことによってメサが形成されている。AlGaN埋め込み層612上、メサ部の両側面上およびメサ部に隣接するn型GaNコンタクト層603上には、絶縁膜613が形成されている。絶縁膜613は、リッジストライプ611部に対応する部分およびメサ部に隣接するn型コンタクト層603に対応する部分に、それぞれ開口部614aと614bを有している。開口部614aにおいて、Ni/Pt/AuまたはNi/Auからなるp電極615が、p型GaNコンタクト層610にオーム接触している。同様に、開口部614bにおいて、Ti/Al/Pt/Auからなるn電極616が、n型GaNコンタクト層603にオーム接触している。
【0006】
図7は、半導体レーザ素子600のリッジストライプ部611と埋め込み層612の形成方法を示すウェハ断面図である。なお、図7の簡略化のために、基板上に成長されたp型GaNコンタクト層610までの複数層は、GaN系半導体積層構造体60としてまとめて表示されている。まず、図7(a)に示されているように、GaN系半導体積層構造体60上に酸化珪素の保護膜617をストライプ状に形成する。続いて、図7(b)に示されているように、反応性イオンエッチング(RIE)等によりGaN系半導体積層構造体60を掘り込んで、リッジストライプ611を形成する。そして、保護膜617上を含めてGaN系半導体積層構造体60上に、AlGaN埋め込み層612をMOCVDで無選択成長させる。次に、図7(c)に示されているように、フォトリソグラフィ技術を利用して、AlGaN埋め込み層612は、リッジストライプ611上方のみにおいて、保護膜617をエッチングストップ層としてRIE等で掘り込まれる。そして、フォトリソグラフィ技術で用いられたレジスト(図示せず)や保護膜617が除去される。
【0007】
その後、図6に示されているように、フォトリソグラフィ技術を利用してn型GaNコンタクト層603にまで達するエッチングを行って、リッジストライプ部611を含むメサが形成される。次に、フォトリソグラフィ技術を利用して、メサ側面上、メサ側面に隣接するn型GaNコンタクト層603上およびAlGaN埋め込み層612上に絶縁膜613を形成する。この絶縁膜613は、AlGaN埋め込み層612上とメサ側面に隣接するn型GaNコンタクト層603上にそれぞれ開口部614aと614bを含んでおり、これらの開口部にそれぞれ電極を形成することによって図6の半導体レーザ600が完成する。
【0008】
GaN系レーザ素子におけるリッジストライプの形成法としては、基板上にp型GaNコンタクト層610までの複数層を成長させた後に、RIE等でp型AlGaNクラッド層609を一部残して掘り込んで屈折率の小さな絶縁膜等で埋め込む方法が一般的である。しかし、この手法では横方向の屈折率の制御が難しく、レーザ素子の歩留まり低下が大きな問題となっている。他方、半導体レーザ600では、掘り込まれたAlGaNクラッド層609上にAlGaN埋め込み層612を成長させることによってリッジストライプ611が埋め込まれているので、横方向の屈折率の制御性および熱放散性が向上するという利点が得られる。すなわち、図6のレーザ素子では、歩留まり向上に関して特に大きな利点が得られる。
【0009】
【特許文献1】
特開2000−164987号公報
【0010】
【発明が解決しようとする課題】
しかしながら、本発明者らが図6のレーザ素子を作製したところ、以下の問題点1および2が新たに生じることが分かった。
1.ウェハ上の位置によってはレーザ素子の動作電圧にバラツキがあり、素子の歩留まり低下が懸念される。この原因としては、p電極における電圧降下量がバラツクことが考えられる。
2.AlGaN埋め込み層に電流リークパスが生じる場合があり、レーザ素子の歩留まり低下が懸念される。
【0011】
これらのことは、素子歩留まりに関して図6の素子の利点が失われることを意味している。GaN系半導体レーザにおいては、それに含まれる化合物半導体層間の格子定数の不整合性に起因するウェハの反りの問題のように、他の化合物半導体材料系では解決されている問題がいまだ存在し、埋め込みリッジ型GaN系半導体レーザ特有の上記問題点1および2を解決することが必須である。
【0012】
このような事情に鑑み、本発明は、埋め込みリッジ型GaN系半導体レーザ素子においても特性が安定しかつ歩留まり向上を図れる素子構造とその製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明の一つの様態によるGaN系半導体レーザ素子は、第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層と、第2導電型の第3のクラッド層とをこの順に含み、この第2のクラッド層の少なくとも一部および第3のクラッド層を含むリッジストライプ部と、このリッジストライプ部の両側に設けられた第1の埋め込み層と、リッジストライプ上に設けられた第1の電極と、この第1の電極および第1の埋め込み層の少なくとも一部を覆う第2の電極を含み、第1の電極と第2の電極は互いに異なった材料を含みかつリッジストライプ上で互いに接触していることを特徴としている。
【0014】
なお、第1の埋め込み層は、第1導電型の半導体または絶縁体からなることが望ましい。また、第1の埋め込み層と第2の電極との間に、絶縁性を有する第2の埋め込み層をさらに含んでいてもよい。さらに、第1の埋め込み層は、第2のクラッド層と実質的に等しい屈折率を有していることが好ましい。
【0015】
本発明の他の様態によるGaN系半導体レーザ素子の製造方法は、第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層と、第2導電型の第3のクラッド層とをこの順に含むGaN系半導体積層体を成長させる工程と、このGaN系半導体積層体上に第1の電極を堆積する工程と、この第1の電極上に保護膜を堆積する工程と、この保護膜および第1の電極をストライプ状に加工する工程と、保護膜と第1の電極と第3のクラッド層と第2のクラッド層の少なくとも一部とを削り込んでリッジストライプを形成する工程と、保護膜を残した状態で第1の埋め込み層を形成する工程と、この埋め込み層のうちでリッジストライプ上の部分をエッチングする工程と、リッジストライプ上の保護膜を除去する工程と、第1の埋め込み層および第1の電極上に第2の電極を堆積する工程とをこの順に含むことを特徴としている。
【0016】
なお、第1の埋め込み層と第2の電極との間に、第2の埋め込み層を設ける工程をさらに含んでいてもよい。第2の埋め込み層は、保護膜を除去する工程と第2の電極を堆積する工程の間に、第1の電極上のみにレジストを形成する工程と、第2の埋め込み層をGaN系半導体積層体上方の全面上に形成する工程と、レジストのリフトオフにより第1の電極上の第2の埋め込み層を除去する工程とで形成することができる。ここで、第1の電極上のみにレジストを形成する工程は、GaN系半導体積層体上方の全面上にレジストを塗布し、第1のクラッド層側から露光することで第1の電極をフォトマスクとして利用してレジストを露光現像することにより第1の電極上以外の部分のレジストを除去する工程とで形成することが可能である。
【0017】
また、第2の埋め込み層は、第1の埋め込み層を形成する工程に続いて形成することも可能である。第2の埋め込み層を形成する際に使用される保護膜と第2の埋め込み層とは、互いに異なった材料からなることが望ましい。さらに、第1の埋め込み層は、スパッタリングにより形成することができ、第2の埋め込み層も同様にスパッタリングにより形成することができる。
【0018】
【発明の実施の形態】
(用語の定義)
まずはじめに、本明細書に用いる用語の意味を明確にしておく。本願明細書において、「GaN系半導体」とは、少なくともGaとNを含むIII−V族化合物半導体であって六方晶構造を有するものを意味する。
【0019】
(問題が生じる原因の調査)
まず、本発明者らは、図6のレーザ素子と同様な構造において問題が生じている原因を調査した。
【0020】
レーザ素子間で動作電圧に大きなバラツキがある原因になりうる要素の一つ目は、p電極が形成されるまでに、ストライプ形成用フォトレジストマスクまたは誘電体膜により、その電極形成面が複数回の被覆履歴を経ていることである。このような場合、たとえそれらの一時的被覆層が除去されるプロセスを経ても残渣が発生し、それらの残渣が半導体レーザ素子の電流電圧特性および信頼性に悪影響を及ぼす。特に埋め込みリッジ型GaN系半導体レーザでは、無機誘電体とレジストマスクによる被覆が繰り返し行われるので、その悪影響がより顕著である。例えばSiO2等の無機誘電体膜をストライプ形成用マスクに使用しさらにメサや電極形成のためにレジストを被覆するなどのように2回以上の被覆履歴を経てp電極を形成した場合では、発振しきい値電圧において1ボルト以上の上昇を招く場合もあることが確認された。
【0021】
次に、レーザ素子間における動作電圧のバラツキの原因となりうる要素の二つ目は、リッジ脇に付着した物質がリッジ脇に盛り上がり、さらにウェハが反っているなどの要因が重なって、電極の蒸着の際にはこのリッジ脇の盛り上がりがリッジ上面に影を生じるなどの障害があることである。このことによって、電極として利用できる面積が有効に活用されない不利益を蒙る。したがって、上記のような要因があっても、レーザ素子の動作電圧に影響しない素子作製プロセスを開発することが望まれる。
【0022】
一方、AlGaN埋め込み層中に電流リークパスが生じる理由のうちの一つは、AlGaN埋め込み層中のクラックであると考えられる。すなわち、クラック内に電極金属が入り込むなどの現象によって電流リークパスができると考えられる。クラックは、AlGaN埋め込み層を成長させる際の熱履歴における急変や、成長したAlGaN埋め込み層の結晶性が影響して形成されると考えられる。
【0023】
MOCVDを用いてAlGaN埋め込み層の成長を行う際には、600〜1100℃程度の基板温度が必要があるが、基板温度を上げるにしたがって、成長するAlGaN埋め込み層の結晶配向性が向上し、1100℃近い温度では結晶が(0001)面方向に非常に強く配向していることが確認された。他方、基板温度が高くなれば、AlGaN埋め込み層にクラックがより入りやすくなった。
【0024】
また、電流リークパスが生じる他の理由は、レーザ素子への電力の注入中にAlGaN埋め込み層が絶縁破壊を起こし、電力が本来供給されるべき部分以外へ逃げてしまうことである。したがって、このような要因を排除できるレーザ素子作製プロセスを開発する必要がある。
【0025】
以上の調査に基づく本発明による種々の実施形態について、以下において図面を参照しつつ説明する。なお、本願の各図において、同一の参照符号は同一部分または相当部分を示している。
【0026】
(実施形態1)
図1は本発明の実施形態1によるGaN系半導体レーザ素子100を模式的に図解し、図2〜図4は、実施形態1の製造工程中のウェハの断面を模式的に図解している。なお、これらの図において、プロセスを分かりやすくするためにウェハの一部のみが表示され、その他の部分は図示省略されている。
【0027】
実施形態1のレーザ素子の作製に際し、第1の主面(0001)を有する厚さ400μmのn型GaN基板101を洗浄し、MOCVD装置の反応室内で水素(H2)雰囲気中にて約1100℃の高温クリーニングを行う。その後に基板温度を600℃に下げて、キャリアガスのH2とともに、シラン(SiH4)、アンモニア(NH3)およびトリメチルガリウム(TMG)を反応室内に導入し、n型GaN基板101の第1主面上に厚さ0.03μmのn型GaNバッファ層102を成長させる。なお、バッファ層102はGaN基板101の表面歪の緩和や表面のモフォロジまたは凹凸の改善(平坦化)を目的として形成されるものなので、GaN基板101の結晶性が優れている場合にはバッファ層102が省略されてもよい。
【0028】
次に、N2とNH3を流しながら基板温度を約1050℃まで上げて、その後にキャリアガスをN2からH2に代えてTMGとSiH4を反応室内に導入し、n型GaNコンタクト層103を4μmの厚さに成長させる。
【0029】
次に、TMGとTMA(トリメチルアルミニュウム)を所定流量で反応室内に導入してn型Al0.1Ga0.9N層を積層することによって、厚さ0.95μmのn型AlGaNクラッド層104を形成する。
【0030】
この後、TMAの供給を停止してTMGを導入して、n型GaN光ガイド層105を0.1μmの厚さに成長させる。次にTMGの供給を停止し、キャリアガスをH2からN2に代えて基板温度を700℃まで下げ、TMI(トリメチルインジュウム)とTMGを導入し、InvGa1−vN(0≦V≦1)の障壁層(図示せず)を成長させる。続いて、TMIの供給を所定流量まで増加させ、InwGa1−wN(0≦W≦1)の量子井戸層(図示せず)を成長させる。このようなInGaN障壁層とInGaN井戸層の形成を繰り返して、交互積層構造(障壁層/井戸層/・・・井戸層/障壁層)からなる多重量子井戸活性層106を形成する。障壁層と井戸層を構成するInGaNの組成比および膜厚は、発光波長が370〜430nmの範囲になるように設計され、井戸層の数は例えば3にされ得る。
【0031】
InGaN多重量子井戸活性層106の形成が終了すれば、TMIとTMGの供給を停止して、再び基板温度を1050℃まで上げ、キャリアガスを再びN2からH2に代えて、TMG、TMA、およびp型ドーピング剤のビスシクロペンタジエニルマグネシウム(Cp2Mg)を流し、0.02μm厚のp型Al0.2Ga0.8N層を成長させて蒸発防止層107を形成する。p型AlGaN蒸発防止層107の成長後、TMAの供給を停止しかつTMGの供給量を調整して、0.1μm厚のp型GaN光ガイド層108を成長させる。
【0032】
次に、TMAを所定流量で導入しかつTMGの流量を調整して、p型Al0.15Ga0.85N層を積層することによって、膜厚0.1μmの第1のクラッド層109aを形成する。続いてp型Al0.05Ga0.95N層を積層することによって、膜厚0.4μmの第2のクラッド層109bを形成する。
【0033】
その後に、TMAの供給を停止してTMGの供給量を調整し、0.1μm厚のp型GaNコンタクト層110を形成して、MOCVDによる半導体層の成長を終了させる。そして、TMGとCp2Mgの供給を停止して基板温度を下げ、室温にてMOCVD装置からウェハを取り出す。なお、以上のように基板101上に積層された複数のGaN系半導体層は、簡略化のためにGaN系半導体積層体10としても言及される。
【0034】
MOCVDによる結晶成長の終了したウェハは、複数のレーザ素子を得るために加工される。まず、ウェハをフッ酸や塩酸等で表面洗浄した後に、図2(a)に示されているように、PdとMoを順にそれぞれ厚さ15nm程度に蒸着し、第1のp電極層111aをGaN系半導体積層体10上全面に形成する。この電極層の全面上に、酸化珪素の保護膜112を800nmの厚さで成膜する。保護膜112が比較的厚く形成されるのは、後のリッジの頭だしとリフトオフの工程を容易にするためである。これらの成膜は、真空蒸着、スパッタリング、またはCVD等により行うことが可能である。
【0035】
続いて保護膜112の全面上に1μm程度の厚みのレジスト層を塗布し、このレジスト層上にストライプ状のマスクパターンを有するフォトマスクをかぶせて露光現像することによって、幅2μm程度のレジストストライプ(図示せず)を形成する。この時、このレジストストライプをGaN基板101の劈開面に平行な方向に形成すれば、後のチップ分割工程において便利である。次に、レジストストライプで保護されている以外の部分の保護膜112が、RIEにより除去される。この場合のプロセスガスとしては、CF4、CHF3などのフッ素系ガスが用いられ得る。このRIEでは、第1のp電極層111aはほとんどエッチングされずに残る。続いてレジストストライプを除去し、保護膜112をストライプ形状として残す。
【0036】
再びRIEを利用し、図2(b)に示されているように、保護膜112をマスクとしてエッチングすることによってリッジストライプ113を形成する。この場合に、まずp型GaNコンタクト層110が露出するまで第1のp電極層111aをエッチングする。このプロセスガスとしては、Arガス、またはCl2、SiCl4、BCl3などの塩素系ガスを50%程度未満の体積比率でArに添加した混合ガスが用いられ得る。これら塩素系ガスの添加により、Arにより表面からスパッタリングされた電極金属のエッチング表面への再付着を抑制する効果が得られる。
【0037】
続いて、GaN系半導体積層体10をエッチングし、リッジストライプ113を完成させる。このエッチングではCl2、SiCl4、BCl3などの塩素系ガスを主成分とするガスを用いればよく、第1のp型AlGaNクラッド層109aが例えば0.05μm程度の厚みになるまでエッチングする。そして、エッチング後のp型AlGaNクラッド層109aの厚みは、比較的精密に制御されている必要がある。なお、第1のp電極層111aをエッチングする際、Arに塩素系ガスを50%程度以上添加すれば、電極層下のGaN系半導体層までもがエッチングされやすくなくなる。第1のp電極層111aのエッチングを目的としたプロセスでGaN系半導体積層体10までもがエッチングされれば、エッチング深さを測定する基準面がずれるために誤差が増大し、最終的な掘り込み深さを制御することが難しくなる。
【0038】
次に、図2(c)に示すように、ウェハ上全面に第1のp型AlGaNクラッド層109aと概略同じ屈折率を有するAl0.15Ga0.85Nを厚さ400nm程度以上堆積させてAlGaN埋め込み層114を形成する。この時、リッジストライプ113上には保護膜112が残された状態で、スパッタリング等のように被覆下地に対する熱負荷が小さい成膜法を用いる。このような成膜法は、第1のp電極111aが既にリッジストライプ113上に形成されている場合に、この電極が過度に熱処理されて劣化するのを防ぐ効果を生じ、またAlGaN埋め込み層114自身に電流リークパスができる要因を排除することができる。
【0039】
次に、ウエハ上全面がある程度平らになるように、2μm程度の厚さでレジスト層115を塗布する。このレジスト層全面上に微弱光を照射して現像し、レジストの上部層のみを除去することによって、リッジストライプ113上部の頭だしを行う。図2(d)の断面図は、この頭だし完了時の状態を示している。
【0040】
その後、図3(a)に示すように、リッジストライプ113上方のAlGaN埋め込み層114は、保護膜112をエッチングストップ層としてRIEによって除去される。そして、レジスト115は、有機洗浄やアッシング等の手法により除去される。さらに、エッチングストップ層となった保護膜112が、HF等を用いて除去される。以上のプロセスにより、図3(b)に示すように、電流注入されるリッジストライプ113の上部のみを露出させることができる。
【0041】
次に、レーザ素子に注入される電力がAlGaN埋め込み層114からリークする心配をさらに小さくするため、第2の埋め込み層をAlGaN埋め込み層114上に形成する。この場合に、GaN系半導体積層体10上全面にレジストを2μmの厚みで塗布し、基板側から露光する。リッジストライプ113上には、ストライプ状の第1のp電極111aが存在するので、このp電極111aをフォトマスクとして作用させることが可能であり、p電極111aの上方以外の部分のみで露光することができる。この露光に続く現像により、図3(c)に示すように、第1のp電極111a上のみにレジストパターン116を残すことができる。その後、図3(d)に示すように、レジストパターン116の上からウェハ全面に酸化珪素を蒸着させて、第2の埋め込み層117を250nm程度の厚みで形成する。
【0042】
次いでリフトオフし、図4(a)に示されているように、リッジストライプ113の頂部上の第1のp電極111aを露出させる。超音波洗浄法を使用すれば、このリフトオフを容易に行うことが可能である。続いて図4(b)に示されているように、隣り合うリッジストライプ同士を電気的に分離するためのレジスト118が新たに形成される。このレジスト118には、第1のp電極111aに対する電気的接続を形成し得るように、リッジストライプ113を含む開口部119が200μm程度の幅で設けられる。
【0043】
次に、レジスト118の上方からMoおよびAuをそれぞれ順に8nmおよび200nmの厚さに蒸着して、第2のp電極111bを形成する。第2のp電極111b中のMo層は、第2の埋め込み層117への密着性を向上させるために設けられており、このような機能を有する他の材料で置き換えも可能である。この後にウエハを洗浄してレジスト118をリフトオフすれば、図4(c)に示すように、一つ一つのリッジストライプを電気的に分離することができる。このようにすれば、ウェハまたはバー状であっても、それに含まれる複数のレーザ素子を一つ一つを検査することができ、素子の生産効率が向上する。
【0044】
図4(c)のウエハは後でチップ分割を行うためにn型GaN基板101の第2の主面を研磨する等により厚さが調整され、その後に基板101の第2主面の全面にTi/Alの順序で蒸着してn電極120が形成される。そして、例えば500μmの共振器長が得られるようにウェハを劈開して共振器端面の形成し、各素子のチェック後に、チップ状に分割してレーザ素子を得る。以上のプロセスにより得られたレーザ素子100が、図1の模式的な断面図に示されている。
【0045】
図1のGaN系レーザ素子100では、活性層106近傍においてリッジストライプ113に対応する部分とその両側の部分との実効屈折率差により水平方向の光場がリッジストライプ113に対応する部分に閉じ込められ、いわゆる実屈折率導波路が実現される。また、第1のp型AlGaNクラッド層109a中とAlGaN埋め込み層114中のAl組成比が概略同じになるようにされている。したがって、リッジストライプ113形成時のエッチング後に残すべきリッジストライプ113の両脇の第1のp型AlGaNクラッド層109aの厚みが多少ずれてもレーザ特性に対する影響が少なく、歩留まり面での利点が得られることは図6の場合と同様である。
【0046】
本実施形態1のGaN系半導体レーザ100では、リッジストライプ113の頂部に接触すべき第1のp電極111aがそのリッジストライプ113の形成より前に形成されているので、AlGaN埋め込み層114や第2の埋め込み層117の影がリッジストライプ113の頂部にできても、電極が利用できる接触面積がその影によって損なわれることがない。また、リッジストライプ113の頂部が何回の被覆履歴を経ても、第1のp電極111aの電極としての特性が損なわれる可能性が少ない。さらに、リッジストライプ113の頂部において被覆履歴による誘電体やレジスト残渣があったとしても、AlGaN埋め込み層114の堆積後に作製される第2のp電極111bは、金属である第1のp電極111aと一部が接触していれば十分に導通が取れるので、第1と第2のp電極間の接触面積の変化によってレーザ素子の電流−電圧特性に大きな影響を与える可能性が小さい。
【0047】
さらにまた、AlGaN埋め込み層114はスパッタリング等の熱負荷の小さい成膜法で形成されるので、第1のp電極111aが過度の熱にさらされるのを防止するとともに、AlGaN埋め込み層自身による電流リークの危険性を減少させる。さらにまた、AlGaN埋め込み層114上に第2の埋め込み層117が設けられることにより、電流リークの危険性をさらに減少させることができ、図6の場合のように歩留まり面での利点が損なわれることがない。すなわち、実施形態1によれば、レーザ素子の製造における歩留まりを飛躍的に向上させることが可能である。
【0048】
(実施形態2)
図5は図2〜図4に類似しているが、実施形態2によるGaN系半導体レーザの製造工程を模式的に図解している。
【0049】
実施形態2が実施形態1と異なっている第1の点は、第2の埋め込み層117が窒化アルミニウムで形成されることである。こうする利点は、製造工程の簡略化であり、具体的には後で述べられる。
【0050】
実施形態2が実施形態1と異なっている第2の点は、実施形態1におけるAlGaN埋め込み層114の堆積後の製造プロセスが比較的簡略化されていることである。
【0051】
以下、実施形態2が具体的に説明されるが、AlGaN埋め込み層114の堆積までの工程は実施形態1の場合と同じであるので、繰り返しの説明はされない。AlGaN埋め込み層114を堆積後にスパッタターゲットを変えて、ウエハ上全面に窒化アルミニウムが例えば厚さ200nmにスパッタリングにより堆積され、図5(a)に示されているように第2の埋め込み層117が形成される。この時、AlGaN埋め込み層114の堆積と同じ手法を用いれば、成膜チャンバからウエハを出し入れする必要がなく、成膜チャンバを真空に引く時間が減少することなどによって工数が減少され得る。
【0052】
次に、実施形態1と同様のレジスト115を用いてリッジの頭だしをするために、図5(b)に示されているように、AlGaN埋め込み層114と第2の埋め込み層117を同時にエッチングする。この時、保護膜112をエッチングストップ層として作用させることができる。また、第2の埋め込み層117は窒化アルミニウムで形成されており、GaN系半導体積層体10のエッチングと同様のエッチングガスが使える利点がある。さらに、AlN埋め込み層117はその結晶性に依存してエッチングレートが変化するので、その堆積条件を変化させればAlGaN埋め込み層114とエッチングレートをそろえることも可能である。
【0053】
次に、図5(c)に示されているように、レジスト115および保護膜112が除去される。保護膜112の除去時には第2の埋め込み層117はほとんどエッチングされず、電流リーク防止層としての役割を果たすことができる。これ以後は、実施形態1における第2のp電極111bの形成から同様に行えばよく、重複する説明は繰り返されない。
【0054】
以上のように、本実施形態2によれば、AlGaN埋め込み層114上にほぼ絶縁体である窒化アルミニウムからなる第2の埋め込み層117を形成する際に、その第2の埋め込み層117形成のためのだけのフォトリソグラフィ工程を必要をせず、ウエハの搬送も少なくなるので工数が減少する。このような利点を得るためには、保護膜112と第2の埋め込み層117を違う材料で形成し、それぞれ違うエッチング法により除去するようにすればよい。そのような材料は、後述の第2の埋め込み層117の材料から適宜にに選択することが可能である。なお、第2の埋め込み層117とAlGaN埋め込み層114が同時にエッチングできなければ、リッジストライプ上の第2の埋め込み層117を除去する工程を新たに加えればよい。その場合でも、誘電体層117形成のためのフォトリソグラフィ工程は省略できるので、工数減少の利点は得られる。
【0055】
なお、本実施形態2によるGaN系半導体レーザの特性においても、実施形態1と同様な利点を得ることができる。
【0056】
また、各実施形態で述べた作製法やレーザウェハおよび素子の材質等は、すべて以下のように変更してもよい。
【0057】
まず、AlGaN埋め込み層114の形成条件やリッジストライプのエッチング条件によっては、第2の埋め込み層117が必要でない場合が考えられる。その場合には、第2の埋め込み層117の形成を省略することができる。このようにすれば、工数がさらに減少する利点が得られる。
【0058】
また、活性層106中の量子井戸層数は、2〜6の範囲から適宜に選択すればよい。リッジストライプの幅や各層厚も、目的に合わせて自由に設計できる。第2の埋め込み層117としては、酸化物、窒化物、金属間化合物、ドーピングされていないSi、Ge、絶縁体、または抵抗率の大きい物質から選択可能である。
【0059】
また、第1のp電極111aの材料としては、Pd/Pt、Pd、またはNi/Au等を用いてもよく、第2のp電極111bの材料としては、Mo/Au、Pt/Au、またはTi/Au等を用いてもよい。さらに、n電極120の材料としては、Hf/Al、Ti/Mo、またはHf/Au等を用いてもよい。
【0060】
また、第2のp電極111bを設けるためのレジストの開口部119の幅は、後に電力供給するためのワイヤボンディングを行うスペースを考慮して十分な幅が取れるように設計すればよく、リッジストライプ113を開口部の端に寄せてその幅を確保してもよい。
【0061】
また、GaN系半導体素子の基板としてn型GaN基板が説明されたが、これ以外にもノンドープGaN基板、サファイア基板、GaN系基板、スピネル基板、SiC基板、GaAs基板、ZrB2基板またはGaP基板などを使用してもよい。さらには、これらの基板上にGaN系半導体層が成長された基板、またはこれらの基板上にGaN系半導体を成長させた後にその基板を除去しGaN系半導体層のみからなる基板などを用いても、発明の本質にかかわるものではないことは言うまでもない。
【0062】
さらに、各実施形態の特徴は、他実施形態の特徴と組合せることも可能である。また、上述の各実施形態において、レーザ構造を形成する各半導体層の導電型を逆にしてもよいことは言うまでもない。
【0063】
【発明の効果】
以上のように、発明によれば、リッジストライプ上に直接接触する電極をリッジストライプ形成前に形成することにより、リッジ上でレジストや誘電体膜による被覆履歴が重なっても、得られるレーザ素子の動作電圧を上昇させる危険性が小さい。また、AlGaN埋め込み層が熱負荷の小さいスパッタリングで形成されるので、電極の劣化を防止でき、電流リークの危険性を減少させ得る。さらに、埋め込み層上に第2の埋め込み層を設ければ、より電流リークの危険性が減少する。以上から、埋め込みリッジ型GaN系半導体レーザの製造歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1によるGaN系半導体レーザ素子の模式的な断面図である。
【図2】本発明の実施形態1によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図3】本発明の実施形態1によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図4】本発明の実施形態1によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図5】本発明の実施形態2によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【図6】従来技術によるGaN系半導体レーザ素子の模式的な断面図である。
【図7】従来技術によるGaN系半導体レーザ素子の製造プロセスを表す模式的な断面図である。
【符号の説明】
100、600 GaN系半導体レーザ素子、101 n型GaN基板、601 サファイア基板、102、602 n型GaNバッファ層、103、603n型GaNコンタクト層、104、604 n型AlGaNクラッド層、105 n型GaN光ガイド層、106、606 多重量子井戸活性層、107 p型AlGaN蒸発防止層、108 p型GaN光ガイド層、109、609 p型AlGaNクラッド層、110、610 p型GaNコンタクト層、111a第1のp電極、111b 第2のp電極、112、617 保護膜、113、611 リッジストライプ、114、612 AlGaN埋め込み層、115、116、118 レジスト、117 誘電体膜、615 p電極、120、616 n電極、613 絶縁膜。
Claims (12)
- 第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層と、第2導電型の第3のクラッド層とをこの順に含み、前記第2のクラッド層の少なくとも一部および第3のクラッド層を含むリッジストライプ部と、このリッジストライプ部の両側に設けられた第1の埋め込み層と、前記リッジストライプ上に設けられた第1の電極と、この第1の電極および前記第1の埋め込み層の少なくとも一部を覆う第2の電極を含むGaN系半導体レーザ素子であって、前記第1の電極と前記第2の電極は互いに異なった材料を含みかつ前記リッジストライプ上で互いに接触していることを特徴とするGaN系半導体レーザ素子。
- 前記第1の埋め込み層は、第1導電型の半導体または絶縁体からなることを特徴とする請求項1に記載のGaN系半導体レーザ素子。
- 前記第1の埋め込み層と前記第2の電極との間に、絶縁性を有する第2の埋め込み層をさらに含むことを特徴とする請求項1または2に記載のGaN系半導体レーザ素子。
- 前記第1の埋め込み層は、前記第2のクラッド層と実質的に等しい屈折率を有することを特徴とする請求項1から3のいずれかに記載のGaN系半導体レーザ素子。
- 第1導電型の第1のクラッド層と、活性層と、第2導電型の第2のクラッド層と、第2導電型の第3のクラッド層とをこの順に含むGaN系半導体積層体を成長させる工程と、前記GaN系半導体積層体上に第1の電極を堆積する工程と、前記第1の電極上に保護膜を堆積する工程と、前記保護膜および前記第1の電極をストライプ状に加工する工程と、前記保護膜と前記第1の電極と前記第3のクラッド層と前記第2のクラッド層の少なくとも一部を削り込んでリッジストライプを形成する工程と、前記保護膜を残した状態で第1の埋め込み層を形成する工程と、この埋め込み層のうちでリッジストライプ上の部分をエッチングする工程と、前記保護膜を除去する工程と、前記第1の埋め込み層および前記第1の電極上に第2の電極を堆積する工程とをこの順に含むことを特徴とするGaN系半導体レーザ素子製造方法。
- 前記第1の埋め込み層と、前記第2の電極との間に、第2の埋め込み層を設ける工程をさらに含むことを特徴とする請求項5に記載のGaN系半導体レーザ素子製造方法。
- 前記第2の埋め込み層を形成する工程は、前記保護膜を除去する工程と前記第2の電極を堆積する工程の間に、前記第1の電極上のみにレジストを形成する工程と、前記第2の埋め込み層を前記GaN系半導体積層体の上方全面上に形成する工程と、レジストのリフトオフにより前記第1の電極上の前記第2の埋め込み層を除去する工程とを含むことを特徴とする請求項6に記載のGaN系半導体レーザ製造方法。
- 前記第1の電極上のみにレジストを形成する工程は、前記GaN系半導体積層体の上方全面上にレジストを塗布する工程と、前記第1のクラッド層側から露光することで前記第1の電極をフォトマスクとして利用して前記レジストを露光現像することにより前記第1の電極上以外の部分の前記レジストを除去する工程を含むことを特徴とする請求項7に記載のGaN系半導体レーザ素子製造方法。
- 前記第2の埋め込み層を形成する工程は、前記第1の埋め込み層を形成する工程に続いて行うことを特徴とする請求項6に記載のGaN系半導体レーザ製造方法。
- 前記保護膜および前記第2の埋め込み層は、互いに異なった材料からなることを特徴とする請求項6から9のいずれかに記載のGaN系半導体レーザ素子製造方法。
- 前記第1の埋め込み層は、スパッタリングにより形成されることを特徴とする請求項5から10のいずれかに記載のGaN系半導体レーザ素子製造方法。
- 前記第2の埋め込み層は、スパッタリングにより形成されることを特徴とする請求項6から10のいずれかに記載のGaN系半導体レーザ素子製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281144A JP2004119702A (ja) | 2002-09-26 | 2002-09-26 | GaN系半導体レーザ素子とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002281144A JP2004119702A (ja) | 2002-09-26 | 2002-09-26 | GaN系半導体レーザ素子とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004119702A true JP2004119702A (ja) | 2004-04-15 |
Family
ID=32275671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002281144A Pending JP2004119702A (ja) | 2002-09-26 | 2002-09-26 | GaN系半導体レーザ素子とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004119702A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340259A (ja) * | 2004-05-24 | 2005-12-08 | Sharp Corp | 半導体レーザ装置 |
JP2008182202A (ja) * | 2006-12-28 | 2008-08-07 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子 |
JP2011096870A (ja) * | 2009-10-30 | 2011-05-12 | Nichia Corp | 窒化物半導体レーザ素子 |
JP2017502511A (ja) * | 2013-12-17 | 2017-01-19 | フォルシュングスフェアブント ベルリン エー ファウForschungsverbund Berlin e.V. | 半導体の表面に金属コンタクトを形成する方法及び金属コンタクトを備える装置 |
-
2002
- 2002-09-26 JP JP2002281144A patent/JP2004119702A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340259A (ja) * | 2004-05-24 | 2005-12-08 | Sharp Corp | 半導体レーザ装置 |
JP4551121B2 (ja) * | 2004-05-24 | 2010-09-22 | シャープ株式会社 | 半導体レーザ装置 |
JP2008182202A (ja) * | 2006-12-28 | 2008-08-07 | Nichia Chem Ind Ltd | 窒化物半導体レーザ素子 |
JP2011096870A (ja) * | 2009-10-30 | 2011-05-12 | Nichia Corp | 窒化物半導体レーザ素子 |
JP2017502511A (ja) * | 2013-12-17 | 2017-01-19 | フォルシュングスフェアブント ベルリン エー ファウForschungsverbund Berlin e.V. | 半導体の表面に金属コンタクトを形成する方法及び金属コンタクトを備える装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4083866B2 (ja) | 半導体レーザ素子 | |
JP3864735B2 (ja) | 半導体発光素子およびその製造方法 | |
US8013356B2 (en) | Semiconductor light emitting device | |
KR100770438B1 (ko) | 반도체발광소자 | |
US20090045393A1 (en) | Nitride semiconductor device and method for manufacturing the same | |
US7977703B2 (en) | Nitride semiconductor device having a zinc-based substrate | |
US7518162B2 (en) | Semiconductor light emitting device | |
WO2008041521A1 (en) | Light-emitting device | |
US7755101B2 (en) | Semiconductor light emitting device | |
US20030116774A1 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
JP2020505762A (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP3460581B2 (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
JP2000164987A (ja) | 半導体発光素子およびその製造方法 | |
US20100219442A1 (en) | Semiconductor light emitting device and method for manufacturing thereof | |
JP4877294B2 (ja) | 半導体発光素子の製造方法 | |
JP4889930B2 (ja) | 窒化物半導体レーザ素子の製造方法 | |
JP2004104088A (ja) | 窒化物半導体素子 | |
JP2002246646A (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
JP2004119702A (ja) | GaN系半導体レーザ素子とその製造方法 | |
JPH0955536A (ja) | Iii族窒化物系化合物半導体発光素子およびその製造方法 | |
JPH11177184A (ja) | 半導体レーザ装置およびその製造方法 | |
JP5735216B2 (ja) | 窒化物半導体レーザ素子 | |
JP5874689B2 (ja) | 半導体発光素子およびその製造方法 | |
KR20050042715A (ko) | 전극 구조체, 이를 구비하는 반도체 발광 소자 및 그제조방법 | |
JP2004179532A (ja) | 半導体発光素子および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
A977 | Report on retrieval |
Effective date: 20081114 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A02 | Decision of refusal |
Effective date: 20090324 Free format text: JAPANESE INTERMEDIATE CODE: A02 |