JP2014093393A - リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子 - Google Patents

リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子 Download PDF

Info

Publication number
JP2014093393A
JP2014093393A JP2012242547A JP2012242547A JP2014093393A JP 2014093393 A JP2014093393 A JP 2014093393A JP 2012242547 A JP2012242547 A JP 2012242547A JP 2012242547 A JP2012242547 A JP 2012242547A JP 2014093393 A JP2014093393 A JP 2014093393A
Authority
JP
Japan
Prior art keywords
ridge
optical waveguide
type optical
waveguide structure
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012242547A
Other languages
English (en)
Inventor
Tatsuro Uchida
達朗 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012242547A priority Critical patent/JP2014093393A/ja
Publication of JP2014093393A publication Critical patent/JP2014093393A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】工程数や材料の増加等による製造コストの増大を抑制することができ、リッジ構造頂部全域のみに絶縁膜が露出する開口部を形成することが可能となるリッジ型光導波路構造を有する光半導体素子の製造方法を提供する。
【解決手段】リッジ型光導波路構造を有する光半導体素子の製造方法であって、
エッチングマスクを用いてトレンチ構造を形成し、該トレンチ構造により隔てられた周辺構造を備えたリッジ型光導波路構造を形成する工程と、
前記リッジ型光導波路構造上のエッチングマスクを除去し、
前記リッジ型光導波路構造の頂部が前記トレンチ構造により隔てられた周辺構造の頂部よりも低くされた高低差を有する構造を形成する工程と、
前記リッジ型光導波路構造をレジスト膜で埋め込む工程と、
を有する。
【選択図】 図3

Description

本発明は、リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子に関する。
従来、リッジ型の導波路構造を有する光半導体素子が知られている(端面発光レーザ、発光ダイオード、スーパールミネッセントダイオードなど)。
このリッジ型光導波路を有する光半導体素子では、リッジ頂部にコンタクト層が形成されており、素子全体を覆う絶縁層には、コンタクト層を露出させるために開口部(窓部)が形成されている。
この開口部の形成は、フォトリソグラフィ工程とエッチング工程の組み合わせ、あるいはレジストエッチバック工程を用いたセルフアライメント法にて行われる。
しかしながら、フォトリソグラフィ工程とエッチング工程の組み合わせによる開口部の形成においては、所望の位置に開口部を形成するために、高精度なマスク合わせ(アライメント)が要求される。さらに、フォトマスクを用いるため製造コストも増大してしまう。また、位置合わせが不十分であると、コンタクト面積が確保できずに接触抵抗が低減されないという問題が生じる。
また、レジストエッチバック工程による開口部の形成においては、所望の形状の開口部を形成するために、レジストの平坦化が要求される。
レジストの平坦化が不十分であると、所望の開口領域よりも大きな開口となり、リッジの頂部に加え、リッジ構造の側壁部の絶縁膜も露出してしまう。
露出した絶縁膜を除去した後に、電極材料を形成すると、後のアニール工程の際に、リッジ構造の側壁から金属材料の半導体層への拡散が発生し、素子の劣化が問題となる。
このようなリッジ構造の側壁部の絶縁膜が露出することにより生じる問題に対処するため、特許文献1では次のような半導体光素子の製造方法が提案されている。
すなわち、この方法では、コンタクト層の上
に除去することを前提とした誘電体層を予め積層したリッジ構造を形成することによって、エッチバックにより絶縁膜を除去しても、リッジ構造の側壁部の絶縁膜が露出しないように構成されている。
特開2008−282880号公報
しかしながら、上記従来例の半導体光素子の製造方法では、除去を前提とした誘電体層を形成する工程やこの誘電体層を除去する工程が必要となり、そのため工程数の増加や、用いる材料の増加等により製造コストが増大するという課題を有している。
これらを、特許文献1の半導体光素子の製造方法を説明する図8を用いて更に説明する。この方法では、図8に示すように、コンタクト層74の上に除去することを前提とした誘電体層75をあらかじめ積層している(図8(a))。
図8(b)、(c)、(d)、(e)に示すように、リッジ構造を形成した後に、全域を絶縁膜78、及びレジスト80で覆う(図8(f))。
その後、図8(g)に示すように、レジストエッチバック法で、リッジ構造頂部の絶縁膜を露出する開口を形成する。このレジストエッチバック工程において、レジストが平坦化されていないため、リッジ構造の側壁に形成した絶縁膜が一部露出する。その後、図8(h)に示すように、リッジ構造の側壁に形成した絶縁膜78と、あらかじめ形成した誘電体層75が除去される。その結果、リッジ構造の頂部のコンタクト層のみが露出する開口部が形成できる。
しかし、この方法では、以上のように除去を前提とした層の形成が必要となり、そのための工程数の増加、用いる材料の増加による製造コストが増大する。
本発明は、上記問題に鑑み、工程数や材料の増加等による製造コストの増大を抑制することができ、リッジ構造頂部全域のみに絶縁膜が露出する開口部を形成することが可能となるリッジ型光導波路構造を有する光半導体
素子の製造方法及び光半導体素子の提供を目的とする。
本発明のリッジ型光導波路構造を有する光半導体素子の製造方法は、
エッチングマスクを用いてトレンチ構造を形成し、該トレンチ構造により隔てられた周辺構造を備えたリッジ型光導波路構造を形成する工程と、
前記リッジ型光導波路構造上のエッチングマスクを除去し、
前記リッジ型光導波路構造の頂部が前記トレンチ構造により隔てられた周辺構造の頂部よりも低くされた高低差を有する構造を形成する工程と、
前記リッジ型光導波路構造をレジスト膜で埋め込む工程と、
を有することを特徴とする。
また、本発明のリッジ型光導波路構造を有する光半導体素子は、
トレンチ構造により隔てられた周辺構造が形成されているリッジ型光導波路構造を有する光半導体素子であって、
前記リッジ型光導波路構造の頂部が前記トレンチ構造により隔てられた周辺構造の頂部よりも低くされた高低差を有する構造に構成されていることを特徴とする。
本発明によれば、工程数や材料の増加等による製造コストの増大を抑制することができ、リッジ構造頂部全域のみに絶縁膜が露出する開口部を形成することが可能となるリッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子を実現することができる。
実施例1におけるSLDの構成を説明する模式図。 実施例1におけるSLDの製造方法を説明する図。 実施例1におけるSLDの製造方法を説明する図。 実施例2におけるSLDの構成を説明する模式図。 実施例2におけるSLDの製造工程の一部を説明する図。 実施例3におけるSLDの構成を説明する模式図。 実施例3におけるSLDの製造工程の一部を説明する図。 特許文献1における端面発光レーザの製造方法を説明する図。
本発明の実施形態におけるリッジ構造頂部全域のみに絶縁膜が露出する開口部を形成することが可能となるリッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子について説明する。
本発明の実施形態においては、つぎのようにして、歩留まり良く安価な製造が可能となるリッジ型光導波路構造の頂部全域に電極を有する半導体素子及びその製造方法を実現した。
本実施形態においては、従来例と異なり、リッジ型光導波路構造の頂部に電極を形成するに際し、
リッジ型光導波路構造とトレンチ構造を挟んで周囲の領域との高さを違えた状態(リッジ型光導波路構造を周囲より低くする)を形成した後に、レジスト等で全体を覆う工程を実施する。
この工程により、リッジ型光導波路構造の周囲を含む領域のレジストを平坦化することが可能となり、続く工程でリッジ型光導波路構造の頂部全域のみを露出させることができ、最終的にリッジ型光導波路構造の頂部全域にコンタクトを有する電極を形成することが可能となる。
また、リッジ型光導波路構造の周囲に形成するトレンチの幅を変調する構成を採る。
この構成により、リッジ型光導波路構造の頂部に形成される平坦化したレジストの厚さを変調することができ、続く工程でリッジ型光導波路構造の頂部全域が露出する領域と全く露出しない領域とを同時に形成することが可能となる。
また、リッジ型光導波路構造の幅が変調している場合に、その度合いに応じてトレンチの幅を変調する構成を採る。
この構成により、リッジ型光導波路構造の頂部に形成される平坦化したレジストの厚さを一定にすることができ、続く工程でリッジ型光導波路構造の頂部全域のみを露出させることができ、最終的にリッジ型光導波路構造の頂部全域にコンタクトを有する電極を形成することが可能となる。
以上のように、本実施形態の構成によれば、リッジ型光導波路構造の頂部全域に電極を有する半導体素子において、歩留まり良く安価な製造が可能となる。
また、リッジ型光導波路構造の頂部に電極を有する半導体素子において、リッジ型光導波路構造頂部の任意の領域に電極よりキャリアを注入する領域と注入を阻害する領域を、安定、容易かつ安価に製造することが可能となる。
以下に本発明の実施例について説明する。
[実施例1]
実施例1においては、リッジ型光導波路構造を有するスーパールミネッセントダイオード(SLD)及びその製造方法について説明する。
図1に、本実施例におけるSLDの構成を説明する模式図を示す。
図1(a)は、本実施例におけるSLDの立体図であり、図1(b)は立体図におけるA−A’断面図である。図1に示すように、100は活性層、102はコンタクト層、104は誘電体絶縁膜(マスク)、106はトレンチ(溝)、108はリッジ型光導波路構造、110は絶縁膜、112は電極材料である。
本実施例のSLDにおいては、リッジ型光導波路構造108とトレンチ106を挟んだ周辺構造とで、誘電体絶縁膜104の厚さ分の高低差を有している。また、リッジ型光導波路構造108の幅、及びトレンチ106の幅は一定としている。
このような構成を採ることにより、リッジ型光導波路構造108の頂部でのみ電極材料112とコンタクト層102とが接触するSLDを安定かつ容易に製造することが可能となる。
次に、本実施例のSLDの製造方法について説明する。
図2、及び図3に、本実施例におけるSLDの製造方法を説明する図を示す。
まず、図2(a)に示すように、基板上に、活性層100、コンタクト層102を含む半導体層をMOCVD結晶成長技術を用いて順次積層する。
そして、積層された半導体層表面(コンタクト層102の表面)に誘電体絶縁膜104を
形成する。下記で説明するように、誘電体絶縁膜104は、リッジ型光導波路構造108をエッチングにより形成するためのエッチングマスクとなる。
本実施例では、誘電体絶縁膜104の厚さは、2ミクロンとした。
誘電体絶縁膜104の材料としては、シリコンオキサイド、シリコンナイトライド等を用いることができる。
続いて、図2(b)に示すように、誘電体絶縁膜104上にリソグラフィ技術を用いて、第一のレジストパターン200を形成する。次に、図2(c)に示すように、バッファードフッ酸(BHF)を用いたウエットエッチングにより、第一のレジストパターン200を誘電体絶縁膜104に転写する。
なお、この転写はウエットエッチングによるだけではなく、ドライエッチングによって行ってもよい。
上記バッファードフッ酸を用いたウエットエッチングを行った後に、第一のレジストパターン200を除去する。
次に、図2(d)に示すように、ドライエッチングにより、トレンチ106を形成することにより、リッジ型光導波路構造108が形成される。
なお、本実施例では、リッジ型光導波路構造108の幅を3ミクロン、トレンチ106の深さを0.8ミクロン、及びトレンチ106の幅を8ミクロンとした。また、ドライエッチング後の誘電体絶縁膜104の厚さは、1.5ミクロンである。
次に、図2(e)に示すように、リッジ型光導波路構造108上の誘電体絶縁膜202が露出し、かつそれ以外の誘電体絶縁膜104が露出しないように、リソグラフィ技術を用いて第二のレジストパターン204を形成する。
次に、図2(f)に示すように、バッファードフッ酸(BHF)を用いたウエットエッチングにより、リッジ型光導波路構造上の誘電体絶縁膜202を除去する。その後、第二のレジストパターン204を除去する。
次に、図3(a)に示すように、全域を覆うように絶縁膜110をPECVD技術を用いて成膜する。絶縁膜110の材料としては、シリコンオキサイド、シリコンナイトライドなどを用いることができる。
次に、図3(b)に示すように、スピンコート技術を用いてレジストを全域に塗布し、レジスト膜206を形成する。
なお、本実施例では、レジストとしてAZ1500−20Cp(AZエレクトロニックマテリアルズ製)を用い、3000rpm/30秒でスピンコートした。その結果、リッジ型光導波路構造108上のレジスト膜206は10ミクロン幅で平坦化した形状で得られる。
次に、図3(c)に示すように、酸素プラズマアッシング技術を用いて、レジスト膜206をリッジ型光導波路構造108上の絶縁膜110が露出するまでエッチバックする。
次に、図3(d)に示すように、バッファードフッ酸(BHF)を用いたウエットエッチングにより、リッジ型光導波路構造上の絶縁膜110を除去する。
この際、リッジ型光導波路構造108上に絶縁膜以外の露出した絶縁膜110も同時に除去されるが、リッジ型光導波路構造側壁の絶縁膜110は除去されずに残存している。
また、トレンチ及び周辺の構造の半導体層はウエットエッチング後においても、絶縁膜110、あるいは誘電体絶縁膜104で覆われているため問題にならない。
次に、図3(e)に示すように、残存したレジスト膜206をリムーバー等を用いて除去する。
次に、図3(f)に示すように、電極材料112であるTi/Auを金属蒸着技術を用いて形成する。続いて、金属蒸着技術を用いて、基板側電極材料208(AuGe/Ni/Au)を形成する(不図示)。続いて、劈開により第一の端面116、及び第二の端面118となる結晶面を出して素子を分割し、その後、端面の反射率を調整するための誘電体膜を両端面にコーティングして完成となる(不図示)。
本実施例では、リッジ型光導波路構造を有するSLDについて述べたがこれに限定されるものではなく、例えばリッジ型光導波路構造を有する端面発光型の半導体レーザや発光ダイオードなどにも適用可能である。
また、本実施例において示した、MOCVD結晶成長技術、リソグラフィ、エッチング、アッシング及び蒸着に用いた手法(装置)あるいは記述手法(装置)に限るものではなく、同様の効果が得られるのであればいかなる
手法(装置)であっても良い。
[実施例2]
実施例2においては、リッジ型光導波路構造の一部が吸収体として機能するSLD及びその製造方法について説明する。
図4に、本実施例におけるSLDの構成を説明する模式図を示す。
図4(a)は、本実施例におけるSLDの立体図であり、図4(b)は立体図におけるA−A’断面図である。
また、図4(c)は立体図におけるB−B’断面図である。図4に示すように、100は活性層、102はコンタクト層、104は誘電体絶縁膜(マスク)、106はトレンチ(溝)、108はリッジ型光導波路構造、110は絶縁膜、112は電極材料である。
本実施例のSLDにおいても、リッジ型光導波路構造108とトレンチ106を挟んだ周辺構造とで、誘電体絶縁膜104の厚さ分の高低差を有している。
一方、実施例1とは異なり、実施例2では、リッジ型光導波路構造108の幅は一定であるが、トレンチ106の幅が変調している。具体的には、トレンチ106は幅の広い領域(図1(b))と狭い領域(図1(c))の二つの領域で構成されている。
本実施例におけるSLDでは、トレンチ106幅の広い領域のリッジ型光導波路構造108の頂部でのみ電極材料112とコンタクト層102とが接触しておりキャリア注入がなされる。
一方で、トレンチ106幅の狭い領域のリッジ型光導波路構造108の頂部では電極材料112とコンタクト層102との間に絶縁膜110が存在するためにキャリア注入がなされず、吸収体として機能する。
次に、図5を用いて、本実施例のSLDの製造方法について説明する。
図5(a)、(b)、(c)には幅の狭いトレンチ構造が示され、図5(a’)、(b’)、(c’)には幅の広いトレンチ構造が示されている。
実施例1における製造方法と異なり、トレンチ106の幅を決める第一のレジストパターン幅を変調し、リッジ型光導波路構造を形成する。
図5(a)、(a’)に示すように、本実施例で形成したトレンチ106は、深さについ
ては0.8ミクロンで一定であるが、幅は広い領域で8ミクロン、狭い領域では3ミクロンで構成されている。また、リッジ型光導波路構造108の幅は3ミクロンで一定ある。このような構成を採ることにより、図5(b)、(b’)に示すように、エッチバック前の状態で、トレンチ106の幅の狭い領域のリッジ型光導波路構造108の頂部のレジスト206の厚さの方が、幅の広い領域のリッジ型光導波路構造108の頂部のレジストの厚さに比べて厚いものとなる。
この状態で、図5(c)、(c’)に示すように、エッチバックを行うと、トレンチ106の幅の広い領域のリッジ型光導波路構造108の平坦化したレジストが先に除去され、絶縁膜110が露出する。
この時点エッチバックを終了すると、トレンチ106の幅の狭い領域のリッジ型光導波路構造108の平坦化したレジスト206はまだリッジ型光導波路構造108の頂部に残存している。
次の工程で、バッファードフッ酸を用いてウエットエッチングすると、トレンチ106の幅の広い領域のリッジ型光導波路構造108の頂部の絶縁膜110のみが除去される。そのため、後の工程で電極材料112を形成すると、コンタクト層102と接触するのは、トレンチ106の幅の広い領域のリッジ型光導波路構造108の頂部のみとなり、この領域でキャリア注入がなされる。
一方、トレンチ106幅の狭い領域のリッジ型光導波路構造108の頂部では電極材料112とコンタクト層102との間に絶縁膜110が存在するためにキャリア注入がなされず、吸収体として機能する。
[実施例3]
実施例3においては、リッジ型光導波路構造の幅、及びトレンチの幅が変調したSLD及びその製造方法について説明する。
図6に、本実施例におけるSLDの構成を説明する模式図を示す。
図6(a)は、本実施例におけるSLDの立体図であり、図6(b)は立体図におけるA−A’断面図である。また、図6(c)は立体図におけるB−B’断面図である。
図6に示すように、100は活性層、102はコンタクト層、104は誘電体絶縁膜(マスク)、106はトレンチ(溝)、108は
リッジ型光導波路構造、110は絶縁膜、112は電極材料である。
本実施例のSLDにおいても、リッジ型光導波路構造108とトレンチ106を挟んだ周辺構造とで、誘電体絶縁マスク104の厚さ分の高低差を有している。
そして、本実施例では、リッジ型光導波路構造108の幅は変調しており、またトレンチ106の幅も変調している。
具体的には、リッジ型光導波路構造108は幅の広い領域と狭い領域の二つの領域で構成されており、またトレンチ106も幅の広い領域と狭い領域の二つの領域で構成されている。
本実施例におけるSLDでは、リッジ型光導波路構造108の頂部全域で電極材料112とコンタクト層102とが接触しておりキャリア注入がなされる。
次に、図7を用いて本実施例のSLDの製造方法について説明する。
図7(a)、(b)、(c)には幅の狭いリッジ構造で、かつ幅の広いトレンチ構造が示されている。
また、図7(a’)、(b’)、(c’)には幅の広いリッジ構造で、かつ幅の狭いトレンチ構造が示されている。
実施例1における製造方法と異なり、トレンチ106の幅を決める第一のレジストパターン300の幅が変調した、次のような構成を備える。
図7(a)、(a’)に示すように、本実施例で形成したリッジ型光導波路構造108は、幅の狭い領域で3ミクロン、幅の広い領域で6ミクロンである。
一方、トレンチ106の深さは、リッジ型光導波路構造の幅の狭い領域で8ミクロン、リッジ型光導波路構造108の広い領域では7.5ミクロンで構成されている。
このような構成を採ることにより、図7(b)、(b’)に示す、エッチバック前の状態で、リッジ型光導波路構造108の頂部のレジスト206の厚さは全域において一定となる。
この状態で、図7(c)、(c’)に示すように、エッチバックを行うと、リッジ型光導波路構造108の頂部の平坦化したレジスト206は均一に除去され、リッジ型光導波
路構造108の頂部全域の絶縁膜110が露出する。
次の工程で、バッファードフッ酸を用いてウエットエッチングすると、リッジ型光導波路構造108の頂部全域の絶縁膜110が除去される。
そのため、後の工程で電極材料112を形成すると、リッジ型光導波路構造108の頂部全域のコンタクト層102と接触するため、リッジ型光導波路構造108の全域にわたりキャリア注入が成される。
本実施例においては、光導波路に幅広部を設けているので、発光面積を増大させることができ、自然出力光成分による光出力を増大させることができる。その結果、単一横モード動作する高出力なSLD素子を得ることができる。
100:活性層
102:コンタクト層
104:誘電体絶縁膜
106:トレンチ(溝)
108:リッジ型光導波路構造
110:絶縁膜
112:電極材料
200:第一のレジストパターン
202:リッジ型光導波路構造上の誘電体絶縁膜
204:第二のレジストパターン
206:レジスト膜

Claims (12)

  1. リッジ型光導波路構造を有する光半導体素子の製造方法であって、
    エッチングマスクを用いてトレンチ構造を形成し、該トレンチ構造により隔てられた周辺構造を備えたリッジ型光導波路構造を形成する工程と、
    前記リッジ型光導波路構造上のエッチングマスクを除去し、
    前記リッジ型光導波路構造の頂部が前記トレンチ構造により隔てられた周辺構造の頂部よりも低くされた高低差を有する構造を形成する工程と、
    前記リッジ型光導波路構造をレジスト膜で埋め込む工程と、
    を有することを特徴とするリッジ型光導波路構造を有する光半導体素子の製造方法。
  2. 前記高低差を有する構造は、前記リッジ型光導波路構造を形成する際に用いるエッチングマスクにより形成されることを特徴とする請求項1に記載のリッジ型光導波路構造を有する光半導体素子の製造方法。
  3. 前記高低差を有する構造を形成する工程の後に、
    全域に絶縁膜を形成する工程を有することを特徴とする請求項1または請求項2に記載のリッジ型光導波路構造を有する光半導体素子の製造方法。
  4. 前記レジスト膜で埋め込む工程の後に、
    前記レジスト膜をエッチバックし、前記リッジ型光導波路構造の頂部の前記絶縁膜を露出する工程を有することを特徴とする請求項1から3のいずれか1項に記載のリッジ型光導波路構造を有する光半導体素子の製造方法。
  5. 前記エッチングマスクとして、誘電体絶縁膜を用いることを特徴とする請求項1から4のいずれか1項に記載のリッジ型光導波路構造を有する光半導体素子の製造方法。
  6. 前記リッジ型光導波路構造の幅、及び前記トレンチの幅が共に一定であることを特徴とする請求項1から5のいずれか1項に記載のリッジ型光導波路構造を有する光半導体素子の製造方法。
  7. 前記リッジ型光導波路構造の幅が一定であり、前記トレンチの幅が変調していることを特徴とする請求項1から5のいずれか1項に記載のリッジ型光導波路構造を有する光半導体素子の製造方法。
  8. 前記リッジ型光導波路構造の幅、及び前記トレンチの幅が共に変調していることを特徴とする請求項1から5のいずれか1項に記載のリッジ型光導波路構造を有する光半導体素子の製造方法。
  9. トレンチ構造により隔てられた周辺構造が形成されているリッジ型光導波路構造を有する光半導体素子であって、
    前記リッジ型光導波路構造の頂部が前記トレンチ構造により隔てられた周辺構造の頂部よりも低くされた高低差を有する構造に構成されていることを特徴とするリッジ型光導波路構造を有する光半導体素子。
  10. 前記リッジ型光導波路構造の幅、及び前記トレンチの幅が共に一定であることを特徴とする請求項9に記載のリッジ型光導波路構造を有する光半導体素子。
  11. 前記リッジ型光導波路構造の幅が一定であり、前記トレンチの幅が変調していることを特徴とする請求項9に記載のリッジ型光導波路構造を有する光半導体素子。
  12. 前記リッジ型光導波路構造の幅、及び前記トレンチの幅が共に変調していることを特徴とする請求項9に記載のリッジ型光導波路構造を有する光半導体素子。
JP2012242547A 2012-11-02 2012-11-02 リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子 Pending JP2014093393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012242547A JP2014093393A (ja) 2012-11-02 2012-11-02 リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012242547A JP2014093393A (ja) 2012-11-02 2012-11-02 リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子

Publications (1)

Publication Number Publication Date
JP2014093393A true JP2014093393A (ja) 2014-05-19

Family

ID=50937275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012242547A Pending JP2014093393A (ja) 2012-11-02 2012-11-02 リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子

Country Status (1)

Country Link
JP (1) JP2014093393A (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883953A (ja) * 1994-09-12 1996-03-26 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザの製造方法
JP2001185815A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体光素子
JP2001308461A (ja) * 2000-04-27 2001-11-02 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法
JP2005317914A (ja) * 2004-03-31 2005-11-10 Sharp Corp 半導体素子及び半導体レーザチップの製造方法
JP2006066660A (ja) * 2004-08-27 2006-03-09 Sharp Corp 窒化物半導体レーザ素子及びその製造方法
JP2006128558A (ja) * 2004-11-01 2006-05-18 Sony Corp 半導体レーザ、半導体レーザの実装方法、半導体レーザ実装構造体および光ディスク装置
JP2007300016A (ja) * 2006-05-02 2007-11-15 Sony Corp 半導体レーザ、半導体レーザの製造方法、光ピックアップおよび光ディスク装置
JP2009152605A (ja) * 2007-12-18 2009-07-09 Korea Electronics Telecommun 光増幅器が集積されたスーパーミネッセンスダイオード及びこれを利用した外部共振レーザー
JP2009206177A (ja) * 2008-02-26 2009-09-10 Fujitsu Ltd 光半導体装置の製造方法
JP2009295680A (ja) * 2008-06-03 2009-12-17 Panasonic Corp 半導体レーザ装置
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883953A (ja) * 1994-09-12 1996-03-26 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザの製造方法
JP2001185815A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 半導体光素子
JP2001308461A (ja) * 2000-04-27 2001-11-02 Furukawa Electric Co Ltd:The リッジ型半導体素子の作製方法
JP2005317914A (ja) * 2004-03-31 2005-11-10 Sharp Corp 半導体素子及び半導体レーザチップの製造方法
JP2006066660A (ja) * 2004-08-27 2006-03-09 Sharp Corp 窒化物半導体レーザ素子及びその製造方法
JP2006128558A (ja) * 2004-11-01 2006-05-18 Sony Corp 半導体レーザ、半導体レーザの実装方法、半導体レーザ実装構造体および光ディスク装置
JP2007300016A (ja) * 2006-05-02 2007-11-15 Sony Corp 半導体レーザ、半導体レーザの製造方法、光ピックアップおよび光ディスク装置
JP2009152605A (ja) * 2007-12-18 2009-07-09 Korea Electronics Telecommun 光増幅器が集積されたスーパーミネッセンスダイオード及びこれを利用した外部共振レーザー
JP2009206177A (ja) * 2008-02-26 2009-09-10 Fujitsu Ltd 光半導体装置の製造方法
JP2009295680A (ja) * 2008-06-03 2009-12-17 Panasonic Corp 半導体レーザ装置
JP2010278154A (ja) * 2009-05-27 2010-12-09 Sumitomo Electric Ind Ltd 半導体レーザ素子の製造方法及び半導体レーザ素子

Similar Documents

Publication Publication Date Title
US7588985B2 (en) Method for fabricating fin transistor
US7554164B2 (en) Semiconductor device having a gap between a gate electrode and a dummy gate electrode
KR100858877B1 (ko) 반도체 소자 제조 방법
US7064024B2 (en) Semiconductor device and method of fabricating the same
US20210159359A1 (en) Method for forming a common electrode of a plurality of optoelectronic devices
US20130049015A1 (en) Leds and methods for manufacturing the same
JP2010271667A (ja) 光半導体装置、及びその製造方法
JP6716040B2 (ja) 光半導体素子の製造方法および光半導体素子
JP2014093393A (ja) リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子
KR101705726B1 (ko) 반도체 기판의 제조방법
JP2013044803A (ja) 光半導体素子の製造方法
JPH11260906A (ja) 半導体装置及びその製造方法
US20060094142A1 (en) Fabricating method of semiconductor optical device for flip-chip bonding
TWI557915B (zh) 垂直式電晶體元件及其製作方法
JP2004253602A (ja) 光導波路素子およびその製造方法
JP2555958B2 (ja) 半導体装置の製造方法
KR101575368B1 (ko) 반도체 소자 및 그 제조방법
KR100333378B1 (ko) 반도체 소자의 제조방법
KR100230383B1 (ko) 반도체소자의 얼라인 키 형성방법
JP2001024279A (ja) 半導体レーザ素子の製造方法
TW202033996A (zh) 光波導結構及其製作方法
JP2007194294A (ja) 半導体装置
JPH02100387A (ja) 埋め込み型半導体レーザ素子の製造方法
JP2004356366A (ja) 半導体レーザ素子の製造方法
JP2004363287A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131