JP2017503341A - 電気回路機構を有する構造体内の反りの低減 - Google Patents

電気回路機構を有する構造体内の反りの低減 Download PDF

Info

Publication number
JP2017503341A
JP2017503341A JP2016536754A JP2016536754A JP2017503341A JP 2017503341 A JP2017503341 A JP 2017503341A JP 2016536754 A JP2016536754 A JP 2016536754A JP 2016536754 A JP2016536754 A JP 2016536754A JP 2017503341 A JP2017503341 A JP 2017503341A
Authority
JP
Japan
Prior art keywords
layer
region
wafer
warpage
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016536754A
Other languages
English (en)
Other versions
JP6058868B1 (ja
Inventor
サイプリアン エメカ ウゾ
サイプリアン エメカ ウゾ
Original Assignee
インヴェンサス・コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インヴェンサス・コーポレイション filed Critical インヴェンサス・コーポレイション
Application granted granted Critical
Publication of JP6058868B1 publication Critical patent/JP6058868B1/ja
Publication of JP2017503341A publication Critical patent/JP2017503341A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Wire Bonding (AREA)

Abstract

ウェハの少なくとも１つの領域内の反りを低減するために、応力／反り管理層（８１０）が形成され、それによって現在の反りの方向をオーバーバランスさせ、反りの方向を変更する。例えば、領域の中央が領域の境界に対して上方に突き出ていた場合、領域の中央が下方に突き出るようになってもよく、又はこれと反対のことがなされてもよい。その後、オーバーバランスを低減するように、応力／反り管理層が処理される。例えば、選択された位置で応力／管理層がウェハから剥離されてもよく、凹部が層内に形成されてもよく、又は層内で相転移が誘起されてもよい。他の実施形態では、この層は、反りをオーバーバランスさせる場合もあればそうでない場合もあるタンタルアルミニウムであり、この層は、反りを低減するように動的に温度変化に適応する結晶相に依存した応力によって、反りを低減する（場合によっては熱サイクル中にウェハの平坦な状態を維持する）ものと考えられている。他の特徴も提供される。

Description

本発明は電気回路機構に関し、より詳細には、電気回路機構を有する構造体内の反りの低減に関する。例示的な構造体は、半導体集積回路を含む。
図１は、はんだ１３０を使用して基板１２０に接合された１つ以上の半導体集積回路（semiconductor integrated circuit、ＩＣ）１１０を有する構造体の側面図である。基板１２０は、別のＩＣ、インターポーザなどのパッケージング基板、又は配線板であってもよい。基板１２０は、ＩＣ １１０を相互に又は他の回路に接続する、導体線路を含んでもよい。追加の特徴、例えば、ヒートシンク１６０が存在してもよい。ＩＣ １１０及び基板１２０は、好ましくは図１のように平面的であるべきだが、これらは反っていることがある（図２及び３）。反りには様々な原因がある。例えば、図４では、ＩＣ １１０は、半導体基板４１０と、高温で堆積された後に冷却された、上に重なる層４２０（例えば、金属）と、を含む。冷却する工程で、層４２０が（層４２０がより高い熱膨張率（coefficient of thermal expansion、ＣＴＥ）を有することによって）基板４１０よりも大きく縮小したため、構造体は（上部の圧縮応力によって）下部よりも上部の方が大きく縮小した。反りはまた、基板４１０が層４２０よりも大きく縮小する場合（上部への引張応力）、図５のようであり得る。反りはまた、堆積後の高分子層を硬化させる工程による縮小が原因で発生することがある。更に、反りは、均一でない加熱及び冷却速度、材料の選択、圧力、組成、周囲などの製造パラメータ、回路設計、及び構造的な特徴、例えば、構造体要素の特定の配置及びそれらの取付具及び相互接続に関連してもよい。
反りは、図２及び３に示すように、構造体要素に損傷を与え得る。例えば、図２では、ＩＣ １１０の中央のはんだ接続は、縁部よりも基板１２０からより遠い。その結果、中央のはんだ接続は、ひび割れるか又は破損し、電気的機能を阻害し得る。図３の縁部の接続にも同じことが当てはまる。はんだ接続は、好ましくは構造体の横方向のサイズを低減するために小規模であるべきだが、はんだ接続は、それらが反りに対応する必要がある場合、小さくすることができないことに留意されたい。このため、反りの低減が強く望まれる。
反りは、ＩＣ内に追加の層を形成して、他の層が原因で発生する反り応力のバランスを取ることによって低減され得る。例えば、Ｃｏｎｎｅｌｌらに対して２００７年１月３０日に発行された米国特許第７，１６９，６８５号は、表側に形成された層が原因で発生した応力のバランスを取るためにウェハの裏面に形成された「応力バランシング層」について説明している。別の実施例は、基板上に形成された層内に応力緩和パターンを形成する工程について説明している、Ｓｅｏによる米国特許出願第１２／８３９，５７３号の米国付与前公開第２０１０／０２８５６５４ Ａ１号である。
本項では、本発明のいくつかの特徴を要約する。他の特徴は、後続の項で説明される場合がある。本発明は、添付の請求項によって規定され、参照として本項に組み込まれる。
本発明のいくつかの製造方法は、最初に反りをオーバーバランスさせる（over-balancing）工程、すなわち反りの方向を逆転させる工程によって、反りの低減を実現する。例えば、反りが図２のような状態である場合、反りの方向が図３のようになるように変更される。具体的には、反りをオーバーバランスさせるように層が形成され、その層が、反りを低減するように処理される。いくつかの実施形態では、オーバーバランスさせる工程は、この層によって可能になる反りの変更の範囲を増加させる。以下では、この層は、反りの低減以外の目的でも使用され得る（又は、されないこともある）が、「応力／反り管理層」と呼ばれる。
いくつかの実施形態では、オーバーバランスされた反りは、その層によって誘起された応力を低減するように応力／反り管理層内に凹部を形成する工程によって低減される。代替として又は追加で、この層は、選択された位置で残りの構造体から剥離されてもよい。（剥離する工程は、分子結合を弱化させる工程又は壊す工程を含む）。他の実施形態では、この層は、層内の相転移を誘起するために加熱されてもよい。
いくつかの実施形態では、この層は、層の結晶構造によって、具体的には、動的に温度に適応する結晶相転移によって、オーバーバランスさせること又は更なる処理を行うことなくウェハの反りを低減する。例えば、この層は、重量の１０％〜６０％のアルミニウムを有するタンタルアルミニウム合金であってもよい。相組成（すなわち、層全体の結晶相の分布）は、この層を平面形状にするように自動的に温度変化に適応し、それによって（例えば、はんだのリフロー及び／又は回路動作における）後続の熱サイクルでのウェハの反りを低減又は解消する。いくつかの実施形態では、反りは、ＴａＡｌ層の堆積時にオーバーバランスさせないことによって低減される。
いくつかの実施形態は、応力／管理層又は上述の他の特徴を製造物に提供する。
本発明は、添付の請求項によって規定されるものを除き、特定の材料又は上述の他の特徴若しくは利点に限定されるものではない。
従来技術に係る、電気回路機構を有する構造体の側面図である。 従来技術に係る、電気回路機構を有する構造体の側面図である。 従来技術に係る、電気回路機構を有する構造体の側面図である。 従来技術に係る、電気回路機構を有する構造体の側面図である。 従来技術に係る、電気回路機構を有する構造体の側面図である。 本発明のいくつかの実施形態に係る製造工程のフローチャートである。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態で使用される反りの測定を示すための、電気回路機構を有する構造体の断面側面図である。 本発明のいくつかの実施形態で使用される反りの測定を示すための、電気回路機構を有する構造体の上面図である。 本発明のいくつかの実施形態で使用される反りの測定を示すための、電気回路機構を有する構造体の上面図である。 本発明のいくつかの実施形態で使用される反りの測定を示すための、電気回路機構を有する構造体の断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る製造工程のフローチャートである。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。 本発明のいくつかの実施形態に係る、電気回路機構を有する構造体の様々な製造段階での断面側面図である。
本項で説明される実施形態は、本発明を例示するものであるが、本発明を限定するものではない。本発明は添付の請求項によって規定される。
図６は、本発明のいくつかの実施形態に係る例示的な製造工程のフローチャートである。工程６１０では、ウェハ、例えば、１つ以上の層７２０から作製されたウェハ７１０（図７）が得られる。これは、半導体ウェハ（すなわち、単結晶シリコン又はいくつかの他の材料などの半導体基板を含むウェハ）、又は絶縁性若しくは導電性基板を有するウェハであってもよい。ウェハは、例えば、トランジスタ、抵抗、キャパシタ、相互接続線路、及び／又は他の回路素子を含む、電気回路機構（図示せず）を内蔵する。ウェハは製造の任意の段階であってもよく、後半の段階、例えば、（必ずしもそうではないが）電気回路機構の形成後であってもよい。ウェハ７１０は、ダイ１１０（図１を参照）に個片化されてもよく、又は個片化されていない状態で、最終的な製品内で使用されてもよい。図７では、ウェハは「負」の反りを有する、すなわち、ウェハの中央が縁部に対して上方向に突き出す。ただし、本明細書で使用される「負」は、参照を容易にするための相対的な用語であり、ウェハの上下が逆さまになった場合、反りは図３のように「正」になる。反りはまた、ウェハのいくつかの部分では負、他の部分では正であってもよく、かつ／又はいくつかの垂直な断面では負、他では正であってもよい（サドル形状のウェハのように）。ただし、いくつかの製造工程では、反りはウェハ全体で、全て負又は全て正になる。いくつかの製造工程では、反りは少なくともウェハの境界上の点に対して全て負又は正になる、すなわち、境界点は中心付近のウェハの点よりも全て下、又は全て上になる。本発明は、任意の特定の反りの形状に限定されるものではない。
図６の工程６２０では、少なくとも１つの領域内で又は少なくともいくつかの境界点に対してウェハの反りをオーバーバランスさせるように、応力／反り管理層８１０（図８）がウェハ上に形成される。図８の実施例では、ウェハの反りは負から正に変化する。
工程６３０では、ウェハの反りを低減又は解消するために、層８１０が改質される。層の改質は、層８１０によって導入される応力を弱化させるために実行されてもよい。
図８の実施例では、層８１０は、接着剤サブ層８１０．１及び応力／反り管理サブ層８２０．２を含む。工程６３０では、選択された位置で接着剤８１０．１が剥離される。例えば、接着剤８１０．１は、ハンドルウェハ若しくはダイシングテープへの一時的な取り付け又は他の目的のために、従来技術において使用される種類であってもよい。例示的な接着剤は、３Ｍ（登録商標）Ｃｏｒｐｏｒａｔｉｏｎから入手可能であり、かつ参照により本明細書に組み込まれているＲ．Ｗｅｂｂによる「Ｔｅｍｐｏｒａｒｙ ｂｏｎｄｉｎｇ ｅｎａｂｌｅｓ ｎｅｗ ｐｒｏｃｅｓｓｅｓ ｒｅｑｕｉｒｉｎｇ ｕｌｔｒａ−ｔｈｉｎ ｗａｆｅｒｓ」、Ｓｏｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ（２０１０年２月）で説明されている、ＬＣ−３２００、ＬＣ−４２００、ＬＣ−５２００の種類のＵＶ硬化性接着剤である。参照により本明細書に組み込まれている、「Ｐｒｏｄｕｃｔｉｏｎ Ｐｒｏｖｅｎ：Ｔｅｍｐｏｒａｒｙ ｗａｆｅｒ ｂｏｎｄｉｎｇ ｆｏｒ ａｄｖａｎｃｅｄ ＩＣ ｐａｃｋａｇｉｎｇ」（３Ｍ Ｃｏｒｐｏｒａｔｉｏｎ、２００９）も参照されたい。これらの接着剤は、紫外線（ｕｌｔｒａｖｉｏｌｅｔ、ＵＶ）光を使用して剥離され得る。層８１０．１の例示的な厚みは２０μｍ以下である。接着層８１０．１は、炭素薄層の上に重なるアクリル層を含んでもよく、炭素層はレーザー光によって剥離され得る。本発明は、特定の接着剤、寸法、又は剥離方法に限定されるものではない。
層８１０．２の材料及び製造工程の選択は、処理技術、所望される反りの低減、及び他の要因によって異なる。例えば、ウェハが高温処理を受ける場合、層８１０．２はそのような処理に耐え得るべきである。温度バジェットが使い果たされた場合、層８１０．２は低温で堆積されるべきである。接着剤８１０．１の剥離が上部から当たる光を利用する場合、層８１０．２はそのような光に対して透明又は半透明であるべきである。上記で指定された３Ｍの接着剤のため、かつ上部からの光による剥離する工程のために、層８１０．２は、任意の好適な方法、例えばＶＶＤ（Vacuum Vapor Deposition、真空蒸着）、ＣＶＤ（Chemical Vapor Deposition、化学蒸着）、場合によってはＰＥＣＶＤ（Plasma Enhanced CVD、プラズマ強化ＣＶＤ）によって、任意の好適な温度（いくつかの実施形態では２５０℃未満）で、任意の好適な厚み（例えば、２５００ｎｍ以下、場合によっては２０〜７０ｎｍ）まで堆積された、例えば、二酸化ケイ素、又は窒化ケイ素、炭化ケイ素、酸窒化ケイ素、又はこれらの組み合わせであってもよい。工程パラメータは、反りをオーバーバランスさせるための圧縮力（図４）又は引張力（図５）を提供するように制御されてもよい。例えば、２０１３年６月１３日に発行され、かつ参照により本明細書に組み込まれる、応力相殺特性を使用した不活性化層の堆積について説明した、Ｙｏｏｎらの米国付与前特許公開第２０１３／０１４７０２２ Ａ１号を参照されたい。いくつかの実施形態では、層８１０．１及び８１０．２は同じ材料（接着剤）から作製され、単一の工程内で形成される（言い方を変えれば、これらの層のうちの任意の１つが省略されてもよい）。
いくつかの実施形態では、ウェハの反りは、層８１０．２を形成する工程の前に測定され、層８１０．２の厚みは、この測定に基づき、かつテストウェハ又はシミュレーションから得られた実験結果に基づき（例えば、参照テーブルから）選択される。反りの測定は、接着剤８１０．１を形成する工程の前又は後に実行され得る。
いくつかの実施形態では、接着剤８１０．１は、ウェハの反りに対して、測定可能な影響を及ぼさない。他の実施形態では、接着剤８１０．１は、オーバーバランスさせる工程の効果を高めるために、層８１０．２と同じ種類の応力（圧縮又は引張）を発生させる。接着剤８１０．１はオーバーバランスさせる工程の効果を打ち消す場合もあり、この場合、接着剤８１０．１に打ち勝つように層８１０．２が堆積される。
図９には工程６３０（図６）が示され、この工程では、選択された位置９２０で接着剤８１０．１によって作り出された接合を弱化させるため、かつそれによってウェハの反りを低減するように、光ビーム（単数又は複数）９１０、場合によってはレーザービームが照射される。いくつかの実施形態では、剥離はレーザーによって誘起された熱に起因する。必要に応じて、光ビームは、他の位置での層８１０の剥離を防止するように集光される。図示される実施形態では、光は上部から層８１０．２を通って接着剤に到達するが、他の実施形態では、光は下部から下にある層７２０を通って接着剤に到達する。光は、接着剤８１０．１と層８１０．２との間の接合、又は接着剤８１０．１と層７２０の上部との間の接合、又はこれらの両方を弱化してもよい。位置９２０のサイズ及び配置は、事前に実験に基づき決定される。例えば、いくつかの実施形態では、ウェハの反りは、層８１０．２を形成する工程の後、かつ接着剤を剥離する工程の前に測定される。位置９２０は、反りの測定及び事前に得られた実験データに基づき（例えば、参照テーブルから）決定される。他の実施形態では、位置９２０は、剥離する工程中に実行された測定に少なくとも部分的に基づき決定されてもよい。例えば、いくつかの実施形態では、候補位置９２０が、テストウェハに対して実行された測定に基づき事前に決定される。全ての候補位置９２０のセットは、更にサブセットに分割される。工程６３０は、複数の繰り返しで実行され、各繰り返しは、位置９２０の１つのサブセットのみに光９１０を提供する。各サブセットの後に反りが測定され、所望であれば、その後、反りの測定によって決定された別のサブセット（単数又は複数）に光９１０が提供される。他の実施形態では、位置９２０は、テストウェハを使用することなく、処理されるウェハ７１０に対して実行された測定のみに基づき決定される。いくつかの実施形態では、各位置９２０のサイズ（横方向の最大寸法）は２μｍ〜３０μｍであるが、これに限定されない。単一の位置９２０での剥離は反りをわずかな値だけ変化させるため、反りは緻密に制御され得る。
いくつかの実施形態では、位置９２０は線路であり、位置９２０は、例えば、上述のＳｅｏによる米国特許出願第１２／８３９，５７３号の米国付与前公開第ＵＳ ２０１０／０２８５６５４ Ａ１号で説明されたようにウェハ７１０を分割する（及び場合によってはウェハ内の各ダイを分割する）線路である（又はこれを含む）。
工程６４０（図６）では、ウェハはダイ（例えば、個々のＩＣ １１０）に個片化される。図１０を参照されたい。工程６４０は省略されてもよい。必要に応じて、個々のダイ１１０又はウェハ７１０全体が、他の基板又は電気回路機構に接合される。図１０の実施例では、層７２０は、ウェハの下部表面上にあるコンタクトパッド９３０を含む。はんだ１３０は下部のコンタクトパッドに取り付けられるため、層８１０の妨げにならない。層７２０は、回路素子（例えば、トランジスタ、キャパシタ、及び／又は他の素子）を形成するために使用される活性領域９４０を有する、半導体基板４１０も含む。活性領域は基板の下部表面上にある。これらの詳細は限定するものではなく、活性領域９４０は基板４１０の上部表面上にあってもよく、かつ上部表面上に作製された回路素子は、導体線路（例えば、金属化されたシリコン貫通ビア）を使用してコンタクトパッド９３０に接続されてもよい。活性領域９３０は存在しなくてもよく、例えば、ウェハ７１０は、他のＩＣ間の相互接続を提供し、かつダイオード又はトランジスタを有さない受動インターポーザであってもよい。
コンタクトパッド９３０はまた、ウェハの上部で提供されてもよい。この場合、層８１０は、コンタクトパッドを露出するためにパターン形成される。パターン形成作業は、光９１０への露出前、露出中、又は露出後、かつ個片化の前又は後に実行されてもよい。
層８１０は、最終的な構造体内に残置されるか、又はウェハ若しくはＩＣを他の構造体要素に接合する工程の後に部分的若しくは完全に除去されてもよい。
いくつかの実施形態では、ウェハは、層８１０の堆積前に個片化されるか、又は層８１０の堆積後かつ（例えば、光９１０によって）部分的に剥離する工程の前に個片化される。個片化は反りに影響を及ぼす場合があるため、これは有利であり、かつ剥離する工程は各ダイ１１０に対して別個に実行されるため、剥離する工程は各ダイの反りに合わせて調節されてもよい。
反りが最初に（図３のように）正である場合、又は反りの方向がウェハ上で一様でない場合、同じ製造技術が使用されてもよい。層８１０は、少なくとも１つのウェハ領域内で反りをオーバーバランスさせる。剥離する工程は、オーバーバランスさせる工程の効果を低減するように、反りのオーバーバランスされた領域内でのみ実行されてもよい。他の領域では、反りは層８１０によって増大される場合があり、層８１０は、これらの他の領域内で（例えば、マスクされたエッチングによって）除去されてもよい。更に、又は代替として、これらの他の領域内で反りをオーバーバランスさせるように、層８１０上又はウェハの反対側に第２の応力／反り管理層（図示せず）が形成されてもよい。その後、このオーバーバランスを低減するように、第２の層が処理されてもよい。第２の層は、層８１０と同じ技術によって、又は以下で説明される他の技術によって形成及び処理されてもよい。必要に応じて、そのような技術によって他の応力／反り管理層が追加及び処理されてもよい。
いくつかの実施形態では、反りは少なくとも１０％改善され、すなわち、ウェハ７１０又はダイ１１０の最終的な反りは、最大でも、層８１０（単独又は他の応力／反り管理層との組み合わせ）が存在しない場合に得られるであろう反りの９０％である。反り値は、図１１〜１４に示す技術のうちの任意の１つによって規定されてもよい。
図１１を参照すると、反りは、ウェハ表面のうちの１つ、例えば、図１１の下部表面に沿った高さｈの最大変化量として規定されてもよい。より詳細には、ウェハが、ウェハの下部表面上の少なくとも３つの点が水平表面に接触するように、水平表面上に配置され、高さｈが垂直寸法に沿って測定される。
他の実施形態では、反りは、高さｈを図１２（上面図）の点Ａ及びＢなどのウェハ表面上の２つの点のみに対して計測することによって規定される。この実施形態では、点Ａ及びＢはウェハ上の対向する点であり、すなわち、これらはウェハの直径上に位置する。他の実施形態では、ウェハは対称ではなく、点Ａ及びＢは、ウェハが平坦な場合にそれらの間の距離が最大距離（すなわち、ウェハ表面上の任意の他の２つの点間の距離と少なくとも同じ長さ）になることを特徴とする。高さｈは、ウェハが平坦な場合にＡ及びＢを接続する直線である線１２１０に沿って測定される。反りは、最大高さ値として規定される。他の実施形態では、点Ａ及びＢの複数のペアが使用され、反りは全てのそのようなペアのうちの最大値として規定される。
同じ反りの規定がダイ（すなわち、単一のＩＣ １１０）に使用されてもよい。ダイ１１０が平坦なときに矩形である場合（図１２）、点Ａ及びＢは、２つの対角線のうちの任意の１つの上の対向する角部に位置してもよい。いくつかの実施形態では、反りは、任意に選択された対角線上の最大高さ、又は２つの対角線上の最大値である。
反りは、ウェハ又はダイ上でその符号を変化させてもよく（図１４を参照）、高さｈは常に絶対値として測定され、すなわち、負にならない。他の実施形態では、正及び負の反りに対して別個のｈ値が決定され、正の反りのみ又は負の反りのみを改善するために、応力／反り管理層（単数又は複数）が使用される。
いくつかの実施形態では、ウェハ又は少なくとも１つのダイに対する反りの改善は、少なくとも２０％、少なくとも３０％、少なくとも４０％、少なくとも５０％、少なくとも６０％、少なくとも７０％、少なくとも８０％、又は少なくとも９０％である。いくつかの実施形態では、対角線に沿って測定されるダイの反りが、４０ｍｍ以下の各辺を有する矩形のダイに対して、３００μｍ超から１００μｍ未満に変化する。
いくつかの実施形態では、工程６３０は、剥離する工程に加えて又はその代わりに、１つ以上の工程を含む。例えば、層８１０は、例えば、物理的及び／若しくは化学的エッチング並びに／又はレーザーアブレーションによって作られた凹部によって弱化され得る。例えば、いくつかの実施形態では、工程６１０は、図７に関連して上述したとおりであってもよい。その後、工程６２０では、図１５に示すように反りをオーバーバランスさせるように層８１０が堆積され、かつ工程６３０では、反りのオーバーバランスを低減するように凹部１６１０を層８１０内に形成するレーザーアブレーション（図１６）によって、層８１０が弱化される。凹部１６１０は、層８１０を貫通してもよく、又は貫通しなくてもよい。層８１０に好適な材料及び製造工程は、層８１０．２について上述したものを含むが、層８１０は透明である必要はない。いくつかの実施形態は、複合材料、高分子材料、ガラス、セラミック、及び導電性材料の分類のうちの１つ以上に含まれる１つ以上の材料を使用する。いくつかの実施形態では、そのような材料は、成形、スピンコーティング、ＰＶＤ（Physical Vapor Deposition、物理蒸着）、又は他の好適な方法によって、０．１μｍ〜２０μｍ以上の厚み（いくつかの実施形態では、好ましい厚みは５０μｍ未満である）まで堆積される。これらの実施形態のうちのいくつかでは、材料は、選択された位置の厚みの約１０％〜８５％を除去するために、リソグラフィ（場合によってはドライリソグラフィ）によってパターン形成される。各凹部１６１０のサイズ（横方向の最大寸法）は、１μｍ〜３０μｍであってもよい。凹部１６１０のサイズ及び位置は、位置９２０（図９）の場合と同じ方法で、例えば、反りの測定を使用して決定されてもよい。
いくつかの実施形態では、層８１０は相転移によって弱化される。例えば、層８１０は、好適な方法（例えば、ＰＶＤ）によって堆積され、その後（赤外光又は他の熱源を使用して）熱によって弱化された金属、場合によっては合金（例えば、タンタル又はその合金）であってもよい。
いくつかの実施形態では、層８１０は反りをオーバーバランスさせる場合もそうでない場合もあるが、依然として反りを低減する。例えば、層８１０は、任意の好適な方法、例えばＰＶＤによって、好適な厚み、例えば２μｍ以下まで堆積された、重量の１０％〜６０％のアルミニウムを有するタンタルアルミニウム合金であってもよい。この層は、ウェハの平面化を促進し、反りを低減又は場合によっては解消する。この促進力（平坦化力）は、温度が非常に高くなったとき、例えば、合金を溶融するほど高くなるときを除き、温度が変化しても存在し続ける。具体的には、平坦化力は、温度が典型的なはんだリフロー温度を超えない場合、すなわち、４００℃以下（多くのはんだに対しては２６０℃）である場合、存在し続ける。そのような平坦化力の持続性は、ウェハ内の応力を動的に調節するように動的に温度に適応する相組成によるものと考えられる。しかしながら、本発明は如何なる特定の理論にも依存しない。
上述の製造技術は、特定の要件に対して、他の技術によって適宜強化されてもよい。図１７は、例示的な製造工程のフローチャートである。工程１７１０では、回路機構がウェハ７１０内で製造される。工程１７１４では、ウェハがその最終的な厚みまで、例えば、ウェハの裏面を研磨する工程及び／又はエッチングする工程によって薄くされる。この段階では、ウェハが（例えば、図７に関連して上述されたように）反ることがある。
裏面に層８１０を形成する工程の前に、裏面が追加の層によって保護されてもよい。例えば、ウェハの裏面が非絶縁性の半導体材料（例えば、シリコン）又は導電性材料（例えば、導体線路）を含む場合、工程１７２０で、誘電体層１８１０（図１８）が裏面に形成されてもよい。いくつかの実施形態では、誘電体１８１０は、ＣＶＤ（化学蒸着）、場合によってはＰＥＣＶＤによって２００ｎｍ未満の厚みに形成されたシリコン化合物（例えば、酸化物、窒化物、又は酸窒化物）である。
必要に応じて、その後の工程１７２４で、安定化層１８２０（図１８）が、場合によっては反りをオーバーバランスさせることなく（すなわち、反りがその符号を変化させない）、ウェハの反りを低減するように形成される。例えば、安定化層は、シリコン酸化物、シリコン窒化物、金属、又はこの処理段階に好適な任意の工程によって（例えば、温度バジェットを考慮して）形成された他の層（単数又は複数）であってもよい。例えば、層８１０に関して上述したようなウェハ平坦化相転移を誘起するために、ＴａＡｌ層が堆積及び加熱されてもよい。
工程１７３０ではウェハの反りが測定され、工程１７３４では、層８１０が、反りをオーバーバランスさせるように、例えば、図８又は１５のように形成される。図１９を参照されたい。工程１７４０では、層８１０が、図９及び１６に関連して上述したように弱化される。更なる処理は、例えば、（場合によっては１つ以上の高分子層から形成された）ダイシングテープを層８１０上に取り付ける工程及びウェハを個片化する工程を含んでもよい。ダイシングテープを取り付ける工程の前に、他の保護層が形成されてもよい。
図２０〜２１は、バリア層を応力／反り管理層８１０として使用する別の実施形態を示す。これらの図は、製造工程でのウェハ７１０（例えば、インターポーザ）の垂直断面図である。ビア２０１０（単数又は複数）は、基板２０２０（例えば、単結晶シリコン、又は何らかの他の半導体、絶縁体、若しくは導電性材料）内に形成される。必要な場合（例えば、基板が絶縁性でない場合）、絶縁層２０３０がウェハ表面上に形成される。バリア層８１０は、絶縁体２０３０上に形成される。導体２０４０（例えば、金属）は、ビア２０１０内に堆積され、場合によってはビアを充填する。導体２０４０は、ダマシン相互接続、及び／又は、裏面コンタクト（裏面コンタクトは、基板２０２０及び絶縁体２０３０が下部からエッチングされたときに得られる）、及び／又は他の特徴を形成するために使用されてもよい。この段階までの使用に好適な工程は、例えば、どちらも参照により本明細書に組み込まれる、Ｓａｖａｓｔｉｏｕｋらに対して２００６年５月２３日に発行された米国特許第７，０４９，１７０号、及びＫｏｓｅｎｋｏらによって２０１２年１月３１日に出願された米国特許出願第１３／３６２，８９８号の米国付与前公開第２０１３／０１７７２８１号で説明されている。
例えば、いくつかの実施形態では、導体２０４０は、シード層上で電気メッキされた銅である（シード層は場合によっては同じく銅。別個に図示せず）。電気メッキする工程はビア２０１０を過剰に充填するため、メッキする工程の後、銅がウェハの上部上から除去されてもよい。これは、例えば、化学的機械研磨（chemical mechanical polishing、ＣＭＰ）によってなされてもよい。銅（シード層を含む）はビア２０１０の領域内に残る。ただし、従来技術の工程と異なり、ＣＭＰは、バリア層８１０を除去せず、バリア層は引き続きウェハを覆う。バリア層は、例えば、２０ｎｍ〜１００ｎｍの厚み（本発明は如何なる特定の厚みにも限定されるものではない）のタンタルであってもよい。バリア層はその後、ウェハの反りを低減するためにパターン形成される（図２１）。ウェハの上部上にあるバリア８１０の個々の部分は、電気的機能性を有さなくてもよく、反りの低減以外の機能を有さなくてもよい。
ウェハは、必要に応じて後から処理されてもよい。例えば、ウェハがインターポーザである場合、導体２０４０を接続するために、再分配層（相互接続層）がウェハの上部上に形成されてもよく、必要な場合、導体２０４０を露出して導体２０４０から裏面コンタクトを作製するために、ウェハが下部から薄くされてもよい。上述の米国特許第７，０４９，１７０号及び米国付与前公開第２０１３／０１７７２８１号を参照されたい。
本発明のいくつかの実施形態は、
電気回路機構を含む第１の構造体（例えば、層７２０、並びに場合によっては１８１０及び／又は１８２０）を得る工程であって、第１の構造体は第１の表面（例えば、図７の上部表面）及び第１の表面の反対側にある第２の表面を含み、第１及び第２の表面のうちの少なくとも１つは、反っている第１の領域を含む、工程と、
第１の領域の反りをオーバーバランスさせるために第１の表面上に第１の層（例えば、８１０）を形成する工程と、
第１の領域の反りを低減するように第１の層を処理する工程と、を含む、製造方法を提供する。
いくつかの実施形態は、
電気回路機構を含む第１の構造体（例えば、層７２０、並びに場合によっては１８１０及び／又は１８２０）を得る工程であって、第１の構造体は第１の表面及び第１の表面の反対側にある第２の表面を含み、第１及び第２の表面のうちの少なくとも１つは、反っている第１の領域を含む、工程と、
タンタルアルミニウム合金の第１の層（例えば、８１０）を第１の表面上に形成する工程であって、アルミニウムの含有率は重量の１０％〜６０％であり、反りは第１の層を形成する工程の結果として低減される、工程と、を含む、製造方法を提供する。
いくつかの実施形態では、第１の層は物理蒸着によって形成される。
いくつかの実施形態では、第１の層は２μｍ以下の厚みを有する。
いくつかの実施形態は、
電気回路機構を含む第１の部分（例えば、７２０、並びに場合によっては１８１０及び／又は１８２０）であって、第１の部分は第１の表面及び第１の表面の反対側にある第２の表面を含み、第１及び第２の表面のうちの少なくとも１つは第１の領域を含む、第１の部分と、
接着剤を含む、第１の表面上の第１の層（例えば、８１０）であって、接着剤は、接着剤が第１の領域から剥離される１つ以上の選択された位置を除き、第１の領域全体にわたって第１の層を第１の表面に接合する、第１の層と、を含む、製造物を提供する。
いくつかの実施形態は、
第１の表面、第１の表面の反対側にある第２の表面、及び第１の表面と第２の表面との間にある電気回路機構を含む第１の部分（例えば、７２０、並びに場合によっては１８１０及び／又は１８２０）であって、第１及び第２の表面のうちの１つは第１の領域を含む、第１の部分と、
第１の表面上の第１の層（例えば、８１０）であって、第１の層は以下の条件（Ａ）及び（Ｂ）：
（Ａ）第１の層は第１の表面に均一に接合されていない、
（Ｂ）第１の層は１つ以上の凹部を含む、
のうちの１つ以上を満たす、第１の層と、を含み、
第１の層が存在しない場合、第１の領域は第１の反りを有し、
第１の層が前記条件（Ａ）及び（Ｂ）のうちの１つ以上を満たさない場合、第１の領域は第１の反りと反対の符号の第２の反りを有する、製造物を提供する。
いくつかの実施形態は、
電気回路機構を含む第１の部分（例えば、７２０、並びに場合によっては１８１０及び／又は１８２０）であって、第１の部分は第１の表面及び第１の表面の反対側にある第２の表面を含み、第１及び第２の表面のうちの少なくとも１つは第１の領域を含む、第１の部分と、
第１の表面上の第１の層であって、第１の層はタンタルアルミニウム合金の層であり、アルミニウムの含有率は重量の１０％〜６０％である、第１の層と、を含む、製造物を提供する。
本発明は、添付の請求項によって規定されるものを除き、上述の特定の材料、堆積技術、反り測定技術、又は他の特徴に限定されない。他の実施形態及び変形形態は、添付の請求項によって規定されるように、本発明の範囲内である。

Claims (31)

  1. 電気回路機構を含む第１の構造体を得る工程であって、前記第１の構造体は第１の表面及び前記第１の表面の反対側にある第２の表面を含み、前記第１及び第２の表面のうちの少なくとも１つは、反っている第１の領域を含む、工程と、
    前記第１の領域の反りをオーバーバランスさせるように前記第１の表面上に第１の層を形成する工程と、
    前記第１の領域の反りを低減するように前記第１の層を処理する工程と、
    を含む、製造方法。
  2. 前記第１の層は前記第１の表面に接着接合され、
    前記第１の層を処理する工程は、１つ以上の選択された位置で前記第１の層を剥離する工程を含む、請求項１に記載の方法。
  3. 前記第１の層は、第１のサブ層及び前記第１のサブ層を前記第１の表面に接合する接着剤を含み、前記第１のサブ層は前記接着剤と異なる組成を有する、請求項２に記載の方法。
  4. 前記剥離する工程は、光及び／又は熱を使用して実行される、請求項２に記載の方法。
  5. 前記第１の層を処理する工程は、前記第１の層内で相転移を誘起するように前記第１の層の少なくとも一部を加熱する工程を含む、請求項１に記載の方法。
  6. 前記第１の層を処理する工程は、１つ以上の選択された位置で前記第１の層の１つ以上の部分を除去する工程を含む、請求項１に記載の方法。
  7. 前記第１の構造体は、前記電気回路機構への接続のための１つ以上のコンタクトパッドを含み、
    前記第１の層を処理する工程の後、前記方法は、１つ以上の第２の構造体内の１つ以上の導体線路に前記コンタクトパッドのうちの１つ以上を取り付ける工程を含む、請求項１に記載の方法。
  8. 前記第１の領域は、前記構造体の第１の側にある前記構造体の領域全体である、請求項１に記載の方法。
  9. 前記第１の構造体は、１つ以上の半導体集積回路を含み、前記第１の領域は、前記半導体集積回路のうちの１つ以上を含むか又はそれらに直接取り付けられたウェハ若しくはダイの領域である、請求項１に記載の方法。
  10. 電気回路機構を含む第１の構造体を得る工程であって、前記第１の構造体は第１の表面及び前記第１の表面の反対側にある第２の表面を含み、前記第１及び第２の表面のうちの少なくとも１つは、反っている第１の領域を含む、工程と、
    タンタルアルミニウム合金の第１の層を前記第１の表面上に形成する工程であって、前記アルミニウムの含有率は重量の１０％〜６０％であり、前記反りは前記第１の層を形成する工程の結果として低減される、工程と、
    を含む、製造方法。
  11. 前記第１の層は物理蒸着によって形成される、請求項１０に記載の方法。
  12. 前記第１の層は２μｍ以下の厚みを有する、請求項１０に記載の方法。
  13. 電気回路機構を含む第１の部分であって、前記第１の部分は第１の表面及び前記第１の表面の反対側にある第２の表面を含み、前記第１及び第２の表面のうちの少なくとも１つは第１の領域を含む、第１の部分と、
    接着剤を含む、前記第１の表面上の第１の層であって、前記接着剤は、前記接着剤が前記第１の領域から剥離される１つ以上の選択された位置を除き、前記第１の領域全体にわたって前記第１の層を前記第１の表面に接合する、第１の層と、
    を含む、製造物。
  14. 各前記位置は、前記第１の領域に接合された前記接着剤によって囲まれる、請求項１３に記載の製造物。
  15. 前記第１の層は、第１のサブ層及び前記第１のサブ層を前記第１の表面に接合する接着剤を含み、前記第１のサブ層は前記接着剤と異なる組成を有する、請求項１３に記載の製造物。
  16. 各前記位置での、前記剥離される接着剤の領域の横方向の最大寸法は３μｍ〜５μｍである、請求項１３に記載の製造物。
  17. 前記第１の部分は、１つ以上の第２の構造体内の１つ以上の導体線路に取り付けられた１つ以上のコンタクトパッドを含む、請求項１３に記載の製造物。
  18. 前記第１の領域は、前記第１の部分の第１の側にある前記構造体の領域全体である、請求項１３に記載の製造物。
  19. 前記第１の部分は、１つ以上の半導体集積回路を含み、前記第１の領域は、前記半導体集積回路のうちの１つ以上を含むか又はそれらに直接取り付けられたウェハ若しくはダイの領域である、請求項１３に記載の製造物。
  20. 第１の表面、前記第１の表面の反対側にある第２の表面、及び前記第１の表面と前記第２の表面との間にある電気回路機構を含む第１の部分であって、前記第１及び第２の表面のうちの１つは第１の領域を含む、第１の部分と、
    前記第１の表面上の第１の層であって、前記第１の層は以下の条件（Ａ）及び（Ｂ）：
    （Ａ）前記第１の層は前記第１の表面に均一に接合されていない、
    （Ｂ）前記第１の層は１つ以上の凹部を含む、
    のうちの１つ以上を満たす、第１の層と、
    を含み、
    前記第１の層が存在しない場合、前記第１の領域は第１の反りを有し、
    前記第１の層が前記条件（Ａ）及び（Ｂ）のうちの前記１つ以上を満たさない場合、前記第１の領域は前記第１の反りと反対の符号の第２の反りを有する、製造物。
  21. 前記条件（Ａ）及び（Ｂ）のうちの前記１つ以上は前記条件（Ａ）からなる、請求項２０に記載の製造物。
  22. 前記条件（Ａ）及び（Ｂ）のうちの前記１つ以上は前記条件（Ｂ）からなる、請求項２０に記載の製造物。
  23. 前記条件（Ａ）及び（Ｂ）のうちの前記１つ以上は前記条件（Ａ）及び（Ｂ）からなる、請求項２０に記載の製造物。
  24. 前記第１の部分は、１つ以上の第２の構造体内の１つ以上の導体線路に取り付けられた１つ以上のコンタクトパッドを含む、請求項２０に記載の製造物。
  25. 前記第１の領域は、前記製造物の第１の側の全てである、請求項２０に記載の製造物。
  26. 前記第１の部分は、１つ以上の半導体集積回路を含み、前記第１の領域は、前記半導体集積回路のうちの１つ以上を含むか又はそれらに直接取り付けられたウェハ若しくはダイの領域である、請求項２０に記載の製造物。
  27. 電気回路機構を含む第１の部分であって、前記第１の部分は第１の表面及び前記第１の表面の反対側にある第２の表面を含み、前記第１及び第２の表面のうちの少なくとも１つは第１の領域を含む、第１の部分と、
    前記第１の表面上の第１の層であって、前記第１の層はタンタルアルミニウム合金の層であり、前記アルミニウムの含有率は重量の１０％〜６０％である、第１の層と、
    を含む、製造物。
  28. 前記第１の層は２μｍ以下の厚みを有する、請求項２７に記載の製造物。
  29. 前記第１の部分は、１つ以上の第２の構造体内の１つ以上の導体線路に取り付けられた１つ以上のコンタクトパッドを含む、請求項２７に記載の製造物。
  30. 前記第１の領域は、前記第１の部分の第１の側にある前記構造体の領域全体である、請求項２７に記載の製造物。
  31. 前記第１の部分は、１つ以上の半導体集積回路を含み、前記第１の領域は、前記半導体集積回路のうちの１つ以上を含むか又はそれらに直接取り付けられたウェハ若しくはダイの領域である、請求項２７に記載の製造物。
JP2016536754A 2013-12-03 2014-12-02 電気回路機構を有する構造体内の反りの低減 Active JP6058868B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/095,704 US9397051B2 (en) 2013-12-03 2013-12-03 Warpage reduction in structures with electrical circuitry
US14/095,704 2013-12-03
PCT/US2014/068162 WO2015084848A2 (en) 2013-12-03 2014-12-02 Warpage reduction in structures with electrical circuitry

Publications (2)

Publication Number Publication Date
JP6058868B1 JP6058868B1 (ja) 2017-01-11
JP2017503341A true JP2017503341A (ja) 2017-01-26

Family

ID=52146735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016536754A Active JP6058868B1 (ja) 2013-12-03 2014-12-02 電気回路機構を有する構造体内の反りの低減

Country Status (6)

Country Link
US (2) US9397051B2 (ja)
JP (1) JP6058868B1 (ja)
KR (1) KR101754347B1 (ja)
CN (1) CN105849891B (ja)
TW (1) TWI575678B (ja)
WO (1) WO2015084848A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078635A (ko) * 2018-03-14 2020-07-01 레이던 컴퍼니 본딩 웨이퍼의 응력 보상 및 완화

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673161B2 (en) * 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
JP7164289B2 (ja) * 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
TWI616996B (zh) * 2016-10-21 2018-03-01 矽品精密工業股份有限公司 半導體組件的回焊方法
US10446423B2 (en) 2016-11-19 2019-10-15 Applied Materials, Inc. Next generation warpage measurement system
EP3582295B1 (en) 2017-10-25 2022-11-30 LG Energy Solution, Ltd. One-sided electrode with reduced twisting for a secondary battery, and method for producing same
KR102484394B1 (ko) 2017-12-06 2023-01-03 삼성전자주식회사 반도체 장치
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
JP2023514497A (ja) * 2020-01-30 2023-04-06 ラム リサーチ コーポレーション 局所応力調整のためのｕｖ硬化
CN111540750B (zh) * 2020-04-27 2021-07-06 长江存储科技有限责任公司 3d存储器件的制造方法
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods
KR20230137370A (ko) * 2021-01-26 2023-10-04 도쿄엘렉트론가부시키가이샤 3차원 칩렛 형성을 위한 국부화된 응력 영역
US11688642B2 (en) * 2021-01-26 2023-06-27 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
US20220336226A1 (en) * 2021-04-15 2022-10-20 Tokyo Electron Limited Method of correcting wafer bow using a direct write stress film
US20230008350A1 (en) * 2021-07-08 2023-01-12 Tokyo Electron Limited Method of adjusting wafer shape using multi-directional actuation films
US20230326767A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Wafer shape control for w2w bonding
DE102022114911A1 (de) 2022-06-14 2023-12-14 Delo Industrie Klebstoffe Gmbh & Co. Kgaa Verfahren zum Herstellen von elektronischen Baugruppen und elektronische Baugruppe auf Wafer-Ebene

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125917A (ja) * 1987-11-11 1989-05-18 Sharp Corp 化合物半導体基板
JP2000269337A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 半導体装置
US20030109082A1 (en) * 2001-12-06 2003-06-12 Koduri Sreenivasan K. Back side coating of semiconductor wafers
US20030162368A1 (en) * 2002-02-25 2003-08-28 Connell Michael E. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as a die attach adhesive
US20070161234A1 (en) * 2006-01-11 2007-07-12 Rinne Glenn A Methods of Forming Back Side Layers for Thinned Wafers and Related Structures
US20070267724A1 (en) * 2006-05-16 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer and methods of manufacturing same

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213698A (en) 1978-12-01 1980-07-22 Bell Telephone Laboratories, Incorporated Apparatus and method for holding and planarizing thin workpieces
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
WO1993026041A1 (en) 1992-06-17 1993-12-23 Harris Corporation Bonded wafer processing
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
US5885751A (en) 1996-11-08 1999-03-23 Applied Materials, Inc. Method and apparatus for depositing deep UV photoresist films
JP2000164716A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp 半導体装置及びその製造方法
US6290274B1 (en) 1999-04-09 2001-09-18 Tsk America, Inc. Vacuum system and method for securing a semiconductor wafer in a planar position
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7214548B2 (en) 2004-08-30 2007-05-08 International Business Machines Corporation Apparatus and method for flattening a warped substrate
KR100652395B1 (ko) 2005-01-12 2006-12-01 삼성전자주식회사 다이-휨이 억제된 반도체 소자 및 그 제조방법
JP4559866B2 (ja) * 2005-01-17 2010-10-13 パナソニック株式会社 半導体装置の製造方法
US7247556B2 (en) * 2005-02-28 2007-07-24 Agere Systems Inc. Control of wafer warpage during backend processing
KR100725364B1 (ko) * 2005-09-06 2007-06-07 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
EP1914792A2 (en) 2006-10-17 2008-04-23 Samsung Electronics Co., Ltd. Method of manufacturing a coil
US7675182B2 (en) * 2007-09-27 2010-03-09 Intel Corporation Die warpage control
US7618893B2 (en) * 2008-03-04 2009-11-17 Applied Materials, Inc. Methods of forming a layer for barrier applications in an interconnect structure
JP5537802B2 (ja) 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
KR20120027237A (ko) * 2009-04-16 2012-03-21 수스 마이크로텍 리소그라피 게엠바하 웨이퍼 가접합 및 분리를 위한 개선된 장치
US8445994B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Discontinuous thin semiconductor wafer surface features
JP2010278040A (ja) 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US20100314725A1 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside
US8986497B2 (en) * 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US20110221053A1 (en) 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
JP5537197B2 (ja) 2010-03-12 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102010029522B4 (de) 2010-05-31 2022-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
EP2434528A1 (en) * 2010-09-28 2012-03-28 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO An active carrier for carrying a wafer and method for release
US9171769B2 (en) * 2010-12-06 2015-10-27 Stats Chippac, Ltd. Semiconductor device and method of forming openings through encapsulant to reduce warpage and stress on semiconductor package
TWI486259B (zh) * 2010-12-27 2015-06-01 Au Optronics Corp 可撓式基板結構及其製作方法
US8728831B2 (en) 2010-12-30 2014-05-20 Stmicroelectronics Pte. Ltd. Reconstituted wafer warpage adjustment
JP5642628B2 (ja) 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
CN102203927B (zh) 2011-06-22 2013-04-24 华为终端有限公司 一种器件塑封的方法及其封装结构
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
US8932901B2 (en) * 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
KR20130063564A (ko) 2011-12-07 2013-06-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI437672B (zh) 2011-12-16 2014-05-11 利用氣體充壓以抑制載板翹曲的載板固定方法
US8757897B2 (en) 2012-01-10 2014-06-24 Invensas Corporation Optical interposer
US8691706B2 (en) 2012-01-12 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing substrate warpage in semiconductor processing
US8900969B2 (en) * 2012-01-27 2014-12-02 Skyworks Solutions, Inc. Methods of stress balancing in gallium arsenide wafer processing
US8642445B2 (en) 2012-03-29 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage
US8870051B2 (en) 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly
KR101958831B1 (ko) * 2012-06-08 2019-07-02 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
TWI520215B (zh) * 2012-09-19 2016-02-01 友達光電股份有限公司 元件基板及其製造方法
US20140124900A1 (en) * 2012-11-02 2014-05-08 Texas Instruments Incorporated Through-silicon via (tsv) die and method to control warpage
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US9586291B2 (en) * 2012-11-28 2017-03-07 Globalfoundries Inc Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
US9184041B2 (en) * 2013-06-25 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate warp
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125917A (ja) * 1987-11-11 1989-05-18 Sharp Corp 化合物半導体基板
JP2000269337A (ja) * 1999-03-19 2000-09-29 Toshiba Corp 半導体装置
US20030109082A1 (en) * 2001-12-06 2003-06-12 Koduri Sreenivasan K. Back side coating of semiconductor wafers
US20030162368A1 (en) * 2002-02-25 2003-08-28 Connell Michael E. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as a die attach adhesive
US20070161234A1 (en) * 2006-01-11 2007-07-12 Rinne Glenn A Methods of Forming Back Side Layers for Thinned Wafers and Related Structures
US20070267724A1 (en) * 2006-05-16 2007-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer and methods of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200078635A (ko) * 2018-03-14 2020-07-01 레이던 컴퍼니 본딩 웨이퍼의 응력 보상 및 완화
KR102515211B1 (ko) 2018-03-14 2023-03-29 레이던 컴퍼니 본딩 웨이퍼의 응력 보상 및 완화

Also Published As

Publication number Publication date
US20160293556A1 (en) 2016-10-06
JP6058868B1 (ja) 2017-01-11
CN105849891A (zh) 2016-08-10
WO2015084848A3 (en) 2015-10-15
WO2015084848A2 (en) 2015-06-11
US20150155241A1 (en) 2015-06-04
US9397051B2 (en) 2016-07-19
TWI575678B (zh) 2017-03-21
TW201526177A (zh) 2015-07-01
KR20160085367A (ko) 2016-07-15
KR101754347B1 (ko) 2017-07-06
CN105849891B (zh) 2018-04-13
US9853000B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
JP6058868B1 (ja) 電気回路機構を有する構造体内の反りの低減
CN112534574B (zh) Tsv之上的大金属焊盘
US11658173B2 (en) Stacked dies and methods for forming bonded structures
US20230187264A1 (en) Methods for bonding semiconductor elements
US20230215836A1 (en) Direct bonding on package substrates
TWI701773B (zh) 晶片封裝結構及其製造方法
CN105489512B (zh) 临时半导体结构键合方法和相关的键合半导体结构
CN101232026A (zh) 半导体衬底、制备技术及在先进三维电子封装中的应用
JP7433318B2 (ja) パッケージング基板及びこれを含む半導体装置
KR102358295B1 (ko) 정전 척 및 기판 고정 장치
US20240105674A1 (en) Bonded structure and method of forming same
US20150069586A1 (en) Semiconductor device and method of manufacturing the same
CN109346419B (zh) 半导体器件及其制造方法
TW201110299A (en) Multilayer semiconductor device and method for manufacturing multilayer semiconductor device
TWI854981B (zh) 直通矽穿孔上方的大型金屬襯墊
TWI804056B (zh) 具有通孔開口的半導體結構及其製造方法
US20240186268A1 (en) Directly bonded structure with frame structure
US20170170099A1 (en) Interposer structure and manufacturing method thereof
CN105448643B (zh) 晶圆的处理方法
WO2024010694A1 (en) Vias including an unsymmetric tapered through-hole, devices including the vias, and methods for fabricating the vias
WO2024145034A1 (en) Directly bonded metal structures having aluminum features and methods of preparing same
TWI588882B (zh) 薄化積體電路裝置與其製作流程

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161207

R150 Certificate of patent or registration of utility model

Ref document number: 6058868

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250