TW201526177A - 電路結構翹曲減小的方法 - Google Patents

電路結構翹曲減小的方法 Download PDF

Info

Publication number
TW201526177A
TW201526177A TW103141936A TW103141936A TW201526177A TW 201526177 A TW201526177 A TW 201526177A TW 103141936 A TW103141936 A TW 103141936A TW 103141936 A TW103141936 A TW 103141936A TW 201526177 A TW201526177 A TW 201526177A
Authority
TW
Taiwan
Prior art keywords
layer
region
article
wafer
warpage
Prior art date
Application number
TW103141936A
Other languages
English (en)
Other versions
TWI575678B (zh
Inventor
Charles Woychik
Cyprian Emeka Uzoh
Andrew Cao
Arkalgud Sitaram
Original Assignee
Invensas Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas Corp filed Critical Invensas Corp
Publication of TW201526177A publication Critical patent/TW201526177A/zh
Application granted granted Critical
Publication of TWI575678B publication Critical patent/TWI575678B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

為了減小晶圓的至少一區域中的翹曲，形成應力/翹曲處理層(810)，來過度平衡與改變現存的翹曲的方向。例如，如果該區域的中間相對該區域的邊界鼓脹起來，該區域的中間會變成向下鼓脹，或者反之亦然。然後，對應力/翹曲處理層進行處理，以減小過度平衡。例如，應力/處理層可在選定的位置處從晶圓去除接合，或者可形成凹部在該層中，或者可在該層中引致相變。在其他實施例中，此層為可能會或可能不會過度平衡該翹曲的鉭鋁；相信此層可以減小翹曲，因為結晶-相態相關的應力，該應力相對於溫度的變化而動態地調整，以減小翹曲(可以透過熱循環而保持晶圓平坦)。也提供其他特徵。

Description

電路結構翹曲減小的方法
本發明係關於電子電路，且更具體地，係關於電路結構翹曲減小的方法。範例性的結構包含半導體積體電路。
第1圖為一結構的側視圖，該結構之一或更多個半導體積體電路(IC)110利用焊料130接合至基板120。基板120可為另一個IC，或者為封裝基板，例如中介層，或者為接線板；基板120包含導線來連接IC 110至彼此或其它電路。另外，更包含其他的元件，例如散熱器160。理論上，第1圖之IC 110與基板120為平坦的，但實際上它們可能是翹曲的(第2與3圖)。翹曲的原因各不相同。例如，在第4圖中，IC 110包含半導體基板410與上覆層420(例如，金屬)，上覆層420以高溫沉積，且然後冷卻。在冷卻時，層420收縮得比基板410多(因為層420具有較高的熱膨脹係數(CTE))，所以該結構在頂部收縮得比底部多(因為頂部上的壓縮應力)。如果基板410收縮得比層420多(頂部上的張力應力)，翹曲也可能如同第5圖。翹曲也可能是由於在沉積之後固化聚合體層的收縮所導致。此外，翹曲可能相關於 非均勻加熱與冷卻速率、材料的選擇、製造參數，例如壓力、組成、周遭環境等、電路設計與結構特徵，例如結構元件的特定放置以及其附接與互連。
翹曲會損壞結構元件，如同第2與3圖所示。例如，在第2圖中，IC 110的中間的焊料連接離基板120的距離比邊緣處的焊料連接離基板120的距離更遠。因此，中間的焊料連接會出現裂紋或斷裂，妨礙電性功能。對於第3圖中的邊緣連接也是同樣的情況。注意，焊料連接應該要小，以減小結構的橫向尺寸，但是如果焊料連接必須適應於翹曲，則焊料連接無法做得小。因此，翹曲減小是非常需要的。
翹曲可藉由形成額外的層在IC中，來平衡其它層造成的翹曲應力而減小。例如，2007年1月30日發給Connell等人的美國專利第7,169,685號敘述在晶圓的背側形成「應力平衡層」，以平衡前側上所形成的層所導致的應力。另一範例為Seo所申請的美國專利申請案第12/839,573號的美國早期公開號第2010/0285654 A1號，其敘述在形成於基板之上的層中形成應力減輕圖案。
此章節總結本發明的一些特徵。其它特徵會在後續章節中敘述。本發明由所附的申請專利範圍來界定，申請專利範圍以引用之方式併入此章節。
本發明的一些製造方法藉由先過度平衡該翹曲(亦即，反轉翹曲的方向)來達成翹曲減小。例如，如果該翹曲如同第2圖，則翹曲方向 係改變為如同第3圖。具體地，形成一層來過度平衡該翹曲，且處理該層來減小翹曲。在一些實施例中，過度平衡可增加此層所提供之翹曲修改的範圍。以下，此層係稱為「壓力/翹曲處理層」，即使此層可(或可不)用於翹曲減小之外的目的。
在一些實施例中，過度平衡的翹曲係如此減小：藉由形成凹部於應力/翹曲處理層中，來減小該層引致的應力。替代地或額外地，該層可在選定的位置處從其餘的結構去除接合。(去除接合包含弱化或斷裂分子鍵。)在其他實施例中，該層可受到加熱，以引致該層中的相變。
在一些實施例中，該層減小晶圓翹曲，即使沒有過度平衡或進一步的處理，因為該層的結晶結構，且具體地，結晶相變可相對於溫度動態地調整。例如，該層可為鉭鋁合金，具有10%至60%的重量百分比的鋁。相組成(亦即，通過該層的結晶相的分布)可相對於溫度改變而自動調整，以促使該層變成平坦的幾何形狀，減小或消除隨後的熱循環中(例如，在回焊中及/或在電路操作中)的晶圓翹曲。在一些實施例中，翹曲係藉由在TaAl層的沉積中不要過度平衡而減小。
一些實施例提供製品，該等製品具有應力/處理層或上述的其他特徵。
本發明不限於上述的特定材料或其他特徵或優點，除了所附申請專利範圍所界定的之外。
110‧‧‧積體電路(IC)
120‧‧‧基板
130‧‧‧焊料
160‧‧‧散熱器
410‧‧‧半導體基板
420‧‧‧上覆層
610、620、630、640‧‧‧步驟
710‧‧‧晶圓
720‧‧‧層
810‧‧‧應力/翹曲處理層
810.1‧‧‧黏著劑子層
820.2‧‧‧應力/翹曲處理子層
910‧‧‧光束
920‧‧‧位置
930‧‧‧接觸墊
940‧‧‧主動區
1210‧‧‧線
1610‧‧‧凹部
1710、1714、1720、1724、1730、1734、1740、1750‧‧‧步驟
1810‧‧‧介電質層
1820‧‧‧穩定層
2010‧‧‧通孔
2020‧‧‧基板
2030‧‧‧絕緣層
2040‧‧‧導體
第1、2、3、4、5圖為先前技術之電子電路的結構的側視圖；第6圖為本案較佳實施例之製造處理的流程圖；第7、8、9、10圖為本案較佳實施例之不同製造階段時，具有電子電路的結構的橫剖面側視圖；第11圖為本案較佳實施例之電子電路結構的橫剖面側視圖，用於翹曲測量；第12與13圖為本案較佳實施例之電子電路的結構的頂視圖，用於翹曲測量；第14圖為本案較佳實施例之電子電路的結構的橫剖面側視圖，用於翹曲測量；第15、16圖為本案較佳實施例之不同製造階段時，具有電子電路的結構的橫剖面側視圖；第17圖為本案較佳實施例之製造處理的流程圖；第18、19、20、21圖為本案較佳實施例之不同製造階段時，具有電子電路的結構的橫剖面側視圖。
本章節中敘述的實施例不限制本發明。本發明由所附的申請專利範圍所界定。
第6圖為本案較佳實施例之製造處理的流程圖。在步驟610，取得晶圓，例如一或更多個層720所製成的晶圓710(第7圖)。此可為半導體晶圓(亦即，包含例如單晶矽或一些其它材料的半導體基板之晶圓)，或 具有絕緣或導電基板的晶圓。晶圓內之電子電路(未圖示)包含：電晶體、電阻器、電容器、互連線、及/或其它電路元件。晶圓可處於製造的任何階段，可能(但是不必然)在後期階段，例如形成電子電路之後。晶圓710可稍後單分成晶粒110(如同第1圖)，或者可使用在非單分狀態中的最終產品中。在第7圖中，晶圓具有「反向」翹曲，亦即，晶圓的中間相對於邊緣向上突伸。然而，「反向」為本文所使用的相對用語，為了便於參考：如果晶圓上下翻轉，該翹曲將為「正向」，如同第3圖所示。翹曲也可在晶圓的一些部分中為反向，且在其他部分中為正向，及/或在一些垂直橫剖面中為反向，且在其他部分中為正向(如同鞍形的晶圓中)。然而，在一些製造處理中，在整個晶圓中該翹曲全部都為反向或全部都為正向。在一些製造處理中，該翹曲至少相對於晶圓邊界上的點來說全部都為反向或正向，亦即，邊界點係全部低於或高於在中心附近的晶圓點。本發明不限於任何特定的幾何形狀的翹曲。
在第6圖的步驟620，應力/翹曲處理層810(第8圖)係形成在晶圓的頂部上，以至少在一區域中或相對於至少一些邊界點來過度平衡(Over-balance)晶圓翹曲。在第8圖的範例中，晶圓翹曲從反向變成正向。
在步驟630，修改層810，以減小或消除晶圓翹曲。該層修改可執行來弱化由層810所引致的應力。
在第8圖的範例中，層810包含黏著劑子層810.1與應力/翹曲處理子層820.2。在步驟630，黏著劑810.1將在選定的位置處去除接合。例如，黏著劑810.1可為先前技術中用於暫時附接至操作晶圓或至切割膠帶或用於其他目的之類型。範例的黏著劑為可從3MTM公司取得的類型LC- 3200、LC-4200、LC-5200的UV可固化黏著劑，並且敘述於固態技術(Solid State Technology)(2010年2月)中R.Webb所寫之「Temporary bonding enables new processes requiring ultra-thin wafers」，在此以引用之方式將其併入本文。也請參閱「Production Proven：Temporary wafer bonding for advanced IC packaging」(3MTM公司，2009年)，在此以引用之方式將其併入本文。這些黏著劑可用紫外(UV)光去除接合。層810.1的範例厚度為20μm或更小。黏著劑層810.1可包含覆蓋薄碳層的丙烯酸類層；該碳層可藉由雷射光去除接合。本發明並不限於特定的黏著劑、尺寸、或去除接合的方法。
用於層810.2的材料與製造處理的選擇，係取決於處理技術、翹曲大小、以及其他因素。例如，如果晶圓將受到高溫處理，則層810.2應該能夠承受此種處理。如果溫度預算已經用完，則層810.2應該在低溫時沉積。如果黏著劑810.1的去除接合將利用到頂部照射的光，則層810.2應該對於此種光為透明或半透明的。針對上面指定的3MTM黏著劑且針對藉由來自頂部的光來去除接合，層810.2可為例如二氧化矽、或氮化矽、碳化矽、氮氧化矽、或其組合，由任何適當的方法沉積，例如藉由真空蒸鍍(VVD,Vacuum Vapor Deposition)、化學氣相沉積(CVD)、可能的電漿增強式CVD(PECVD,Plasma Enhanced CVD)；以任何合適的溫度(在一些實施例中低於250℃)；達到任何合適的厚度(例如，2500nm或以下，可能為20至70nm)。該處理參數可受控制，以提供壓縮(第4圖)或拉伸(第5圖)力來過度平衡該翹曲。參見例如Yoon等人的美國早期公開專利案第2013/0147022 A1號，其公開於2013年6月13日並且在此以引用之方式併入本文，其敘述被動層的沉積，具有抵消應力的特性。在一些實施例中，層810.1 與810.2由相同的材料(黏著劑)製成並且形成於單一處理中(換句話說，這些層的任一者可省略)。
在一些實施例中，晶圓翹曲係在形成層810.2之前測量，且根據該測量與從測試晶圓或從模擬取得的實驗結果來選擇層810.2的厚度(例如，從查找表)。可在形成黏著劑810.1之前或之後，執行翹曲測量。
在一些實施例中，黏著劑810.1不會影響到晶圓翹曲的測量。在其他實施例中，黏著劑810.1與層810.2的應力類型相同(壓縮或拉伸)，以增加過度平衡的作用。黏著劑810.1也可抵消過度平衡的作用，且在此情況下，沉積該層810.2來覆蓋黏著劑810.1。
步驟630(第6圖)，參見第9圖：發射光束910(可能為雷射光束)，以弱化在選定的位置920處由黏著劑810.1產生的接合，且因此減小晶圓翹曲。在一些實施例中，去除接合係由於雷射所引致的熱。如果需要的話，聚焦光束，以防止層810在其他位置處去除接合。在所示的實施例中，光束從頂部到達黏著劑(通過層810.2)，但在其它實施例中，光束從底部到達黏著劑(通過下面的層720)。光束可弱化黏著劑810.1與層810.2之間的接合，或黏著劑810.1與層720的頂部之間的接合，或兩者。位置920的大小與位置為預先由實驗決定。例如，在一些實施例中，在形成層810.2之後且在去除接合黏著劑之前，測量晶圓翹曲；位置920係根據該翹曲測量與預先取得的實驗數據來決定(例如，從查找表)。在其他實施例中，位置920部分至少可根據在去除接合處理期間所執行的測量來決定。例如，在一些實施例中，候選的位置920係根據測試晶圓上執行的測量而預先決定。該組的所有候選的位置920係細分成子集。步驟630以多次重複來執行，其中每次重 複提供光束910至剛好一個子集的位置920。在每一子集之後測量翹曲，如果需要的話，則提供光束910於另一子集或多個子集處，如同翹曲測量所決定的。在其他實施例中，位置920係根據要處理的晶圓710上執行的測量而完全決定，而不需要借助於測試晶圓。在一些實施例中，每一位置920的尺寸(最大橫向尺寸)為2μm至30μm，但不限定。如果在單一位置920處的去除接合僅改變該翹曲小的值，則翹曲可緊密地受控制。
在一些實施例中，位置920為線；位置920係(或包含)分隔晶圓710(以及可能分隔晶圓中的每一晶粒)的線，如Seo申請的美國專利申請案第12/839,573號的美國早期公開號第2010/0285654 A1號所述。
在步驟640(參見第6圖)，將晶圓單分成晶粒(例如，個別的IC 110)。參見第10圖。步驟640可省略。個別的晶粒110或整個晶圓710接合至其它基板或電子電路。在第10圖的範例中，層720包含接觸墊930，在晶圓的底表面處。焊料130係附接至底部接觸墊，且因此不會干擾層810。層720也包含半導體基板410，半導體基板410具有主動區940係用於形成電路元件(例如，電晶體、電容器、及/或其他元件)。主動區係在該基板的底表面處。這些細節並非限制--主動區940可在該基板410的頂表面處，且頂表面處所製做的電路元件可連接至接觸墊930與導線(例如，金屬化的直通矽穿孔)。主動區930可不存在，例如，晶圓710可為被動中介層，提供其它IC之間的互連並且不具有二極體或電晶體。
接觸墊930也可位於晶圓頂部。在此情況下，層810可利用圖案化，曝露出接觸墊。圖案化操作可在曝露至光束910之前、之間或之後，且在單分之前或之後來執行。
層810可留在最終結構中的原處，或在接合晶圓或IC至其他結構元件之後部分或完全移除。
在一些實施例中，在層810的沉積之前，或在層810的沉積之後，但是在部分的去除接合之前(例如，藉由光910)，將晶圓單分。這是有利的，因為單分會影響翹曲，且因為去除接合係分別在每一晶粒110上執行，去除接合可調整每一晶粒的翹曲。
如果翹曲最初是正向(如同第3圖)，或者如果翹曲方向橫越晶圓而改變，可使用相同的製造技術。層810過度平衡至少一晶圓區域中的翹曲。去除接合可只在翹曲被過度平衡的那些區域中執行，以減小過度平衡的作用。在其他區域中，翹曲可藉由層810來增強，且層810在這些其他區域中被移除(例如，藉由遮罩蝕刻)。另外，或者替代的，第二應力/翹曲處理層(未圖示)可形成於層810之上或晶圓的相對側上，以過度平衡這些其他區域中的翹曲。第二層可之後受到處理，以減小這種過度平衡。第二層可藉由相同於層810的技術或藉由下述的其它技術來形成與處理。可增加其它的應力/翹曲處理層，且由此種技術進行處理，如同所需的。
在一些實施例中，翹曲係改善至少10%，亦即，晶圓710或晶粒110的最終翹曲為缺少層810(單獨或結合於其它的應力/翹曲處理層)所會取得的翹曲的至多90%。翹曲值可由第11-14圖中例示的任一種技術來界定。
參見第11圖，翹曲可界定為沿著一個晶圓表面(例如，第11圖的底表面)的高度h的最大變化。更具體地，晶圓放置在水平表面上，使得晶圓的底表面上的至少三個點接觸於水平表面，且高度h係沿著垂直維度 來測量。
在其他實施例中，翹曲係界定為：僅相對於晶圓表面上的兩個點來測量高度h，例如第12圖的點A與B(頂視圖)。在此實施例中，點A與B為晶圓上的相對點，亦即，它們位於晶圓直徑上。在其它實施例中，晶圓為不對稱的，且點A與B係使得它們之間的距離為最大距離(亦即，至少如同晶圓表面上的任何其他兩個點之間的距離一樣大)，如果晶圓為平坦的話。高度h係沿著線1210測量，線1210為連接A與B的一條直線，如果晶圓為平坦的話。翹曲係界定為最大高度值。在其他實施例中，使用多對的點A與B，且翹曲係界定為所有此種配對的最大值。
相同的翹曲定義可用於晶粒(亦即，單個IC 110)。如果晶粒110為矩形(當平坦時(第12圖))，點A與B可在兩條對角線的任一條上的相對角落處。在一些實施例中，翹曲為任意選擇的對角線上的最大高度，或兩條對角線之上的最大高度。
翹曲可能會在晶圓或晶粒之上改變其正反向(參見第14圖)，且高度h總是測量為絕對值，亦即，h只代表翹曲的程度，但不代表正向或反向。在其他實施例中，針對正與反翹曲來決定個別的h值，且應力/翹曲處理層(或多個應力/翹曲處理層)係用於僅改善正向或反向翹曲。
在一些實施例中，晶圓或至少一晶粒的翹曲改善為至少20%、或至少30%、或至少40%、或至少50%、或至少60%、或至少70%、或至少80%、或至少90%。在一些實施例中，針對具有每一側為40mm或更小的矩形晶粒，沿著對角線測量的晶粒的翹曲係從高於300μm改變至低於100μm。
在一些實施例中，除了或取代去除接合，步驟630包含一或更多個處理。例如，層810可藉由凹部來弱化，例如，藉由物理及/或化學蝕刻及/或雷射燒蝕所製成的凹部。例如，在一些實施例中，步驟610可如第7圖所述。然後，在步驟620，層810係沉積來過度平衡該翹曲，如第15圖所示，且層810在步驟630中，可藉由雷射燒蝕(第16圖)來弱化，雷射燒蝕可形成凹部1610在層810中，以減小翹曲的過度平衡。凹部1610可通過或不通過層810。層810的合適材料與製造處理包含上述用於層810.2的那些，但是層810不需要透明。一些實施例使用的一或更多種材料係在下面的一或更多種類別中：複合材料、聚合體材料、玻璃、陶瓷、導電材料。在一些實施例中，此種材料藉由模製、或旋塗、或PVD(物理氣相沉積)、或其他合適的方法沉積至0.1μm至20μm或更大的厚度(在一些實施例中，較佳的厚度為低於50μm)。在這些實施例的一些中，材料藉由光微影術(可能為乾式光微影術)來圖案化，以在選定的位置處移除大約10%至85%的厚度；每一凹部1610可為1μm至30μm的尺寸(最大橫向尺寸)。凹部1610的位置與尺寸可用於位置920(第9圖)的相同方式來決定，例如使用翹曲測量。
在一些實施例中，層810可變相弱化。例如，層810可為金屬，可能為合金(例如，鉭或其合金)，藉由合適的方法來沉積(例如，PVD)，且然後藉由加熱(使用紅外光或其他加熱源)來弱化。
在一些實施例中，層810可或可不過度平衡該翹曲，但是仍然減小翹曲。例如，層810可為鉭鋁合金，具有10%至60%的重量百分比的鋁，藉由任何合適的方法沉積(例如，PVD)至合適的厚度，例如2μm或以下。此層推促晶圓至平坦狀態，減小或可能消除翹曲。此推促力(平坦 力)在整個溫度變化時維持在定位，除了當溫度變得非常高時，例如熔化合金。具體地，如果溫度不超過一般的焊料回流溫度(亦即，400℃或以下(針對許多焊料為260℃))，該平坦力可維持在定位。相信，平坦力的此種持續性係由於相組成(phase composition)，相組成係相對於溫度動態地調整，以動態地調整晶圓中的應力。但是，本發明不依賴於任何特定的理論。
以上討論的製造技術可利用其它技術來增強，以適合於特定的要求。第17圖之範例為製造處理的流程圖。在步驟1710，電路製造在晶圓710中。在步驟1714，將晶圓薄化至其最終厚度，例如藉由研磨及/或蝕刻晶圓背側。在此階段中，晶圓可能翹曲(例如，上面相關於第7圖所述的)。
在形成層810於背側之前，可利用附加層來保護背側。例如，如果晶圓背側包含非絕緣的半導體材料(例如，矽)或導電材料(例如，導線)，則在步驟1720，介電質層1810(第18圖)可形成於背側上。在一些實施例中，介電質1810為矽化合物(例如，氧化物或氮化物或氮氧化物)，藉由CVD(化學氣相沉積)形成(可能藉由PECVD)至小於200nm的厚度。
選擇性地，然後，在步驟1724形成穩定層1820(第18圖)，以減小晶圓的翹曲，可能並未過度平衡該翹曲(亦即，該翹曲不改變其正負號)。例如，該穩定層可為氧化矽、或氮化矽、或金屬、或由適於此處理階段(例如，考量到溫度預算)的任何技術所形成的其它層(或多個其它層)。例如，可沉積TaAl層並且加熱，以引致晶圓平坦相變，如同上面針對層810所述的。
在步驟1730，測量晶圓翹曲，且在步驟1734，形成層810(如同第8或15圖)，例如，以過度平衡該翹曲。參見第19圖。在步驟1740，如 同上面相關於第9與16圖所述的，將層810弱化。進一步的處理可包含例如：附接切割膠帶(可能由一或更多個聚合體層形成)於層810之上，且單分該晶圓。其他的保護層可在附接該切割膠帶之前形成。
第20-21圖為另一實施例，其使用阻障層作為應力/翹曲處理層810。這些圖式為製造處理中的晶圓710(例如，中介層)的垂直橫剖面。通孔(或多個通孔)2010形成在基板2020(例如、單晶矽或一些其它半導體、或絕緣體、或導體材料)中。如果需要的話(例如，如果基板並非絕緣的)，可形成絕緣層2030在晶圓表面上。阻障層810形成在絕緣層2030上。導體2040(例如金屬)沉積在通孔2010中，可能用以填充通孔。導體2040可用來形成紋狀互連，及/或背側接點(當從底部蝕刻基板2020與絕緣體2030時，取得背側接點)，及/或其它特徵。至這個階段所適合使用的處理係敘述於例如：2006年5月23日頒發給Savastiouk等人的美國專利第7,049,170號；以及2012年1月31日由Kosenko等人申請之美國專利申請案第13/362,898號的美國早期公開第2013/0177281號中，兩者皆以引用之方式併入本文。
例如，在一些實施例中，導體2040為電鍍在種子層(也可能是銅，未單獨示出)上的銅。電鍍處理可過量填充通孔2010，所以在電鍍之後，銅可從晶圓的頂部之上移除。這可例如藉由化學機械研磨(CMP)來進行。銅(包含種子層)保留在通孔2010的區域中。然而，不像先前技術的處理，CMP不會移除阻障層810，阻障層810繼續覆蓋晶圓。阻障層可例如為20nm至100nm的厚度的鉭(本發明不限於任何特定的厚度)。然後將阻障層圖案化(第21圖)，以減小晶圓翹曲。晶圓的頂部上的阻障層810的個別部分可不具有電性功能，或不具有減小翹曲以外的其他功能。
事後晶圓可根據需要進行處理。例如，如果晶圓為中介層，則再分佈層(互連層)可形成在晶圓的頂部上，以連接導體2040；如果需要的話，晶圓可從底部薄化，以曝露導體2040，產生來自導體2040的背側接點等。參見美國專利第7,049,170號與美國早期公開第2013/0177281號。
本發明的一些實施例提供一種製造方法，包含：取得包含電子電路的第一結構(例如層720，可能具有1810及/或1820)，第一結構包含第一表面(例如，第7圖的頂表面)與對立於第一表面的第二表面，第一與第二表面的至少一者包含翹曲的一第一區域；形成第一層(例如，810)於第一表面上，以過度平衡第一區域的翹曲；及處理第一層，以減小第一區域的翹曲。
一些實施例提供一種製造方法，包含：取得包含電子電路的第一結構(例如層720，可能具有1810及/或1820)，第一結構包含第一表面與對立於第一表面的第二表面，第一與第二表面的至少一者包含翹曲的第一區域；形成第一層(例如，810)的鉭鋁合金於第一表面上，鋁含量為10%至60%的重量百分比，由於形成該第一層而減小該翹曲。
在一些實施例中，該第一層係藉由物理氣相沉積而形成。
在一些實施例中，該第一層具有厚度為2μm或更小。
一些實施例提供一種製品，包含：包含電子電路的一第一部分(例如720，可能具有1810及/或1820)，第一部分包含第一表面與對立於第一表面的第二表面，第一與第 二表面的至少一者包含第一區域；及在第一表面上的第一層(例如，810)，該第一層包含黏著劑，除了在一或更多個選定的位置處該黏著劑係從該第一區域去除接合之外，該黏著劑在整個該第一區域之上接合該第一層至該第一表面。
一些實施例提供一種製品，包含：一第一部分(例如720，可能具有1810及/或1820)，該第一部分包含第一表面、對立於第一表面的第二表面、以及第一與第二表面之間的電子電路，其中第一與第二表面的一者包含第一區域；在第一表面上的第一層(例如，810)，該第一層滿足下面的情況(A)與(B)的一或更多者：(A)該第一層並非均勻地接合至該第一表面；(B)該第一層包含一或更多個凹部；其中，如果該第一層不存在，則該第一區域將具有一第一翹曲；其中，如果該第一層不滿足該等情況(A)與(B)的一或更多者，則該第一區域將具有一第二翹曲，該第二翹曲具有與該第一翹曲相反的一正負號。
一些實施例提供一種製品，包含：包含電子電路的一第一部分(例如720，可能具有1810及/或1820)，該第一部分包含一第一表面與對立於該第一表面的一第二表面，該第一與第二表面的至少一者包含一第一區域；及在該第一表面上的一第一層，該第一層為一層鉭鋁合金，該 鋁含量為10%至60%的重量百分比。
本發明不限於上述特定的材料、沉積技術、翹曲測量技術、或其它特徵，除了所附申請專利範圍所界定的之外。其它實施例與變化都在本發明的範圍內，如所附申請專利範圍所界定者。
610‧‧‧步驟
620‧‧‧步驟
630‧‧‧步驟
640‧‧‧步驟

Claims (31)

  1. 一種製造方法，包含：取得包含電子電路的一第一結構，該第一結構包含一第一表面與對立於該第一表面的一第二表面，至少一該第一與第二表面包含翹曲的一第一區域；形成一第一層於該第一表面上，以過度平衡該第一區域的一翹曲；及處理該第一層，以減小該第一區域的翹曲。
  2. 如申請專利範圍第1項之方法，其中：該第一層係黏著接合至該第一表面；及處理該第一層包含：在一或更多個選定的位置解除接合該第一層。
  3. 如申請專利範圍第2項之方法，其中該第一層包含一第一子層與一黏著劑，該黏著劑接合該第一子層至該第一表面，相較於該黏著劑，該第一子層具有一不同成分(Composition)。
  4. 如申請專利範圍第2項之方法，其中該去除接合係使用光及/或熱來執行。
  5. 如申請專利範圍第1項之方法，其中處理該第一層包含：加熱至少一部分之該第一層，以造成該第一層中的一相變(Phase Change)。
  6. 如申請專利範圍第1項之方法，其中處理該第一層包含：移除在一或更多 個選定位置之該第一層的一或更多個部分。
  7. 如申請專利範圍第1項之方法，其中該第一結構包含一或更多個接觸墊，用於連接至該電子電路；及在處理該第一層之後，該方法包含附接該一或更多個接觸墊至一或更多個第二結構中的一或更多條導線。
  8. 如申請專利範圍第1項之方法，其中該第一區域為該結構之一第一側上之該結構之一整個區域。
  9. 如申請專利範圍第1項之方法，其中該第一結構包含一或更多個半導體積體電路，且該第一區域為一晶粒或一晶圓的一區域，該晶粒或該晶圓的該區域包含，或者直接附接至該一或更多個半導體積體電路。
  10. 一種製造方法，包含：取得包含電子電路的一第一結構，該第一結構包含一第一表面及對立於該第一表面的一第二表面，至少一該第一與該第二表面包含翹曲的一第一區域；形成一第一層的鉭鋁合金於該第一表面上，鋁含量為10%至60%的比重，由於形成該第一層而減小該翹曲。
  11. 如申請專利範圍第10項之方法，其中該第一層係藉由物理氣相沉積 (Physical Vapor Deposition)而形成。
  12. 如申請專利範圍第10項之方法，其中該第一層具有2μm或更小的一厚度。
  13. 一種製品，包含：一第一部份，其包含電子電路；該第一部分包含，一第一表面及對立於該第一表面的一第二表面，至少一該第一與該第二表面包含一第一區域；及一第一層，位於該第一表面上；該第一層包含一黏著劑，除了該黏著劑從該第一區域去除接合之一或更多個選定的位置之外，該黏著劑在整個該第一區域上，係接合該第一層至該第一表面。
  14. 如申請專利範圍第13項之製品，其中每一該位置由接合至該第一區域的該黏著劑圍繞。
  15. 如申請專利範圍第13項之製品，其中該第一層包含一第一子層與一黏著劑，該黏著劑接合該第一子層至該第一表面，該第一子層具有一不同成分，相較於該黏著劑。
  16. 如申請專利範圍第13項之製品，其中在每一該位置處，該去除黏著劑的一區域的最大橫向尺寸為3μm至5μm。
  17. 如申請專利範圍第13項之製品，其中該第一部分包含：一或更多個接觸墊，附接至一或更多個第二結構中的一或更多條導線。
  18. 如申請專利範圍第13項之製品，其中該第一區域為該第一部分的一第一側上之該結構的一整個區域。
  19. 如申請專利範圍第13項之製品，其中該第一部分包含：一或更多個半導體積體電路，且該第一區域為一晶粒或一晶圓的一區域，該晶粒或該晶圓的該區域包含，或者直接附接至該一或更多個半導體積體電路。
  20. 一種製品，包含：一第一部分，該第一部分包含一第一表面、對立於該第一表面的一第二表面、以及該第一與第二表面之間的電子電路，其中該第一與第二表面的一者包含一第一區域；一第一層，係在該第一表面上，該第一層滿足下面的情況(A)與(B)的一或更多者：(A)該第一層並非均勻地接合至該第一表面；(B)該第一層包含一或更多個凹部；其中，如果該第一層不存在，則該第一區域將具有一第一翹曲；其中，如果該第一層不滿足該等情況(A)與(B)的一或更多者，則該第一區域將具有相較於該第一翹曲之對立符號之一第二翹曲。
  21. 如申請專利範圍第20項之製品，其中該一或更多之該情況(A)與(B)包含該情況(A)。
  22. 如申請專利範圍第20項之製品，其中該一或更多之該情況(A)與(B)包含該情況(B)。
  23. 如申請專利範圍第20項之製品，其中該一或更多該情況(A)與(B)包含該情況(A)與(B)。
  24. 如申請專利範圍第20項之製品，其中該第一部分包含：一或更多個接觸墊，附接至一或更多個第二結構中的一或更多條導線。
  25. 如申請專利範圍第20項之製品，其中該第一區域為該製品的一第一側的全部。
  26. 如申請專利範圍第20項之製品，其中該第一部分包含：一或更多個半導體積體電路，且該第一區域為一晶粒或一晶圓的一區域，該晶粒或該晶圓的該區域包含，或者直接附接至該一或更多個半導體積體電路。
  27. 一種製品，包含：一第一部分，其包含電子電路；該第一部分包含一第一表面及對立於該 第一表面的一第二表面，該第一與第二表面的至少一者包含一第一區域；及一第一層，係位於該第一表面上，該第一層為一層鉭鋁合金，其鋁含量為10%至60%的比重。
  28. 如申請專利範圍第27項之製品，其中該第一層之一厚度為2μm或更小。
  29. 如申請專利範圍第27項之製品，其中該第一部分包含：一或更多個接觸墊，附接至一或更多個第二結構中的一或更多條導線。
  30. 如申請專利範圍第27項之製品，其中該第一區域為該第一部分的一第一側上之該結構的一整個區域。
  31. 如申請專利範圍第27項之製品，其中該第一部分包含：一或更多個半導體積體電路，且該第一區域為一晶粒或一晶圓的一區域，該晶粒或該晶圓的該區域包含，或者直接附接至該一或更多個半導體積體電路。
TW103141936A 2013-12-03 2014-12-02 電路結構翹曲減小的製造方法其製品 TWI575678B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/095,704 US9397051B2 (en) 2013-12-03 2013-12-03 Warpage reduction in structures with electrical circuitry

Publications (2)

Publication Number Publication Date
TW201526177A true TW201526177A (zh) 2015-07-01
TWI575678B TWI575678B (zh) 2017-03-21

Family

ID=52146735

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141936A TWI575678B (zh) 2013-12-03 2014-12-02 電路結構翹曲減小的製造方法其製品

Country Status (6)

Country Link
US (2) US9397051B2 (zh)
JP (1) JP6058868B1 (zh)
KR (1) KR101754347B1 (zh)
CN (1) CN105849891B (zh)
TW (1) TWI575678B (zh)
WO (1) WO2015084848A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616996B (zh) * 2016-10-21 2018-03-01 矽品精密工業股份有限公司 半導體組件的回焊方法
TWI776817B (zh) * 2016-09-05 2022-09-11 日商東京威力科創股份有限公司 半導體製程中應力之位置特定調整以控制彎曲並進一步控制疊對

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673161B2 (en) * 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US10446423B2 (en) 2016-11-19 2019-10-15 Applied Materials, Inc. Next generation warpage measurement system
KR102484394B1 (ko) 2017-12-06 2023-01-03 삼성전자주식회사 반도체 장치
US10847419B2 (en) * 2018-03-14 2020-11-24 Raytheon Company Stress compensation and relief in bonded wafers
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material
US11031353B2 (en) * 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods
KR20220132631A (ko) * 2020-01-30 2022-09-30 램 리써치 코포레이션 국부적인 응력 변조를 위한 uv 경화
CN111540750B (zh) * 2020-04-27 2021-07-06 长江存储科技有限责任公司 3d存储器件的制造方法
US12020972B2 (en) * 2020-04-29 2024-06-25 Semiconductor Components Industries, Llc Curved semiconductor die systems and related methods
US11688642B2 (en) * 2021-01-26 2023-06-27 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
WO2022164693A1 (en) * 2021-01-26 2022-08-04 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
US20220336226A1 (en) * 2021-04-15 2022-10-20 Tokyo Electron Limited Method of correcting wafer bow using a direct write stress film
US20230008350A1 (en) * 2021-07-08 2023-01-12 Tokyo Electron Limited Method of adjusting wafer shape using multi-directional actuation films
US20230326814A1 (en) * 2022-04-08 2023-10-12 Tokyo Electron Limited Hybrid patterning-bonding semiconductor tool
DE102022114911A1 (de) 2022-06-14 2023-12-14 Delo Industrie Klebstoffe Gmbh & Co. Kgaa Verfahren zum Herstellen von elektronischen Baugruppen und elektronische Baugruppe auf Wafer-Ebene

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213698A (en) 1978-12-01 1980-07-22 Bell Telephone Laboratories, Incorporated Apparatus and method for holding and planarizing thin workpieces
US4830984A (en) * 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
JPH01125917A (ja) * 1987-11-11 1989-05-18 Sharp Corp 化合物半導体基板
DE69332407T2 (de) 1992-06-17 2003-06-18 Harris Corp., Melbourne Herstellung von Halbleiteranordnungen auf SOI substraten
US5892281A (en) * 1996-06-10 1999-04-06 Micron Technology, Inc. Tantalum-aluminum-nitrogen material for semiconductor devices
US5885751A (en) 1996-11-08 1999-03-23 Applied Materials, Inc. Method and apparatus for depositing deep UV photoresist films
JP2000164716A (ja) * 1998-11-26 2000-06-16 Seiko Epson Corp 半導体装置及びその製造方法
JP4460669B2 (ja) * 1999-03-19 2010-05-12 株式会社東芝 半導体装置
US6290274B1 (en) 1999-04-09 2001-09-18 Tsk America, Inc. Vacuum system and method for securing a semiconductor wafer in a planar position
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
US7169685B2 (en) 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7214548B2 (en) 2004-08-30 2007-05-08 International Business Machines Corporation Apparatus and method for flattening a warped substrate
KR100652395B1 (ko) 2005-01-12 2006-12-01 삼성전자주식회사 다이-휨이 억제된 반도체 소자 및 그 제조방법
JP4559866B2 (ja) * 2005-01-17 2010-10-13 パナソニック株式会社 半導体装置の製造方法
US7247556B2 (en) * 2005-02-28 2007-07-24 Agere Systems Inc. Control of wafer warpage during backend processing
KR100725364B1 (ko) * 2005-09-06 2007-06-07 삼성전자주식회사 반도체 칩 패키지 및 그 제조 방법
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
US7871899B2 (en) 2006-01-11 2011-01-18 Amkor Technology, Inc. Methods of forming back side layers for thinned wafers
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
EP1914792A2 (en) 2006-10-17 2008-04-23 Samsung Electronics Co., Ltd. Method of manufacturing a coil
US7675182B2 (en) * 2007-09-27 2010-03-09 Intel Corporation Die warpage control
US7618893B2 (en) * 2008-03-04 2009-11-17 Applied Materials, Inc. Methods of forming a layer for barrier applications in an interconnect structure
JP5537802B2 (ja) 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8764026B2 (en) * 2009-04-16 2014-07-01 Suss Microtec Lithography, Gmbh Device for centering wafers
US8445994B2 (en) 2009-05-07 2013-05-21 Qualcomm Incorporated Discontinuous thin semiconductor wafer surface features
JP2010278040A (ja) 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US20100314725A1 (en) * 2009-06-12 2010-12-16 Qualcomm Incorporated Stress Balance Layer on Semiconductor Wafer Backside
US8986497B2 (en) * 2009-12-07 2015-03-24 Ipg Photonics Corporation Laser lift off systems and methods
FR2954585B1 (fr) * 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
US20110221053A1 (en) 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
JP5537197B2 (ja) 2010-03-12 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102010029522B4 (de) 2010-05-31 2022-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Verspannungsverringerung beim Einbringen eines Chips in ein Gehäuse mittels eines um den Chip herum ausgebildeten Spannungskompensationsgebiets
EP2434528A1 (en) * 2010-09-28 2012-03-28 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO An active carrier for carrying a wafer and method for release
US9171769B2 (en) * 2010-12-06 2015-10-27 Stats Chippac, Ltd. Semiconductor device and method of forming openings through encapsulant to reduce warpage and stress on semiconductor package
TWI486259B (zh) * 2010-12-27 2015-06-01 Au Optronics Corp 可撓式基板結構及其製作方法
US8728831B2 (en) 2010-12-30 2014-05-20 Stmicroelectronics Pte. Ltd. Reconstituted wafer warpage adjustment
JP5642628B2 (ja) 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
EP2565913B1 (en) 2011-06-22 2019-03-20 Huawei Device Co., Ltd. Method for encapsulating of a semiconductor
JP5418564B2 (ja) * 2011-09-29 2014-02-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの反りを算出する方法、及び貼り合わせｓｏｉウェーハの製造方法
US8932901B2 (en) * 2011-10-31 2015-01-13 Macronix International Co., Ltd. Stressed phase change materials
KR20130063564A (ko) 2011-12-07 2013-06-17 삼성전자주식회사 반도체 장치 및 이의 제조 방법
TWI437672B (zh) 2011-12-16 2014-05-11 利用氣體充壓以抑制載板翹曲的載板固定方法
US8757897B2 (en) 2012-01-10 2014-06-24 Invensas Corporation Optical interposer
US8691706B2 (en) 2012-01-12 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing substrate warpage in semiconductor processing
US8900969B2 (en) * 2012-01-27 2014-12-02 Skyworks Solutions, Inc. Methods of stress balancing in gallium arsenide wafer processing
US8642445B2 (en) 2012-03-29 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage
US8870051B2 (en) 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly
KR101958831B1 (ko) * 2012-06-08 2019-07-02 삼성전자주식회사 양면 접착성 테이프, 반도체 패키지 및 그 제조 방법
TWI520215B (zh) * 2012-09-19 2016-02-01 友達光電股份有限公司 元件基板及其製造方法
US20140124900A1 (en) * 2012-11-02 2014-05-08 Texas Instruments Incorporated Through-silicon via (tsv) die and method to control warpage
US9312193B2 (en) * 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US9586291B2 (en) * 2012-11-28 2017-03-07 Globalfoundries Inc Adhesives for bonding handler wafers to device wafers and enabling mid-wavelength infrared laser ablation release
US9184041B2 (en) * 2013-06-25 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate warp
US8962449B1 (en) * 2013-07-30 2015-02-24 Micron Technology, Inc. Methods for processing semiconductor devices
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776817B (zh) * 2016-09-05 2022-09-11 日商東京威力科創股份有限公司 半導體製程中應力之位置特定調整以控制彎曲並進一步控制疊對
TWI616996B (zh) * 2016-10-21 2018-03-01 矽品精密工業股份有限公司 半導體組件的回焊方法

Also Published As

Publication number Publication date
KR101754347B1 (ko) 2017-07-06
US9397051B2 (en) 2016-07-19
US20150155241A1 (en) 2015-06-04
WO2015084848A3 (en) 2015-10-15
US20160293556A1 (en) 2016-10-06
TWI575678B (zh) 2017-03-21
JP2017503341A (ja) 2017-01-26
JP6058868B1 (ja) 2017-01-11
CN105849891B (zh) 2018-04-13
CN105849891A (zh) 2016-08-10
KR20160085367A (ko) 2016-07-15
US9853000B2 (en) 2017-12-26
WO2015084848A2 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
TWI575678B (zh) 電路結構翹曲減小的製造方法其製品
CN112534574B (zh) Tsv之上的大金属焊盘
US11658173B2 (en) Stacked dies and methods for forming bonded structures
US11764177B2 (en) Bonded structure with interconnect structure
US11728313B2 (en) Offset pads over TSV
US9012269B2 (en) Reducing warpage for fan-out wafer level packaging
TWI701773B (zh) 晶片封裝結構及其製造方法
CN105489512B (zh) 临时半导体结构键合方法和相关的键合半导体结构
JP2009049410A (ja) 半導体チップパッケージ、その製造方法及びこれを含む電子素子
TWI500090B (zh) 半導體封裝件之製法
TW202002215A (zh) 半導體封裝及其製造方法
US20140339706A1 (en) Integrated circuit package with an interposer formed from a reusable carrier substrate
TWI581385B (zh) 偏位積體電路封裝互連
TW200933844A (en) Wafer level package with die receiving through-hole and method of the same
US7687923B2 (en) Semiconductor device package having a back side protective scheme
WO2007077109A2 (en) Silicon carrier having increased flexibility
US20240258260A1 (en) Semiconductor packaging method and the structure formed therefrom
TWI588882B (zh) 薄化積體電路裝置與其製作流程

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees