CN105845546B - 照光的外延制作工艺 - Google Patents

照光的外延制作工艺 Download PDF

Info

Publication number
CN105845546B
CN105845546B CN201510019753.1A CN201510019753A CN105845546B CN 105845546 B CN105845546 B CN 105845546B CN 201510019753 A CN201510019753 A CN 201510019753A CN 105845546 B CN105845546 B CN 105845546B
Authority
CN
China
Prior art keywords
manufacture craft
irradiation
extension
wet etching
epitaxial structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510019753.1A
Other languages
English (en)
Other versions
CN105845546A (zh
Inventor
林猷颖
郭敏郎
简金城
刘志建
许信国
林进富
吴俊元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201510019753.1A priority Critical patent/CN105845546B/zh
Priority to US14/631,807 priority patent/US10381228B2/en
Publication of CN105845546A publication Critical patent/CN105845546A/zh
Application granted granted Critical
Publication of CN105845546B publication Critical patent/CN105845546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Weting (AREA)

Abstract

本发明公开一种照光的外延制作工艺，包含有下述步骤。首先，提供一基底。接着，进行一干蚀刻制作工艺以及一湿蚀刻制作工艺，以在基底中形成一凹槽，其中在进行湿蚀刻制作工艺时照射一红外光。接续，形成一外延结构于凹槽中。

Description

照光的外延制作工艺
技术领域
本发明涉及一种外延制作工艺，且特别是涉及一种照光的外延制作工艺。
背景技术
随着半导体制作工艺进入到深次微米时代，例如65纳米(nm)以下的制作工艺，对于MOS晶体管元件的驱动电流(drive current)的提升已显得日益重要。为了改善元件的效能，目前业界已发展出所谓的「应变硅(strained-silicon)技术」，其原理主要是使栅极通道部分的硅晶格产生应变，使电荷在通过此应变的栅极通道时的移动力增加，进而达到使MOS晶体管运作更快的目的。
在目前已知的应变硅(strained-silicon)技术中，有使用应变硅(strainedsilicon)作为基底的MOS晶体管，以对于PMOS晶体管为例，其利用硅锗(SiGe)的晶格常数与单晶硅(single crystal Si)不同的特性，使硅锗外延结构产生结构上应变而形成应变硅。由于外延结构的晶格常数(lattice constant)比硅大，这使得硅的带结构(bandstructure)发生改变，而造成载流子移动性增加，因此可增加MOS晶体管的速度。
然而，随着所形成的半导体元件的尺寸微缩，形成于其中的外延结构的尺寸、形状以及与栅极的距离也需要精确控制。因此，如何形成所需的外延结构已为业界的一重要议题。
发明内容
本发明的目的在于提供一种照光的外延制作工艺，其在进行外延制作工艺时照射红外光，以改变对于不同结晶面的蚀刻率，能形成所需的外延结构。
为达上述目的，本发明提供一种照光的外延制作工艺，包含有下述步骤。首先，提供一基底。接着，进行一干蚀刻制作工艺以及一湿蚀刻制作工艺，以在基底中形成一凹槽，其中在进行湿蚀刻制作工艺时照射一红外光。接续，形成一外延结构于凹槽中。
基于上述，本发明提出一种照光的外延制作工艺，其在基底中以湿蚀刻制作工艺形成凹槽时，同时照射红外光，以通过改变对于不同结晶面的蚀刻率，而形成所需形状的凹槽，进而形成位于凹槽中的特定规格的外延结构。例如，当集成电路的集成度增加，结构尺寸缩小，而外延结构的间距更靠近时，可形成高深度且窄宽度的外延结构，进而能防止各外延结构过于靠近，加剧短通道效应(short channel effect)或是短路的问题，并且能改善掺杂于外延结构中的杂质，例如硼原子，扩散等问题。
附图说明
图1-图8为本发明一实施例的照光的外延制作工艺的立体示意图；
图9为图8的照光的外延制作工艺的沿AA’方向的剖面示意图。
主要元件符号说明
10：硬掩模层
12：氧化层
14：氮化层
110、110’：基底
112：鳍状结构
120：绝缘结构
130：栅极
132：栅极介电层
134：栅极电极层
136：盖层
138：间隙壁
142：缓冲层
144：外延结构
d：深度
d1：距离
P1：蚀刻制作工艺
P2：干蚀刻制作工艺
P3：湿蚀刻制作工艺
R1、R2：凹槽
t：尖角
具体实施方式
图1-图8绘示本发明一实施例的照光的外延制作工艺的立体示意图。本实施例以一三栅极场效晶体管(tri-gate MOSFET)为例，但本发明不以此为限。本发明也可应用于其他多栅极场效晶体管(multi-gate MOSFET)等非平面(non-planar)晶体管或者平面(planar)晶体管。
如图1-图2所示，一基底110具有一鳍状结构112。本实施例的图示仅绘示一鳍状结构112，但所形成的鳍状结构112的个数非限于此。详细而言，如图1所示，提供一基底110’。基底110’例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底。在本实施例中，基底110’为一硅质基底，如此可搭配后续形成凹槽的本实施例的蚀刻液，但本发明不以此为限。
接着，在基底110’上形成一图案化的硬掩模层10，以定义出其下的基底110’中欲对应形成的鳍状结构112的位置。本实施例的硬掩模层10为包含一氧化层12以及一氮化层14的双层结构，但本发明不限于此。其后，进行一蚀刻制作工艺P1，在基底110’中形成鳍状结构112，如图2所示。如此，完成鳍状结构112于基底110中的制作。在本实施例中，形成鳍状结构112后即移除硬掩模层10，因此可于后续制作工艺中形成三栅极场效晶体管(tri-gateMOSFET)。如此一来，由于鳍状结构112与后续形成的介电层之间具有三直接接触面(包含二接触侧面及一接触顶面)，因此被称作三栅极场效晶体管(tri-gate MOSFET)。相较于平面场效晶体管，三栅极场效晶体管可通过将上述三直接接触面作为载流子流通的通道，而在同样的栅极长度下具有较宽的载流子通道宽度，使在相同的驱动电压下可获得加倍的漏极驱动电流。而在另一实施例中，也可保留硬掩模层10，而于后续制作工艺中形成另一具有鳍状结构的多栅极场效晶体管(multi-gate MOSFET)－鳍式场效晶体管(fin field effecttransistor,Fin FET)。鳍式场效晶体管中，由于保留了硬掩模层10，鳍状结构112与后续将形成的介电层之间仅有两接触侧面。
此外，如前所述，本发明也可应用于其他种类的半导体基底，例如在另一实施态样中，提供一硅覆绝缘基底(未绘示)，并以蚀刻暨光刻的方法蚀刻硅覆绝缘基底(未绘示)上的单晶硅层而停止于氧化层，即可完成鳍状结构于硅覆绝缘基底上的制作。
如图3所示，形成一绝缘结构120于鳍状结构112以外的基底110上，其中绝缘结构120可例如以沉积与回蚀刻等制作工艺形成，用以当作浅沟槽隔离(shallow trenchisolation,STI)结构而设置于鳍状结构112以外的基底110表面，但本发明非限于此。
如图4所示，形成一栅极130覆盖部分绝缘结构120并跨设鳍状结构112。形成栅极130的制作工艺可包含形成一栅极介电层132覆盖部分绝缘结构120及部分鳍状结构112。形成一栅极电极层134覆盖栅极介电层132。形成一盖层136覆盖栅极电极层134。图案化盖层136、栅极电极层134、栅极介电层132。以及，形成一间隙壁138于图案化的栅极介电层132、栅极电极层134及盖层136的侧边。在一实施例中，栅极介电层132可为二氧化硅、氮化硅、氮氧化硅、或金属氧化物等高介电系数材质，其可选自氧化铪(hafnium oxide，HfO2)、硅酸铪氧化合物(hafnium silicon oxide，HfSiO4)、硅酸铪氮氧化合物(hafnium siliconoxynitride，HfSiON)、氧化铝(aluminum oxide，Al2O3)、氧化镧(lanthanum oxide，La2O3)、氧化钽(tantalum oxide，Ta2O5)、氧化钇(yttrium oxide，Y2O3)、氧化锆(zirconiumoxide，ZrO2)、钛酸锶(strontium titanate oxide，SrTiO3)、硅酸锆氧化合物(zirconiumsilicon oxide，ZrSiO4)、锆酸铪(hafnium zirconium oxide，HfZrO4)、锶铋钽氧化物(strontium bismuth tantalate,SrBi2Ta2O9,SBT)、锆钛酸铅(lead zirconate titanate,PbZrxTi1-xO3,PZT)与钛酸钡锶(barium strontium titanate,BaxSr1-xTiO3,BST)所组成的群组，但本发明不以此为限。栅极电极层134可为重掺杂多晶硅、金属硅氧化物，或是包含一以前栅极(Gate-first)制作工艺所形成的金属硅氧化物、钛、钽、氮化钛、氮化钽或钨等金属合金的金属栅极。在一实施例中，如本发明的栅极130中的栅极电极层134为一多晶硅电极层，则可再进行一替换性金属栅极制作工艺(replacement metal gate,RMG)，例如一后栅极(Gate-last)制作工艺，以将多晶硅电极层取代为金属电极层。盖层136例如为氮化硅或氮化氧等所组成的单层或多层结构。间隙壁138则例如为氮化硅或氮化氧等组成，且间隙壁138可为单层结构或者具有内层间隙壁及外层间隙壁等多层结构。栅极130的详细形成方法为本领域所熟知，故不再赘述。
如图5所示，进行一干蚀刻制作工艺P2，以形成凹槽R1于栅极130侧边的鳍状结构112中。干蚀刻制作工艺P2优选可例如为通入氟气及氯气的制作工艺，以蚀刻硅质鳍状结构112。
如图6所示，进行一湿蚀刻制作工艺P3，以在鳍状结构112中形成一凹槽R2，在后续制作工艺中成长外延结构于凹槽R2中。换言之，凹槽R1可经由进行湿蚀刻制作工艺P3时扩大、改质、改变形状或者改善表面粗糙度，而形成所需的表面更平缓的凹槽R2，以能易于后续的外延结构或者缓冲层成长。在此强调，本发明在进行湿蚀刻制作工艺P3时必须照射一红外光，以形成具有一钻石形剖面结构的凹槽R2，且此钻石形剖面结构的深度d/尖角t至栅极130的距离的比例优选小于25。钻石形剖面结构可包含具有四边、六边、八边或其他多边等的一多边形剖面结构。在一更佳的实施例中，钻石形剖面结构的深度d/尖角t至栅极130的距离的比例为10。如此一来，当结构的尺寸缩小而鳍状结构112之间的间距更靠近时，可形成高深度且窄宽度的外延结构，进而能防止于栅极130侧边的外延结构太靠近，加剧短通道效应或是短路的问题，或是改善掺杂于外延结构中的杂质，例如硼原子，扩散的问题。
在一优选的实施例中，进行湿蚀刻制作工艺P3时所照射的红外光的波长小于1.2微米或者6～50微米。更佳者，进行湿蚀刻制作工艺P3时所照射的红外光的波长为0.85微米，以能在硅质鳍状结构112中形成所需的凹槽R2。微观而言，本发明在进行湿蚀刻制作工艺P3时照射的红外光，可促使湿蚀刻制作工艺P3对于结晶面[100]的蚀刻率与对于结晶面[111]的蚀刻率不同。在本实施例中，湿蚀刻制作工艺P3对于结晶面[100]的蚀刻率需大于对于结晶面[111]的蚀刻率，以形成上述规格的凹槽R2。具体而言，湿蚀刻制作工艺P3对于结晶面[100]/结晶面[111]的蚀刻率比例优选大于2。更佳者，湿蚀刻制作工艺P3对于结晶面[100]/结晶面[111]的蚀刻率比例为2.27。
再者，在一优选的实施例中，湿蚀刻制作工艺P3的蚀刻液为一有机蚀刻液。例如，湿蚀刻制作工艺P3可为一氢氧化四甲基铵蚀刻制作工艺。另外，由于本实施例的干蚀刻制作工艺P2通入氟气及氯气，故本实施例的湿蚀刻制作工艺P3的蚀刻液优选为一碱性蚀刻液，以进一步移除干蚀刻制作工艺P2中的氟气及氯气等所形成的酸性残余物，但本发明不以此为限。
如图7所示，形成缓冲层142覆盖凹槽R2。缓冲层142可例如为一硅质外延结构或一已掺杂的外延结构。缓冲层142可顺应覆盖凹槽R2，维持凹槽R2的钻石形剖面结构。或者，缓冲层142可进一步平缓凹槽R2的表面。
如图8所示，进行一选择性外延(SEG)制作工艺，以形成外延结构144于凹槽R2中以及缓冲层142上。由于各凹槽R2具有一钻石形剖面结构，故所形成的外延结构144也具有一钻石形剖面结构。并且，此钻石形剖面结构的深度d/尖角t至栅极130的距离的比例小于25。在一优选的实施例中，钻石形剖面结构的深度d/尖角t至栅极130的距离的比例为10。如此一来，当结构的尺寸缩小而鳍状结构112之间的间距更靠近时，可形成高深度且窄宽度的外延结构144，进而能防止于栅极130侧边的外延结构144太靠近，加剧短通道效应或是短路的问题，或是改善掺杂于外延结构144中的杂质，例如硼原子，扩散的问题。
在本实施例中，外延结构144为一硅锗外延结构，其适于形成一PMOS晶体管，但本发明不以此为限。例如，本发明也可形成一硅磷外延结构或一硅碳外延结构等，用以形成一NMOS晶体管。再者，为更清楚说明本发明，图9再绘示图8的照光的外延制作工艺的沿AA’方向的剖面示意图。以本发明的图1-图8的制作工艺步骤，即可形成如图9的结构，其具有缓冲层142及外延结构144于鳍状结构112中。外延结构144或者缓冲层142及外延结构144则形成具有钻石形剖面结构。此钻石形剖面结构的深度d/尖角t至栅极130的一距离d1的比例小于25。在一优选的实施例中，钻石形剖面结构的深度d/尖角t至栅极130的距离d1的比例为10。
另外，在形成凹槽R1之前、形成外延结构144之后，甚至于形成外延结构144的同时，可进行一次或多次离子注入制作工艺或/且原位掺杂制作工艺，以将所需的掺杂质掺入外延结构144中，以形成晶体管元件的轻掺杂源极/漏极及源极/漏极等，或者可再掺杂如硼或磷等助于导电等杂质。
此外，上述实施例以一非平面(non-planar)晶体管为例，但本发明也可应用于一平面(planar)晶体管。意即，可应用本发明的照射一红外光的湿蚀刻制作工艺形成凹槽于栅极两侧的基底中，以在基底中形成外延结构。此平面晶体管形成凹槽及外延结构的方法类似于非平面晶体管，故不再赘述。
综上所述，本发明提出一种照光的外延制作工艺，其在基底中以湿蚀刻制作工艺形成凹槽时，同时照射红外光，以通过改变对于不同结晶面的蚀刻率，而形成所需形状的凹槽，进而形成位于凹槽中的特定规格的外延结构。例如，当集成电路的集成度增加，结构尺寸缩小，而鳍状结构的间距更靠近时，可形成高深度且窄宽度的外延结构，进而能防止于栅极两侧的外延结构过于靠近，加剧短通道效应或是短路的问题，并且能改善掺杂于外延结构中的杂质，例如硼原子，扩散等问题。
详细而言，进行湿蚀刻制作工艺时所照射的红外光的波长小于1.2微米或者6～50微米。更佳者，进行湿蚀刻制作工艺时所照射的红外光的波长为0.85微米。因而，促使湿蚀刻制作工艺对于结晶面[100]的蚀刻率与对于结晶面[111]的蚀刻率不同。在本实施例中，湿蚀刻制作工艺对于结晶面[100]的蚀刻率需大于对于结晶面[111]的蚀刻率。具体而言，湿蚀刻制作工艺对于结晶面[100]/结晶面[111]的蚀刻率比例优选大于2。更佳者，湿蚀刻制作工艺对于结晶面[100]/结晶面[111]的蚀刻率比例为2.27。
具体而言，本发明的湿蚀刻制作工艺的蚀刻液可为一有机蚀刻液。例如，湿蚀刻制作工艺可为一氢氧化四甲基铵蚀刻制作工艺。另外，本发明在以湿蚀刻制作工艺形成凹槽前，可先以一干蚀刻制作工艺初步形成一凹槽，由于此干蚀刻制作工艺可能通入氟气及氯气以蚀刻硅基底，故湿蚀刻制作工艺的蚀刻液优选为搭配一碱性蚀刻液，以进一步移除干蚀刻制作工艺中的氟气及氯气等所形成的酸性残余物。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (18)

1.一种照光的外延制作工艺，包含有：
提供一基底；以及
进行一干蚀刻制作工艺以及一湿蚀刻制作工艺，以在该基底中形成一凹槽，其中在进行该湿蚀刻制作工艺时照射一红外光，以通过改变对于不同结晶面的蚀刻率，形成该凹槽，其中该红外光的波长小于1.2微米或者6～50微米；以及
形成一外延结构于该凹槽中。
2.如权利要求1所述的照光的外延制作工艺，其中该干蚀刻制作工艺包含通入氟气及氯气。
3.如权利要求2所述的照光的外延制作工艺，其中该湿蚀刻制作工艺包含一碱性蚀刻液。
4.如权利要求1所述的照光的外延制作工艺，其中该湿蚀刻制作工艺包含一有机蚀刻液。
5.如权利要求4所述的照光的外延制作工艺，其中该湿蚀刻制作工艺包含一氢氧化四甲基铵蚀刻制作工艺。
6.如权利要求1所述的照光的外延制作工艺，其中该红外光的波长为0.85微米。
7.如权利要求1所述的照光的外延制作工艺，其中该湿蚀刻制作工艺对于结晶面[100]的蚀刻率与对于结晶面[111]的蚀刻率不同。
8.如权利要求7所述的照光的外延制作工艺，其中该湿蚀刻制作工艺对于结晶面[100]的蚀刻率大于对于结晶面[111]的蚀刻率。
9.如权利要求8所述的照光的外延制作工艺，其中该湿蚀刻制作工艺对于结晶面[100]/结晶面[111]的蚀刻率比例大于2。
10.如权利要求9所述的照光的外延制作工艺，其中该湿蚀刻制作工艺对于结晶面[100]/结晶面[111]的蚀刻率比例为2.27。
11.如权利要求1所述的照光的外延制作工艺，其中该外延结构具有一钻石形剖面结构。
12.如权利要求11所述的照光的外延制作工艺，其中该外延结构的深度/尖角至栅极的距离的比例小于25。
13.如权利要求12所述的照光的外延制作工艺，其中该外延结构的深度/尖角至栅极的距离的比例为10。
14.如权利要求1所述的照光的外延制作工艺，还包含：
形成一栅极于该基底上，且该凹槽位于该栅极侧边。
15.如权利要求1所述的照光的外延制作工艺，其中该基底具有至少一鳍状结构，且该凹槽位于该鳍状结构中。
16.如权利要求1所述的照光的外延制作工艺，其中该基底包含一硅质基底。
17.如权利要求1所述的照光的外延制作工艺，其中该外延结构包含一硅锗外延结构。
18.如权利要求1所述的照光的外延制作工艺，在形成该外延结构之前，还包含：
形成一缓冲层覆盖该凹槽。
CN201510019753.1A 2015-01-15 2015-01-15 照光的外延制作工艺 Active CN105845546B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510019753.1A CN105845546B (zh) 2015-01-15 2015-01-15 照光的外延制作工艺
US14/631,807 US10381228B2 (en) 2015-01-15 2015-02-25 Epitaxial process applying light illumination

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510019753.1A CN105845546B (zh) 2015-01-15 2015-01-15 照光的外延制作工艺

Publications (2)

Publication Number Publication Date
CN105845546A CN105845546A (zh) 2016-08-10
CN105845546B true CN105845546B (zh) 2019-11-05

Family

ID=56408371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510019753.1A Active CN105845546B (zh) 2015-01-15 2015-01-15 照光的外延制作工艺

Country Status (2)

Country Link
US (1) US10381228B2 (zh)
CN (1) CN105845546B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991343B2 (en) * 2015-02-26 2018-06-05 Taiwan Semiconductor Manufacturing Company Ltd. LDD-free semiconductor structure and manufacturing method of the same
TWI690984B (zh) * 2016-08-10 2020-04-11 聯華電子股份有限公司 半導體元件及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543990A (zh) * 2010-12-15 2012-07-04 联华电子股份有限公司 应变硅半导体结构
CN102983079A (zh) * 2011-09-06 2013-03-20 联华电子股份有限公司 半导体工艺

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199433A (ja) * 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体製造装置
JP3848070B2 (ja) * 2000-09-27 2006-11-22 株式会社東芝 パターン形成方法
US6890835B1 (en) 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
US7148149B2 (en) * 2003-12-24 2006-12-12 Matsushita Electric Industrial Co., Ltd. Method for fabricating nitride-based compound semiconductor element
JP2010067722A (ja) * 2008-09-09 2010-03-25 Freescale Semiconductor Inc 電子装置及びその電子装置に用いる構造体の製造方法
US8716091B2 (en) * 2010-03-30 2014-05-06 International Business Machines Corporation Structure for self-aligned silicide contacts to an upside-down FET by epitaxial source and drain
US9853154B2 (en) * 2014-01-24 2017-12-26 Taiwan Semiconductor Manufacturing Company Ltd. Embedded source or drain region of transistor with downward tapered region under facet region
US9219150B1 (en) * 2014-09-18 2015-12-22 Soitec Method for fabricating semiconductor structures including fin structures with different strain states, and related semiconductor structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543990A (zh) * 2010-12-15 2012-07-04 联华电子股份有限公司 应变硅半导体结构
CN102983079A (zh) * 2011-09-06 2013-03-20 联华电子股份有限公司 半导体工艺

Also Published As

Publication number Publication date
US10381228B2 (en) 2019-08-13
US20160211144A1 (en) 2016-07-21
CN105845546A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
US8999793B2 (en) Multi-gate field-effect transistor process
US9318609B2 (en) Semiconductor device with epitaxial structure
US8575708B2 (en) Structure of field effect transistor with fin structure
KR102564326B1 (ko) 반도체 장치 및 그 제조 방법
US8853013B2 (en) Method for fabricating field effect transistor with fin structure
US9093477B1 (en) Implantation processing step for a recess in finFET
CN103383918A (zh) 具有金属栅极的半导体结构及其制作方法
TW201901954A (zh) 半導體結構及其製作方法
CN102956466B (zh) 鳍状晶体管与其制作方法
US9450094B1 (en) Semiconductor process and fin-shaped field effect transistor
CN105845546B (zh) 照光的外延制作工艺
CN102956453A (zh) 半导体装置及其制作方法
US20160190011A1 (en) Epitaxial structure and process thereof for forming fin-shaped field effect transistor
CN106531793A (zh) 具有外延层的半导体结构
US9773707B2 (en) Method for manufacturing semiconductor device
CN104347709B (zh) 半导体装置
CN103107139A (zh) 具有鳍状结构的场效晶体管的结构及其制作方法
CN103928328A (zh) 鳍式场效应晶体管的形成方法
CN104241360B (zh) 半导体装置及其制作方法
TWI570783B (zh) 半導體製程
US10658249B2 (en) Methods for fabricating finFET devices having gate spacers on field insulating layers
TW201448120A (zh) 半導體裝置及其製作方法
TWI543370B (zh) Ｍｏｓ電晶體製程
US8709910B2 (en) Semiconductor process
TWI574308B (zh) 半導體結構及其製程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant